JP2018207015A - 電子装置、電子装置の製造方法及び電子機器 - Google Patents

電子装置、電子装置の製造方法及び電子機器 Download PDF

Info

Publication number
JP2018207015A
JP2018207015A JP2017112759A JP2017112759A JP2018207015A JP 2018207015 A JP2018207015 A JP 2018207015A JP 2017112759 A JP2017112759 A JP 2017112759A JP 2017112759 A JP2017112759 A JP 2017112759A JP 2018207015 A JP2018207015 A JP 2018207015A
Authority
JP
Japan
Prior art keywords
terminal
electronic component
semiconductor chip
substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017112759A
Other languages
English (en)
Inventor
公保 中村
Kimiyasu Nakamura
公保 中村
石川　直樹
Naoki Ishikawa
直樹 石川
小林　弘
Hiroshi Kobayashi
弘 小林
竹内　周一
Shuichi Takeuchi
周一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017112759A priority Critical patent/JP2018207015A/ja
Priority to US15/996,744 priority patent/US20180358320A1/en
Publication of JP2018207015A publication Critical patent/JP2018207015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83871—Visible light curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電子部品同士の端子間の接続品質及び接続信頼性に優れた電子装置を実現する。
【解決手段】電子装置１は、端子１１を有する電子部品１０と、電子部品１０に対向して設けられ端子２１を有する電子部品２０と、電子部品１０と電子部品２０との間に設けられた接着剤３０とを含む。電子部品２０の端子２１は、電子部品１０の端子１１に接触する先端部位２１ａａと、その端子１１の外側に位置する先端部位２１ａｂとを備える。電子部品１０と電子部品２０とが接着剤３０で接着され、端子１１と端子２１の先端部位２１ａａとの接触が保持される。端子１１と端子２１との接触部の単位面積当たりの荷重を増大させ、圧接力を高める。
【選択図】図５

Description

本発明は、電子装置、電子装置の製造方法及び電子機器に関する。
電子部品の実装技術の１つとして、圧接工法、ＦＣＡ（Flip Chip Attach）法等と称されるものがある。例えば、接着剤を設けた配線基板上に半導体チップを配置し、半導体チップのバンプ電極を配線基板の電極パッドに接続し、その状態で接着剤を硬化し、硬化する接着剤に生じる圧縮力によってバンプ電極と電極パッドとを圧接する技術が知られている。
特開平１０−２７０４９６号公報
上記のような実装技術で得られる電子装置では、接続される半導体チップのバンプ電極と配線基板の電極パッドとの間に十分な荷重がかからないと、抵抗上昇や接続不良が生じ、それらの接続品質及び接続信頼性の低下を招く恐れがある。このような荷重に起因した接続品質及び接続信頼性の低下は、半導体チップのバンプ電極と配線基板の電極パッドとの接続に限らず、各種電子部品同士の端子間の接続において同様に起こり得る。
一観点によれば、第１端子を有する第１電子部品と、前記第１電子部品に対向して設けられ、前記第１端子に接触する第１先端部位と、前記第１端子の外側に位置する第２先端部位とを備える第２端子を有する第２電子部品と、前記第１電子部品と前記第２電子部品との間に設けられ、前記第１電子部品と前記第２電子部品とを接着することによって前記第１端子と前記第１先端部位との接触を保持する接着剤とを含む電子装置が提供される。
また、一観点によれば、上記のような電子装置の製造方法、及び上記のような電子装置を備える電子機器が提供される。
電子部品同士の端子間の接続品質及び接続信頼性に優れた電子装置が実現される。また、そのような電子装置を備える電子機器が実現される。
圧接工法の説明図である。 圧接工法の接合メカニズムの説明図である。 圧接工法において生じる現象の説明図である。 圧接工法の別例の説明図である。 第１の実施の形態に係る電子装置の一例を示す図である。 第１の実施の形態に係る電子装置の形成方法の一例を示す図である。 第２の実施の形態に係る電子装置の一例を示す図である。 第２の実施の形態に係る電子装置の形成方法の一例を示す図である。 第２の実施の形態に係る電子装置の応力解析結果の説明図である。 第３の実施の形態に係る電子装置の一例を示す図である。 第４の実施の形態に係る電子装置の一例を示す図である。 第５の実施の形態に係る電子装置の一例を示す図である。 第６の実施の形態に係る電子装置の一例を示す図である。 第７の実施の形態に係る電子装置の一例を示す図である。 第８の実施の形態に係る電子機器の説明図である。
はじめに、電子部品の実装技術の１つである圧接工法について説明する。ここでは、圧接工法による基板上への半導体チップ（半導体素子）の実装を例にする。
図１は圧接工法の説明図である。図１（Ａ）には、基板及び半導体チップの配置工程の要部断面模式図を示している。図１（Ｂ）には、基板及び半導体チップの接合工程の要部断面模式図を示している。
例えば、図１（Ａ）に示すような基板１００及び半導体チップ２００が準備される。
基板１００には、パッケージ基板、メイン基板、インターポーザといった各種基板、また、リジット基板、フレキシブル基板といった各種基板が用いられる。基板１００の表面、又は表面及び内層には、図示しない配線等の導体部が設けられ、基板１００の表面には、そのような導体部に接続されたパッド１１０（端子）が設けられる。基板１００の導体部及びパッド１１０には、銅（Ｃｕ）、アルミニウム（Ａｌ）等の各種導体材料が用いられる。
半導体チップ２００の内部には、図示しないトランジスタ等の回路素子及びそれに接続された配線等の導体部が設けられ、半導体チップ２００の表面には、そのような導体部に接続された電極２２０が設けられる。半導体チップ２００の導体部及び電極２２０には、Ｃｕ、Ａｌ等の各種導体材料が用いられる。電極２２０上には、バンプ２１０（端子）が設けられる。バンプ２１０には、例えば、金（Ａｕ）のスタッドバンプが用いられる。
基板１００のパッド１１０と、半導体チップ２００のバンプ２１０とは、互いに対応する位置に設けられる。
圧接工法によって基板１００上に半導体チップ２００を実装する際には、図１（Ａ）に示すように、予め基板１００上に接着剤３００が設けられる。接着剤３００には、例えば、熱硬化型樹脂、又は無機系若しくは有機系の絶縁性フィラーを含有する熱硬化型樹脂が用いられる。接着剤３００には、熱硬化型樹脂のほか、光硬化型樹脂が用いられてもよい。所定の材料が用いられた接着剤３００が、塗布法等により、基板１００上に設けられる。そして、ボンディングツール４００が用いられ、半導体チップ２００が、そのバンプ２１０の、基板１００のパッド１１０に対する位置合わせが行われて、接着剤３００を設けた基板１００の上方に対向配置される。
次いで、図１（Ｂ）に示すように、ボンディングツール４００による半導体チップ２００の加圧及び加熱が行われ、半導体チップ２００のバンプ２１０が基板１００のパッド１１０に圧接される。接着剤３００に熱硬化型樹脂が用いられている場合には、バンプ２１０がパッド１１０に圧接されている状態で、加熱により接着剤３００が硬化される。接着剤３００に光硬化型樹脂が用いられている場合には、バンプ２１０がパッド１１０に圧接されている状態で光が照射され、接着剤３００が硬化される。硬化された接着剤３００により、半導体チップ２００と基板１００とが接着されると共に、パッド１１０とバンプ２１０との接触が保持される。圧接工法では、このようにして基板１００と半導体チップ２００とが機械的及び電気的に接合される。
圧接工法による基板１００と半導体チップ２００との接合は、次のようなメカニズムと考えられる。
図２は圧接工法の接合メカニズムの説明図である。図２には、接着剤を介して接合された基板及び半導体チップの要部断面模式図を示している。
図２に例示する基板１００は、コアとなる基材１２０上に更に基材１３０が設けられ、その基材１３０上にパッド１１０が設けられた構造を有する。基材１２０には、樹脂基板、ガラス繊維等を含む樹脂基板、ガラス基板、セラミック基板、半導体基板等が用いられ、基材１３０には、プリプレグ等が用いられる。
例えば、この図２に示すような基板１００上に、上記のように、接着剤３００を介して半導体チップ２００が配置され、ボンディングツール（図示せず）により加圧及び加熱が行われる。この加圧及び加熱により、バンプ２１０がパッド１１０に圧接されると共に、接着剤３００が硬化される。
この時、半導体チップ２００が加圧される際の荷重（ボンディング荷重）Ｇ１により、バンプ２１０がパッド１１０側に押圧され、パッド１１０及び基材１３０が押圧されることで生じる反力Ｇ２により、パッド１１０がバンプ２１０側に押圧される。このようにしてパッド１１０とバンプ２１０とが接触され、圧接される。更に、基板１００と半導体チップ２００とを接着する接着剤３００には、その硬化時に収縮する、硬化収縮が生じる。この接着剤３００の硬化収縮に伴う圧縮力Ｇ３により、パッド１１０とバンプ２１０との圧接が保持又は増強される。
このように、接触するパッド１１０及びバンプ２１０に、ボンディング荷重Ｇ１、反力Ｇ２及び圧縮力Ｇ３といった力が働き、パッド１１０とバンプ２１０とが接触され、圧接される。ここでは、パッド１１０とバンプ２１０との接触部に働く力（接触部にかかる荷重、又は接触部に生じる応力）を圧接力と言う。
尚、このような圧接力を低下させる要因としては、吸湿による接着剤３００の膨潤、接着剤３００の劣化による硬化収縮（それに伴う圧縮力Ｇ３）の低下、基板１００と半導体チップ２００との熱膨張係数差に起因した反りの影響等が挙げられる。
パッド１１０とバンプ２１０との接触部に働く圧接力を増大させることは、それらの間の抵抗上昇や接続不良を抑えて接続品質及び接続信頼性を高める観点から望ましい。圧接力を増大させる方法の１つに、上記の圧接工法において、半導体チップ２００を加圧する際のボンディング荷重Ｇ１を増大させる方法がある。しかし、基板１００及び半導体チップ２００の形態によっては、加圧時のボンディング荷重Ｇ１を増大させることが難しい場合がある。この点について、図３を参照して説明する。
図３は圧接工法において生じる現象の説明図である。図３には、基板と半導体チップとの接合工程の要部断面模式図を示している。
基板１００上に接着剤３００が設けられ、半導体チップ２００の加圧及び加熱が行われる際には、その加熱とその後の冷却により、図３に示すように、基板１００及び半導体チップ２００に反りが生じる。基板１００と半導体チップ２００との間には熱膨張係数差があり、基板１００には、半導体チップ２００よりも大きな反り、例えば、半導体チップの約５０倍といった大きな反りが生じる。
このように基板１００及び半導体チップ２００に反りが生じる場合、それらの反り量とバンプ２１０のサイズとの関係によっては、基板１００と半導体チップ２００との間隙が狭くなる。そのため、所定の接続品質及び接続信頼性を満足する圧接力がパッド１１０とバンプ２１０とに働くようなボンディング荷重Ｇ１をかけると、図３に示すＰ部のように、基板１００と半導体チップ２００（その回路面）とが接触してしまう可能性がある。例えば、ＰＣＴ（Pressure Cooker Test）試験若しくはＨＡＳＴ（Highly Accelerated Stress Test）試験、又はＴＣＴ（Temperature Cycling Test）試験といった、所定の信頼性試験を満足する圧接力がパッド１１０とバンプ２１０とに働くようなボンディング荷重Ｇ１をかけると、基板１００と半導体チップ２００との接触が生じる場合がある。
基板１００と半導体チップ２００とが接触すると、その接触のダメージにより、半導体チップ２００の回路面が破損することが起こり得る。接着剤３００にフィラーが含有されている場合には、基板１００と半導体チップ２００との接触の際、接着剤３００のフィラーが半導体チップ２００の回路面に衝突し、その衝突のダメージにより、半導体チップ２００の回路面が破損することも起こり得る。
そのため、ボンディング荷重Ｇ１が、半導体チップ２００を基板１００に接触させないような範囲、或いは半導体チップ２００の回路面に接着剤３００のフィラーを衝突させないような範囲に制限される。このような範囲にボンディング荷重Ｇ１が制限されると、パッド１１０とバンプ２１０との圧接力が不足し、ボンディング荷重Ｇ１を増大させてパッド１１０とバンプ２１０との圧接力を増大させることが難しくなる。その結果、パッド１１０とバンプ２１０との間の抵抗上昇や接続不良を招き、高い接続品質及び接続信頼性が得られないことが起こり得る。
尚、基板１００と半導体チップ２００との接触、或いは接着剤３００に含有されるフィラーの半導体チップ２００への衝突を回避する方法として、次の図４に示すような構成を採用する方法が考えられる。
図４は圧接工法の別例の説明図である。図４（Ａ）及び図４（Ｂ）にはそれぞれ、基板と半導体チップとの接合工程の要部断面模式図を示している。
例えば、図４（Ａ）に示すように、基板１００の、半導体チップ２００下の領域に、凹部１４０を設ける。凹部１４０を設けることで、基板１００に半導体チップ２００よりも大きな反りが生じる場合にも、基板１００と半導体チップ２００との間に間隙を確保する。これにより、基板１００と半導体チップ２００との接触、或いは接着剤３００に含有されるフィラーの半導体チップ２００への衝突を回避することが可能になる。そのため、ボンディング荷重Ｇ１を増大させてパッド１１０とバンプ２１０との圧接力を増大させることも可能となる。しかし、このように凹部１４０を設けると、基板１００に設ける配線の配置自由度の低下、それによる適用品種の制限等の不都合を招く。
また、図４（Ｂ）に示すように、半導体チップ２００のバンプ２１０を複数段構造（一例として２段構造）にして高背化する、或いは、図示を省略するが、基板１００のパッド１１０を厚膜化する。このようにすることで、基板１００及び半導体チップ２００に反りが生じる場合にも、それらの間に間隙を確保し、基板１００と半導体チップ２００との接触、或いは接着剤３００に含有されるフィラーの半導体チップ２００への衝突を回避することが可能になる。そのため、ボンディング荷重Ｇ１を増大させてパッド１１０とバンプ２１０との圧接力を増大させることも可能となる。しかし、バンプ２１０群による高背化やパッド１１０の厚膜化は、半導体チップ２００や基板１００、更にはそれらを接合して得られる電子装置のコストアップを招く。
このように、図４（Ａ）又は図４（Ｂ）に示すような構成を採用すると、基板１００と半導体チップ２００との接触を回避し、ボンディング荷重Ｇ１を増大させてパッド１１０とバンプ２１０との圧接力を増大させることが可能となる。しかし、その一方で、配線の配置自由度の低下、品種の制限、コストアップを招く。
また、上記図３で述べたように、そもそもボンディング荷重Ｇ１を増大させることが難しい場合には、基板１００のパッド１１０と半導体チップ２００のバンプ２１０とに十分な圧接力を働かせて接続品質及び接続信頼性を高めることができないことが起こる。
高性能化や高機能化による半導体チップ２００の多ピン化の進行に伴い、多数のバンプ２１０とパッド１１０との各接触部について、十分な圧接力を働かせ、抵抗上昇や接続不良を抑えて、接続品質及び接続信頼性を高めることが、ますます重要になると考えられる。
ここでは、圧接工法による基板１００のパッド１１０と半導体チップ２００のバンプ２１０との接続を例にしたが、これに限らず、圧接工法による各種電子部品同士の端子間の接続において、上記同様のことが起こり得る。
以上のような点に鑑み、ここでは、以下に実施の形態として示すような構成を採用し、電子部品同士の端子間に働く圧接力（荷重）の増大を図る。
まず、第１の実施の形態について説明する。
図５は第１の実施の形態に係る電子装置の一例を示す図である。図５（Ａ）には、第１の実施の形態に係る電子装置の要部平面模式図を示している。図５（Ｂ）には、図５（Ａ）のＬ５−Ｌ５断面模式図を示している。
図５（Ａ）及び図５（Ｂ）に示す電子装置１は、電子部品１０、その上に設けられた電子部品２０、及び電子部品１０と電子部品２０との間に設けられた接着剤３０を含む。
電子部品１０は、例えば、パッケージ基板、メイン基板、インターポーザといった各種基板である。この場合、各基板は、リジット基板でもよいし、フレキシブル基板でもよい。また、電子部品１０は、半導体チップや、半導体チップを搭載する半導体パッケージといった各種半導体デバイスであってもよい。
電子部品１０は、電子部品２０と対向する面に、端子１１を有する。端子１１は、電子部品１０に設けられる図示しない配線と接続される。端子１１は、例えば、電子部品１０の配線と接続された、或いは電子部品１０の配線の一部として設けられた、パッド、ランド等の導体層である。ここでは一例として、平面矩形状の端子１１を図示している。端子１１には、Ｃｕ、Ａｕ等の各種導体材料が用いられる。電子部品１０は、このような端子１１を複数含み得るが、ここでは１つの端子１１を図示している。
電子部品２０は、例えば、半導体チップや、半導体チップを搭載する半導体パッケージといった各種半導体デバイスである。また、電子部品２０は、パッケージ基板、メイン基板、インターポーザといった各種基板であってもよい。
電子部品２０は、電子部品１０と対向する面に、電子部品１０の端子１１に対応して設けられた端子２１を有する。端子２１は、電子部品２０に設けられる図示しない配線と接続される。端子２１は、例えば、電子部品２０の配線と接続された、バンプ、ピラー等の突起電極である。ここでは一例として、平面円形状の端子２１を図示している。端子２１には、Ａｕ、Ｃｕ等の各種導体材料が用いられる。電子部品２０は、このような端子２１を複数含み得るが、ここでは１つの端子２１を図示している。
電子部品２０の端子２１は、電子部品１０の端子１１に接触される。例えば、電子部品２０の端子２１は、後述のような圧接工法により、所定のボンディング荷重で電子部品２０が加圧されることで、電子部品１０の端子１１に接触され、圧接される。
ここで、図５（Ａ）及び図５（Ｂ）に示すように、電子部品２０の端子２１の先端２１ａは、電子部品１０の端子１１の上面１１ａに接触する先端部位２１ａａと、電子部品１０の端子１１の外側に位置する先端部位２１ａｂとを備える。一方の先端部位２１ａａは、平面視で電子部品１０の端子１１と重複し、他方の先端部位２１ａｂは、平面視で電子部品１０の端子１１の外側に位置する。
尚、図５（Ｂ）には一例として、端子１１の外側に位置する先端部位２１ａｂが、端子１１の上面１１ａに接触する先端部位２１ａａよりも低い位置、即ち電子部品１０の端子１１の側面に位置する場合を図示している。後述のような圧接工法における加圧の程度や、電子部品１０の端子１１と電子部品２０の端子２１との材料（硬さ）の組み合わせにより、この図５（Ｂ）に示すような構造となり得る。このような構造に限らず、加圧の程度や材料の組み合わせによっては、電子部品２０の端子２１の先端部位２１ａａ及び先端部位２１ａｂが同一平面内に位置する構造ともなり得る。
図５（Ａ）及び図５（Ｂ）に示すように、電子部品２０の端子２１は、電子部品１０の端子１１に対してずれた配置とされ、先端２１ａの全体では端子１１の上面１１ａに接触せず、先端２１ａの一部である先端部位２１ａａで端子１１の上面１１ａに接触する。端子２１は、その先端２１ａが、端子１１のエッジ１１ｂに接触する。
例えば、電子部品２０の端子２１は、その先端２１ａの平面サイズ（径）の半分以上、電子部品１０の端子１１のエッジ１１ｂから外側にずれた配置とされる。この場合、先端２１ａにおける、端子１１の外側に位置する先端部位２１ａｂの面積は、端子１１の上面１１ａに接触する先端部位２１ａａの面積と同じか又はそれよりも大きくなる。ここでは一例として、端子２１がその先端２１ａの半分、端子１１のエッジ１１ｂから外側にずれた配置とされ、先端部位２１ａｂの面積が先端部位２１ａａの面積と同じになる場合を図示している。
端子１１と端子２１（その先端部位２１ａａ）とが接触する電子部品１０と電子部品２０とは、それらの間に介在される接着剤３０で接着される。接着剤３０には、例えば、加熱により硬化する熱硬化型樹脂、又は無機系若しくは有機系の絶縁性フィラーを含有する熱硬化型樹脂が用いられる。接着剤３０には、熱硬化型樹脂のほか、紫外線等の光の照射により硬化する光硬化型樹脂が用いられてもよい。端子１１と端子２１とが接触した状態で接着剤３０が硬化され、硬化された接着剤３０により、電子部品１０と電子部品２０とが接着され、固定される。更に、その硬化された接着剤３０により、電子部品１０と電子部品２０とが接着されることによって、端子１１と端子２１との接触が保持される。
続いて、上記のような電子装置１の形成方法の一例について述べる。
図６は第１の実施の形態に係る電子装置の形成方法の一例を示す図である。図６（Ａ）には、電子部品の配置工程の要部断面模式図を示している。図６（Ｂ）には、電子部品の接合工程の要部断面模式図を示している。
電子装置１は、例えば、圧接工法により、電子部品１０上に電子部品２０を実装することで、形成される。
まず、図６（Ａ）に示すように、端子１１が設けられた電子部品１０と、端子２１が設けられた電子部品２０とが準備される。準備された電子部品１０の、端子１１が設けられている側の面上に、接着剤３０が設けられる。そして、ボンディングツール４０が用いられ、電子部品２０が、その端子２１の、電子部品１０の端子１１に対する位置合わせが行われて、接着剤３０を設けた電子部品１０の上方に対向配置される。その際、電子部品２０の端子２１は、その先端２１ａの一部である先端部位２１ａａが端子１１の上方に位置し、先端２１ａの他部である先端部位２１ａｂが端子１１の外側上方に位置するように、位置合わせが行われる。
次いで、図６（Ｂ）に示すように、ボンディングツール４０による電子部品２０の加圧及び加熱が行われ、電子部品２０の端子２１が電子部品１０の端子１１に圧接される。加圧により、電子部品２０の端子２１は、その先端２１ａにおける先端部位２１ａａが端子１１の上面１１ａに接触（衝突）され、圧接される。端子２１の先端２１ａにおける先端部位２１ａｂは、端子１１の外側に位置する。接着剤３０に熱硬化型樹脂が用いられている場合には、このように端子２１が端子１１に圧接されている状態で、加熱により接着剤３０が硬化される。接着剤３０に光硬化型樹脂が用いられている場合には、端子２１が端子１１に圧接されている状態で光が照射され、接着剤３０が硬化される。
接着剤３０には、硬化収縮に伴う圧縮力が生じる。端子１１と端子２１とは、端子２１を端子１１側に加圧する際のボンディング荷重、その加圧に対して端子１１側から端子２１側に生じる反力、及び接着剤３０の硬化収縮に伴う圧縮力により、圧接される。接着剤３０により、電子部品２０と電子部品１０とが接着されると共に、端子１１と端子２１との圧接が保持又は増強される。このようにして電子部品１０と電子部品２０とが機械的及び電気的に接合される。
このような圧接工法により、電子装置１が得られる。
尚、電子装置１では、電子部品１０と電子部品２０とが接着剤３０で接着されることによって端子１１と端子２１との接触が保持される。電子部品１０と電子部品２０とが接着剤３０で接着されない場合には、端子１１と端子２１との実用上の接触（機械的及び電気的な接合）が保持されない。このような点で、圧接工法で得られる端子１１と端子２１との接触の状態は、半田接合工法や超音波接合工法等の他工法で得られる、金属拡散や反応（合金化）によって実用上の機械的及び電気的な接合が実現される端子間接合部の状態とは相違する。
以上述べたように、電子装置１では、電子部品２０の端子２１が、その先端２１ａの一部の先端部位２１ａａで、電子部品１０の端子１１の上面１１ａに接触され、圧接される。このように端子２１の先端２１ａの一部が端子１１の上面１１ａに圧接されることで、端子２１の先端２１ａの全体が端子１１の上面１１ａに圧接される場合に比べて、端子２１と端子１１との接触部にかかる力（荷重）が増大する。即ち、端子２１の先端２１ａの一部を端子１１の上面１１ａに圧接する場合には、端子２１の先端２１ａの全体を端子１１の上面１１ａに圧接する場合と同じボンディング荷重でも、端子２１と端子１１との接触部における単位面積当たりの荷重が増大する。また、端子２１と端子１１との接触部における単位面積当たりの、接着剤３０の硬化収縮による圧縮力も増大する。その結果、端子２１と端子１１との接触部に生じる応力が増大し、その圧接が接着剤３０で保持又は増強される。端子２１と端子１１との間に高い圧接力が得られるため、それらの間の抵抗上昇や接続不良が抑えられ、接続品質及び接続信頼性が高められる。
このように電子装置１では、端子２１の一部を端子１１に圧接することで、端子２１と端子１１との間の圧接力が高められる。そのため、所定の圧接力を得るために、必ずしも加圧時のボンディング荷重を増大させることを要しない。従って、例えば電子部品１０に反りが生じる場合に電子部品２０を加圧する際のボンディング荷重を増大させることで起こる電子部品１０と電子部品２０との接触及びそれによる損傷を、回避することが可能になる。尚、このような電子部品１０と電子部品２０との接触を回避するために、電子部品１０又は電子部品２０にそれらの間隙を広げる目的で凹部や複数段端子構造を採用することも要しない。また、所定の圧接力を得るために、必ずしも硬化収縮によってより大きな圧縮力が得られるような接着剤３０に変更することも要しない。
電子装置１では、端子２１の一部を端子１１に圧接することで、端子２１及び端子１１の仕様は変更せず、プロセス条件（ボンディング荷重、接着剤３０の種類）を踏襲して、端子２１と端子１１との間の高い圧接力を実現することができる。
次に、第２の実施の形態について説明する。
図７は第２の実施の形態に係る電子装置の一例を示す図である。図７（Ａ）には、第２の実施の形態に係る電子装置の要部平面模式図を示している。図７（Ｂ）には、図７（Ａ）のＬ７−Ｌ７断面模式図を示している。図７（Ｃ）には、図７（Ｂ）のＸ７部拡大模式図を示している。
図７（Ａ）及び図７（Ｂ）（並びに図７（Ｃ））に示す電子装置１Ａは、基板５０、その上に設けられた半導体チップ６０、及び基板５０と半導体チップ６０との間に設けられた接着剤７０を含む。
基板５０は、基材５２、並びにその基材５２の半導体チップ６０と対向する面上に設けられた複数のパッド５１（端子）及び保護膜５３を有する。基材５２には、例えば、コアとなる樹脂基板等の基材と、その上に設けられたプリプレグ等の基材とが含まれる。パッド５１には、例えば、Ｃｕが用いられる。例えば、パッド５１には、Ｃｕパッドや、Ｃｕパッド表面にニッケル（Ｎｉ）層及びＡｕ層を積層した構造を有するパッド（Ｃｕ／Ｎｉ／Ａｕパッド）が用いられる。保護膜５３には、例えば、ソルダーレジストが用いられる。パッド５１は、基板５０に設けられる図示しない配線と接続され、後述のように半導体チップ６０にペリフェラル配置で設けられる複数のバンプ６１に対応して、それぞれ設けられる。各パッド５１は、その上面５１ａと一部のエッジ５１ｂが露出するように、保護膜５３で覆われる。
半導体チップ６０は、図示しないトランジスタ等の回路素子及びそれに接続された配線等の導体部を含み、半導体チップ６０の、基板５０と対向する面には、そのような導体部に接続された複数の電極６２が設けられる。半導体チップ６０は、複数の電極６２上にそれぞれ設けられたバンプ６１（端子）を有する。電極６２には、例えば、Ｃｕ、Ａｌ等が用いられる。バンプ６１には、例えば、Ａｕが用いられる。例えば、バンプ６１には、Ａｕスタッドバンプが用いられる。ここでは、このようなＡｕスタッドバンプを図示している。バンプ６１は、半導体チップ６０の外周に沿って配列されるペリフェラル配置となっている。
尚、図７（Ａ）及び図７（Ｂ）には、半導体チップ６０の各辺に沿った領域に１列で配列されるバンプ６１を例示するが、半導体チップ６０の各辺に沿った領域には、複数列でバンプ６１が配列されてもよい。この場合、基板５０には、半導体チップ６０の各辺につき複数列で配列されたバンプ６１に対応して、複数列のパッド５１が設けられる。
図７（Ａ）〜図７（Ｃ）に示すように、半導体チップ６０のバンプ６１は、基板５０のパッド５１に接触される。例えば、バンプ６１は、後述のような圧接工法により、所定のボンディング荷重で半導体チップ６０が加圧されることで、基板５０のパッド５１に接触され、圧接される。
ここで、半導体チップ６０のバンプ６１の先端６１ａは、基板５０のパッド５１の上面５１ａに接触する先端部位６１ａａと、基板５０のパッド５１の外側に位置する先端部位６１ａｂとを備える。一方の先端部位６１ａａは、平面視で基板５０のパッド５１と重複し、他方の先端部位６１ａｂは、平面視で基板５０のパッド５１の外側に位置する。尚、図７（Ｂ）及び図７（Ｃ）には一例として、パッド５１の外側に位置する先端部位６１ａｂが、パッド５１の上面５１ａに接触する先端部位６１ａａよりも低い位置、即ち基板５０のパッド５１の側面に位置する場合を図示している。
電子装置１Ａでは、半導体チップ６０のバンプ６１が、基板５０のパッド５１に対してずれた配置とされ、先端６１ａの一部である先端部位６１ａａでパッド５１の上面５１ａに接触する。バンプ６１は、その先端６１ａの平面サイズ（径）の半分以上、パッド５１のエッジ５１ｂから外側にずれた配置とされる。
電子装置１Ａでは、相対的に、半導体チップ６０の一辺に沿った領域に設けられるバンプ６１に対し、そのバンプ６１に対応する基板５０のパッド５１が、前記一辺と直交する方向にずれた配置とされる。ここでは一例として、半導体チップ６０の一辺に沿った領域に設けられるバンプ６１に対し、それが実装される基板５０の対応するパッド５１を、前記一辺と直交する、半導体チップ６０の外側方向（側方）にずらして配置した電子装置１Ａを図示している。
電子装置１Ａにおいて、半導体チップ６０の一辺及びそれと対向する対辺（例えば辺６３ａ及び辺６３ｂ）に沿った各々の領域における、バンプ６１に対するパッド５１のずれ（例えばずれ６４ａ及びずれ６４ｂ）は、互いに反対となる。換言すれば、一辺及びその対辺に沿った各々の領域における接触部では、先端部位６１ａａから先端部位６１ａｂに向かう方向が、互いに反対となる。
電子装置１Ａのこのような配置は、例えば、半導体チップ６０のバンプ６１に対し、それが実装される基板５０の対応するパッド５１を、その半導体チップ６０の外側方向に予めずらして形成することで、実現される。或いは、半導体チップ６０のバンプ６１を、それが実装される基板５０の対応するパッド５１に対し、その半導体チップ６０の内側方向に予めずらして形成することで、実現される。
パッド５１とバンプ６１とが接触する基板５０と半導体チップ６０とは、それらの間に介在される接着剤７０で接着される。接着剤７０には、例えば、熱硬化型樹脂が用いられる。硬化された接着剤７０により、基板５０と半導体チップ６０とが接着されて固定されると共に、パッド５１とバンプ６１との接触が保持される。
上記のような電子装置１Ａは、例えば、圧接工法によって形成される。
図８は第２の実施の形態に係る電子装置の形成方法の一例を示す図である。図８（Ａ）には、基板及び半導体チップの配置工程の要部断面模式図を示している。図８（Ｂ）には、基板及び半導体チップの接合工程の要部断面模式図を示している。
まず、図８（Ａ）に示すように、パッド５１が設けられた基板５０と、バンプ６１が設けられた半導体チップ６０とが準備される。準備された基板５０の、パッド５１が設けられている側の面上に、接着剤７０が設けられる。そして、ボンディングツール８０が用いられ、半導体チップ６０が、そのバンプ６１の、基板５０のパッド５１に対する位置合わせが行われて、接着剤７０を設けた基板５０の上方に対向配置される。その際、半導体チップ６０のバンプ６１は、その先端６１ａにおける一部がパッド５１の上方に位置し、先端６１ａにおける他部がパッド５１の外側の上方に位置するように、位置合わせが行われる。
次いで、図８（Ｂ）に示すように、ボンディングツール８０による半導体チップ６０の加圧及び加熱が行われ、半導体チップ６０のバンプ６１が基板５０のパッド５１に圧接される。この加圧により、半導体チップ６０のバンプ６１は、その先端６１ａの一部である先端部位６１ａａがパッド５１の上面５１ａに接触（衝突）され、圧接される。バンプ６１の先端６１ａの他部である先端部位６１ａｂは、パッド５１の外側に位置する。このようにバンプ６１がパッド５１に圧接されている状態で、加熱により接着剤７０が硬化される。
半導体チップ６０の対向する辺同士では、バンプ６１に対する基板５０のパッド５１のずれが互いに反対とされているため、圧接工法による実装時には、半導体チップ６０の平面方向の動きが規制され、その平面方向の位置ずれが抑えられる。
パッド５１とバンプ６１とは、バンプ６１をパッド５１側に加圧する際のボンディング荷重、その加圧に対してパッド５１からバンプ６１側に生じる反力、及び接着剤７０の硬化収縮に伴う圧縮力により、圧接される。接着剤７０により、半導体チップ６０と基板５０とが接着されると共に、パッド５１とバンプ６１との圧接が保持又は増強される。このようにして基板５０と半導体チップ６０とが機械的及び電気的に接合される。
電子装置１Ａでは、半導体チップ６０のバンプ６１が、その先端６１ａの一部の先端部位６１ａａで、基板５０のパッド５１の上面５１ａに接触され、圧接される。これにより、バンプ６１の先端６１ａの全体がパッド５１の上面５１ａに圧接される場合に比べて、バンプ６１とパッド５１との接触部にかかる荷重又は接触部に生じる応力が増大する。
ここで、図９は第２の実施の形態に係る電子装置の応力解析結果の説明図である。
図９（Ａ）には、比較のため、バンプ６１の先端６１ａの全体がパッド５１の上面５１ａに圧接される場合の応力解析モデルの模式図と最大応力値とを示している。図９（Ｂ）には、バンプ６１の先端６１ａが、その平面中心を通る断面で見て、外周から直径の５０％分、パッド５１の上面５１ａに圧接される場合の応力解析モデルの模式図と最大応力値とを示している。図９（Ｃ）には、バンプ６１の先端６１ａが、その平面中心を通る断面で見て、外周から直径の２５％分、パッド５１の上面５１ａに圧接される場合の応力解析モデルの模式図と最大応力値とを示している。応力解析は、バンプ６１をＡｕスタッドバンプとし、パッド５１をＣｕ／Ｎｉ／Ａｕパッドとし、ボンディング荷重を１５ｇ／ｂｕｍｐとして、シミュレーションしている。
図９（Ａ）に示すように、バンプ６１の先端６１ａの全体がパッド５１の上面５１ａに圧接される場合の、その接触部Ｑ１に生じる応力の最大値は、１０５ＭＰａである。これに対し、図９（Ｂ）に示すように、バンプ６１の先端６１ａが、その平面中心を通る断面で見て、外周から直径の５０％分、パッド５１の上面５１ａに圧接される場合の、その接触部Ｑ２に生じる応力の最大値は、１７３ＭＰａとなる。また、図９（Ｃ）に示すように、バンプ６１の先端６１ａが、その平面中心を通る断面で見て、外周から直径の２５％分、パッド５１の上面５１ａに圧接される場合の、その接触部Ｑ３に生じる応力の最大値は、２７４ＭＰａとなる。
図９（Ａ）〜図９（Ｃ）の接触部Ｑ１〜Ｑ３のように、バンプ６１とパッド５１との接触部の面積が減少すると、圧接工法で半導体チップ６０を加圧する際の一定のボンディング荷重に対し、バンプ６１とパッド５１との接触部の単位面積当たりの荷重は増大する。バンプ６１とパッド５１との接触部の単位面積当たりの荷重が増大するのに伴い、バンプ６１とパッド５１との接触部に生じる応力は増大する。
このように電子装置１Ａでは、バンプ６１の先端６１ａの一部をパッド５１の上面５１ａに圧接することで、それらの接触部に生じる応力が増大されており、換言すればそれらの接触部に働く圧接力が高められていると言うことができる。このようにバンプ６１の一部をパッド５１に圧接する手法によれば、バンプ６１及びパッド５１の仕様は変更せず、プロセス条件（ボンディング荷重、接着剤７０の種類）を踏襲して、バンプ６１とパッド５１との圧接力を高めることができる。バンプ６１とパッド５１との圧接力が高められ、それらの間の抵抗上昇や接続不良が抑えられる、接続品質及び接続信頼性に優れた電子装置１Ａが実現される。
尚、ここではバンプ６１としてＡｕスタッドバンプを例示したが、他の金属材料（Ｃｕ等）のスタッドバンプが用いられてもよい。また、スタッドバンプに限らず、各種金属材料を用いたピラー電極、ボール状電極等が用いられてもよい。
また、基板５０は、パッケージ基板やメイン基板として用いられるプリント基板、半導体（シリコン等）やガラスを基材としたインターポーザ等、各種基板であってよい。基板５０上に実装する電子部品は、半導体チップ６０のほか、半導体チップがパッケージ基板上に搭載された半導体パッケージ等、各種半導体デバイスであってもよい。
次に、第３の実施の形態について説明する。
図１０は第３の実施の形態に係る電子装置の一例を示す図である。図１０（Ａ）には、第３の実施の形態に係る電子装置の要部平面模式図を示している。図１０（Ｂ）には、図１０（Ａ）のＬ１０−Ｌ１０断面模式図を示している。図１０（Ｃ）には、図１０（Ｂ）のＸ１０部拡大模式図を示している。
図１０（Ａ）及び図１０（Ｂ）（並びに図１０（Ｃ））に示す電子装置１Ｂでは、相対的に、半導体チップ６０の一辺に沿った領域に設けられるバンプ６１群とパッド５１群とが、前記一辺の長さ方向にずれた配置とされる。ここでは一例として、半導体チップ６０の一辺に沿った領域のバンプ６１群に対し、それが実装される基板５０の対応するパッド５１群を、前記一辺の長さ方向にずらして配置した電子装置１Ｂを図示している。
電子装置１Ｂにおいて、半導体チップ６０の一辺及びそれと対向する対辺（例えば辺６３ａ及び辺６３ｂ）に沿った各々の領域における、バンプ６１群に対するパッド５１群のずれ（例えばずれ６４ａ及びずれ６４ｂ）は、互いに反対となる。各バンプ６１は、その先端６１ａの一部である先端部位６１ａａでパッド５１の上面５１ａに接触し、先端６１ａの他部である先端部位６１ａｂは、パッド５１の外側に位置する。一辺及びその対辺に沿った各々の領域におけるバンプ６１とパッド５１との接触部群では、先端部位６１ａａから先端部位６１ａｂに向かう方向が、互いに反対となる。
電子装置１Ｂのこのような配置は、例えば、半導体チップ６０の一辺に沿った領域のバンプ６１群に対し、それが実装される基板５０の対応するパッド５１群を、前記一辺の長さ方向に予めずらして形成することで、実現される。或いは、半導体チップ６０の一辺に沿った領域のバンプ６１群を、それが実装される基板５０の対応するパッド５１群に対し、前記一辺の長さ方向に予めずらして形成することで、実現される。
上記のような電子装置１Ｂは、例えば、上記第２の実施の形態で述べた電子装置１Ａと同様に、圧接工法によって形成される。即ち、半導体チップ６０が、そのバンプ６１の、基板５０のパッド５１に対する位置合わせが行われて、接着剤７０を設けた基板５０の上方に対向配置された後、加圧及び加熱が行われ、接着剤７０が硬化される。半導体チップ６０の対向する辺同士では、バンプ６１群に対する基板５０のパッド５１群のずれが互いに反対とされているため、圧接工法による実装時には、半導体チップ６０の平面方向の動きが規制され、その平面方向の位置ずれが抑えられる。
図１０（Ａ）〜図１０（Ｃ）に示すように、電子装置１Ｂでは、半導体チップ６０のバンプ６１が、その先端６１ａの一部の先端部位６１ａａで、基板５０のパッド５１の上面５１ａに接触され、圧接される。これにより、バンプ６１とパッド５１との接触部にかかる荷重又は接触部に生じる応力が増大され、圧接力が高められる。バンプ６１とパッド５１との圧接力が高められ、それらの間の抵抗上昇や接続不良が抑えられる、接続品質及び接続信頼性に優れた電子装置１Ｂが実現される。
次に、第４の実施の形態について説明する。
図１１は第４の実施の形態に係る電子装置の一例を示す図である。図１１（Ａ）には、第４の実施の形態に係る電子装置の要部平面模式図を示している。図１１（Ｂ）には、図１１（Ａ）のＬ１１−Ｌ１１断面模式図を示している。図１１（Ｃ）には、図１１（Ｂ）のＸ１１部拡大模式図を示している。
図１１（Ａ）及び図１１（Ｂ）（並びに図１１（Ｃ））に示す電子装置１Ｃでは、相対的に、半導体チップ６０の一辺のコーナー部６５近傍に設けられるバンプ６１に対し、そのバンプ６１に対応する基板５０のパッド５１が、前記一辺と直交する方向にずれた配置とされる。半導体チップ６０のコーナー部６５近傍に設けられるバンプ６１は、例えば、コーナー部６５から、半導体チップ６０の辺長の３０％以下の領域に設けられる、１つ又は２つ以上のバンプ６１である。ここでは一例として、半導体チップ６０の一辺のコーナー部６５近傍に設けられるバンプ６１に対し、それが実装される基板５０の対応するパッド５１を、前記一辺と直交する、半導体チップ６０の外側方向（側方）にずらして配置した電子装置１Ｃを図示している。
電子装置１Ｃにおいて、半導体チップ６０の一辺及びそれと対向する対辺（例えば辺６３ａ及び辺６３ｂ）に沿った各々の領域における、コーナー部６５近傍のバンプ６１に対するパッド５１のずれ（例えばずれ６４ａ及びずれ６４ｂ）は、互いに反対となる。各コーナー部６５近傍のバンプ６１は、その先端６１ａの一部である先端部位６１ａａでパッド５１の上面５１ａに接触し、先端６１ａの他部である先端部位６１ａｂは、パッド５１の外側に位置する。一辺及びその対辺に沿った各々の領域におけるコーナー部６５近傍の接触部では、先端部位６１ａａから先端部位６１ａｂに向かう方向が、互いに反対となる。
電子装置１Ｃのこのような配置は、例えば、半導体チップ６０のコーナー部６５近傍のバンプ６１に対し、それが実装される基板５０の対応するパッド５１を、その半導体チップ６０の外側方向に予めずらして形成することで、実現される。或いは、半導体チップ６０のコーナー部６５近傍のバンプ６１を、それが実装される基板５０の対応するパッド５１に対し、その半導体チップ６０の内側方向に予めずらして形成することで、実現される。
上記のような電子装置１Ｃは、例えば、上記第２の実施の形態で述べた電子装置１Ａと同様に、圧接工法によって形成される。即ち、半導体チップ６０が、そのバンプ６１の、基板５０のパッド５１に対する位置合わせが行われて、接着剤７０を設けた基板５０の上方に対向配置された後、加圧及び加熱が行われ、接着剤７０が硬化される。半導体チップ６０の対向する辺同士では、両端コーナー部６５近傍のバンプ６１に対する基板５０のパッド５１のずれが互いに反対とされているため、圧接工法による実装時には、半導体チップ６０の平面方向の動きが規制され、その平面方向の位置ずれが抑えられる。
図１１（Ａ）〜図１１（Ｃ）に示すように、電子装置１Ｃでは、半導体チップ６０のコーナー部６５近傍のバンプ６１が、その先端６１ａの一部の先端部位６１ａａで、基板５０のパッド５１の上面５１ａに接触され、圧接される。これにより、コーナー部６５近傍のバンプ６１とパッド５１との接触部にかかる荷重又は接触部に生じる応力が増大され、圧接力が高められる。
半導体チップ６０のコーナー部６５は、辺の中間部に比べて、基板５０の反りの影響が大きくなり易く、基板５０との間隙が広がり易い。そのため、コーナー部６５近傍のバンプ６１の、対応するパッド５１との圧接力は、他のバンプ６１の、対応するパッド５１との圧接力に比べて、低くなり易く、抵抗上昇や接続不良が生じ易い。この観点から、上記のように、コーナー部６５近傍のバンプ６１を、その先端６１ａの一部でパッド５１の上面５１ａに圧接し、それらの圧接力を高める。このようにコーナー部６５近傍での圧接力を高めることで、コーナー部６５近傍のバンプ６１とパッド５１との間の抵抗上昇や接続不良が抑えられる。また、コーナー部６５近傍と他の領域におけるバンプ６１とパッド５１との接触部群について圧接力の均一化が図られる。これにより、バンプ６１とパッド５１との接続品質及び接続信頼性に優れた電子装置１Ｃが実現される。
次に、第５の実施の形態について説明する。
図１２は第５の実施の形態に係る電子装置の一例を示す図である。図１２（Ａ）には、第５の実施の形態に係る電子装置の要部平面模式図を示している。図１２（Ｂ）には、図１２（Ａ）のＬ１２−Ｌ１２断面模式図を示している。図１２（Ｃ）には、図１２（Ｂ）のＸ１２部拡大模式図を示している。
図１２（Ａ）及び図１２（Ｂ）（並びに図１２（Ｃ））に示す電子装置１Ｄでは、相対的に、半導体チップ６０の一辺に沿った領域に設けられる両端コーナー部６５近傍のバンプ６１に対し、そのバンプ６１に対応する基板５０のパッド５１が、前記一辺の長さ方向にずれた配置とされる。半導体チップ６０のコーナー部６５近傍に設けられるバンプ６１は、例えば、コーナー部６５から、半導体チップ６０の辺長の３０％以下の領域に設けられる、１つ又は２つ以上のバンプ６１である。ここでは一例として、半導体チップ６０の一辺に沿った領域における両端コーナー部６５近傍のバンプ６１に対し、それが実装される基板５０の対応するパッド５１を、前記一辺の長さ方向にずらして配置した電子装置１Ｄを図示している。
電子装置１Ｄにおいて、半導体チップ６０の一辺及びそれと対向する対辺（例えば辺６３ａ及び辺６３ｂ）に沿った各々の領域における両端コーナー部６５近傍のバンプ６１に対するパッド５１のずれ（例えばずれ６４ａ及びずれ６４ｂ）は、互いに反対となる。各コーナー部６５近傍のバンプ６１は、その先端６１ａの一部である先端部位６１ａａでパッド５１の上面５１ａに接触し、先端６１ａの他部である先端部位６１ａｂは、パッド５１の外側に位置する。一辺及びその対辺に沿った各々の領域における両端コーナー部６５近傍の接触部では、先端部位６１ａａから先端部位６１ａｂに向かう方向が、互いに反対となる。
電子装置１Ｄのこのような配置は、例えば、半導体チップ６０の一辺に沿った領域における両端コーナー部６５近傍のバンプ６１に対し、それが実装される基板５０の対応するパッド５１を、前記一辺の長さ方向に予めずらして形成することで、実現される。或いは、半導体チップ６０の一辺に沿った領域における両端コーナー部６５近傍のバンプ６１を、それが実装される基板５０の対応するパッド５１に対し、前記一辺の長さ方向に予めずらして形成することで、実現される。
上記のような電子装置１Ｄは、例えば、上記第２の実施の形態で述べた電子装置１Ａと同様に、圧接工法によって形成される。即ち、半導体チップ６０が、そのバンプ６１の、基板５０のパッド５１に対する位置合わせが行われて、接着剤７０を設けた基板５０の上方に対向配置された後、加圧及び加熱が行われ、接着剤７０が硬化される。半導体チップ６０の対向する辺同士では、両端コーナー部６５近傍のバンプ６１に対する基板５０のパッド５１のずれが互いに反対とされているため、圧接工法による実装時には、半導体チップ６０の平面方向の動きが規制され、その平面方向の位置ずれが抑えられる。
図１２（Ａ）〜図１２（Ｃ）に示すように、電子装置１Ｄでは、半導体チップ６０の一辺に沿った領域における両端コーナー部６５近傍のバンプ６１が、その先端６１ａの一部の先端部位６１ａａで、基板５０のパッド５１の上面５１ａに接触され、圧接される。これにより、両端コーナー部６５近傍のバンプ６１とパッド５１との接触部にかかる荷重又は接触部に生じる応力が増大され、圧接力が高められる。基板５０の反りの影響を受けて比較的圧接力が低くなり易いコーナー部６５近傍のバンプ６１とパッド５１との圧接力が高められ、それらの間の抵抗上昇や接続不良が抑えられる。また、コーナー部６５近傍と他の領域におけるバンプ６１とパッド５１との接触部群について圧接力の均一化が図られる。これにより、バンプ６１とパッド５１との接続品質及び接続信頼性に優れた電子装置１Ｄが実現される。
次に、第６の実施の形態について説明する。
図１３は第６の実施の形態に係る電子装置の一例を示す図である。図１３（Ａ）には、第６の実施の形態に係る電子装置の要部断面模式図を示している。図１３（Ｂ）には、図１３（Ａ）のＸ１３部拡大模式図を示している。
図１３（Ａ）（及び図１３（Ｂ））に示す電子装置１Ｅは、半導体チップ６０が、別の半導体チップ６０Ｅ上に実装された構成を有する。半導体チップ６０Ｅには、実装される半導体チップ６０のバンプ６１に対応して、パッド６６（端子）が設けられる。
電子装置１Ｅは、例えば、上記第２の実施の形態で述べた電子装置１Ａと同様に、圧接工法によって形成される。即ち、半導体チップ６０が、そのバンプ６１の、半導体チップ６０Ｅのパッド６６に対する位置合わせが行われて、接着剤７０を設けた半導体チップ６０Ｅの上方に対向配置された後、加圧及び加熱が行われ、接着剤７０が硬化される。
半導体チップ６０のバンプ６１が、その先端６１ａの一部である先端部位６１ａａで、半導体チップ６０Ｅのパッド６６の上面６６ａに接触（衝突）され、圧接される。先端６１ａの他部である先端部位６１ａｂは、パッド６６の外側に位置する。半導体チップ６０のバンプ６１と半導体チップ６０Ｅのパッド６６との相対位置、即ちずれは、上記第２〜第５の実施の形態で述べた半導体チップ６０のバンプ６１と基板５０のパッド５１との相対位置の例に従って、設定される。
このように、半導体チップ６０が半導体チップ６０Ｅ上に実装される形態においても、バンプ６１の先端６１ａの一部がパッド６６の上面６６ａに圧接されることで、それらの接触部にかかる荷重又は接触部に生じる応力が増大され、圧接力が高められる。これにより、バンプ６１とパッド６６との間の抵抗上昇や接続不良が抑えられる、接続品質及び接続信頼性に優れた電子装置１Ｅが実現される。
尚、半導体チップ６０Ｅの、パッド６６の配設面と反対側の面には、例えば、図１３（Ａ）に示すように、バンプ６７（端子）が設けられる。このバンプ６７を用いて、半導体チップ６０の実装後又は実装前の半導体チップ６０Ｅを、更に別の半導体チップ上に実装したり、上記のような基板５０上に実装したりすることができる。この場合、バンプ６７とその接続相手のパッドとの相対位置、即ちずれは、それらの圧接力を高める観点から、上記第２〜第５の実施の形態で述べた半導体チップ６０のバンプ６１と基板５０のパッド５１との相対位置の例に従って、設定することができる。
また、半導体チップ６０Ｅ上には、半導体チップ６０のほか、半導体チップがパッケージ基板上に搭載された半導体パッケージ等の各種半導体デバイスが実装されてもよい。更にまた、半導体チップ６０Ｅに代えて、半導体パッケージ等の各種半導体デバイスが用いられてもよい。
次に、第７の実施の形態について説明する。
図１４は第７の実施の形態に係る電子装置の一例を示す図である。図１４（Ａ）には、第７の実施の形態に係る電子装置の要部断面模式図を示している。図１４（Ｂ）には、図１４（Ａ）のＸ１４部拡大模式図を示している。
図１４（Ａ）（及び図１４（Ｂ））に示す電子装置１Ｆは、基板５０上に、別の基板５０Ｆが実装された構成を有する。基板５０Ｆは、基板５０と同様、パッケージ基板やメイン基板として用いられるプリント基板、半導体やガラスを基材としたインターポーザ等の各種基板である。基板５０Ｆには、これが実装される基板５０のパッド５１に対応して、バンプ５４（端子）が設けられる。
電子装置１Ｆは、例えば、上記第２の実施の形態で述べた電子装置１Ａと同様に、圧接工法によって形成される。即ち、基板５０Ｆが、そのバンプ５４の、基板５０のパッド５１に対する位置合わせが行われて、接着剤７０を設けた基板５０の上方に対向配置された後、加圧及び加熱が行われ、接着剤７０が硬化される。
基板５０Ｆのバンプ５４が、その先端５４ａの一部である先端部位５４ａａで、基板５０のパッド５１の上面５１ａに接触（衝突）され、圧接される。先端５４ａの他部である先端部位５４ａｂは、パッド５１の外側に位置する。基板５０Ｆのバンプ５４と基板５０のパッド５１との相対位置、即ちずれは、上記第２〜第５の実施の形態で述べた半導体チップ６０のバンプ６１と基板５０のパッド５１との相対位置の例に従って、設定される。
このように、基板５０Ｆが基板５０上に実装される形態においても、バンプ５４の先端５４ａの一部がパッド５１の上面５１ａに圧接されることで、それらの接触部にかかる荷重又は接触部に生じる応力が増大され、圧接力が高められる。これにより、バンプ５４とパッド５１との間の抵抗上昇や接続不良が抑えられる、接続品質及び接続信頼性に優れた電子装置１Ｆが実現される。
尚、基板５０Ｆの、バンプ５４の配設面と反対側の面には、例えば、図１４（Ａ）に示すように、パッド５５（端子）が設けられる。基板５０への実装後又は実装前の基板５０Ｆ上に、そのパッド５５を用いて、更に別の基板を実装したり、上記のような半導体チップ６０や半導体チップ６０Ｅ等を実装したりすることができる。この場合、パッド５５とその接続相手のバンプとの相対位置、即ちずれは、それらの圧接力を高める観点から、上記第２〜第５の実施の形態で述べた基板５０のパッド５１と半導体チップ６０のバンプ６１との相対位置の例に従って、設定することができる。
上記第２〜第７の実施の形態では、一方の電子部品（半導体チップ６０等）の外周に沿って配列されるペリフェラル配置のバンプと、他方の電子部品（基板５０等）の対応するパッドとの接続を例にした。このほか、上記手法、即ちバンプの先端の一部をパッドの上面に圧接する手法は、一方の電子部品に設けられるいずれかのバンプと、他方の電子部品の対応するパッドとの接続に、同様に適用することが可能である。
次に、第８の実施の形態について説明する。
上記第１〜第７の実施の形態で述べたような電子装置１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等は、各種電子機器に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図１５は第８の実施の形態に係る電子機器の説明図である。図１５には、電子機器の一例を模式的に示している。
図１５に示すように、例えば上記第２の実施の形態で述べたような電子装置１Ａ（図７）が各種電子機器９０に搭載（内蔵）される。
電子装置１Ａでは、半導体チップ６０のバンプ６１が、その先端６１ａの一部の先端部位６１ａａで、基板５０のパッド５１の上面５１ａに圧接されることで、バンプ６１とパッド５１との接触部における荷重又は応力が増大され、圧接力が高められる。これにより、バンプ６１とパッド５１との間の抵抗上昇や接続不良が抑えられる、接続品質及び接続信頼性に優れた電子装置１Ａが実現される。このような電子装置１Ａが搭載されることにより、性能及び信頼性に優れた各種電子機器９０が実現される。
ここでは、上記第２の実施の形態で述べた電子装置１Ａを搭載した電子機器９０を一例として示したが、上記第１及び第３〜第７の実施の形態で述べた電子装置１，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ等も同様に、各種電子機器に搭載することが可能である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｆ 電子装置
１０，２０ 電子部品
１１，２１ 端子
１１ａ，５１ａ，６６ａ 上面
１１ｂ，５１ｂ エッジ
２１ａ，５４ａ，６１ａ 先端
２１ａａ，２１ａｂ，５４ａａ，５４ａｂ，６１ａａ，６１ａｂ 先端部位
３０，７０，３００ 接着剤
４０，８０，４００ ボンディングツール
５０，５０Ｆ，１００ 基板
５１，５５，６６，１１０ パッド
５２，１２０，１３０ 基材
５３ 保護膜
５４，６１，６７，２１０ バンプ
６０，６０Ｅ，２００ 半導体チップ
６２，２２０ 電極
６３ａ，６３ｂ 辺
６４ａ，６４ｂ ずれ
６５ コーナー部
９０ 電子機器
１４０ 凹部
Ｇ１ ボンディング荷重
Ｇ２ 反力
Ｇ３ 圧縮力
Ｑ１，Ｑ２，Ｑ３ 接触部

Claims (8)

  1. 第１端子を有する第１電子部品と、
    前記第１電子部品に対向して設けられ、前記第１端子に接触する第１先端部位と、前記第１端子の外側に位置する第２先端部位とを備える第２端子を有する第２電子部品と、
    前記第１電子部品と前記第２電子部品との間に設けられ、前記第１電子部品と前記第２電子部品とを接着することによって前記第１端子と前記第１先端部位との接触を保持する接着剤と
    を含むことを特徴とする電子装置。
  2. 平面視で、前記第１先端部位の面積が、前記第２先端部位の面積と同じか又は前記第２先端部位の面積よりも小さいことを特徴とする請求項１に記載の電子装置。
  3. 前記第２端子は、前記第２電子部品の第１コーナーの近傍に設けられることを特徴とする請求項１又は２に記載の電子装置。
  4. 前記第１電子部品は、第３端子を有し、
    前記第２電子部品は、前記第３端子に接触する第３先端部位と、前記第３端子の外側に位置する第４先端部位とを備える第４端子を有し、
    前記接着剤は、前記第１電子部品と前記第２電子部品とを接着することによって前記第３端子と前記第３先端部位との接触を保持することを特徴とする請求項１乃至３のいずれかに記載の電子装置。
  5. 前記第２端子は、前記第２電子部品の第１辺に沿った領域に設けられ、
    前記第４端子は、前記第２電子部品の、前記第１辺と対向する第２辺に沿った領域に設けられ、
    前記第１先端部位から前記第２先端部位に向かう方向と、前記第３先端部位から前記第４先端部位に向かう方向とが、互いに反対であることを特徴とする請求項４に記載の電子装置。
  6. 前記第４端子は、前記第２電子部品の、前記第１コーナーとは異なる第２コーナーの近傍に設けられることを特徴とする、請求項３を引用する請求項４又は５に記載の電子装置。
  7. 第１端子を有する第１電子部品と、第２端子を有する第２電子部品とを、前記第２端子の第１先端部位が前記第１端子に接触し、前記第２端子の第２先端部位が前記第１端子の外側に位置するように、対向させる工程と、
    前記第１電子部品と前記第２電子部品とを間に設けられた接着剤で接着することによって前記第１端子と前記第１先端部位との接触を保持する工程と
    を含むことを特徴とする電子装置の製造方法。
  8. 第１端子を有する第１電子部品と、
    前記第１電子部品に対向して設けられ、前記第１端子に接触する第１先端部位と、前記第１端子の外側に位置する第２先端部位とを備える第２端子を有する第２電子部品と、
    前記第１電子部品と前記第２電子部品との間に設けられ、前記第１電子部品と前記第２電子部品とを接着することによって前記第１端子と前記第１先端部位との接触を保持する接着剤と
    を含む電子装置を備えることを特徴とする電子機器。
JP2017112759A 2017-06-07 2017-06-07 電子装置、電子装置の製造方法及び電子機器 Pending JP2018207015A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017112759A JP2018207015A (ja) 2017-06-07 2017-06-07 電子装置、電子装置の製造方法及び電子機器
US15/996,744 US20180358320A1 (en) 2017-06-07 2018-06-04 Electronic device, electronic device manufacturing method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017112759A JP2018207015A (ja) 2017-06-07 2017-06-07 電子装置、電子装置の製造方法及び電子機器

Publications (1)

Publication Number Publication Date
JP2018207015A true JP2018207015A (ja) 2018-12-27

Family

ID=64563760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017112759A Pending JP2018207015A (ja) 2017-06-07 2017-06-07 電子装置、電子装置の製造方法及び電子機器

Country Status (2)

Country Link
US (1) US20180358320A1 (ja)
JP (1) JP2018207015A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208128658U (zh) * 2015-10-13 2018-11-20 株式会社村田制作所 树脂基板、部件安装树脂基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027847A (ja) * 2008-07-18 2010-02-04 Sharp Corp 半導体素子の実装構造およびそれを備えた表示装置
JP2013026538A (ja) * 2011-07-25 2013-02-04 Seiko Epson Corp 電子部品の実装構造および実装方法
JP2013041885A (ja) * 2011-08-11 2013-02-28 Olympus Corp 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4636850B2 (ja) * 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027847A (ja) * 2008-07-18 2010-02-04 Sharp Corp 半導体素子の実装構造およびそれを備えた表示装置
JP2013026538A (ja) * 2011-07-25 2013-02-04 Seiko Epson Corp 電子部品の実装構造および実装方法
JP2013041885A (ja) * 2011-08-11 2013-02-28 Olympus Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20180358320A1 (en) 2018-12-13

Similar Documents

Publication Publication Date Title
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JPWO2007043639A1 (ja) プリント配線基板及びプリント配線基板の製造方法
JP4917874B2 (ja) 積層型パッケージ及びその製造方法
JPWO2009038169A1 (ja) 半導体装置及びその製造方法
JP2009278064A (ja) 半導体装置とその製造方法
KR20140063388A (ko) 플렉시블 기판에 대한 휨 제어
US7893550B2 (en) Semiconductor package comprising alignment members
TW200532751A (en) Semiconductor device and multilayer substrate therefor
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP2006245076A (ja) 半導体装置
JP3833669B2 (ja) 半導体装置および半導体装置の製造方法
US8124881B2 (en) Printed board and portable electronic device which uses this printed board
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2007103614A (ja) 半導体装置および半導体装置の製造方法
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JP2002289735A (ja) 半導体装置
JP2011258835A (ja) 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
JP4606783B2 (ja) 半導体装置
JP4699089B2 (ja) チップオンフィルム半導体装置
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
TWI533769B (zh) 封裝結構及其製法
JP2009218390A (ja) 半導体装置およびその製造方法
JP2012227320A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200316

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210615