JP2005064467A - インターポーザ及びこれを用いた半導体装置 - Google Patents

インターポーザ及びこれを用いた半導体装置 Download PDF

Info

Publication number
JP2005064467A
JP2005064467A JP2004175836A JP2004175836A JP2005064467A JP 2005064467 A JP2005064467 A JP 2005064467A JP 2004175836 A JP2004175836 A JP 2004175836A JP 2004175836 A JP2004175836 A JP 2004175836A JP 2005064467 A JP2005064467 A JP 2005064467A
Authority
JP
Japan
Prior art keywords
interposer
semiconductor element
semiconductor
semiconductor device
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004175836A
Other languages
English (en)
Other versions
JP4606783B2 (ja
Inventor
Keisuke Ueda
啓介 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004175836A priority Critical patent/JP4606783B2/ja
Publication of JP2005064467A publication Critical patent/JP2005064467A/ja
Application granted granted Critical
Publication of JP4606783B2 publication Critical patent/JP4606783B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 熱歪による半導体素子の内部の層間絶縁膜や配線層等の損傷を抑制し、半導体装置の信頼性の向上に寄与することができる「インターポーザ及びこれを用いた半導体装置」を提供すること。
【解決手段】 インターポーザ55は、弾性を有する板状絶縁体56と、その厚さ方向に貫通して埋め込まれた複数の導体57と、板状絶縁体56の、半導体素子51を搭載する側の面に設けられたシート状部材70とを有している。このシート状部材70は、搭載する半導体素子51と同程度の熱膨張係数を有している。さらに、板状絶縁体56の、半導体素子51を搭載する側と反対側の面に、インターポーザ55が実装される半導体パッケージ60と同程度の熱膨張係数を有するシート状部材を設けてもよい。
【選択図】 図3


Description

本発明は、半導体素子(チップ)とこれを搭載するパッケージ(以下、便宜上、「半導体パッケージ」という。)との間を電気的に接続するインターポーザ及びこれを用いた半導体装置に関する。
情報社会の発達に伴い、半導体装置には処理速度の高速化が要求されている。このような要求に応ずるために、半導体装置内の配線の長さが短く済み、インダクタンス成分が小さくなるフリップチップ型の半導体装置が開発されている。
フリップチップ型の半導体装置は、図1にその一例を示すように、半導体素子1と、配線基板の形態をした半導体パッケージ10と、半導体パッケージ10の半導体素子が搭載された面の対応するパッドに、半導体素子1の電極を電気的に接続するはんだ等の金属バンプ2(以下、便宜上「内部接続端子」ともいう。)と、半導体素子1と半導体パッケージ10との間の空隙を充填するアンダーフィル樹脂8と、半導体パッケージ10の半導体素子1が搭載された側と反対側の面に設けられて、本装置30をマザーボード等の実装基板に電気的に接続するはんだバンプ等の外部接続端子11とを備えている。
図1に示すような半導体装置30では、その内部に温度変化が生じた場合に、半導体素子1と半導体パッケージ10との熱膨張係数が異なることにより、半導体素子1及び半導体パッケージ10はそれぞれ面内方向に異なる度合いで膨張又は収縮し、半導体素子1と半導体パッケージ10との間に熱歪が生じ、半導体素子1の電極及び半導体パッケージ10のパッドの位置が相対的に変わる。この際、これらの両方に固着されている内部接続端子2に変形が生じたり、また場合によっては亀裂が生じ、そのために半導体装置30の信頼性が低下するといった問題があった。
かかる問題に対処するために、他の従来例として図2(a)に示すような半導体装置が提案されている(例えば、特許文献1及び特許文献2参照。)。
この半導体装置40では、弾性シート6の半導体素子1の電極に対応する位置に、導体柱7が貫通して埋め込まれたインターポーザ5を、半導体素子1と半導体パッケージ10との間に介在させて、導体柱7の両端に接続された内部接続端子2及び3を介して半導体素子1の電極を半導体パッケージ10のパッドに電気的に接続している。
図2(a)に示すような半導体装置40では、温度変化が生じると、図1に示した半導体装置と同様に、半導体素子1と半導体パッケージ10との間に熱歪が生じるが、この熱歪による変位をインターポーザ5が伸縮することにより吸収するので、内部接続端子2に変形や亀裂が生じにくくなる。しかしながら、この場合には、内部接続端子2は変形せずに導体柱7と一体化し、内部接続端子2が固着されている半導体素子1の電極と内部接続端子2との接合部近傍(以下、便宜上「内部接続端子2の基部」という。)を支点として動くために、内部接続端子2と導体柱7とのモーメントが大きくなる。この際、図2(a)中のA部を拡大した図2(b)に示すように、内部接続端子2の基部の近傍に位置する半導体素子1の内部の層間絶縁膜21や配線層22にモーメントによる応力が加わり、これらを損傷してしまう。
層間絶縁膜21は一般に酸化シリコン(SiO2 )等からなるが、今後更なる処理速度の高速化を図るためには、層間絶縁膜21をいわゆるLow−k材料(低誘電率材料)に置き換えることが十分に予想される。しかしながら、一般に、Low−k材料は酸化シリコンと比べて強度的に低い(弱い)材料であるために、上述の熱歪による損傷といった問題が一層顕著に表れる。
WO96/09645号公報 特開平10−22351号公報
本発明は、上記の従来技術における課題に鑑み創作されたもので、熱歪による半導体素子の内部の層間絶縁膜や配線層等の損傷を抑制し、ひいては半導体装置の信頼性の向上に寄与することができるインターポーザ及びこれを用いた半導体装置を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、弾性を有する板状絶縁体と、前記板状絶縁体の厚さ方向に貫通して埋め込まれた複数の導体と、前記板状絶縁体の、半導体素子を搭載する側の面に設けられ、該半導体素子と同程度の熱膨張係数を有する第1のシート状部材とを有することを特徴とするインターポーザが提供される。
また、このインターポーザにおいて、前記板状絶縁体の、半導体素子を搭載する側と反対側の面に設けられ、当該インターポーザが実装される半導体パッケージと同程度の熱膨張係数を有する第2のシート状部材をさらに有してもよい。
また、本発明の他の形態によれば、上記の形態に係るインターポーザと、前記インターポーザの一方の面に、前記導体の一端に接続されて搭載された半導体素子と、前記インターポーザの他方の面に、前記導体の他端に接続されて設けられた半導体パッケージとを有することを特徴とする半導体装置が提供される。
本発明の一形態に係るインターポーザの構成によれば、板状絶縁体の半導体素子を搭載する側の面に、半導体素子と同程度の熱膨張係数を有する第1のシート状部材を有している。従って、本発明のインターポーザの一方の面に半導体素子を搭載し、このインターポーザ(他方の面)を半導体パッケージに実装して半導体装置を構成した場合、温度変化が生じると、第1のシート状部材と半導体パッケージには熱膨張係数の差があるため、これらの間では熱歪が生じるが、半導体素子と第1のシート状部材との熱膨張係数は差がほとんどないため、半導体素子と第1のシート状部材は、対向するそれぞれの面に平行な方向に一様に膨張又は収縮するために、これらの間に熱歪がほとんど生じない。そのため、板状絶縁体の厚さ方向に貫通して埋め込まれた各導体は、各々の一端が接続される側の半導体素子の面を支点として動くことはなく、半導体素子の面に大きなモーメントやせん断力が発生しにくくなり、第1のシート状部材より板状絶縁体側の部分の導体が第1のシート状部材と板状絶縁体との界面を支点として動くことになる。これにより、半導体素子に加わる応力が緩和され、半導体素子の内部の層間絶縁膜や配線層は損傷しにくくなるので、半導体装置の信頼性を向上させることができる。
また、上記の形態に係るインターポーザの、半導体素子を搭載する側と反対側の面に、当該インターポーザが実装される半導体パッケージと同程度の熱膨張係数を有する第2のシート状部材を設けた場合には、この第2のシート状部材と半導体パッケージは、対向するそれぞれの面に平行な方向に一様に膨張又は収縮するために、これらの間も熱歪がほとんど生じない。そのため、板状絶縁体の厚さ方向に貫通して埋め込まれた各導体は、各々の他端が接続される側の半導体パッケージの面を支点として動くことはなく、第2のシート状部材より板状絶縁体側の部分の導体が、第2のシート状部材と板状絶縁体との界面を支点として動くことになる。これにより、半導体パッケージに加わる応力も同時に緩和され、半導体パッケージの内部の多層構造も損傷しにくくなるので、さらに半導体装置の信頼性を向上させることができる。
以下、添付した図面を参照して、本発明の実施の形態について説明する。
図3は、本発明の一実施形態に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。
本実施形態に係る半導体装置50は、例えば図2(b)に示したような多層構造を有する半導体素子51と、配線基板の形態をした半導体パッケージ60と、半導体素子51と半導体パッケージ60との間に介在されたインターポーザ55と、半導体素子51とインターポーザ55との間、及びインターポーザ55と半導体パッケージ60との間をそれぞれ電気的に接続するはんだバンプ等の内部接続端子52及び53と、半導体素子51とインターポーザ55との間及びインターポーザ55と半導体パッケージ60との間をそれぞれ充填するアンダーフィル樹脂58及び59と、半導体パッケージ60の半導体素子51が搭載された側と反対側の面に設けられて、本装置50をマザーボード等の実装基板に電気的に接続するはんだボール等の外部接続端子61とを備えている。
また、インターポーザ55は、絶縁性の弾性シート56と、半導体素子51を搭載する側の弾性シート56の面に設けられた剛性シート70と、弾性シート56の半導体素子1の電極に対応する位置に、厚さ方向に貫通して埋め込まれた複数の導体柱57からなる。弾性シート56は、エポキシ樹脂,ポリイミド系樹脂等の高分子材料からなる。また、剛性シート70は半導体素子と同程度の熱膨張係数を有する。例えば、半導体素子51を構成する主な材料がシリコン(Si)である場合には、剛性シート70は、Si、ガラス、セラミックス、36合金(Fe(鉄)−36重量%Ni(ニッケル))、42合金(Fe−42重量%Ni)等の材料からなる。このインターポーザ55は、レーザの照射により剛性シート70に貫通孔を形成し、めっき法を用いて銅(Cu)又は錫銅(SnCu)を貫通孔の内周面に沿って、又は貫通孔に埋め込んで導体柱を形成した後に、導体柱57の配置に対応して導体柱57と接触しない程度の直径の貫通孔を設けた剛性シート70を弾性シート56の一方の面に接着させることにより得ることができる。
図3に示す半導体装置50は、内部接続端子52及び53をはんだバンプとし、外部接続端子61をはんだボールとした場合は、以下のようにして製造することができる。
まず、内部接続端子52を設けた半導体素子51と内部接続端子53を設けた半導体パッケージ60との間にインターポーザ55を挟んでリフロー炉により加熱処理を行い、半導体素子51、インターポーザ55及び半導体パッケージ60を接合する。次に、半導体素子51とインターポーザ55の間の空隙、及びインターポーザ55と半導体パッケージ60の間の空隙にアンダーフィル樹脂58及び59を充填し、恒温炉により加熱処理を行い、アンダーフィル樹脂58及び59を硬化させる。最後に、半導体パッケージ60の、半導体素子が搭載された側と反対側の面の所定の位置に、外部接続端子61を配置し、再度リフロー炉により加熱処理を行い、半導体パッケージ60と外部接続端子61を接合することにより、半導体装置50を得ることができる。
また、内部接続端子52は、はんだバンプに限らず、例えば、めっき法によりCuを成長させて柱状に形成した突起、ワイヤボンディング法を利用して形成した金(Au)からなるスタッドバンプに代替可能である。これらの場合、内部接続端子52及び53にペースト状のはんだ又は導電性粒子を含む樹脂を塗布することにより、上述の製造方法と同じ製造工程を経て半導体装置50を得ることができる。
本実施形態に係るインターポーザ55の構成によれば、インターポーザ55の半導体素子51を搭載する側の面に、半導体素子51と同程度の熱膨張係数を有する剛性シート70を設けている。このインターポーザ55を用いた半導体装置50では、半導体装置50の内部に温度変化が生じた際に、剛性シート70と半導体パッケージ60との熱膨張係数はある程度の差があるため、これらの間では熱歪が生じるが、半導体素子51と剛性シート70との熱膨張係数は差がほとんどないため、これらの間では半導体素子51の面内方向に一様に膨張又は収縮するために熱歪がほとんど生じない。従って、内部接続端子52と導体柱57は一体化して内部接続端子52の基部を支点として動くことはなく、剛性シート70より下の部分の導体柱57が剛性シート70と弾性シート56との界面を支点として動くことになる。これにより、半導体素子51に加わる応力が緩和され、半導体素子51の内部の層間絶縁膜や配線層は損傷しにくくなるので、半導体装置50の信頼性を向上させることができる。
本発明者は、上述の効果を確認すべく、シミュレーションにより半導体装置の内部に生じる応力の解析を行った。
本シミュレーションではシミュレーションソフトとしてABAQUS6.31を使用した。本実施形態に係る半導体装置50(図3)と従来例に係る半導体装置40(図2)との内部応力の違いを比較するために、これら2つの半導体装置の各々について、シミュレーションモデル(以下、単に「モデル」という。)を作成した。各々のモデルにおいて、内部接続端子の材料はCuとし、導体柱の材料はSnCuとし、半導体パッケージのコア部の材料は36合金とし、弾性シートの材料はエポキシ樹脂とした。また、本実施形態に係る半導体装置50のモデルにおいて、剛性シートはSiとした。これら2つのモデルについて、内部応力が発生しない温度をアンダーフィル樹脂のキュア温度である180℃とし、温度を常温である25℃にした際の内部応力の解析を行った。
図4はシミュレーション結果を示す断面図であり、図中、(a)は本実施形態に係る半導体装置のモデルによるシミュレーション結果、(b)は従来例に係る半導体装置のモデルによるシミュレーション結果をそれぞれ示している。ここでは、図4(a),(b) に示す各部位に、図3及び図2に示した各部位と対応する参照番号を付している。
従来例では(図4(b)参照)、内部接続端子2及び導体柱7が、半導体素子1の半導体パッケージ60と対向する側の面(以下、便宜上「半導体素子1の主面」という。)に対して垂直方向から角度をなして、熱歪による変位に追随している。これに対して、本発明では(図4(a)参照)、剛性シート70より半導体パッケージ70側の導体柱57は熱歪による変位に追随しているが、剛性シート70より半導体素子51側の部分の導体柱57及び内部接続端子52は、半導体素子51の主面に対して垂直に固着された状態を保持しており、熱歪による変位にほとんど追随していない。これらの結果から、従来例に係る半導体装置では、導体柱7及び内部接続端子2がほぼ一体化して内部接続端子2の基部を支点として動き、本実施形態に係る半導体装置では、導体柱57及び内部接続端子52は一体化して動かず、剛体シート70と弾性シート56との界面付近を支点として、剛体シート70より半導体パッケージ70側の部分の導体柱57が動くことが確認された。
これら2つのモデルのシミュレーションの結果の違いをより明確にするために、それぞれのモデルについてインターポーザから内部接続端子及び半導体素子に加わる応力をそれぞれ解析した。図5はその解析結果を示したものであり、右側に本実施形態に係る半導体装置のモデルの応力解析の結果を、左側に従来例に係る半導体装置のモデルの応力解析の結果をそれぞれ示している。
これらの応力解析の結果によれば、本実施形態に係る半導体装置のモデルでは、従来例に係る半導体装置のモデルと比較して、パッケージ側から内部接続端子に加わる等価応力は約87%低減し、また、半導体素子に加わる最大応力は約63%低減することが確認された。つまり、本インターポーザの介在により、外部から半導体素子に加わる応力の殆どが絶たれることが確認された。
このように、本実施形態に係るインターポーザを用いた半導体装置では、従来例に係るインターポーザを用いた半導体装置よりも内部接続端子及び半導体素子に加わる応力が大幅に軽減されることがシミュレーションにより明らかになった。なお、少なくとも弾性シートより剛性シートの熱膨張係数の方が半導体素子の熱膨張係数に近ければ、従来例の半導体装置よりもある程度の応力の低減を図ることができる。
図6〜図8は、上述した実施形態に係るインターポーザ及び半導体装置(図3)の各種変形例を示したものである。
図6は、上述した実施形態の第1の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。
本変形例の半導体装置50aは、図3に示した半導体装置50と比較して、インターポーザ55aが複数の絶縁性の樹脂フィルム56aを積層して形成され、各々の樹脂フィルムに56aの厚さ方向に貫通して形成された導体柱を積み重ねて1本の導体柱57aを構成した点において異なる。このインターポーザ55aは、図3に示したインターポーザ55と同様に、各々の弾性フィルム又はシート56aの同じ位置に導体柱を形成し、弾性フィルム56aを重ねて熱圧着することにより得ることができる。本変形例の半導体装置50aについても、図3に示した半導体装置50と同様の効果を奏することが理解されるであろう。
図7は、第2の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。
本変形例の半導体装置50bは、第1の変形例の半導体装置50aと比較して、インターポーザ55bが複数の絶縁性の弾性フィルム56bを積層して形成されている点において同じであるが、導体柱57aではなく、半導体素子51の電極パッドの配置と半導体パッケージ60の電極パッドの配置とのずれを調整する配線層57bを設けた点において異なる。このインターポーザ55bは、各々の弾性フィルム56bの所望の位置に、導体柱と、インターポーザ55bに組み込まれた際に導体柱間を電気的に接続する導体パターンとを形成し、弾性フィルム56bを重ねて熱圧着することにより得ることができる。本変形例の半導体装置50bについても、図3に示した半導体装置50と同様の効果を奏することが理解されるであろう。
図8は、第3の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を断面図の形態で示したものである。
本変形例の半導体装置50cは、図3に示した半導体装置50と比較して、インターポーザ55cの半導体素子51を搭載する側と反対側の面にも剛性シート71を設けた点において異なる。この場合、剛性シート71の材料としては半導体パッケージ60と同程度の熱膨張係数を有する材料を選択する。例えば、半導体パッケージ60のコア材が42合金(Fe−42重量%Ni)である場合、剛性シート71の材料もコア材と同様に42合金とすればよい。半導体パッケージのコア材としては、この他に36合金(Fe−36重量%Ni)が挙げられる。
このようにすれば、半導体素子51と剛性シート70との間だけでなく、剛性シート71と半導体パッケージ60との間も熱歪がほとんど生じなくなる。つまり、内部接続端子52,53及び導体柱57が一体化して内部接続端子52の基部と内部接続端子53の基部(即ち、内部接続端子53と半導体パッケージ60との接合部)を支点として動くことはなく、剛性シート70及び71との間の部分の導体柱57が、剛性シート70と弾性シート56との界面、及び弾性シート56と剛体シート71との界面を支点として動くことになる。これにより、半導体パッケージ60の半導体素子51が搭載された側の面に加わる応力も緩和され、半導体パッケージ60の内部の多層構造も損傷しにくくなるので、半導体装置50cの信頼性をさらに向上させることができる。
従来形の一例としてのフリップチップ型半導体装置の構成を示す断面図である。 従来形の他の例としてのフリップチップ型半導体装置の構成を示す断面図である。 本発明の一実施形態に係るインターポーザ及びこれを用いた半導体装置の構成を示す断面図である。 図3の実施形態に係る半導体装置のモデルによるシミュレーション結果を、従来例に係る半導体装置の場合と対比させて示した断面図である。 図4のモデルを用いてシミュレーションを行ったときの各部の応力解析の結果を示す図である。 図3の実施形態の第1の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を示す断面図である。 図3の実施形態の第2の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を示す断面図である。 図3の実施形態の第3の変形例に係るインターポーザ及びこれを用いた半導体装置の構成を示す断面図である。
符号の説明
50,50a,50b,50c…半導体装置、
51…半導体素子(チップ)、
52,53…内部接続端子(はんだバンプ)、
55,55a,55b,55c…インターポーザ、
56…弾性シート(板状絶縁体)、
56a,56b…樹脂フィルム、
57,57a…導体柱、
57b…配線層、
58,59…アンダーフィル樹脂、
60…半導体パッケージ、
61…外部接続端子、
70,71…剛性シート(シート状部材)。

Claims (7)

  1. 弾性を有する板状絶縁体と、
    前記板状絶縁体の厚さ方向に貫通して埋め込まれた複数の導体と、
    前記板状絶縁体の、半導体素子を搭載する側の面に設けられ、該半導体素子と同程度の熱膨張係数を有する第1のシート状部材とを有することを特徴とするインターポーザ。
  2. 前記板状絶縁体の、半導体素子を搭載する側と反対側の面に設けられ、前記インターポーザが実装される半導体パッケージと同程度の熱膨張係数を有する第2のシート状部材をさらに有することを特徴とする請求項1に記載のインターポーザ。
  3. 前記板状絶縁体は、複数の樹脂フィルムが積層されてなり、前記導体は、前記複数の樹脂フィルムの各々の厚さ方向に貫通して埋め込まれた複数の導体柱からなることを特徴とする請求項1又は2に記載のインターポーザ。
  4. 前記半導体素子を構成する主たる材料はシリコンからなり、前記第1のシート状部材はシリコン、ガラス、セラミックス、36合金及び42合金のうちいずれかにより形成されていることを特徴とする請求項1から3のいずれか一項に記載のインターポーザ。
  5. 請求項1から4のいずれか一項に記載のインターポーザと、
    前記インターポーザの一方の面に、前記導体の一端に接続されて搭載された半導体素子と、
    前記インターポーザの他方の面に、前記導体の他端に接続されて設けられた半導体パッケージとを有することを特徴とする半導体装置。
  6. 前記半導体素子と前記導体とが第1の内部接続端子を介して接続され、前記導体と前記半導体パッケージとが第2の内部接続端子を介して接続され、前記半導体素子と前記インターポーザとの間、及び前記インターポーザと前記半導体パッケージとの間にそれぞれ樹脂が充填されていることを特徴とする請求項5に記載の半導体装置。
  7. 前記半導体パッケージの、前記半導体素子が搭載された側と反対側の面に、複数の外部接続端子が設けられていることを特徴とする請求項5又は6に記載の半導体装置。
JP2004175836A 2003-07-25 2004-06-14 半導体装置 Expired - Lifetime JP4606783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004175836A JP4606783B2 (ja) 2003-07-25 2004-06-14 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003280189 2003-07-25
JP2004175836A JP4606783B2 (ja) 2003-07-25 2004-06-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2005064467A true JP2005064467A (ja) 2005-03-10
JP4606783B2 JP4606783B2 (ja) 2011-01-05

Family

ID=34380100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004175836A Expired - Lifetime JP4606783B2 (ja) 2003-07-25 2004-06-14 半導体装置

Country Status (1)

Country Link
JP (1) JP4606783B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269917A (ja) * 2005-03-25 2006-10-05 Kyocera Corp 積層配線基板及びその実装方法
CN102376688A (zh) * 2010-08-23 2012-03-14 三星电子株式会社 用于插件的互连结构和具有该互连结构的封装组件
JP2013004881A (ja) * 2011-06-21 2013-01-07 Shinko Electric Ind Co Ltd インターポーザ及びその製造方法と半導体装置
JPWO2021006037A1 (ja) * 2019-07-05 2021-01-14

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP2000260899A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298255A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd セラミック回路基板及びこれを用いた半導体装置
JP2000260899A (ja) * 1999-03-11 2000-09-22 Toshiba Corp 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269917A (ja) * 2005-03-25 2006-10-05 Kyocera Corp 積層配線基板及びその実装方法
CN102376688A (zh) * 2010-08-23 2012-03-14 三星电子株式会社 用于插件的互连结构和具有该互连结构的封装组件
JP2013004881A (ja) * 2011-06-21 2013-01-07 Shinko Electric Ind Co Ltd インターポーザ及びその製造方法と半導体装置
US8536714B2 (en) 2011-06-21 2013-09-17 Shinko Electric Industries Co., Ltd. Interposer, its manufacturing method, and semiconductor device
JPWO2021006037A1 (ja) * 2019-07-05 2021-01-14
WO2021006037A1 (ja) * 2019-07-05 2021-01-14 株式会社村田製作所 伝送線路、および電子機器
JP7276455B2 (ja) 2019-07-05 2023-05-18 株式会社村田製作所 伝送線路、および電子機器
US11984637B2 (en) 2019-07-05 2024-05-14 Murata Manufacturing Co., Ltd. Transmission line and electronic device

Also Published As

Publication number Publication date
JP4606783B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
TWI540693B (zh) 封裝表面具接合元件的微電子元件
JP4917874B2 (ja) 積層型パッケージ及びその製造方法
JPH10294423A (ja) 半導体装置
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
JP2009130362A (ja) 薄型半導体装置
US20080274588A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2009238854A (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2006245076A (ja) 半導体装置
JP4435187B2 (ja) 積層型半導体装置
JP4606783B2 (ja) 半導体装置
JP2011023709A (ja) 半導体装置及びその製造方法
JP2011187635A (ja) 半導体装置およびその製造方法
JP4417974B2 (ja) 積層型半導体装置の製造方法
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
JP2005340393A (ja) 小型実装モジュール及びその製造方法
US20110068467A1 (en) Semiconductor device and method of manufacturing same
JP5000621B2 (ja) 半導体装置
JP4894159B2 (ja) 半導体装置及びその製造方法
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2009218390A (ja) 半導体装置およびその製造方法
JP4243077B2 (ja) 半導体装置およびその製造方法
JP5434306B2 (ja) 半導体装置及び半導体装置の製造方法
KR101178840B1 (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101006

R150 Certificate of patent or registration of utility model

Ref document number: 4606783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3