JP5000621B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5000621B2 JP5000621B2 JP2008269173A JP2008269173A JP5000621B2 JP 5000621 B2 JP5000621 B2 JP 5000621B2 JP 2008269173 A JP2008269173 A JP 2008269173A JP 2008269173 A JP2008269173 A JP 2008269173A JP 5000621 B2 JP5000621 B2 JP 5000621B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- land
- semiconductor device
- conductive wiring
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
2 導電性配線
2a ボンディングパッド
2b ランド
3 絶縁膜
3a ボンディングパッド部の絶縁膜開口部
3b 絶縁膜の側面
4 絶縁性テープ
4a 絶縁性テープの半導体素子固着面
4b 絶縁性テープの実装面
5 接着部材
6 金属細線
7 封止樹脂
8 外部端子
9 絶縁性テープの開口部
10 ダミー配線
11 突起
12 絶縁膜の開口部
13 スリット
14 変形拘束部材
Claims (11)
- 基材、前記基材に形成されたボンディングパッド、前記ボンディングパッドと繋がる導電性配線、前記導電性配線と繋がるランド、及び前記ランドと繋がるダミー配線を有する基板と、
前記基板に接着部材を介して固着された半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記基板の前記ランドに形成されたはんだ材と、
を含み、
前記ダミー配線は、平面視において、前記導電性配線と対向する方向に延在しており、
前記基材は、さらに絶縁膜を有し、
前記ランドは、平面視において、前記絶縁膜の外形線の内側に位置しており、
前記導電性配線及びダミー配線のそれぞれは、平面視において、前記絶縁膜の前記外形線の内外に亘って延在しており、
前記絶縁膜の前記外形線の内側に位置する前記導電性配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記導電性配線の幅よりも太く形成されていることを特徴とする半導体装置。 - 請求項1記載の半導体装置において、前記ランドには、複数の前記ダミー配線が繋がっていることを特徴とする半導体装置。
- 請求項2記載の半導体装置において、前記絶縁膜の前記外形線の内側に位置する前記ダミー配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記ダミー配線の幅よりも太く形成されていることを特徴とする半導体装置。
- 基材、前記基材に形成されたボンディングパッド、前記ボンディングパッドと繋がる導電性配線、前記導電性配線と繋がるランド、及び前記ランドと繋がるダミー配線を有する基板と、
前記基板に接着部材を介して固着された半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記基板の前記ランドに形成されたはんだ材と、
を含み、
前記ダミー配線は、平面視において、前記導電性配線と対向する方向に延在しており、
前記基材は、さらに絶縁膜を有し、
前記ランドは、平面視において、前記絶縁膜の外形線の内側に位置しており、
前記導電性配線及びダミー配線のそれぞれは、平面視において、前記絶縁膜の前記外形線の内外に亘って延在しており、
前記絶縁膜の前記外形線の内側に位置する前記ダミー配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記ダミー配線の幅よりも太く形成されていることを特徴とする半導体装置。 - 請求項4記載の半導体装置において、前記ランドには、複数の前記ダミー配線が繋がっていることを特徴とする半導体装置。
- 請求項5記載の半導体装置において、前記絶縁膜の前記外形線の内側に位置する前記導電性配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記導電性配線の幅よりも太く形成されていることを特徴とする半導体装置。
- 基材、前記基材に形成されたボンディングパッド、前記ボンディングパッドと繋がる導電性配線、前記導電性配線と繋がるランド、及び前記ランドと繋がるダミー配線を有する基板と、
前記基板に接着部材を介して固着された半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記基板の前記ランドに形成されたはんだ材と、
を含み、
前記ランドには、複数の前記ダミー配線が繋がっており、
前記基材は、さらに絶縁膜を有し、
前記ランドは、平面視において、前記絶縁膜の外形線の内側に位置しており、
前記導電性配線及びダミー配線のそれぞれは、平面視において、前記絶縁膜の前記外形線の内外に亘って延在しており、
前記絶縁膜の前記外形線の内側に位置する前記導電性配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記導電性配線の幅よりも太く形成されていることを特徴とする半導体装置。 - 請求項7記載の半導体装置において、前記ダミー配線は、前記導電性配線と対向する方向に延在していることを特徴とする半導体装置。
- 請求項8記載の半導体装置において、前記絶縁膜の前記外形線の内側に位置する前記ダミー配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記ダミー配線の幅よりも太く形成されていることを特徴とする半導体装置。
- 基材、前記基材に形成されたボンディングパッド、前記ボンディングパッドと繋がる導電性配線、前記導電性配線と繋がるランド、及び前記ランドと繋がるダミー配線を有する基板と、
前記基板に接着部材を介して固着された半導体素子と、
前記半導体素子を封止する封止樹脂と、
前記基板の前記ランドに形成されたはんだ材と、
を含み、
前記ランドには、複数の前記ダミー配線が繋がっており、
前記基材は、さらに絶縁膜を有し、
前記ランドは、平面視において、前記絶縁膜の外形線の内側に位置しており、
前記導電性配線及びダミー配線のそれぞれは、平面視において、前記絶縁膜の前記外形線の内外に亘って延在しており、
前記絶縁膜の前記外形線の内側に位置する前記ダミー配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記ダミー配線の幅よりも太く形成されていることを特徴とする半導体装置。 - 請求項10記載の半導体装置において、前記絶縁膜の前記外形線の内側に位置する前記導電性配線の幅は、前記絶縁膜の前記外形線の外側に位置する前記導電性配線の幅よりも太く形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269173A JP5000621B2 (ja) | 2008-10-17 | 2008-10-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008269173A JP5000621B2 (ja) | 2008-10-17 | 2008-10-17 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003030314A Division JP2003224229A (ja) | 2003-02-07 | 2003-02-07 | ボールグリッドアレイ型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009010437A JP2009010437A (ja) | 2009-01-15 |
JP5000621B2 true JP5000621B2 (ja) | 2012-08-15 |
Family
ID=40325124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008269173A Expired - Fee Related JP5000621B2 (ja) | 2008-10-17 | 2008-10-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5000621B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102134019B1 (ko) * | 2013-11-25 | 2020-07-14 | 에스케이하이닉스 주식회사 | 볼 랜드를 포함하는 기판 및 반도체 패키지와, 그 제조방법 |
KR20200007509A (ko) * | 2018-07-13 | 2020-01-22 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275840A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | プリント配線板 |
JPH0669638A (ja) * | 1992-08-21 | 1994-03-11 | Unisia Jecs Corp | プリント配線板のランド部構造 |
JP3514057B2 (ja) * | 1996-12-28 | 2004-03-31 | カシオ計算機株式会社 | 電子部品搭載用基板および電子部品搭載モジュール |
-
2008
- 2008-10-17 JP JP2008269173A patent/JP5000621B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009010437A (ja) | 2009-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100324708B1 (ko) | 반도체장치 | |
KR101131138B1 (ko) | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
JP5107959B2 (ja) | 基板 | |
JP4308608B2 (ja) | 半導体装置 | |
KR100656587B1 (ko) | 금속 포스트를 매개로 연결된 적층 기판을 이용한 적층패키지 | |
JP2000269371A (ja) | 半導体装置および半導体実装構造体 | |
JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3442648B2 (ja) | ボールグリッドアレイ型半導体装置 | |
JP2006245076A (ja) | 半導体装置 | |
JP5000621B2 (ja) | 半導体装置 | |
JP4878813B2 (ja) | 半導体実装装置 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3658162B2 (ja) | 半導体装置 | |
WO2017043480A1 (ja) | 半導体パッケージ | |
JP2002289735A (ja) | 半導体装置 | |
JP4606783B2 (ja) | 半導体装置 | |
JP5140961B2 (ja) | 半導体素子及びその製造方法、並びに半導体装置及びその製造方法 | |
JP3879675B2 (ja) | 半導体装置 | |
JP4237777B2 (ja) | 半導体装置 | |
JP2003224229A (ja) | ボールグリッドアレイ型半導体装置 | |
JP2004128364A (ja) | 半導体パッケージおよび半導体パッケージの実装構造体 | |
JP2003289122A (ja) | ボールグリッドアレイ型半導体装置 | |
JP5434306B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2013084384A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081017 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120516 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |