KR20160061935A - 플렉시블 기판에 대한 휨 제어 - Google Patents

플렉시블 기판에 대한 휨 제어 Download PDF

Info

Publication number
KR20160061935A
KR20160061935A KR1020160059345A KR20160059345A KR20160061935A KR 20160061935 A KR20160061935 A KR 20160061935A KR 1020160059345 A KR1020160059345 A KR 1020160059345A KR 20160059345 A KR20160059345 A KR 20160059345A KR 20160061935 A KR20160061935 A KR 20160061935A
Authority
KR
South Korea
Prior art keywords
flex substrate
region
rigid layer
flex
attaching
Prior art date
Application number
KR1020160059345A
Other languages
English (en)
Other versions
KR101698720B1 (ko
Inventor
첸화 이유
시팅 린
징쳉 린
상윈 호우
쯔웨이 루
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160061935A publication Critical patent/KR20160061935A/ko
Application granted granted Critical
Publication of KR101698720B1 publication Critical patent/KR101698720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/05794—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/057 - H01L2224/05791
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

제 1 측 및 제 2 측을 구비한 플렉시블 기판이 제공될 수 있다. 하나 이상의 전기 접속부를 통하여 플렉시블 기판의 제 1 측에 디바이스가 전기적으로 연결될 수 있다. 휨(warpage) 제어 디바이스는 상기 플렉시블 기판의 제 2 측에 부착될 수 있다. 휨 제어 디바이스는 접착층 및 리지드(rigid)층을 포함할 수 있다. 휨 제어 디바이스는 플렉시블 기판의 제 1 측 상의 하나 이상의 전기 접속부에 대향할 수 있는 플렉시블 기판의 제 2 측의 영역 내에 형성될 수 있다.

Description

플렉시블 기판에 대한 휨 제어{WARPAGE CONTROL FOR FLEXIBLE SUBSTRATES}
관련 출원의 교차 참조
본 출원은 2012년 11월 15일자로 제출된 Warpage Control for Flexible Substrates의 명칭의 미국 가출원 일련 번호 61/726,824호에 우선권을 주장하고, 상기 출원은 여기서 참조에 의해 통합된다.
기술분야
본 발명은 플렉시블 기판에 대한 휨 제어에 관한 것이다.
플래시블 기판["플렉스(flex)" 기판이라고도 함]은 플렉시블한 움직임을 제공하는 기판이다. 플렉스 기판은 디바이스가 벤딩, 트위스팅 등과 같은 움직임을 받을 수 있는 어플리케이션에서 논-플렉시블(non-flexible) 기판에 걸쳐 이점을 제공한다. 반도체 디바이스, 집적 회로 등은 플렉스 기판에 전기적으로 연결될 수 있다. 플렉스 기판과 상기 플렉스 기판에 연결된 디바이스 사이의 물질 특성 차는 디바이스와 플렉스 기판 사이의 전기 접속부를 저하시킬 수 있다. 예를 들어, 플렉스 기판에 대한 열 팽창 계수와 상기 플렉스 기판에 전기적으로 연결된 디바이스에 대한 열 팽창 계수 사이의 차는 디바이스와 플렉스 기판 사이의 전기 접속부 상의 변형(strain)을 야기할 수 있다.
일실시형태에 있어서, 방법이 제공된다. 상기 방법은 플렉스 기판(flex substrate) - 플렉스 기판의 제 1 측 상에 복수의 전기 접속부들이 형성됨 - 을 제공하는 단계; 및 플렉스 기판의 제 2 측에 접착층과 리지드(rigid)층을 부착하는 단계 - 접착층과 리지드층은 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부들에 대향하는 플렉스 기판의 제 2 측의 영역에 부착됨 - 를 포함할 수 있다.
다른 실시형태에 있어서, 다른 방법이 제공된다. 상기 방법은 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부들에 디바이스를 부착하는 단계; 및 플렉스 기판의 제 2 측 상에 접착층 및 리지드층을 부착하는 단계 - 접착층은 하나 이상의 전기 접속부들에 대향하는 플렉스 기판의 제 2 측의 영역에 부착됨 - 를 포함할 수 있다.
일실시형태에 있어서, 장치가 포함된다. 상기 장치는 제 1 측 및 제 2 측을 갖는 플렉스 기판; 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부; 플렉스 기판의 제 2 측 상의 제 1 리지드층으로서, 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부들에 대향하는 제 2 측의 영역에서 위치결정되는 제 1 리지드층; 및 제 1 리지드층과 상기 플렉스 기판의 제 2 측 사이의 제 1 접착층을 포함할 수 있다.
본 실시형태 및 그 이점을 더 완벽히 이해하기 위해서 첨부 도면과 함께 취해진 다음의 설명이 참조된다.
도 1a 내지 도 1d는 실시형태에 따라 휨 제어 디바이스를 형성하는 것의 중간 단계의 단면도를 예시한다.
도 2a 내지 도 2d는 다른 실시형태에 따라 휨 제어 디바이스를 형성하는 것의 중간 단계의 단면도를 예시한다.
도 3a 및 도 3b는 다양한 실시형태에 따른 다양한 휨 제어 디바이스의 단면도를 예시한다.
본 실시형태의 제조 및 사용이 이하 상세하게 논의된다. 그러나, 본 개시는 광범위하고 다양한 특정 문맥에서 실시될 수 있는 다수의 적용가능한 발명적 개념을 제공한다는 것을 인지해야 한다. 논의된 구체적인 실시형태는 단지 본 발명을 제조 및 사용하기 위한 구체적인 방식의 예시이고, 본 발명의 범위를 한정하지 않는다.
일반적인 표현으로, 실시형태는 플렉스 기판의 휨(warpage) 또는 구부러짐(bow) 을 제한하는 휨 제어 디바이스를 제공한다. 휨 제어 디바이스는 디바이스가 플렉스 기판에 전기적으로 연결될 수 있는 리플로우(reflow) 공정 이전에 또는 이후에 적용될 수 있다. 휨 제어 디바이스는 다양한 가공 제조 및/또는 테스팅 공정에 걸쳐 디바이스와 플렉스 기판 사이의 전기 접속부의 무결성(integrity)을 유지하는 것을 돕기 위해 플렉스 기판을 위한 지지체를 제공할 수 있다. 휨 제어 디바이스는 다양한 작동 환경, 조건 또는 어플리케이션에서 디바이스와 플렉스 기판 사이의 전기 접속부의 무결성을 유지하는 것을 돕기 위해 플렉스 기판을 위한 지지체를 또한 제공할 수 있다.
도 1a 내지 도 1d는 실시형태에 따라 휨 제어 디바이스(140)을 형성하는 것의 중간 단계의 단면도를 예시한다. 도 1a 및 도 1b에 예시된 바와 같이, 플렉스 기판(110)은 제 1 측(110a) 및 제 2 측(110b)을 포함할 수 있다. 일실시형태에 있어서, 복수의 솔더 범프 및/또는 본딩 패드(112)가 플렉스 기판의 제 1 측(110a) 상에 형성될 수 있다. 함께 휨 제어 디바이스(140)을 구성하는 접착층(120) 및 리지드층(130)은 플렉스 기판(110)의 제 2 측(110b)에 부착될 수 있다. 일실시형태에 있어서, 휨 제어 디바이스(140)는 플렉스 기판(110)의 제 1 측(110a) 상에 형성된 복수의 솔더 범프 및/또는 본딩 패드(112)에 대향할 수 있는 제 2 측(110b)의 영역에 형성될 수 있다.
다양한 실시형태에 있어서, 플렉스 기판(110)은 폴리에틸렌 테레프탈레이트, 캅톤, 폴리이미드 등과 같은 폴리머 필름, 플렉시블 플라스틱 기판, 투명 전도성 폴리에스테르 필름 등의 물질을 포함할 수 있다. 다양한 실시형태에 있어서, 접착층(120)은 리지드층(130)과 플렉스 기판(110) 사이에 배치된 에폭시, 폴리머, 아교(glue), 접착제 등을 포함할 수 있다. 다양한 실시형태에 있어서, 리지드층(130)은 플렉스 기판(110)에 대한 리지드 또는 세미-리지드(semi-rigid ) 지지체를 제공할 수 있는 금속, 플라스틱, 폴리머, 반도체 물질, 석영, 세라믹 또는 다른 물질을 포함할 수 있다. 예를 들어, 물질은 플렉스 기판(110)과 비교하여 더 높은 체적 탄성률(bulk modulus)을 가질 수 있는 리지드층(130)을 위해 선택될 수 있다. 실시형태에 있어서, 리지드층(130)은 복수의 층들(도시되지 않음)을 포함할 수 있다.
도 1a 및 도 1b에 예시된 바와 같이, 휨 제어 디바이스(140)는, 일실시형태에 있어서, 플렉스 기판(110)에 다른 디바이스(이하 논의됨)를 전기적으로 연결하기 전에 플렉스 기판(110)에 부착될 수 있다. 플렉스 기판(110) 에 다른 디바이스(이하 논의됨)를 전기적으로 연결하기 전에 플렉스 기판(110) 상에 휨 제어 디바이스(140)을 배치하는 것은 다른 디바이스(이하 논의됨)의 전기적 연결 동안의 및/또는 후속하는 제조 공정 동안의 플렉스 기판(110)의 휨 또는 구부러짐을 최소화하는 것을 도울 수 있다.
플렉스 기판(110) 상에 휨 제어 디바이스(140)를 부착하는 방법은 다양할 수 있다. 일실시형태에 있어서, 예를 들어, 접착층(120)이 먼저 플렉스 기판(110)의 제 2 측(110b) 상에 형성된 후에 리지드층(130)이 접착층(120)에 도포될 수 있다. 다양한 실시형태에 있어서, 접착층(120)은 예를 들어 적층, 용사, 딥핑, 브러싱 등과 같은 공정을 이용하여 플렉스 기판(110)의 제 2 측(110b) 상에 형성될 수 있다. 그러한 실시형태에 있어서, 리지드층(130)은 예를 들어 접착층(120)에 압착, 융착, 적층, 부착 또는 도포되어 휨 제어 디바이스(140)를 형성할 수 있다.
다른 실시형태에 있어서, 예를 들어 접착층(120)은 먼저 리지드층(130) 상에 형성된 후에 결합된 접착층(120) 및 리지드층(130)이 플렉스 기판(110)의 제 2 측(110b)에 부착되어 휨 제어 디바이스(140)을 형성할 수 있다. 다양한 실시형태에 있어서, 접착층(120)은 예를 들어, 적층, 용사, 딥핑, 브러싱 등과 같은 공정을 이용하여 리지드층(130) 상에 형성될 수 있다. 그러한 실시형태에 있어서, 리지드층(130) 및 접착층(120)이 함께 플렉스 기판(110)의 제 2 측(110b)에 압착, 융착, 적층, 부착 또는 도포되어 휨 제어 디바이스(140)를 형성할 수 있다.
도 1c 및 도 1d에 예시된 바와 같이, 디바이스(150)가 플렉스 기판(110)에 연결된 후 그 위에 휨 제어 디바이스(140)가 부착될 수 있다. 도 1c에 나타낸 바와 같이, 디바이스(150)는 그 위에 형성된 솔더 범프 또는 본딩 패드(152)를 포함할 수 있다. 디바이스(150)는 플렉스 기판(110) 상의 대응하는 솔더 범프 또는 본딩 패드(112) 위에 정렬되어 배치될 수 있다. 다양한 실시형태에 있어서, 디바이스(150)는 패키지된 반도체 디바이스, 인터포저, 다이, 웨이퍼, 다른 플렉스 기판, 논-플렉시블 기판 또는 다른 유사한 물질일 수 있다. 다양한 실시형태에 있어서, 디바이스 상의 솔더 범프 또는 본딩 패드(152)는 AlCu, AlGe과 같은 공정 합금(eutectic alloy) 또는 In, Au, Sn, Cu, 무연 솔더, 솔더 페이스트 또는 다른 유사한 물질과 같은 저융점 금속층을 포함하지만, 그것에 한정되지 않는 금속을 포함할 수 있다.
도 1d에 나타낸 바와 같이, 리플로우 공정은 복수의 전기 접속부(170)를 통하여 플렉스 기판(110)에 디바이스(150)를 연결하기 위해 수행될 수 있다. 리플로우 공정 동안에, 휨 제어 디바이스(140)는 플렉스 기판(110)의 휨 또는 구부러짐을 최소화하는 것을 도울 수 있다. 도 1d에 또한 나타낸 바와 같이, 몰딩 언더필(molding underfill)(160)이 플렉스 기판의 제 1 측(110a)과 디바이스(150) 사이에 형성될 수 있다. 몰딩 언더필(160)은 후속하는 제조 공정 동안에 플렉스 기판(110)의 휨 또는 구부러짐을 최소화하는 것을 더욱 도울 수 있다.
다양한 실시형태에 있어서, 플렉스 기판(110)의 제 1 측(110a) 상의 솔더 범프 및/또는 본딩 패드(112)는 AlCu, AlGe와 같은 공정 합금 또는 In, Au, Sn, Cu 또는 다른 유사한 물질과 같은 저융점 금속층을 포함하지만, 그것에 한정되지 않는 금속을 포함할 수 있다.
도 2a 내지 도 2d는 다른 실시형태에 따라 휨 제어 디바이스를 형성하는 것의 다양한 중간 단계를 예시한다. 도 2a 및 도 2b에 나타낸 바와 같이, 플렉스 기판(210)은 제 1 측(210a) 및 제 2 측(210b)을 포함할 수 있다. 디바이스(220)는 플렉스 기판(210)의 제 1 측(210a) 상의 복수의 접속부(230)를 통하여 플렉스 기판(210)에 전기적으로 연결될 수 있다. 도 2b는 몰딩 언더필(240)이 디바이스(220)와 플렉스 기판(210)의 제 1 측(210a) 사이에 형성된 후의 도 2a의 구성을 예시한다.
도 2c 및 도 2d에 나타낸 바와 같이, 휨 제어 디바이스(270)는 플렉스 기판(210)의 제 2 측(210b) 상에 부착될 수 있다. 휨 제어 디바이스(270)는 접착층(250) 및 리지드층(260)을 포함할 수 있다. 일실시형태에 있어서, 휨 제어 디바이스(270)는 플렉스 기판(210)의 제 1 측(210a) 상에 형성된 디바이스(220)에 대향할 수 있는 제 2 측(210b)의 영역 상에 형성될 수 있다. 디바이스(150)를 플렉스 기판(110)에 연결하기 전에 휨 제어 디바이스(140)가 플렉스 기판(110)에 부착되는 도 1a 내지 도 1d에 예시된 실시형태와 비교하여, 도 2a 내지 도 2d에 예시된 바와 같은 실시형태가 디바이스(220)를 플렉스 기판(210)에 연결한 후에 휨 제어 디바이스(270)를 플렉스 기판(210)에 부착하기 위해 제공된다.
플렉스 기판(210) 상에 휨 제어 디바이스(270)를 부착하는 방법은 변할 수 있다. 일실시형태에 있어서, 예를 들면, 먼저 접착층(250)이 플렉스 기판(110)에의 제 2 측(210b) 상에 형성될 수 있고, 그 후에 리지드층(260)이 접착층(250)에 부착될 수 있다. 다양한 실시형태에 있어서, 접착층(250) 예를 들어, 적층, 용사, 딥핑, 브러싱 등과 같은 공정을 이용하여 플렉스 기판(210)의 제 2 측(210b) 상에 형성될 수 있다. 그러한 실시형태에 있어서, 리지드층(260)은 접착층(250)에 압착, 융착, 적층, 부착 또는 도포되어 휨 제어 디바이스(270)를 형성할 수 있다.
다른 실시형태에 있어서, 예를 들어 먼저 접착층(250)이 리지드층(260) 상에 형성될 수 있고, 그 후에 결합된 접착층(250) 및 리지드층(260)이 플렉스 기판(210)의 제 2 측(210b)에 부착될 수 있다. 다양한 실시형태에 있어서, 접착층(250)은 예를 들어, 적층, 용사, 딥핑, 브러싱 등과 같은 공정을 이용하여 리지드층(260) 상에 형성될 수 있다. 그러한 실시형태에 있어서, 리지드층(260) 및 접착층(250)은 함께 플렉스 기판(210)의 제 2 측(210b)에 압착, 적층, 융착, 부착 또는 도포되어 휨 제어 디바이스(270)를 형성할 수 있다.
도 2a 내지 도 2d에 나타낸 바와 같이, 휨 제어 디바이스(270)가 플렉스 기판(210) 상에 형성될 수 있기 전에 디바이스(220)가 플렉스 기판(210)에 연결될 수 있다. 플렉스 기판 상에 휨 제어 디바이스를 형성하는 순서는 제조 공정 및/또는 플렉스 기판의 대향하는 측 상의 플렉스 기판에 연결될 수 있는 디바이스 유형에 의존할 수 있다. 도 1a 내지 도 1d 및 도 2a 내지 도 2d에 나타낸 실시형태는 플렉스 기판 상에 휨 제어 디바이스를 형성하는 순서는 플렉스 기판을 포함한 설계 및 /또는 제조 공정에 의해 결정되므로변할 수 있다는 것을 예시하기 위해 제공된다.
본 개시는 다른 휨 제어 디바이스 구성을 제공한다. 도 3a 및 도 3b는 다양한 실시형태에 따른 다양한 휨 제어 디바이스의 단면도를 예시한다. 도 3에 나타낸 바와 같이, 플렉스 기판(310)은 제 2 측(310a) 및 제 2 측(310b)을 포함할 수 있다. 복수의 전기 접속부(311)가 디바이스(312)와 플렉스 기판(310) 사이에서 제 1 측(310a) 상에 형성될 수 있다. 몰딩 언더필(313)이 디바이스(312)와 플렉스 기판(310)의 제 1 측(310a) 사이에 형성될 수 있다. 휨 제어 디바이스(316)는 기판(310)의 제 1 측(310a) 상에 형성된 디바이스(312)와에 대향할 수 있는 제 2 측(310b)의 영역에 부착될 수 있다. 휨 제어 디바이스(316)는 접착층(314), 및 여기에 제 1 층(315.1) 및 제 2 층(315.2)으로 나타낸 복수의 층들을 포함할 수 있다. 다양한 실시형태에 있어서, 복수의 층들은 리지드층, 세미-리지드(semi-rigid)층, 히트-싱크 등일 수 있다. 복수의 층들은 여기서 논의되는 바와 같은 유사한 부착 방법을 유사한 방법들과 함께 사용하여 부착될 수 있다.
*도 3b는 일실시형태에 따른 플렉스 기판(320) 상의 복수의 휨 제어 디바이스의 단면도를 예시한다. 도 3b에 나타낸 바와 같이, 플렉스 기판(320)은 제 1 측(320a) 및 제 2 측(320b)을 포함할 수 있다. 복수의 전기 접속부(321)가 디바이스(322)와 플렉스 기판(320)의 제 1 측(320a) 상의 플렉스 기판(320) 사이에 형성될 수 있다. 몰딩 언더필(323)이 디바이스(322)와 플렉스 기판(320)의 제 1 측(320a) 사이에 형성될 수 있다.
제 1 접착층(331) 및 제 1 리지드층(332)을 포함할 수 있는 제 1 휨 제어 디바이스(330)는 플렉스 기판(320)의 제 2 측(320b)에 부착될 수 있다. 제 1 휨 제어 디바이스(330)는 플렉스 기판(320)의 제 1 측(320a) 상에 형성된 디바이스(322)에 대향할 수 있는 제 2 측(320b)의 영역에서 형성될 수 있다.
도 3b에 나타낸 바와 같이, 플렉스 기판(320)은 그 자체에 더블백(double-back)하는 방식으로 벤드될 수 있다. 일실시형태에 있어서, 제 2 접착층(341) 및 제 2 리지드층(342)을 포함할 수 있는 제 2 휨 제어 디바이스(340)는 또한 플렉스 기판의 제 2 측(320b)에 부착될 수 있다. 제 2 휨 제어 디바이스(340)는 도 3b에 나타낸 바와 같이 플렉스 기판(320)이 그 자체의 등을 향해 벤드될 때 제 1 휨 제어 디바이스(330)와 대략적으로 정렬될 수 있는 제 2 측(320b)의 영역에서 형성될 수 있다.
제 2 휨 제어 디바이스(340)는 플렉스 기판(320)을 함께 가압할 수 있는 하나 이상의 힘이 가해질 수 있는 어플리케이션에 걸쳐 디바이스(322)와 플렉스 기판(320) 사이의 전기 접속부(321)의 무결성(integrity)을 유지하는 것을 돕기 위해 추가의 지지체를 제공할 수 있다. 그러한 어플리케이션은 예를 들어, 터치 스크린 어플리케이션, 터치 패드 어플리케이션, 프레스-키 어플리케이션 또는 다른 어플리케이션을 포함할 수 있다. 일실시형태에 있어서, 제 2 휨 제어 디바이스는 유사한 영역 내에 있지만 플렉스 기판의 제 1 측(320a) 상에 위치결정될 수 있다.
일실시형태에 있어서, 방법이 제공된다. 상기 방법은 플렉스 기판(flex substrate) - 플렉스 기판의 제 1 측 상에 복수의 전기 접속부들이 형성됨 - 을 제공하는 단계; 및 플렉스 기판의 제 2 측에 접착층과 리지드(rigid)층을 부착하는 단계 - 접착층과 리지드층은 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부들에 대향하는 플렉스 기판의 제 2 측의 영역에 부착됨 - 를 포함할 수 있다.
다른 실시형태에 있어서, 다른 방법이 제공된다. 상기 방법은 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부들에 디바이스를 부착하는 단계; 및 플렉스 기판의 제 2 측 상에 접착층 및 리지드층을 부착하는 단계 - 접착층은 하나 이상의 전기 접속부들에 대향하는 플렉스 기판의 제 2 측의 영역에 부착됨 - 를 포함할 수 있다.
일실시형태에 있어서, 장치가 포함된다. 상기 장치는 제 1 측 및 제 2 측을 갖는 플렉스 기판; 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부; 플렉스 기판의 제 2 측 상의 제 1 리지드층으로서, 플렉스 기판의 제 1 측 상의 하나 이상의 전기 접속부들에 대향하는 제 2 측의 영역에서 위치결정되는 제 1 리지드층; 및 제 1 리지드층과 상기 플렉스 기판의 제 2 측 사이의 제 1 접착층을 포함할 수 있다.
본 발명 및 그 이점이 상세하게 설명되었지만, 다양한 변경, 대체, 및 수정이 첨부된 청구범위에 의해 정의되는 바와 같은 본 개시의 사상 및 범위로부터 벗어남 없이 여기서 이루어질 수 있다는 것이 이해되어야 한다. 예를 들어, 상기 기재된 바와 같은 단계의 구조 및 순서는 본 개시의 범위 내에서 남으면서 변할 수 있다는 것이 당업자에게 쉽게 이해될 것이다.
게다가, 본 출원의 범위는 명세서에 설명된 공정, 머신, 제조, 물질의 조성, 수단, 방법 및 단계의 특정 실시형태에 제한되도록 의도되지 않는다. 당업자는 본 개시로부터, 여기에 기재된 대응하는 실시형태와 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 성취하는, 현재 존재하거나 이후 개발될, 공정, 머신, 제조, 및 물질의 조성, 수단, 방법, 또는 단계가 본 개시에 따라 이용될 수 있다는 것을 쉽게 인지할 것이다. 따라서, 첨부된 청구범위는 그러한 공정, 머신, 제조, 및 물질의 조성, 수단, 방법, 또는 단계 등의 범주 내에 포함하도록 의도된다.

Claims (10)

  1. 플렉시블 구조물의 휨을 제어하는 방법에 있어서,
    플렉스 기판(flex substrate)을 제공하는 단계로서, 리플로우 공정에 의해 상기 플렉스 기판의 구부러진 영역의 제 1 측에 디바이스가 본딩되고, 상기 구부러진 영역 및 상기 디바이스는 곡률(curvature)을 갖는 것인, 상기 플렉스 기판 제공 단계;
    상기 플렉스 기판 제공 단계 이후에, 접착층을 이용하여 상기 제 1 측에 대향하는 상기 구부러진 영역의 제 2 측에 리지드층을 부착하는 단계로서, 상기 리지드층은 상기 구부러진 영역 및 상기 디바이스의 곡률을 제거하며, 상기 접착층과 상기 리지드층의 측벽들은 정렬되는(aligned) 것인, 상기 리지드층 부착 단계; 및
    상기 플렉스 기판의 제 2 측에서 상기 플렉스 기판의 추가적인 영역에 추가적인 리지드층 - 상기 추가적인 리지드층은 상기 리지드층 아래에 배치되며 상기 리지드층으로부터 이격됨 - 을 부착하는 단계를 포함하는 플렉시블 구조물의 휨 제어 방법.
  2. 제 1 항에 있어서, 상기 리지드층을 부착하는 단계는, 상기 구부러진 영역의 제 1 측 상의 상기 디바이스에 대향하는, 상기 구부러진 영역의 제 2 측의 영역에 상기 리지드층을 부착하는 단계를 포함하는 것인, 플렉시블 구조물의 휨 제어 방법.
  3. 제 1 항에 있어서, 상기 구부러진 영역의 제 2 측에 상기 리지드층을 부착하는 단계는,
    상기 구부러진 영역의 제 2 측에 상기 접착층을 부착하는 단계; 및
    상기 구부러진 영역의 제 2 측에 부착된 상기 접착층에 상기 리지드층을 접착시키는 단계를 포함하는 것인, 플렉시블 구조물의 휨 제어 방법.
  4. 제 1 항에 있어서, 상기 구부러진 영역의 제 2 측에 상기 리지드층을 부착하는 단계는,
    상기 리지드층 상에 상기 접착층을 형성하는 단계; 및
    상기 리지드층 - 상기 리지드층은 상기 리지드층 상에 형성된 상기 접착층을 포함함 - 을 상기 구부러진 영역의 제 2 측에 부착하는 단계를 포함하는 것인, 플렉시블 구조물의 휨 제어 방법.
  5. 제 1 항에 있어서, 상기 플렉스 기판의 제 2 측에 상기 리지드층을 부착하는 단계는, 상기 리지드층 또는 상기 구부러진 영역의 제 2 측에 상기 접착층을, 적층(laminating), 용사(spraying), 딥핑(dipping) 및 브러싱(brushing)하는 단계 중 적어도 하나를 포함하는 것인, 플렉시블 구조물의 휨 제어 방법.
  6. 제 1 항에 있어서, 상기 구부러진 영역의 제 1 측에 본딩된 디바이스를 갖는 플렉스 기판을 제공하는 단계는,
    복수의 전기 접속부들을 사용하여 상기 구부러진 영역의 제 1 측에 상기 디바이스를 결합시키는 단계; 및
    상기 디바이스와 상기 구부러진 영역의 제 1 측 사이에 몰딩 언더필 - 상기 몰딩 언더필은 상기 복수의 전기 접속부들을 봉지함 - 을 형성하는 단계를 포함하는 것인, 플렉시블 구조물의 휨 제어 방법.
  7. 플렉시블 구조물의 휨을 제어하는 방법에 있어서,
    제 1 에지 영역, 상기 제 1 에지 영역에 대향하는 제 2 에지 영역, 및 상기 제 1 에지 영역과 상기 제 2 에지 영역 사이에 배치되되 제 1 곡률을 갖는 굽은(curved) 영역을 구비하는 플렉스 기판을 제공하는 단계로서, 디바이스가, 리플로우 공정에 의해 상기 플렉스 기판의 제 1 측에서 상기 플렉스 기판의 굽은 영역에 본딩되되 제 2 곡률을 갖고, 상기 제 1 곡률은 상기 제 2 곡률과 동일한 것인, 상기 플렉스 기판 제공 단계;
    상기 플렉스 기판 제공 단계 이후에, 상기 제 1 측에 대향하는 상기 플렉스 기판의 제 2 측에서, 접착층을 사용하여 적어도 상기 플렉스 기판의 굽은 영역에 휨(warpage) 제어 디바이스를 부착하는 단계로서, 상기 휨 제어 디바이스는 상기 플렉스 기판의 굽은 영역의 측방향 길이(lateral extent) 전체에 연속적으로 접촉하도록 부착되며, 상기 접착층은 상기 휨 제어 디바이스와 동일한 폭을 갖고, 상기 휨 제어 디바이스는 상기 굽은 영역의 제 1 곡률과 상기 디바이스의 제 2 곡률을 제거하는 것인, 상기 휨 제어 디바이스 부착 단계; 및
    상기 플렉스 기판의 제 2 측에서 상기 플렉스 기판의 추가적인 영역에 추가적인 휨 제어 디바이스 - 상기 추가적인 휨 제어 디바이스는 상기 휨 제어 디바이스 아래에 배치되며 상기 휨 제어 디바이스로부터 이격됨 - 를 부착하는 단계를 포함하는 플렉시블 구조물의 휨 제어 방법.
  8. 제 7 항에 있어서, 상기 휨 제어 디바이스를 부착하는 단계는, 상기 플렉스 기판의 굽은 영역에, 그리고 상기 굽은 영역에 인접한 상기 제 1 에지 영역의 부분 및 상기 굽은 영역에 인접한 상기 제 2 에지 영역의 부분에 상기 휨 제어 디바이스를 본딩하는 단계를 포함하는 것인, 플렉시블 구조물의 휨 제어 방법.
  9. 제 7 항에 있어서, 상기 휨 제어 디바이스의 체적 탄성률(bulk modulus)은 상기 플렉스 기판의 체적 탄성률보다 큰 것인, 플렉시블 구조물의 휨 제어 방법.
  10. 플렉시블 구조물의 휨을 제어하는 방법에 있어서,
    플렉스 기판의 제 1 측 상에 형성된 복수의 전기 접속부들을 갖는 상기 플렉스 기판을 제공하는 단계;
    제 1 에지 영역, 상기 제 1 에지 영역에 대향하는 제 2 에지 영역, 및 상기 제 1 에지 영역과 상기 제 2 에지 영역 사이에 배치된 굽은 영역을 포함하는 구부러진 플렉스 기판을 형성하기 위해, 리플로우 공정을 이용하여 상기 플렉스 기판의 제 1 측 상의 상기 복수의 전기 접속부들에 디바이스를 부착하는 단계로서, 상기 디바이스는 상기 구부러진 플렉스 기판의 굽은 영역에 부착되되 상기 굽은 영역의 곡률을 따르는 것인, 상기 디바이스 부착 단계; 및
    상기 플렉스 기판의 제 1 측 상의 상기 복수의 전기 접속부들에 디바이스를 부착하는 단계 이후에, 접착층을 사용하여 상기 제 1 측에 대향하는 상기 구부러진 플렉스 기판의 제 2 측에 리지드층을 부착하는 단계로서, 상기 접착층은 상기 구부러진 플렉스 기판의 굽은 영역의 측방향 길이 전체에 연속적으로 접촉하도록 부착되며, 상기 리지드층은 상기 굽은 영역의 곡률을 제거하고, 상기 접착층은 상기 리지드층과 동일한 폭을 갖는 것인, 상기 리지드층 부착 단계; 및
    상기 플렉스 기판의 제 2 측에서 상기 플렉스 기판의 추가적인 영역에 추가적인 리지드층 - 상기 추가적인 리지드층은 상기 리지드층 아래에 배치되며 상기 리지드층으로부터 이격됨 - 을 부착하는 단계를 포함하는 플렉시블 구조물의 휨 제어 방법.
KR1020160059345A 2012-11-15 2016-05-16 플렉시블 기판에 대한 휨 제어 KR101698720B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261726824P 2012-11-15 2012-11-15
US61/726,824 2012-11-15
US13/782,109 2013-03-01
US13/782,109 US20140131897A1 (en) 2012-11-15 2013-03-01 Warpage Control for Flexible Substrates

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150120038A Division KR20150103648A (ko) 2012-11-15 2015-08-26 플렉시블 기판에 대한 휨 제어

Publications (2)

Publication Number Publication Date
KR20160061935A true KR20160061935A (ko) 2016-06-01
KR101698720B1 KR101698720B1 (ko) 2017-01-20

Family

ID=50680954

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130090812A KR20140063388A (ko) 2012-11-15 2013-07-31 플렉시블 기판에 대한 휨 제어
KR1020150120038A KR20150103648A (ko) 2012-11-15 2015-08-26 플렉시블 기판에 대한 휨 제어
KR1020160059345A KR101698720B1 (ko) 2012-11-15 2016-05-16 플렉시블 기판에 대한 휨 제어

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020130090812A KR20140063388A (ko) 2012-11-15 2013-07-31 플렉시블 기판에 대한 휨 제어
KR1020150120038A KR20150103648A (ko) 2012-11-15 2015-08-26 플렉시블 기판에 대한 휨 제어

Country Status (3)

Country Link
US (2) US20140131897A1 (ko)
KR (3) KR20140063388A (ko)
TW (1) TWI548319B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9756733B2 (en) 2011-10-04 2017-09-05 Apple Inc. Display and multi-layer printed circuit board with shared flexible substrate
JP6170300B2 (ja) * 2013-01-08 2017-07-26 住友化学株式会社 窒化物半導体デバイス
TWI501713B (zh) * 2013-08-26 2015-09-21 Unimicron Technology Corp 軟硬板模組以及軟硬板模組的製造方法
JP6458493B2 (ja) * 2014-12-25 2019-01-30 大日本印刷株式会社 Ｌｅｄ素子用基板、及びそれを用いたｌｅｄ実装モジュールの製造方法
US9614168B2 (en) * 2015-01-12 2017-04-04 Apple Inc. Flexible display panel with bent substrate
CN105225972B (zh) * 2015-10-22 2017-09-26 长电科技（滁州）有限公司 一种半导体封装结构的制作方法
CN108417501B (zh) 2018-03-05 2020-03-24 台达电子企业管理（上海）有限公司 功率模块及其制备方法
KR102677937B1 (ko) * 2018-10-11 2024-06-24 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI737312B (zh) * 2019-04-18 2021-08-21 台灣積體電路製造股份有限公司 回焊裝置以及接合方法
TWI697087B (zh) * 2019-04-18 2020-06-21 台灣積體電路製造股份有限公司 回焊裝置以及接合方法
US11721551B2 (en) * 2021-01-26 2023-08-08 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023775A (ko) * 2004-09-10 2006-03-15 삼성전자주식회사 유연소자, 유연압력센서, 및 이들의 제조방법
US20110309491A1 (en) * 2010-06-21 2011-12-22 Aeroflex Colorado Springs Inc. Tungsten stiffener for flexible substrate assembly
JP2012146823A (ja) * 2011-01-12 2012-08-02 Nippon Koden Corp シールド方法及電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1025587A4 (en) * 1997-07-21 2000-10-04 Aguila Technologies Inc SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR
US6163462A (en) 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
WO2001071806A1 (fr) * 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
US20040155358A1 (en) 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
US20060043603A1 (en) * 2004-08-31 2006-03-02 Lsi Logic Corporation Low temperature PB-free processing for semiconductor devices
US20060208365A1 (en) 2005-03-17 2006-09-21 Chipmos Technologies Inc. Flip-chip-on-film package structure
US7504718B2 (en) 2005-05-10 2009-03-17 International Business Machines Corporation Apparatus and methods for constructing balanced chip packages to reduce thermally induced mechanical strain
JP4585416B2 (ja) * 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US8390115B2 (en) 2008-04-03 2013-03-05 Sharp Kabushiki Kaisha Wiring board and semiconductor device using the wiring board
JP5131023B2 (ja) 2008-05-15 2013-01-30 日立電線株式会社 光電気変換モジュール
TWM353605U (en) * 2008-10-29 2009-03-21 Inventec Appliances Corp Flexible printed circuit board with a reinforcing structure
CN202396084U (zh) * 2011-12-12 2012-08-22 嘉联益科技股份有限公司 可挠性电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060023775A (ko) * 2004-09-10 2006-03-15 삼성전자주식회사 유연소자, 유연압력센서, 및 이들의 제조방법
US20110309491A1 (en) * 2010-06-21 2011-12-22 Aeroflex Colorado Springs Inc. Tungsten stiffener for flexible substrate assembly
JP2012146823A (ja) * 2011-01-12 2012-08-02 Nippon Koden Corp シールド方法及電子機器

Also Published As

Publication number Publication date
KR20150103648A (ko) 2015-09-11
KR20140063388A (ko) 2014-05-27
TW201419973A (zh) 2014-05-16
US20140131897A1 (en) 2014-05-15
US9502271B2 (en) 2016-11-22
US20140302642A1 (en) 2014-10-09
TWI548319B (zh) 2016-09-01
KR101698720B1 (ko) 2017-01-20

Similar Documents

Publication Publication Date Title
KR101698720B1 (ko) 플렉시블 기판에 대한 휨 제어
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
JP2004362602A (ja) Ｒｆｉｄタグ
KR100642356B1 (ko) 반도체장치와 반도체장치용 다층 기판
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TW200832659A (en) Semiconductor device, stacked semiconductor device and interposer substrate
TWI254429B (en) Flexible flip chip package structure
JP4641551B2 (ja) 半導体装置の製造方法
JP2011258835A (ja) 実装構造、電子部品、回路基板、基板組立体、電子機器、及び応力緩和部材
JP3982360B2 (ja) 半導体装置とその製造方法
JP2002289735A (ja) 半導体装置
US9881890B2 (en) Semiconductor module, bonding jig, and manufacturing method of semiconductor module
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP5487847B2 (ja) 電子デバイスパッケージ及びその製造方法、並びに電子機器
JP4243077B2 (ja) 半導体装置およびその製造方法
JP4177198B2 (ja) 半導体装置の製造方法
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP4585216B2 (ja) 半導体装置およびその製造方法
JP2006202996A (ja) 半導体チップの実装構造、及びその実装方法
JP2007208211A (ja) 半導体装置
KR101178840B1 (ko) 반도체 패키지용 기판, 이를 이용한 반도체 패키지 및 이를 이용한 반도체 패키지의 제조방법
TWI242250B (en) Process for packaging image sensors on flexible substrate
JP2000340692A (ja) 配線基板、半導体装置、電子装置及び半導体装置の製造方法
JP2008211032A (ja) 中間電子回路モジュールおよび電子回路モジュール

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant