JP2011227087A

JP2011227087A - 半導体装置

Info

Publication number: JP2011227087A
Application number: JP2011125988A
Authority: JP
Inventors: 正明 ▲ひろ▼木; Masaaki Hiroki
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2011-06-06
Filing date: 2011-06-06
Publication date: 2011-11-10

Abstract

【課題】配線にプローバを立てないで済む、より簡便な検査方法の確立、及び該検査方法
を用いる検査装置の提供。
【解決手段】電磁誘導によって素子基板の配線に起電力を生じさせることにより、該配線
に電流を流して検査を行う。非接触にて前記回路または回路素子に電圧を印加することで
、前記回路または回路素子を動作させ、前記回路または回路素子から出力された電圧を非
接触で読み取り、前記回路または回路素子の良否を判定することを特徴とする検査方法。
【選択図】図２

Description

本発明は、半導体装置が有する回路または回路素子を動作させ、該回路または回路素子
の出力を読み取る測定方法と、該測定方法を用いて画素部が正常に動作するかどうかを検
査する方法に関する。特に、非接触型の検査方法、及びそれを用いた非接触型の検査装置
に関する。

近年、絶縁表面を有する基板上に形成された半導体膜（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。その理由は、半導体装
置の一つであるアクティブマトリクス型の半導体表示装置の需要が高まってきたことによ
る。アクティブマトリクス型の半導体表示装置には、代表的には液晶ディスプレイ、ＯＬ
ＥＤ（Organic Light Emitting Device）ディスプレイ、ＤＭＤ（Digital Micromirror D
evice）が含まれる。

活性層に結晶構造を有する半導体膜を用いたＴＦＴ（結晶質ＴＦＴ）は高い移動度が得
られることから、同一基板上に機能回路を集積させて高精細な画像表示を行うアクティブ
マトリクス型の半導体表示装置を実現することが可能である。

ところで、アクティブマトリクス型の半導体表示装置は、様々な製造工程を経て完成す
る。例えばアクティブマトリクス型の液晶ディスプレイの場合、半導体膜の成膜とパター
ン形成を行なうパターン形成工程と、カラー化を実現するためのカラーフィルタ形成工程
と、半導体を含む素子を有する素子基板と、対向電極を有する対向基板との間に液晶を封
入して液晶パネルを形成するセル組立工程と、セル組立工程において組み立てられた液晶
パネルに、該液晶パネルを動作させるための駆動部品やバックライトを取り付け、液晶デ
ィスプレイとして完成させるモジュール組み立て工程とを、主に有している。

そして液晶ディスプレイの種類によって多少の違いはあるが、上記各工程には、検査工
程が含まれる。製品として完成する前に、工程の早い段階で不良品を見分けることができ
たら、そのパネルに関しては後の工程を省略することが可能である。よって検査工程は、
コスト削減という観点から見て、非常に有効な手段である。

パターン形成工程に含まれる検査工程の１つに、パターン形成後の欠陥検査がある。

パターン形成後の欠陥検査とは、パターン形成した後、半導体膜、絶縁膜または配線の
パターン（以下、単にパターンと呼ぶ）の幅のばらつきによって動作不良が生じている箇
所や、ゴミまたは成膜不良によって、配線が断線またはショートしている箇所を検出した
り、検査対象である回路または回路素子が正常に動作するかどうかを特定するための検査
である。

このような欠陥検査は、主に光学式検査方法と、プローブ検査方法とに大別される。

光学式検査方法は、基板上に形成されたパターンをＣＣＤ等で読み取り、基準となるパ
ターンと比較して不良箇所（欠陥）を識別する検査方法である。また、プローブ検査方法
は、基板側の端子に微細なピン（プローブ）を立てて、プローブ間の電流または電圧の大
きさによって良否を判定する検査方法である。一般的に、前者は非接触型検査方法と呼ば
れ、後者は触針型検査方法と呼ばれる。

上記いずれの方法を用いても、素子基板の良否を判定することが可能である。
しかし、上記各検査方法にはそれぞれ短所がある。

光学式検査方法は、何層ものパターンの形成が終了した後に検査を行なうと、下層に形
成されたパターンを識別するのが困難であるため、不良箇所を検出し、回路または回路素
子の良否を判定するのが難しい。かといって、パターンを形成するたび毎に検査を行なう
と、検査工程自体が煩雑になり、製造工程全体にかかる時間も長くなってしまう。また、
プローブ検査方法では、配線またはプローブ用の端子に直接プローブを立てるため、配線
またはプローブ用の端子に傷がついて微細なゴミが生じることがある。検査工程において
生じたゴミは、後の工程の歩留まりを低下させる原因になり、好ましくない。

上記問題に鑑み、本発明では、配線またはプローブ用の端子にプローブを立てないで済
む、より簡便な検査方法の確立、及び該検査方法を用いる検査装置の提供を課題とする。

本発明者は、プローブを立てなくても、電磁誘導によって素子基板の配線に起電力を生
じさせることで、該配線に電流を流すことができるのではないかと考えた。

具体的には、素子基板を検査するための、検査用の基板（検査用基板）を別途用意する
。該検査用基板は入力用の１次コイル（本明細書中において、入力用１次コイルまたは第
１の１次コイルと呼ぶ）と、出力用の２次コイル（以下、出力用２次コイルまたは第２の
２次コイルと呼ぶ）を有している。また、検査対象である素子基板は、入力用の２次コイ
ル（以下、入力用２次コイルまたは第１の２次コイルと呼ぶ）と、出力用の１次コイル（
以下、出力用１次コイルまたは第２の１次コイルと呼ぶ）を有している。

なお、入力用１次コイル、入力用２次コイル、出力用１次コイル及び出力用２次コイル
は、ともに、基板上に成膜した導電膜をパターニングすることで形成することができる。
そして、本発明において、入力用１次コイル、入力用２次コイル、出力用１次コイル及び
出力用２次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を
設けないコイルを用いた。

そして、検査用基板が有する入力用１次コイルと、素子基板が有する入力用２次コイル
を一定の間隔を空けて重ね合わせ、入力用１次コイルが有する２つの端子間に交流の電圧
（交流電圧）を印加することで、入力用２次コイルが有する２つの端子間に起電力を生じ
させる。

なおこの間隔は小さいほど望ましく、入力用１次コイルと入力用２次コイルは、間隔の
制御が可能な限り近づけたほうが良い。

なお、本明細書においてコイルに電圧が印加されるとは、該電圧がコイルの有する２つ
の端子間に印加されることを意味する。また、本明細書においてコイルに信号が入力され
るとは、該信号の電圧がコイルの有する２つの端子間に印加されることを意味する。

そして、入力用２次コイルに生じた起電力である交流の電圧を、素子基板において整流
化した後適当に平滑化することで、素子基板が有する回路または回路素子を駆動させるた
めの直流の電圧（以下、電源電圧と呼ぶ）として用いることが可能である。また、入力用
２次コイルに生じた起電力である交流の電圧の波形を、波形整形回路等で適当に整形する
ことで、素子基板が有する回路または回路素子を駆動させるための電圧を有する信号（以
下、駆動信号と呼ぶ）として用いることが可能である。

そして、この生成された駆動信号または電源電圧を、素子基板上に形成された回路また
は回路素子に供給する。回路または回路素子は、該駆動信号または電源電圧によって何ら
かの動作を行なう。そして検査したい該回路または回路素子の出力を、全て素子基板上に
設けられた検査専用回路に入力する。

なお、回路または回路素子が正常に動作するか否かを特定することができるのならば、
該回路または回路素子のどの部分の電圧でも、回路または回路素子の出力として、検査専
用回路に入力することができる。

一方、入力用２次コイルに生じた起電力である交流の電圧は、検査専用回路にも入力さ
れている。そして検査専用回路は主に、（１）検査対象である回路または回路素子の出力
を信号処理し、検査対象の回路または回路素子の動作状態を情報として有している信号（
動作情報信号）を生成する手段と、（２）該動作情報信号を増幅する手段と、（３）増幅
された該動作情報信号に従って、検査専用回路に入力された交流の電圧の振幅を変調させ
、出力する手段を有している。なお本明細書において、交流の電圧を有する信号を交流の
信号と呼び、変調させられた交流の信号を、被変調信号と呼ぶ。

なお、（２）該動作情報信号を増幅する手段は必ずしも設ける必要はない。また本明細
書において、（３）増幅された該動作情報信号に従って、検査専用回路に入力された交流
の電圧の振幅を変調させ出力する手段を、以下、変調回路と呼ぶ。

検査専用回路から出力された交流の被変調信号は、素子基板に設けられた出力用１次コ
イルが有する２つの端子のうち、一方の端子に入力される。出力用１次コイルが有するも
う一方の端子には、一定の電圧が与えられている。この状態で、素子基板が有する出力用
１次コイルと検査用基板が有する出力用２次コイルとを一定の間隔を空けて重ね合わせる
ことで、出力用２次コイルが有する２つの端子間に起電力を生じさせる。

なおこの間隔は小さいほど望ましく、出力用１次コイルと出力用２次コイルは、間隔の
制御が可能な限り近づけたほうが良い。

出力用２次コイルの一方の端子には一定の電圧が与えられている。そして、出力用２次
コイルのもう一方の端子における電圧の値は、被変調信号の電圧によって定まる。よって
、出力用２次コイルのもう一方の端子における電圧の値から、検査対象の回路または回路
素子が、正常に動作するか否かを特定することができる。

なお、検査専用回路に入力される交流の電圧の周波数を高めると、検査専用回路から出
力用１次コイルの端子に入力される被変調信号の周波数も高くなる。コイルのインピーダ
ンスは、巻き数、サイズ等のコイルの設計や、コイルに入力される信号の周波数等、様々
な要素によって決まる。そのため、検査専用回路に入力される変調前の交流の電圧の周波
数の値は、コイルのインピーダンスの値を左右する他の要素との兼ね合いで決めるのが望
ましい。

なお、検査対象の回路または回路素子の動作状態によって、動作情報信号に直流の成分
が含まれている場合がある。動作情報信号に直流の成分が含まれている場合でも、動作情
報信号による変調によって生成された交流の被変調信号を出力用１次コイルの端子に入力
することで、良否の情報を有する起電力を出力用２次コイルの端子間に生じさせることが
できる。

なお、必ずしも画素の動作状態を良品と不良品の２つに選り分けるのではなく、動作状
態によって複数のランクに選り分けるようにしても良い。

なお、入力用１次コイルと、出力用２次コイルは、必ずしも同じ１つの検査用基板上に
設けなくても良い。それぞれ異なる基板上に形成していても良い。

なお、出力用１次コイル及び出力用２次コイルを設けずに、回路または回路素子が駆動
することで生じる微弱な電磁波、または電界をモニターし、多数の回路または回路素子の
中から、正常に動作していない箇所を検出することが可能である。

なお、この場合、電磁波または電界が有するあらゆる情報をモニターし、利用すること
ができる。具体的に、電磁波または電界が有する情報として、周波数、位相、強度、時間
など、様々な次元において収集することが可能である。本発明においては、多数の回路ま
たは回路素子の中から、正常に動作していない箇所を検出することが可能であるのならば
、電磁波または電界が有する情報のうち、どのような情報でも利用することが可能である
。

なお回路または回路素子において生じる微弱な電磁波、または電界のモニターの仕方は
、公知の方法を用いることができる。

本発明は上記構成によって、配線に直接プローブを立てなくても不良箇所を検出し、回
路または回路素子の良否を判定することができるので、プローブを立てることで生じた微
細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光
学式検査方法と異なり、１回の検査工程で全てのパターン形成工程の良否を判断すること
ができるので、検査工程がより簡便化される。

本発明は上記構成によって、配線または端子に直接プローブを立てなくても、検査対象
の回路または回路素子の動作の良否を判定することができるので、プローブを立てること
で生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。な
おかつ、光学式検査方法と異なり、１回の検査工程で全てのパターン形成工程の良否を判
断することができるので、検査工程がより簡便化される。

検査基板と素子基板の上面図。検査基板と素子基板のブロック図。コイル拡大図。検査時における検査基板と素子基板の斜視図。波形整形回路の回路図。整流回路の回路図。交流から整流化されて脈流となった信号の経時変化。脈流の加算により生成された直流の信号の経時変化。検査専用回路の回路図。出力用パッドを有する検査専用回路の回路図。液晶ディスプレイの素子基板のブロック図。ＯＬＥＤディスプレイの素子基板のブロック図。大型の素子基板の上面図。大型の素子基板の上面図。本発明の検査工程の流れを示すフローチャート。コイルの上面図及び断面図。検査装置のブロック図。整流回路の回路図。

図１（Ａ）に、本発明の検査を行なうための検査基板の上面図を示す。また、図１（Ｂ
）に、検査される素子基板の上面図を示す。なお本実施の形態では、液晶ディスプレイが
有する素子基板を例にとって、本発明の検査方法について説明するが、本発明の検査方法
は、液晶ディスプレイに限って用いることができるわけではなく、半導体を用いて形成さ
れた半導体装置であるならば、どれでも用いることが可能である。

図１（Ａ）に示した検査基板は、基板１００上に、入力用１次コイル形成部１０１、出
力用２次コイル形成部１０２、外部入力用バッファ１０３、外部出力用バッファ１０４、
コネクター接続部１０５が設けられている。なお本明細書において検査基板とは、基板１
００と、基板１００上に形成された回路または回路素子全てを含んでいる。

なお、検査基板が有する入力用１次コイル形成部１０１と出力用２次コイル形成部１０
２の数及び配置は、図１（Ａ）に示した構成に限定されない。入力用１次コイル形成部１
０１と出力用２次コイル形成部１０２の数及び配置は、設計者が任意に設定することが可
能である。

図１（Ｂ）に示した素子基板は、基板１１０上に、信号線駆動回路１１１、走査線駆動
回路１１２、画素部１１３、引きまわし配線１１４、コネクター接続部１１５、波形整形
回路または整流回路１１６、入力用２次コイル形成部１１７、出力用１次コイル形成部１
１８、検査専用回路１１９、コイル用配線１２０が設けられている。なお本明細書におい
て素子基板とは、基板１１０と、基板１１０上に形成された回路または回路素子全てを含
んでいる。なお、引きまわし配線１１４は、素子基板が有する画素部と駆動回路に駆動信
号や電源電圧を供給するための配線である。

なお、素子基板が有する入力用２次コイル形成部１１７と出力用１次コイル形成部１１
８の数及び配置は、図１（Ｂ）に示した構成に限定されない。入力用２次コイル形成部１
１７と出力用１次コイル形成部１１８の数及び配置は、設計者が任意に設定することが可
能である。

コネクター接続部１１５には、検査工程の後の工程において、ＦＰＣまたはＴＡＢ等が
接続される。なお、素子基板は検査工程終了後、コイル用配線１２０が物理的及び電気的
に切り離されるように、点線Ａ−Ａ’において切断される。

次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程に
おける信号の流れを分かり易くするために、図１で示した素子基板と検査基板の構成を、
図２にブロック図で示し、図１及び図２を参照して説明する。

検査基板２０４において、信号源２０１または交流電源２０２から、コネクター接続部
１０５に接続されるコネクターを介して、外部入力用バッファ１０３に検査用の交流の信
号が入力される。検査用の交流の信号は、外部入力用バッファ１０３において緩衝増幅さ
れ、入力用１次コイル形成部１０１に入力される。

なお、図１及び図２では、入力された交流の信号を、外部入力用バッファ１０３におい
て緩衝増幅してから、入力用１次コイル形成部１０１に入力するが、本発明はこの構成に
限定されない。外部入力用バッファ１０３を設けずに、直接交流の信号を入力用１次コイ
ル形成部１０１に入力しても良い。

入力用１次コイル形成部１０１には、複数の入力用１次コイルが形成されている。各入
力用１次コイルの２つの端子間に、交流の信号が印加される。

一方、素子基板２０５が有する入力用２次コイル形成部１１７には、入力用１次コイル
形成部１０１が有する複数の入力用１次コイルに対応した複数の入力用２次コイルが形成
されている。入力用１次コイルに交流の信号が入力されると、電磁誘導により、各入力用
２次コイルが有する２つの端子間に起電力である交流の電圧が生じる。

入力用２次コイルにおいて発生した交流の電圧は、波形整形回路１１６ａまたは整流回
路１１６ｂに供給される。波形整形回路１１６ａまたは整流回路１１６ｂでは、該交流の
電圧を整形または整流化し、駆動信号または電源電圧を生成する。

生成された駆動信号または電源電圧は、コイル用配線１２０を介して引きまわし配線１
１４に入力される。入力された駆動信号または電源電圧等は、引きまわし配線１１４を介
して信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に供給される。

なお画素部１１３には複数の画素が形成されており、各画素には画素電極が形成されて
いる。なお、信号線駆動回路及び走査線駆動回路は、図１（Ａ）及び図２に示した数に限
定されない。

そして、信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３が有する各回路
または回路素子の出力が、検査専用回路１１９に入力される。

なお画素部１１３においては、例えばトランジスタの各端子の電圧や画素電極の電圧を
、回路または回路素子の出力として検査専用回路１１９に入力することができる。ただし
全ての画素において、回路または回路素子の出力を検査専用回路１１９に入力する必要は
なく、任意に選択した画素においてのみ、回路または回路素子の出力を検査専用回路１１
９に入力するようにしても良い。また、画素部１１３に実際の表示には用いない検査専用
の画素（ダミー画素）を設け、検査専用の画素において回路または回路素子の出力を検査
専用回路１１９に入力するようにしても良い。これは画素部１１３に限られず、素子基板
が有する全ての回路または回路素子の出力を、検査専用回路１１９に入力する必要はなく
、回路または回路素子のいくつかを選択し、その出力を検査専用回路１１９に入力するよ
うにしても良い。また、実際の駆動には用いない検査専用の回路または回路素子を形成し
、該検査専用の回路または回路素子の出力を検査専用回路１１９に入力するようにしても
良い。

検査専用回路１１９は、入力された回路または回路素子の出力を信号処理し、検査対象
の回路または回路素子の動作状態を情報として有している信号（動作情報信号）を生成す
る。そして該動作情報信号の振幅を増幅すし、変調回路１２１に入力する。なお、動作情
報信号は必ずしも増幅する必要はなく、この場合、直接変調回路１２１に入力する。

一方、検査専用回路１１９には、入力用２次コイルにおいて生成された交流の電圧が入
力されている。該交流の信号は、検査専用回路１１９が有する変調回路１２１に入力され
る。

そして、検査専用回路１１９は、変調回路１２１において入力された交流の電圧の振幅
を、入力された該動作情報信号に従って変調させ、被変調信号として出力用１次コイル形
成部１１８に入力する。

出力用１次コイル形成部１１８に入力された被変調信号の電圧は、具体的には、出力用
１次コイル形成部１１８が有する複数の出力用１次コイルの、一方の端子に入力される。
複数の出力用１次コイルが有するもう一方の端子には、一定の電圧が与えられている。

一方、検査基板２０４が有する出力用２次コイル形成部１０２には、出力用１次コイル
形成部１０２が有する複数の出力用１次コイルに対応した複数の出力用２次コイルが形成
されている。出力用１次コイルの２つの端子間に交流の電圧が入力されると、電磁誘導に
より、各出力用２次コイルが有する２つの端子間に起電力である交流の電圧が生じる。出
力用２次コイルが有する２つの端子間に生じる交流の電圧は、回路または回路素子の動作
状態を情報として有している。

出力用２次コイルの一方の端子には一定の電圧が与えられている。そして、出力用２次
コイルのもう一方の端子における電圧は、外部出力用バッファ１０４において増幅され、
検査部２０３に入力される。

なお、外部出力用バッファ１０４は必ずしも設ける必要はなく、出力用２次コイルのも
う一方の端子における電圧を、増幅せずに直接検査部２０３に入力するようにしても良い
。

検査部２０３では、回路または回路素子の動作状態を情報として有する交流の電圧から
、回路または回路素子の良否を判定したり、不良箇所の位置を突き止めることができる。

また、図１及び図２では、複数の入力用１次コイルが形成されている部分を入力用１次
コイル形成部とし、複数の出力用２次コイルが形成されている部分を出力用２次コイル形
成部として、区別しているが、本発明の検査基板はこの構成に限定されない。複数の入力
用１次コイルと複数の出力用２次コイルが混ざるように配置されている場合、複数の入力
用１次コイルが形成されている部分と、複数の出力用２次コイルが形成されている部分を
区別する必要はない。

なお、駆動信号または電源電圧等が信号線駆動回路１１１、走査線駆動回路１１２、画
素部１１３に入力されると、信号線駆動回路１１１、走査線駆動回路１１２及び画素部１
１３が有する各回路または回路素子において、電磁波または電界が生じる。出力用１次コ
イル及び出力用２次コイルを設けずに、回路または回路素子が駆動することで生じる微弱
な電磁波、または電界をモニターし、多数の回路または回路素子の中から、正常に動作し
ていない箇所を検出することも可能である。

正常に動作していない回路または回路素子において生じる電界及び電磁波の強さは、正
常に動作している回路または回路素子において生じる電界及び電磁波の強さと異なる。よ
って、各回路または回路素子において生じた電磁波及び電界の強度をモニターすることで
、検査部２０３において良否を判定したり、不良箇所の位置を突き止めることができる。

出力用１次コイル及び出力用２次コイルを設けない場合、図２では、検査専用回路１１
９からの出力を、所定の端子（パッド）に入力する。そして、該パッドにおける電界また
は電磁波の強度を測定し、該測定値を検査部２０３に入力することで、検査部２０３にお
いて良否を判定したり、欠陥箇所の位置を検出することができる。

なお、電磁波及び電界をモニターする方法は、回路または回路素子の良否を判定するこ
とができる程度の感度を有しているならば、どのような方法を用いても良い。

次に、入力用１次コイル、入力用２次コイル、出力用１次コイル及び出力用２次コイル
（以下、単にコイルと総称する）の詳しい構成について説明する。

図３にコイルの拡大図を示す。図３（Ａ）に示したコイルは、曲線を描いて渦を巻いた
状態になっており、コイルの両端にはコイル用端子３０１、３０２が形成されている。ま
た、図３（Ｂ）に示したコイルは矩形を描いて渦を巻いた状態になっており、コイルの両
端にはコイル用端子３０３、３０４が形成されている。

なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且
つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に
対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある
形を描いていても良い。

また、コイルの巻数、線幅及び基板上に占める面積は、設計者が適宜設定することがで
きる。

次に、素子基板と検査基板とを重ね合わせた様子を、図４（Ａ）に示す。ただし、図１
（Ｂ）及び図２に示した素子基板が、図３（Ａ）に示したコイルを入力用２次コイル、出
力用１次コイルとして有し、同じく図１（Ａ）及び図２に示した検査基板が、図３（Ａ）
に示したコイルを入力用１次コイル、出力用２次コイルとして有する場合について示す。
なお２０６は、検査基板２０４と、信号源、交流電源及び検査部とを接続するコネクター
である。

図４（Ａ）に示すとおり、検査基板２０４が有する入力用１次コイル形成部１０１と、
素子基板２０５が有する入力用２次コイル形成部１１７は、一定の間隔を空けて重なって
いる。なおこの間隔は小さいほど望ましく、入力用１次コイル形成部１０１と、素子基板
２０５が有する入力用２次コイル形成部１１７は、間隔の制御が可能な限り近づけたほう
が良い。

また、検査基板２０４が有する出力用２次コイル形成部１０２と、素子基板２０５が有
する出力用１次コイル形成部１１８は、一定の間隔を空けて重なっている。なおこの間隔
は小さいほど望ましく、出力用２次コイル形成部１０２と、出力用１次コイル形成部１１
８は、間隔の制御が可能な限り近づけたほうが良い。

なお、検査基板２０４と素子基板２０５の間隔は、両基板を固定することで保つように
しても良い。また、素子基板２０５と検査基板２０４のいずれか一方を固定し、検査基板
２０４と素子基板２０５の間に一定の流量または圧力の流体を用いることで、間隔を保つ
ようにしても良い。なお流体として、代表的には気体または液体を用いることができる。
またその他に、粘性を有するゲルなどの流体を用いることも可能である。

入力用１次コイル形成部１０１と入力用２次コイル形成部１１７とが重なっている部分
の拡大図を、図４（Ｂ）に示す。２０８は入力用１次コイルであり、２０７は入力用２次
コイルを示している。

入力用１次コイル２０８と入力用２次コイル２０７は、配線の渦の巻く方向が同一にな
っているが、本発明はこの構成に限定されない。１次コイルと２次コイルの渦の巻く方向
が逆であっても良い。

また１次コイルと、２次コイルの間の間隔（Ｌ_gap）も設計者が適宜設定することがで
きる。

出力用１次コイル形成部１１８の出力用１次コイルと、出力用２次コイル形成部１０２
の出力用２次コイルも、図４（Ｂ）に示した入力用１次コイル２０８と入力用２次コイル
２０７と同様に重ねることで、電磁結合させることができる。

次に、図２に示した波形整形回路１１６ａの詳しい構成について説明する。

図５に、図１及び図２で示した信号源２０１、入力用１次コイル形成部１０１、入力用
２次コイル形成部１１７、波形整形回路１１６ａの接続の様子を示す。
入力用１次コイル形成部１０１には、複数の入力用１次コイル２０８が設けられている。
入力用２次コイル形成部１１７には、複数の入力用２次コイル２０７が設けられている。

各入力用１次コイル２０８には、信号源２０１から検査用の交流の信号が入力されてい
る。具体的には、信号源２０１から検査用の交流の信号の電圧が、各入力用１次コイル２
０８が有する２つの端子間に印加される。入力用１次コイル２０８に交流の信号が入力さ
れると、対応する入力用２次コイル２０７に起電力である交流の電圧が生じ、該交流の電
圧が波形整形回路１１６ａに印加される。

波形整形回路１１６ａは、時間的に変化する量、すなわち電圧や電流等の波形を形成し
たり、整形したりするために用いる電子回路である。図５では、抵抗５０１、５０２、コ
ンデンサ５０３を有し、各回路素子を組み合わせて積分型波形整形回路１１６ａを構成し
ている。むろん波形整形回路は図５に示した構成に限られない。また、電源回路と同様に
、ダイオードを用いた検波回路を使用し、波形整形を行なっても良い。

本発明で用いる波形整形回路１１６ａは、入力された交流の起電力から、具体的にはク
ロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ビデオ信号（ＶｉｄｅｏＳｉｇ
ｎａｌｓ）を生成し、出力する。

なお、波形整形回路１１６ａでは、上述した信号に限定されず、任意の波形の信号を生
成することが可能である。波形整形回路１１６ａで生成される信号は、回路または回路素
子の動作状態を確認することができる信号であれば良い。

波形整形回路１１６ａから出力された信号は、後段の回路（図１及び図２では、信号線
駆動回路１１１、走査線駆動回路１１２、画素部１１３に入力される。

次に、図２に示した整流回路１１６ｂの詳しい構成について説明する。

図６に、図１及び図２で示した交流電源２０２、入力用１次コイル形成部１０１、入力
用２次コイル形成部１１７、整流回路１１６ｂの接続の様子を示す。入力用１次コイル形
成部１０１には、複数の入力用１次コイル２０８が設けられている。入力用２次コイル形
成部１１７には、複数の入力用２次コイル２０７が設けられている。

各入力用１次コイル２０８には、交流電源２０２から検査用の交流の信号が入力されて
いる。入力用１次コイル２０８に交流の信号が入力されると、対応する入力用２次コイル
２０７に起電力である交流の電圧が生じ、該交流の電圧が整流回路１１６ｂに印加される
。

なお、本発明において整流回路とは、供給された交流の電圧から直流の電源電圧を生成
する回路を意味する。なお直流の電源電圧とは、回路または回路素子に与えられる、一定
の高さに保たれた電圧を意味する。

図６で示した整流回路１１６ｂでは、ダイオード６０１と、コンデンサ６０２と、抵抗
６０３とを有している。ダイオード６０１は入力された交流の電圧を整流化し、直流の電
圧に変換する。

図７（Ａ）に、ダイオード６０１において整流化される前の、交流の電圧の時間変化を
示す。また、図７（Ｂ）に、整流化された後の電圧の時間変化を示す。
図７（Ａ）のグラフと図７（Ｂ）のグラフを比較してわかるように、整流化された後は、
半周期毎に、電圧が０または一方の極性を有する値をとる、いわゆる脈流の電圧になって
いる。

図７（Ｂ）に示した脈流の電圧は、電源電圧として用いることが難しい。そこで通常で
は、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換
している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる大容
量のコンデンサを形成するには、コンデンサ自体の面積を非常に大きくする必要があり、
現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成（
加算）し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十
分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十
分に平滑化させることができる。

図６では４つの１次コイルに、それぞれ位相の異なる交流の信号を入力することで、４
つのダイオード６０１から位相の異なる４つの脈流の電圧を出力するようにする。そして
、上記４つの脈流の電圧が加算されて、高さがほぼ一定に保たれた直流の電源電圧が生成
され、後段の回路に出力される。

なお図６では、４つのダイオード６０１から出力される、位相の異なる４つの脈流の信
号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位
相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることがで
きるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。

図８に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を
示す。図８（Ａ）は、４つの位相の異なる脈流の電圧を加算することで、１つの電源電圧
が生成されている例を示している。

なお本発明の整流回路において生成される電圧は、複数の脈流を加算して生成されるた
め、直流以外の成分であるリプルが存在している。リプルとは電圧の最も高い電圧と最も
低い電圧との差に相当する。リプルが小さければ小さいほど、整流回路において生成され
る電圧は直流に近づき、電源電圧として用いやすくなる。

図８（Ｂ）に、８つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の
時間変化を示す。図８（Ａ）に示した電源電圧の時間変化と比較して、リプルが小さくな
っていることがわかる。

図８（Ｃ）に、１６の位相の異なる脈流の電圧を加算することで得られる、電源電圧の
時間変化を示す。図８（Ｂ）に示した電源電圧の時間変化と比較して、リプルがさらに小
さくなっていることがわかる。

このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリプルが小
さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、
整流回路から出力される電源電圧が平滑化されやすい。また、コンデンサ６０２の容量が
大きければ大きいほど、整流回路から出力される電源電圧が平滑化されやすい。

整流回路１１６ｂにおいて生成された電源電圧は、端子６１０、６１１から出力される
。具体的には、端子６１０からグラウンドに近い電圧が出力され、端子６１１からは正の
極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続すること
で、出力される電源電圧の極性を逆にすることができる。端子６１０、６１１に接続され
ているダイオード６０２は、端子６１２、６１３に接続されているダイオード６０１に対
して、陽極と陰極が逆に接続されている。よって、端子６１２からグラウンドに近い電圧
が出力され、端子６１３からは負の極性を有する電源電圧が出力される。

なお、素子基板上には様々な回路または回路素子が形成されており、各回路または回路
素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異
なる。図６に示した整流回路では、入力する交流の信号の振幅を調整することで、各端子
にに入力される電圧の高さを調整することができる。
さらに、回路または回路素子によって接続する端子を変えることで、回路または回路素子
に供給される電源電圧の高さを変えることができる。

本発明で用いる整流回路は、図６に示した半波整流回路に限定されない。本発明で用い
る整流回路は、入力された交流の信号から直流の電源電圧を生成することができる回路で
あれば良い。

図１８に、図６で示した以外の構成を有する整流回路の回路図を示す。図１８（Ａ）に
示した整流回路は倍電圧全波整流回路９０１であり、２つのダイオード９０２、９０３を
有している。また図１８（Ａ）に示した倍電圧全波整流回路は、コンデンサ９０４、９０
５を有している。なおコンデンサの位置及びその数は、図１８（Ａ）に示したものに限定
されない。

ダイオード９０２のカソードと、ダイオード９０３のアノードは、共に入力用２次コイ
ルの端子の１つに接続されている。倍電圧全波整流回路９０１を複数設け、出力を加算す
ることによって、図６に示した半波整流回路に比べて２倍の直流電圧を得ることができる
。

図１８（Ｂ）に示した整流回路はブリッジ整流回路９１１であり、４つのダイオード９
１２、９１３、９１４、９１５を有している。４つのダイオード９１２、９１３、９１４
、９１５はブリッジ回路を形成している。また図１８（Ｂ）に示したブリッジ整流回路は
、コンデンサ９１６を有している。なおコンデンサの位置及びその数は、図１８（Ｂ）に
示したものに限定されない。

次に、図２に示した検査専用回路１１９の詳しい構成について説明する。

図９に、検査専用回路１１９の構成を示す。検査専用回路１１９は、検査対象である回
路または回路素子の出力を信号処理し、検査対象の回路または回路素子の動作状態を情報
として有している信号（動作情報信号）を生成する手段を有している。本実施の形態では
、上記手段としてＡ／Ｄ変換回路２２３と、データフォーマット部２２４を用いる。

信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３が有する回路または回路
素子からのアナログの出力は、Ａ／Ｄ変換回路２２３においてデジタル信号に変換される
。デジタル信号はデータフォーマット部２２４に入力される。
なお、回路または回路素子からの出力が、アナログではなくデジタル信号である場合、該
デジタル信号を直接データフォーマット部２２４に入力する。

なお、本実施の形態では、回路または回路素子から出力される信号を全てデジタルに変
換し、データフォーマット部２２４においてデジタルの信号を用いて処理を行なっている
。しかし本発明はこの構成に限定されない。回路または回路素子から出力される信号を全
てアナログに変換し、データフォーマット部２２４においてアナログの信号を処理するよ
うにしても良い。

データフォーマット部２２４では、回路または回路素子に対応する入力されたデジタル
信号を演算処理し、動作情報信号を生成する。動作情報信号とは、検査対象の回路または
回路素子の動作状態を情報として有する信号である。なお動作情報信号は、具体的には、
パラレルに入力されたデジタル信号を一旦記憶し、順に読み出すことによってシリアルに
変換された信号であっても良いし、パラレルに入力されたデジタル信号の電圧を所定のタ
イミングに従って順に出力することで得られる信号であっても良い。また、検査対象とな
る回路または回路素子の出力が、全て同じ電圧を有するデジタル信号であるときと、１つ
でも異なる電圧を有するデジタル信号があるときとで、データフォーマット部２２４から
出力される動作情報信号の電圧を変えるようにしても良い。いずれにしても、動作情報信
号から検査対象である回路または回路素子の良否、さらには不良箇所の位置を把握するこ
とができれば良い。

データフォーマット部２２４から出力される動作情報信号は、バッファ２２２において
増幅され、変調回路１２１に入力される。なおバッファ２２２を設けずに、データフォー
マット部２２４からの出力を直接変調回路１２１に入力するようにしても良い。

一方、各入力用１次コイル２０８には、交流電源２０２から検査用の交流の信号が入力
されている。入力用１次コイル２０８に交流の信号が入力されると、対応する入力用２次
コイル２０７に起電力である交流の電圧が生じ、該交流の電圧が変調回路１２１に印加さ
れる。

変調回路１２１は、入力用２次コイル２０７から入力された交流の電圧の振幅を、デー
タフォーマット部２２４またはバッファ２２２から入力された動作情報信号に従って変調
させる手段を有している。図９では、上記手段としてトランジスタ２２０、２２１を有し
ているが、本発明はこの構成に限定されない。変調回路１２１は、入力用２次コイル２０
７から入力された交流の電圧の振幅を、データフォーマット部２２４またはバッファ２２
２から入力された動作情報信号に従って変調させることができれば、どのような構成を有
していても良い。

図９に示した変調回路１２１は、バッファ２２２の出力が、トランジスタ２２０及び２
２１のゲート電極に入力されている。トランジスタ２２０のソース領域とドレイン領域は
、一方は入力用２次コイル２０７が有する第１の端子に接続されており、もう一方は出力
用１次コイル２１０の第１の端子に接続されている。
トランジスタ２２１のソース領域とドレイン領域は、一方は出力用１次コイル２１０の第
１の端子に接続されており、もう一方は一定の電圧が与えられている。
なお、この一定の電圧はグラウンドの電圧であっても良い。

上記構成により、入力用２次コイル２０７から出力された交流の電圧が、動作情報信号
によって変調され、被変調信号として出力用１次コイル２１０の第１の端子に入力される
。なお、本実施の形態では、動作情報信号によって、入力用２次コイル２０７から出力さ
れた交流の電圧がスイッチングされ、被変調信号として出力用１次コイル２１０の第１の
端子に入力されている。

また、入力用２次コイル２０７と、出力用１次コイル２１０がそれぞれ有する第２の端
子には、共に同じ一定の電圧が与えられている。なおこの電圧は、グラウンドの電圧であ
っても良い。

出力用１次コイル２１０と、出力用２次コイル２１１とが電磁結合すると、出力用１次
コイル２１１の２つの端子間に起電力である交流の電圧が生じる。該交流の電圧は、検査
部２０３に入力される。

検査部２０３では、出力用２次コイル２１１から入力された交流の電圧から、検査対象
の回路または回路素子が、正常に動作するか否かを特定することができる。

なお、検査専用回路に入力される交流の電圧の周波数を高めると、検査専用回路から出
力用１次コイルの端子に入力される被変調信号の周波数も高くなる。コイルのインピーダ
ンスは、巻き数、サイズ等のコイルの設計や、コイルに入力される信号の周波数など、様
々な要素によって決まる。そのため、検査専用回路に入力される変調前の交流の電圧の周
波数の値は、コイルのインピーダンスの値を左右する他の要素との兼ね合いで決めるのが
望ましい。

本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有
している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子
基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能
である。また、ＴＥＧと称される単体素子または該単体素子を複合化した評価回路におい
ても、本発明の検査方法及び検査装置を用いて動作状態を確認することが可能である。

また、本実施の形態では液晶ディスプレイが有する素子基板の検査方法について説明し
たが、液晶ディスプレイ以外の半導体表示装置においても、本実施の形態で示した検査方
法を用いて検査することが可能である。また半導体表示装置に限られず、基板上に形成さ
れた半導体の特性を利用した半導体装置であれば、本発明の検査方法を用いて検査するこ
とが可能である。なお、半導体装置には、ガラス基板上に成膜された半導体薄膜を用いた
半導体装置であっても良いし、単結晶のシリコン基板に形成された半導体装置であっても
良い。

ただし、半導体装置の種類及び規格に合わせて、コイルの数及び設計を適宜設定する必
要がある。また、入力用１次コイル形成部に入力する検査用の交流の信号の波形、周波数
及び振幅も、半導体装置の種類及び規格に合わせて適宜設定する必要がある。

本発明は上記構成によって、配線に直接プローブを立てなくても良否を判定することが
できるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低
下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、１回の検査工程で
全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化され
る。

以下に、本発明の実施例について説明する。

本実施例では、出力用１次コイル及び出力用２次コイルを設けずに、回路または回路素
子が駆動することで生じる微弱な電磁波、または電界をモニターし、多数の回路または回
路素子の中から、正常に動作していない箇所を検出する例について説明する。

図１０に、本実施例の素子基板と検査基板の構成を示す。図１０に示した素子基板４５
５は、検査専用回路４１９を有している。検査専用回路４１９は、検査対象である回路ま
たは回路素子の出力を信号処理し、検査対象の回路または回路素子の動作状態を情報とし
て有している信号（動作情報信号）を生成する手段を有している。本実施例では、上記手
段としてＡ／Ｄ変換回路４７３と、データフォーマット部４７４を用いる。

本実施例において、素子基板４５５は信号線駆動回路４１１、走査線駆動回路４１２、
画素部４１３を有している。そして、信号線駆動回路４１１、走査線駆動回路４１２、画
素部４１３が有する回路または回路素子からのアナログの出力は、Ａ／Ｄ変換回路４７３
においてデジタル信号に変換される。デジタル信号はデータフォーマット部４７４に入力
される。なお、回路または回路素子からの出力が、アナログではなくデジタル信号である
場合、該デジタル信号を直接データフォーマット部４７４に入力する。

なお、本実施例では、回路または回路素子から出力される信号を全てデジタルに変換し
、データフォーマット部４７４においてデジタルの信号を処理している。しかし本発明は
この構成に限定されない。回路または回路素子から出力される信号をアナログに変換し、
データフォーマット部４７４においてアナログの信号を処理しても良い。

データフォーマット部４７４では、入力された回路または回路素子に対応する全てのデ
ジタル信号を演算処理し、検査対象の回路または回路素子の動作状態を情報として有して
いる動作情報信号を生成する。

データフォーマット部４７４から出力される動作情報信号は、バッファ４７２において
増幅され、変調回路４２１に入力される。なおバッファ４７２を設けずに、データフォー
マット部４７４からの出力を直接変調回路４２１に入力するようにしても良い。

一方、検査基板４５４が有する各入力用１次コイル４５８には、交流電源４５２から検
査用の交流の信号が入力されている。入力用１次コイル４５８に交流の信号が入力される
と、対応する素子基板４５５が有する入力用２次コイル４５７に起電力である交流の電圧
が生じ、該交流の電圧が変調回路４２１に印加される。

変調回路４２１は、入力用２次コイル４５７から入力された交流の電圧の振幅を、デー
タフォーマット部４７４またはバッファ４７２から入力された動作情報信号に従って変調
させる手段を有している。図９では、上記手段としてトランジスタ４７０、４７１を有し
ているが、本発明はこの構成に限定されない。変調回路４２１は、入力用２次コイル４５
７から入力された交流の電圧の振幅を、データフォーマット部４７４またはバッファ４７
２から入力された動作情報信号に従って変調させることができれば、どのような構成を有
していても良い。

図９に示した変調回路４２１は、バッファ４７２の出力が、トランジスタ４７０及び４
７１のゲート電極に入力されている。トランジスタ４７０のソース領域とドレイン領域は
、一方は入力用２次コイル４５７が有する第１の端子に接続されており、もう一方は、素
子基板４５５が有する出力用パッド４５８に接続されている。トランジスタ４７１のソー
ス領域とドレイン領域は、一方は出力用パッド４５８に接続されており、もう一方は一定
の電圧が与えられている。なお、この一定の電圧はグラウンドの電圧であっても良い。

また、入力用２次コイル４５７が有する第２の端子には、一定の電圧が与えられている
。なおこの電圧は、グラウンドの電圧であっても良い。

上記構成により、入力用２次コイル４５７から出力された交流の電圧が、動作情報信号
によって変調され、被変調信号として出力用パッド４５８に入力される。

出力用パッド４５８において、微弱な電磁波または電界が生じている。検査基板４５４
及び素子基板４５５とは別途設けられた測定部４６０において、該電磁波または電界をモ
ニターし、データとして検査部４５３に入力する。検査部４５３では、該データから、検
査対象の回路または回路素子が、正常に動作するか否かを特定することができる。

なお回路または回路素子において生じる微弱な電磁波、または電界のモニターの仕方は
、公知の方法を用いることができる。本実施例では、検査工程において回路または回路素
子において生じる電界を、電気光学効果を利用して検出する例について説明する。具体的
に本実施例では、ポッケルス・セルを用いて測定する例について説明する。

ポッケルス・セルとは、電気光学効果の１つであるポッケルス効果を用いた電気光学素
子の１つである。なお電気光学素子とは、電界がかかると屈折率が変化する電気光学効果
を利用した素子である。この性質を利用し、結晶に交流電圧やパルス電圧を加えて、光の
変調やシャッター、円偏光の発生や検出に用いることができる。

ポッケルス・セルは、第１電極、第２電極、強誘電体結晶であるポッケルス結晶を有し
ている。第１電極と第２電極の間にポッケルス結晶が挟まれている。第１電極及び第２電
極は、光を透過する導電性の材料で形成されている。

第１電極には一定の電圧が印加されている。そして、第１電極及び第２電極は、素子基
板と並行に、なおかつ第２電極と出力用パッド４５８が重なるように配置されている。な
お、第２電極は素子基板４５５と接するように配置してもよいし、一定の間隔を空けて配
置するようにしても良い。また、第２電極と素子基板４５５の間に、緩衝材となるものを
挟むようにしても良い。

出力用パッド４５８から発せられる電界によって、ポッケルスセルの出力用パッド４５
８と重なる部分において光の屈折率が変化する。この屈折率は出力用パッド４５８から発
せられる電界の強度によって変化する。よって、ポッケルスセルにおける光の屈折率をモ
ニターすることで、出力用パッド４５８から発せられる電界の強度を測定することができ
る。

具体的には、ポッケルスセルを透過する光のうち、素子基板に対して垂直な方向におけ
る光を、偏光ビームスプリッターなどの光学系を用いて分離し、その強度をモニターする
ことで、ポッケルスセルの屈折率を算出し、該屈折率からポッケルスセルに印加された電
圧の大きさを求めることができる。そして、ポッケルスセルに印加された電圧の大きさか
ら、不良箇所を検出することが可能である。

なお、複数回にわたるモニターの結果に何らかの演算処理を施し、良否を判定するよう
にしても良い。

また、検査対象である回路の出力を検査専用回路に入力し、該出力用パッドにおいて生
じる電磁波または電界の強度を、電気光学素子を用いて測定することで、検査対象である
回路または回路素子において、いちいちポッケルス・セルを用いてモニターする必要がな
くなり、検査工程を簡便化及び迅速化することができる。

なお。ポッケルス結晶として、主に、ＮＨ₄Ｈ₂ＰＯ₄、ＢａＴｉＯ₃、ＫＨ₂ＰＯ₄（ＫＨ
Ｐ）、ＫＤ₂ＰＯ₄（ＫＤＰ）、ＬｉＮｂＯ₃、ＺｎＯなどの結晶を用いることができる。
しかし本実施例で用いることができるポッケルス結晶は上述したものに限定されない。ポ
ッケルス効果を有する結晶であれば良い。

また本実施例では、ポッケルス・セルを用いたが、電界の大きさを感知するための電気
光学素子はこれに限定されない。電圧の印加により、その光学的特性が変化するという現
象を利用した電気光学素子であれば、本発明の検査方法または検査装置に用いることが可
能である。よって、液晶などを用いることも可能である。

なお、本実施例において、検査専用回路に入力される交流の電圧の周波数を高めると、
検査専用回路から出力用パッドに入力される被変調信号の周波数も高くなる。

本実施例では、検査用の駆動信号及び電源電圧について、液晶ディスプレイとＯＬＥＤ
ディスプレイの場合を例にとって、より詳しく説明する。

１次コイルと２次コイルの数は、素子基板の画素部と駆動回路の構造によって変わって
くるため、各素子基板の規格に合わせて数を設定することが肝要である。

図１１に、一般的な液晶ディスプレイの、素子基板の構成を示す。図１１に示した素子
基板は、信号線駆動回路７００、走査線駆動回路７０１、画素部７０２を有している。

画素部７０２には、複数の信号線と複数の走査線が形成されており、信号線と走査線で
囲まれた領域が画素に相当する。なお、図１１では複数の画素のうち、１つの信号線７０
３と、１つの走査線７０４とを有する画素のみを代表的に示した。各画素はスイッチング
素子となる画素ＴＦＴと、液晶セルの画素電極７０６を有している。

画素ＴＦＴ７０５のゲート電極は走査線７０４に接続されている。そして画素ＴＦＴ７
０５のソース領域とドレイン領域は、一方は信号線７０３に、もう一方は画素電極７０６
に接続されている。

信号線駆動回路７００は、シフトレジスタ７１０、レベルシフタ７１１、アナログスイ
ッチ７１２を有している。シフトレジスタ７１０、レベルシフタ７１１及びアナログスイ
ッチ７１２には、電源電圧（Ｐｏｗｅｒｓｕｐｐｌｙ）が与えられている。また、シフ
トレジスタ７１０には信号線駆動回路用のクロック信号（Ｓ−ＣＬＫ）とスタートパルス
信号（Ｓ−ＳＰ）が与えられている。アナログスイッチ７１２にはビデオ信号（Ｖｉｄｅ
ｏｓｉｇｎａｌｓ）が与えられている。

シフトレジスタ７１０にクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ
）が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号
が生成され、レベルシフタ７１１に入力される。サンプリング信号は、レベルシフタ７１
１においてその電圧の振幅を大きくされ、アナログスイッチ７１２に入力される。アナロ
グスイッチ７１２では、入力されたサンプリング信号に同期して、入力されたビデオ信号
をサンプリングし、信号線７０３に入力する。

一方、走査線駆動回路は、シフトレジスタ７２１と、バッファ７２２を有している。シ
フトレジスタ７２１、バッファ７２２には、電源電圧（Ｐｏｗｅｒｓｕｐｐｌｙ）が与
えられている。また、シフトレジスタ７２１には走査線駆動回路用のクロック信号（Ｇ−
ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が与えられている。

シフトレジスタ７２１にクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ
）が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ
７２２に入力される。バッファ７２２に入力された選択信号は、緩衝増幅されて走査線７
０４に入力される。

走査線７０４が選択されると、選択された走査線７０４にゲート電極が接続された画素
ＴＦＴ７０５がオンになる。そして、信号線に入力されたサンプリングされたビデオ信号
が、オンになっている画素ＴＦＴ７０５を介して、画素電極７０６に入力される。

このように、信号線駆動回路７００と、走査線駆動回路７０１と、画素部７０２が動作
したときに、各回路または回路素子の出力（ＥｎｄＳｉｇｎａｌｓ）
が検査専用回路７３０に入力される。そして検査専用回路において、各回路または回路素
子の出力から動作情報信号が生成され、該動作情報信号によって被変調信号が生成される
。そして、該被変調信号が出力用１次コイルに入力されることによって出力用２次コイル
に生じた交流の電圧が、検査部に入力され、検査部において、各回路または回路素子の動
作の良否の状態が確認される。なお、信号線駆動回路７００と、走査線駆動回路７０１と
、画素部７０２が動作したときに、各回路または回路素子において発生する電界または電
磁波を何らかの手段を用いてモニターすることで、各回路または回路素子の状態の良否を
判定することもできる。

例えば、シフトレジスタ７１０が、複数のフリップフロップを用いて形成されている場
合、Ｓ−ＣＬＫに同期して、最初のフリップフロップに与えられて記憶された電圧が、順
に次の段のフリップフロップに送られ記憶される。このように、複数のフリップフロップ
が順に動作する。そして各フリップフロップが動作することで得られるサンプリング信号
は、そのパルスの出現するタイミングが順にずれていく。前段のフリップフロップが正常
に動作しないと、その後段のフリップフロップも正常に正常に動作しなくなる。よってこ
の場合、最終段のフリップフロップが動作することで得られたサンプリング信号を、出力
（ＥｎｄＳｉｇｎａｌｓ）として用いることができる。シフトレジスタが有するフリッ
プフロップのいずれか１つが、不良箇所を有するするために正常に動作しないときの出力
は、全てのフリップフロップが正常に動作するときとの出力と、その電圧の波形が異なる
。

図１１に示した素子基板の場合、Ｓ−ＣＬＫ、Ｓ−ＳＰ、Ｇ−ＣＬＫ、Ｇ−ＳＰ及びビ
デオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は
、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用い
ることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイ
ミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力し
ても良い。ただし、検査したい回路において、回路または回路素子の良否を判定できるよ
うな信号を入力することが肝要である。

また、素子基板が有する全ての回路を検査するのではなく、その中の一部の回路を検査
対象とする場合、該回路の状態の良否を判定することが可能であるならば、上述した全て
の駆動信号を入力する必要はない。例えば、信号線駆動回路７００が有するシフトレジス
タ７１０のみを検査対象とするとき、検査用の駆動信号であるＳ−ＣＬＫ、Ｓ−ＳＰと、
シフトレジスタ７１０用の検査用の電源電圧のみを、波形整形回路と整流回路において生
成し、シフトレジスタ７１０に入力すれば良い。

次に、図１２に、一般的なＯＬＥＤディスプレイの、素子基板の構成を示す。
なお、図１１ではデジタルのビデオ信号を用いて画像を表示するＯＬＥＤディスプレイの
駆動回路を例に説明する。図１２に示した素子基板は、信号線駆動回路８００、走査線駆
動回路８０１、画素部８０２を有している。

画素部８０２には、複数の信号線と、複数の走査線と、複数の電源線が形成されており
、信号線と走査線と電源線とで囲まれた領域が画素に相当する。なお、図１２では複数の
画素のうち、１つの信号線８０７と、１つの走査線８０９と、１つの電源線８０８を有す
る画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用ＴＦＴ８
０３と、駆動用ＴＦＴ８０４と、保持容量８０５と、ＯＬＥＤの画素電極８０６を有して
いる。

スイッチング用ＴＦＴ８０３のゲート電極は走査線８０９に接続されている。
そしてスイッチング用ＴＦＴ８０３のソース領域とドレイン領域は、一方は信号線８０７
に、もう一方は駆動用ＴＦＴ８０４のゲート電極に接続されている。

駆動用ＴＦＴ８０４のソース領域とドレイン領域は、一方は電源線８０８に、もう一方
は画素電極８０６に接続されている。そして、駆動用ＴＦＴ８０４のゲート電極と電源線
８０８とで保持容量８０５が形成されている。なお保持容量８０５は必ずしも形成する必
要はない。

信号線駆動回路８００は、シフトレジスタ８１０、第１ラッチ８１１、第２ラッチ８１
２を有している。シフトレジスタ８１０、第１ラッチ８１１及び第２ラッチ８１２には、
それぞれ電源電圧（Ｐｏｗｅｒｓｕｐｐｌｙ）が与えられている。また、シフトレジス
タ８１０には信号線駆動回路用のクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ
−ＳＰ）が与えられている。第１ラッチ８１１にはラッチのタイミングを決定するラッチ
信号（Ｌａｔｃｈｓｉｇｎａｌｓ）とビデオ信号（Ｖｉｄｅｏｓｉｇｎａｌｓ）が与
えられている。

シフトレジスタ８１０にクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ
）が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号
が生成され、第１ラッチ８１１に入力される。

なお、シフトレジスタ８１０からのサンプリング信号を、バッファ等によって緩衝増幅
してから、第１ラッチ８１１に入力するようにしても良い。サンプリング信号が入力され
る配線には、多くの回路あるいは回路素子が接続されているために負荷容量（寄生容量）
が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下
がりの”鈍り”を防ぐために、このバッファは有効である。

第１ラッチ８１１は複数のステージのラッチを有している。第１ラッチ８１１では、入
力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステ
ージのラッチに順に記憶していく。

第１ラッチ８１１の全てのステージのラッチにビデオ信号の書き込みが一通り終了する
までの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられ
た期間をライン期間に含むことがある。

１ライン期間が終了すると、第２ラッチ８１２にラッチ信号が入力される。この瞬間、
第１ラッチ８１１に書き込まれ保持されているビデオ信号は、第２ラッチ８１２に一斉に
送出され、第２ラッチ８１２の全ステージのラッチに書き込まれ、保持される。

ビデオ信号を第２ラッチ８１２に送出し終えた第１ラッチ８１１には、シフトレジスタ
８１０からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。

この２順目の１ライン期間中には、第２ラッチ８１２に書き込まれ、保持されているビ
デオ信号がソース信号線に入力される。

一方、走査線駆動回路は、シフトレジスタ８２１と、バッファ８２２を有している。シ
フトレジスタ８２２、バッファ８２２には、電源電圧（Ｐｏｗｅｒｓｕｐｐｌｙ）が与
えられている。また、シフトレジスタ８２１には走査線駆動回路用のクロック信号（Ｇ−
ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が与えられている。

シフトレジスタ８２１にクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ
）が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ
８２２に入力される。バッファ８２２に入力された選択信号は、緩衝増幅されて走査線８
０９に入力される。

走査線８０９が選択されると、選択された走査線８０９にゲート電極が接続されたスイ
ッチング用ＴＦＴ８０３がオンになる。そして、信号線に入力されたビデオ信号が、オン
になっているスイッチング用ＴＦＴ８０３を介して、駆動用ＴＦＴ８０４のゲート電極に
入力される。

駆動用ＴＦＴ８０４は、ゲート電極に入力されたビデオ信号の有する１または０の情報
に基づいて、そのスイッチングが制御される。駆動用ＴＦＴ８０４がオンのときに、電源
線の電位が画素電極に与えられる。駆動用ＴＦＴ８０４がオフのとき、電源線の電位が画
素電極に与えられない。

このように、信号線駆動回路８００と、走査線駆動回路８０１と、画素部８０２が動作
したときに、各回路または回路素子の出力（ＥｎｄＳｉｇｎａｌｓ）
が検査専用回路８３０に入力される。そして検査専用回路において、各回路または回路素
子の出力から動作情報信号が生成され、該動作情報信号によって被変調信号が生成される
。そして、該被変調信号が出力用１次コイルに入力されることによって出力用２次コイル
に生じた交流の電圧が、検査部に入力され、検査部において、各回路または回路素子の動
作の良否の状態が確認される。なお、信号線駆動回路８００と、走査線駆動回路８０１と
、画素部８０２が動作したときに、各回路または回路素子において発生する電界または電
磁波を何らかの手段を用いてモニターすることで、各回路または回路素子の状態の良否を
判定することもできる。

図１２に示した素子基板の場合、Ｓ−ＣＬＫ、Ｓ−ＳＰ、Ｇ−ＣＬＫ、Ｇ−ＳＰ、ラッ
チ信号及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用
の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信
号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切
りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号
などを入力しても良い。ただし、検査したい回路において、回路または回路素子の良否を
判定できるような信号を入力することが肝要である。

また、素子基板が有する回路を全て検査するのではなく、その中の一部の回路を検査対
象とする場合、該一部の回路のみを動作させるような駆動信号のみを入力すれば良く、上
述した駆動信号を全て入力する必要はない。例えば、信号線駆動回路８００が有するシフ
トレジスタ８１０のみを検査対象とするとき、検査用の駆動信号であるＳ−ＣＬＫ、Ｓ−
ＳＰと、シフトレジスタ８１０用の検査用の電源電圧のみを、波形整形回路と整流回路に
おいて生成し、シフトレジスタ８１０に入力すれば良い。

なお電源電圧を、位相の異なる複数の脈流の信号を加算して生成している場合、加算す
る脈流の信号の数によっても１次コイルの数は変わってくる。

なお本発明の検査装置及び検査方法は、図１１及び図１２に示した構造を有する素子基
板に限定するわけではない。本発明の検査装置及び検査方法は、非接触にて駆動信号と電
源電圧を入力することで、各回路または回路素子の出力から動作情報信号を生成すること
ができる半導体装置であれば良く、あらゆる種類及び規格の半導体装置に用いることが可
能である。

本実施例は、実施例１と自由に組み合わせて実施することが可能である。

本実施例では、大型の素子基板を用いて複数の表示用の基板を形成する場合において、
検査終了後の基板の切断について説明する。

図１３に、本実施例の、切断前の大型の素子基板の上面図を示す。１００１は画素部、
１００２は走査線駆動回路、１００３は信号線駆動回路である。また１００４で示した領
域には、複数の入力用２次コイルと、複数の出力用１次コイル、波形整形回路、整流回路
、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回
路素子が形成されている。

図１３において、点線で示すラインにおいて素子基板を切断することで、１つの素子基
板から９つの表示用の基板が形成される。なお、本実施例では、１つの基板から９つの表
示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。

なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離される
ように切断され、破壊されている。そして図１３では、領域１００４が、素子基板の切断
後、表示用には用いない基板の方に設けられている。

素子基板である大型基板の切断の仕方について、図１３とは異なる例について説明する
。１１０１は画素部、１１０２は走査線駆動回路、１１０３は信号線駆動回路である。ま
た１１０４で示した領域には、複数の入力用２次コイルと、複数の出力用１次コイル、波
形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は
用いない回路または回路素子が形成されている。

図１４において、点線で示すラインにおいて素子基板を切断することで、１つの素子基
板から９つの表示用の基板が形成される。なお、本実施例では、１つの基板から９つの表
示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。

なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離される
ように切断され、破壊されている。そして図１４では、領域１１０４が、基板の切断ライ
ン上に設けられており、検査終了後に切断され、破壊される。
検査終了後、領域１１０４に形成されている回路または回路素子は不要であるので、完成
した半導体装置の動作に何ら支障はきたさない。

なお、波形整形回路または整流回路も、切断後、半導体装置に用いられる方の基板に残
されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。また
、切断後、破壊されていても良い。

本実施例は、実施例１または２の構成と自由に組み合わせて実施することが可能である
。

本実施例では、本発明の検査工程の順序について、フローチャートを用いて説明する。

図１５に、本発明の検査工程のフローチャートを示す。まず、検査前の作製工程が終了
した後、検査用の電源電圧または駆動信号を検査対象の回路または回路素子に入力する。

そして、検査用の電源電圧または駆動信号を入力することで検査対象である回路または
回路素子を動作させて、その出力を検査専用回路に入力し、検査専用回路において動作情
報信号を生成する。

そして、検査専用回路に入力された交流の信号の振幅を該動作情報信号に従って変調す
ることで、被変調信号を生成し、出力用１次コイルに入力する。そして、出力用１次コイ
ルと出力用２次コイルを電磁結合させ、出力用２次コイルにおいて生じた交流の電圧を検
査部に入力する。

検査部に入力された該交流の信号から、検査部において良否と、さらには不良箇所の位
置を特定することができる。具体的には、正常に動作している回路素子を用いた場合に検
査部に入力される交流の信号の振幅と、実際に検査する回路素子を用いた場合に検査部に
入力される交流の信号の振幅とを比較する。なおこのとき、同じ回路または回路素子どう
しで、検査部に入力される交流の信号の振幅を比較するようにしても良いし、シミュレー
ションにより算出された理論値から導出した振幅の値と、実際の測定によって得られた振
幅の値とを比較するようにしても良い。

そして比較した結果、検査部に入力される交流の信号の電圧の振幅が著しく異なった場
合、その異なる振幅に対応する回路または回路素子を、不良箇所と判断する。

よって、回路または回路素子の動作状態と、さらには不良箇所の位置を同時に特定するこ
とも可能となる。なおこのとき、回路または回路素子の良否の判断基準は、本発明を実施
する者が適宜設定することが可能であり、不良箇所が１つでも存在した場合に不良と判断
することも可能であるし、ある一定の数の不良箇所が存在した場合に不良と判断すること
も可能である。

良と判断された場合は、検査が終了したものとみなされ、検査工程後の作製工程が開始
される。

不良と判断された場合、工程からはずし製品として完成させない（ロットアウト）か、
不良の原因を特定するかが選択される。なお、１つの大型基板から複数の製品を作製しよ
うとする場合は、基板切断後に良品と不良品を選り分け、不良品はロットアウトとなる。

不良の原因を特定し、修復（リペア）が可能だと判断された場合、リペア後、再び本発
明の検査工程を行ない、上述した動作を繰り返すことができる。逆にリペアが不可能だと
判断された場合、そこでロットアウトとなる。

本実施例は、実施例１〜３の構成と自由に組み合わせて実施することが可能である。

本実施例では、本発明で用いるコイルと、該コイルが有する端子と配線（コイル用配線
）との接続について、詳しく説明する。

図１６（Ａ）では、絶縁表面上にコイル１６０１が形成され、該コイル１６０１を覆っ
て前期絶縁表面上に層間絶縁膜１６０３を形成している。そして、該層間絶縁膜にコンタ
クトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル１６０１と接
続するように、コイル用配線１６０２を形成している。

図１６（Ｂ）は、図１６（Ａ）の破線Ｃ−Ｃ’における断面図である。

図１６（Ｃ）では、絶縁表面上にコイル用配線１６１２が形成され、該コイル用配線１
６１２を覆って前期絶縁表面上に層間絶縁膜１６１３を形成している。
そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホー
ルを介してコイル用配線１６１２と接続するように、コイル１６１１を形成している。

図１６（Ｄ）は、図１６（Ｃ）の破線Ｄ−Ｄ’における断面図である。

なお本発明において用いられるコイルの作製方法は、上述した方法に限定されない。絶
縁膜をパターニングすることで渦状の溝を形成し、該溝を覆って導電性を有する膜を前記
絶縁膜上に形成する。その後、前記導電性の膜を、前記絶縁膜が露出するまでエッチング
またはＣＭＰ法を用いて研磨することで、前記溝においてのみ導電性の膜が残るようにす
る。この溝において残った導電性の膜をコイルとして用いることも可能である。

本実施例は、実施例１〜４の構成と自由に組み合わせて実施することが可能である。

本実施例では、本発明の検査方法を用いて検査を行なうための、検査装置の構成につい
て説明する。

図１７に本発明の検査基板のブロック図を示す。図１７に示した本発明の検査装置１７
００は、信号源または交流電源１７０２と、入力用１次コイル１７２０と、出力用２次コ
イル１７２１とを有している。さらに、入力用１次コイル１７２０と素子基板１７０３が
有する入力用２次コイル１７２２を、また出力用２次コイル１７２１と素子基板１７０３
が有する出力用１次コイル１７２３を、それぞれ一定の間隔をおいて重ね合わせることの
できる手段（基板固定手段１７０４）を有している。さらに、素子基板１７０３において
生成された被変調信号によって、出力用２次コイル１７２１において生成された交流の電
圧から、良否を判定する手段（検査部１７０５）を有している。

なお、本実施例では信号源または交流電源１７０２を検査装置１７０の一部とみなした
が、本発明の検査装置は、信号源または交流電源１７０２を含んでいなくとも良い。

信号源または交流電源１７０２において生成される交流の信号は、検査基板１７０１が
有する外部入力用バッファ１７０６に入力される。入力された交流の信号は、外部入力用
バッファ１７０６において増幅または緩衝増幅され、検査基板１７０１が有する入力用１
次コイル１７２０に入力される。

一方、検査基板１７０１と素子基板１７０３は、入力用１次コイル１７２０と、入力用
２次コイル１７２２とが一定の間隔をおいて重なるように、基板固定手段１７０４によっ
てその位置が定められる。

そして、入力用２次コイル１７２２において生じた交流の電圧により生成された電源電
圧または駆動信号が、素子基板１７０３が有する回路または回路素子１７１２に入力され
る。なお素子基板１７０３が有する、電源電圧または駆動信号を生成する回路については
、発明の実施の形態において既に詳しく述べているので、ここでは説明を省略する。

回路または回路素子１７１２からの出力は、検査専用回路１７３０に入力される。検査
専用回路１７３０は変調回路１７３１を有している。検査専用回路１７３０は、回路また
は回路素子１７１２からの出力から動作情報信号を生成し、変調回路１７３１に入力する
。

一方、入力用２次コイル１７２２において生じた交流の電圧は、変調回路１７３１に入
力される。変調回路１７３１では、入力された交流の電圧を動作情報信号によって変調す
ることで、被変調信号を生成する。生成された被変調信号は、出力用１次コイル１７２３
に入力される。

一方、検査基板１７０１と素子基板１７０３は、出力用１次コイル１７２３と、出力用
２次コイル１７２１とが一定の間隔をおいて重なるように、基板固定手段１７０４によっ
てその位置が定められる。

そして、出力用１次コイル１７２３において交流の電圧が生じる。該交流の電圧は、外
部出力用バッファ１７３２において増幅または緩衝増幅され、検査部１７０５に入力され
る。

そして、検査部１７０５では、検査部１７０５に入力された交流の電圧を数値化し、デ
ータ（測定値）として検査部１７０５が有する演算部１７０９に送る。

演算部１７０９では、入力された測定値をもとに、良否を判定する。具体的な例を挙げ
ると、正常に動作している回路素子を用いた場合に検査部に入力される交流の信号をメモ
リー等に記憶しておき、実際に検査する回路素子を用いた場合に検査部に入力される交流
の信号の振幅と比較する。また、同じ回路または回路素子どうしで、検査部に入力される
交流の信号の振幅を比較するようにしても良いし、シミュレーションにより算出された理
論値から導出した振幅の値と、実際の測定によって得られた振幅の値とを比較するように
しても良い。

なお、上述した比較の方法はほんの一例であり、本発明はこれに限定されない。検査部
に入力される交流の信号の振幅が、正常な回路素子を用いた場合に検査部に入力される交
流の信号の振幅と比べて、著しく異なっている回路素子を検出することができれば良い。

そして比較した結果、検査部に入力される交流の信号の電圧の振幅が著しく異なった場
合、その異なる振幅に対応する回路または回路素子を、不良と判断する。なお実際には、
正常の回路の場合でも、検査部に入力される交流の信号の電圧の振幅は、ある一定の周期
ごとに変化している場合が多い。その場合、周期毎に振幅の平均値を求め、その周期毎の
平均値を正常な回路素子のものと比較するようにしても良い。比較の仕方は、どのような
方法を用いても良い。

なお、回路または回路素子において生じる電界または電磁波をモニターし、良否を判定
する場合、出力用１次コイル１７２３、出力用２次コイル１７２１、外部出力用バッファ
１７３２は設ける必要はない。そして、この場合、素子基板１７０３に出力用パッドを設
け、変調回路１７２３から出力される被変調信号を、出力用パッドに入力する。

そして、検査装置において測定部を設け、該出力用パッドにおいて生じた電磁波または
電界を、該測定部においてモニターし、データとして検査部１７０５が有する演算部１７
０９に送る。演算部１７０９では、入力されたデータをもとに、回路または回路素子の動
作の状態、さらには不良箇所の位置を特定する。

本実施例は、実施例１〜５の構成と自由に組み合わせて実施することが可能である。

Claims

交流電圧を発生させる第１の回路と、
前記第１の回路に電気的に接続される第１のパターニングされた導電膜と、
電磁波又は電界をモニターする手段と、を有し、
前記第１のパターニングされた導電膜は、第２のパターニングされた導電膜に前記第１のパターニングされた導電膜を近づけることで電力を非接触で伝達する機能を有し、
前記電磁波又は電界をモニターする手段は、前記第２のパターニングされた導電膜に電気的に接続される第２の回路において発生した電磁波又は電界をモニターする機能を有することを特徴とする半導体装置。
交流電圧を発生させる第１の回路と、
前記第１の回路に電気的に接続される第１のパターニングされた導電膜と、
前記第１の回路に電気的に接続される第２のパターニングされた導電膜と、
電磁波又は電界をモニターする手段と、を有し、
前記第１のパターニングされた導電膜は、第３のパターニングされた導電膜に前記第１のパターニングされた導電膜を近づけることで電力を非接触で伝達する機能を有し、
前記第２のパターニングされた導電膜は、第４のパターニングされた導電膜に前記第１のパターニングされた導電膜を近づけることで電力を非接触で伝達する機能を有し、
前記電磁波又は電界をモニターする手段は、前記第３のパターニングされた導電膜及び前記第４のパターニングされた導電膜に電気的に接続される第２の回路において発生した電磁波又は電界をモニターする機能を有することを特徴とする半導体装置。
請求項１において、
前記第２の回路は、前記第２のパターニングされた導電膜に電気的に接続される整流回路を有することを特徴とする半導体装置。
請求項２において、
前記第２の回路は、前記第３のパターニングされた導電膜及び前記第４のパターニングされた導電膜に電気的に接続される整流回路を有することを特徴とする半導体装置。
請求項１乃至４のいずれか一において、
前記電磁波又は前記電界は、周波数、位相、強度又は時間の情報を有することを特徴とする半導体装置。
請求項１乃至５のいずれか一において、
前記第２の回路は表示装置であることを特徴とする半導体装置。