JPH04106530A - 液晶表示装置及びその検査方法 - Google Patents
液晶表示装置及びその検査方法Info
- Publication number
- JPH04106530A JPH04106530A JP2224739A JP22473990A JPH04106530A JP H04106530 A JPH04106530 A JP H04106530A JP 2224739 A JP2224739 A JP 2224739A JP 22473990 A JP22473990 A JP 22473990A JP H04106530 A JPH04106530 A JP H04106530A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- common
- electrodes
- electrode
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 30
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000007547 defect Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 238000007689 inspection Methods 0.000 abstract description 13
- 230000002950 deficient Effects 0.000 abstract description 6
- 238000007789 sealing Methods 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 2
- 238000012360 testing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、アクティブマトリクス型の液晶表示装置に関
する。
する。
(従来の技術)
従来のアクティブマトリクス型液晶表示装置として、「
ジャパン・デイスプレィ”89、p。
ジャパン・デイスプレィ”89、p。
418−421Jに掲載されたものがある。この装置の
画素部分における等価回路を第4図に示す。
画素部分における等価回路を第4図に示す。
信号線Xi、X2.・・・が列方向に、走査線YIY2
.・・・が行方向にそれぞれ複数本配線されている。各
信号線Xと走査線Yとの交点には、薄膜トランジスタ(
以下、TPTと称する)11かマトリクス状に配置され
ている。TFTllのゲートが走査線Yに、ソースが信
号線Xに接続され、ドレインは画素電極14に接続され
ている。また各々の対向電極15には、共通電位V。o
Mが印加されている。走査線Yから選択パルス信号がT
PTllのゲートに印加されて選択的に導通し、信号線
Xより導通したTFTIIのソースに映像信号が入力さ
れる。入力された映像信号は、画素電極14を介して一
画素分の液晶12に与えられて保持される。
.・・・が行方向にそれぞれ複数本配線されている。各
信号線Xと走査線Yとの交点には、薄膜トランジスタ(
以下、TPTと称する)11かマトリクス状に配置され
ている。TFTllのゲートが走査線Yに、ソースが信
号線Xに接続され、ドレインは画素電極14に接続され
ている。また各々の対向電極15には、共通電位V。o
Mが印加されている。走査線Yから選択パルス信号がT
PTllのゲートに印加されて選択的に導通し、信号線
Xより導通したTFTIIのソースに映像信号が入力さ
れる。入力された映像信号は、画素電極14を介して一
画素分の液晶12に与えられて保持される。
またソース・ドレイン間に寄生する容量によって、TF
TIIがオフする瞬間に画素電極14の電位が降下する
のを抑制するために、液晶12と並列に保持容jil1
3が設けられている。この保持容量13は各画素毎に設
けられており、一端は画素電極14に、他端は各走査線
Yl、Y2.Y3゜・・・毎に平行に設けられた共通容
量電極CI、2゜C3・・・に接続されている。
TIIがオフする瞬間に画素電極14の電位が降下する
のを抑制するために、液晶12と並列に保持容jil1
3が設けられている。この保持容量13は各画素毎に設
けられており、一端は画素電極14に、他端は各走査線
Yl、Y2.Y3゜・・・毎に平行に設けられた共通容
量電極CI、2゜C3・・・に接続されている。
(発明が解決しようとする課題)
しかし従来の装置では、各々の共通容量電極CI、C2
,C3,・・・同志は短絡された状態で、共通電位vc
oMが印加されていた。従って、この共通容量電極CI
、C2,C3,・・・間に、短絡あるいは断線が存在し
ていても、その不良箇所を電気的に検出することは不可
能であった。このためTPT基板と対向基板との間に液
晶を封入し、装置として動作させるまで検査できず、不
良箇所に修正を施すと液晶の配向を乱すなどのおそれが
あった。
,C3,・・・同志は短絡された状態で、共通電位vc
oMが印加されていた。従って、この共通容量電極CI
、C2,C3,・・・間に、短絡あるいは断線が存在し
ていても、その不良箇所を電気的に検出することは不可
能であった。このためTPT基板と対向基板との間に液
晶を封入し、装置として動作させるまで検査できず、不
良箇所に修正を施すと液晶の配向を乱すなどのおそれが
あった。
本発明は上記事情に鑑みてなされたもので、共通容量電
極の断線等の不良を、電気的に容易に検出することが可
能で、信頼性及び歩留まりの向上に寄与し得る液晶表示
装置を提供することを目的とする。
極の断線等の不良を、電気的に容易に検出することが可
能で、信頼性及び歩留まりの向上に寄与し得る液晶表示
装置を提供することを目的とする。
(課題を解決するための手段)
本発明の液晶表示装置は、第1の絶縁基板上に複数の走
査線と信号線とが配置され、走査線により走査され信号
線により信号を人力されるTPTが走査線と信号線との
交点にマトリクス状に配置され、この各々のTPTの出
力を人力される画素電極がマトリクス状に配置されてお
り、第1の絶縁基板に対向して設けられ対向電極が配置
された第2の絶縁基板表面との間に液晶が挟持された装
置であって、走査線又は信号線毎に共通容量電極が設け
られ、この共通容量電極と画素電極との間に各画素毎に
保持容量が配置されており、共通容量電極は相互に絶縁
された状態にあることを特徴としている。
査線と信号線とが配置され、走査線により走査され信号
線により信号を人力されるTPTが走査線と信号線との
交点にマトリクス状に配置され、この各々のTPTの出
力を人力される画素電極がマトリクス状に配置されてお
り、第1の絶縁基板に対向して設けられ対向電極が配置
された第2の絶縁基板表面との間に液晶が挟持された装
置であって、走査線又は信号線毎に共通容量電極が設け
られ、この共通容量電極と画素電極との間に各画素毎に
保持容量が配置されており、共通容量電極は相互に絶縁
された状態にあることを特徴としている。
また第1の絶縁基板上に、走査線又は信号線を駆動する
ドライバ回路を有し、このドライバ回路は通常動作時に
は共通容量電極の全てに所定の電位を印加し、共通容量
電極の欠陥を検査する時には共通容量電極に別々に所定
の電位を印加するものであってもよい。
ドライバ回路を有し、このドライバ回路は通常動作時に
は共通容量電極の全てに所定の電位を印加し、共通容量
電極の欠陥を検査する時には共通容量電極に別々に所定
の電位を印加するものであってもよい。
(作 用)
共通容量電極が短絡されている場合には、配線間の短絡
や断線を第1の基板のみの段階で電気的に検出すること
ができず、第1の基板と第2の基板との間に液晶を封入
し動作させる必要があるため、修正を施すと液晶の配向
を乱すなどの信頼性の低下を招くが、共通容量電極同志
が絶縁されているため、液晶を封入する前の段階で電気
的に検出し不良箇所を修正することが可能であり、信頼
性を確保することができる。
や断線を第1の基板のみの段階で電気的に検出すること
ができず、第1の基板と第2の基板との間に液晶を封入
し動作させる必要があるため、修正を施すと液晶の配向
を乱すなどの信頼性の低下を招くが、共通容量電極同志
が絶縁されているため、液晶を封入する前の段階で電気
的に検出し不良箇所を修正することが可能であり、信頼
性を確保することができる。
第1の絶縁基板上にドライバ回路を有する場合には、装
置として通常の動作を行わせる時は共通容量電極の全て
に所定の電位を印加して保持容量として機能させ、検査
する時には各共通容量電極に別々に所定の電位を印加す
ることで、迅速かつ容易に検査を行うことができる。
置として通常の動作を行わせる時は共通容量電極の全て
に所定の電位を印加して保持容量として機能させ、検査
する時には各共通容量電極に別々に所定の電位を印加す
ることで、迅速かつ容易に検査を行うことができる。
(実施例)
以下、本発明の一実施例について図面を参照して説明す
る。先ず、第1の実施例による液晶表示装置の構成を第
1図に示す。第4図に示された従来の装置と比較し、共
通容量電極C1,C2゜C3,・・・同志が相互に絶縁
されており、別々に共通電位VCI、 VO2,VO2
,・・・が印加され得る状態にある。他の従来の装置と
同一の構成要素には、同一の番号を付して説明を省略す
る。
る。先ず、第1の実施例による液晶表示装置の構成を第
1図に示す。第4図に示された従来の装置と比較し、共
通容量電極C1,C2゜C3,・・・同志が相互に絶縁
されており、別々に共通電位VCI、 VO2,VO2
,・・・が印加され得る状態にある。他の従来の装置と
同一の構成要素には、同一の番号を付して説明を省略す
る。
このように、共通容量電極CI、C2,C3・・・同志
が短絡されずに絶縁されているため、いずれかに断線や
短絡が生じている場合には、電気的な検査で容易に検出
することができる。そしてこの検査は、TPT基板と対
向基板との間に液晶を封入する前に、TPT基板のみの
段階で行うことができるため、レーザトリミングで短絡
箇所を切断するなどの処置を施すことができる。これに
より、液晶の配向等の特性に悪影響を及ぼす虞れがなく
、信頼性の確保及び歩留まりの向上に寄与することがで
きる。
が短絡されずに絶縁されているため、いずれかに断線や
短絡が生じている場合には、電気的な検査で容易に検出
することができる。そしてこの検査は、TPT基板と対
向基板との間に液晶を封入する前に、TPT基板のみの
段階で行うことができるため、レーザトリミングで短絡
箇所を切断するなどの処置を施すことができる。これに
より、液晶の配向等の特性に悪影響を及ぼす虞れがなく
、信頼性の確保及び歩留まりの向上に寄与することがで
きる。
次に、本発明の第2の実施例による液晶表示装置につい
て、その構成を示した第2図を用いて説明する。第1の
実施例では、走査線Yを駆動するYドライバと、信号線
Xを駆動するXドライバは、いずれも装置外部に設けら
れている。これに対し本実施例では、Xドライバ23と
Xドライバ21とを内蔵している点が異なっている。
て、その構成を示した第2図を用いて説明する。第1の
実施例では、走査線Yを駆動するYドライバと、信号線
Xを駆動するXドライバは、いずれも装置外部に設けら
れている。これに対し本実施例では、Xドライバ23と
Xドライバ21とを内蔵している点が異なっている。
Xドライバ21は、クロックパルスCLXの周期に同期
してスタートパルスDXを1ビツトずつ右方向ヘシフト
していき、TPTから成るスイッチング要素SW1.S
W2.・・・を順次オンさせて、映像信号vIDを各画
素へ書き込んでいく。このXドライバ21の構成は、従
来の装置で一般に用いられているものと同様である。
してスタートパルスDXを1ビツトずつ右方向ヘシフト
していき、TPTから成るスイッチング要素SW1.S
W2.・・・を順次オンさせて、映像信号vIDを各画
素へ書き込んでいく。このXドライバ21の構成は、従
来の装置で一般に用いられているものと同様である。
Xドライバ23には、TPT基板の段階で検査するとき
と、液晶を封入し組み立てた後に装置として動作させる
ときとで、各共通電極C1,C2゜C3,・・・に印加
する電圧を変える必要があるため、新たな構成要素が付
加されている。このYドライバの入出力信号のタイミン
グチャートを第3図に示す。通常動作時における動作波
形は第3図(a)のようであり、検査を行うときの波形
は第3図(b)のようである。
と、液晶を封入し組み立てた後に装置として動作させる
ときとで、各共通電極C1,C2゜C3,・・・に印加
する電圧を変える必要があるため、新たな構成要素が付
加されている。このYドライバの入出力信号のタイミン
グチャートを第3図に示す。通常動作時における動作波
形は第3図(a)のようであり、検査を行うときの波形
は第3図(b)のようである。
通常動作時と検査時に共通し、シフトレジスタ24にス
タートパルスDYとシフトクロックCLYとが入力され
る。シフトクロックCLYの周期に同期してスタートパ
ルスDYが1ビツトずつ下方へ向かってシフトされ、走
査線Yl、Y2゜Y3.・・・に順次出力されていく。
タートパルスDYとシフトクロックCLYとが入力され
る。シフトクロックCLYの周期に同期してスタートパ
ルスDYが1ビツトずつ下方へ向かってシフトされ、走
査線Yl、Y2゜Y3.・・・に順次出力されていく。
この結果、走査線Yl、 Y2. Y3.・・・のレベ
ルは図に示されるように、時間Tの間、順次ハイレベル
になる。
ルは図に示されるように、時間Tの間、順次ハイレベル
になる。
そして各走査線Y毎に、NAND回路NRとインバータ
INVとが検査用に新たに設けられている。NAND回
路NRの二人内端子のうち、一方にはテスト信号TYが
入力され、他方には各々の走査線Yl、Y2.Y3.・
・・が接続されて、シフトされたスタートパルスDYが
入力される。ここで、テスト信号TYは通常動作時には
ハイレベルにある。この場合には、スタートパルスDY
のレベルに拘らず、インバータINVからはハイレベル
の信号が出力される。これにより、共通容量電極C1,
C2,C3,・・・には一定レベルの共通電位VCI、
VO2,VO2,・・・が印加されて、保持容量13
としての機能が発揮される。
INVとが検査用に新たに設けられている。NAND回
路NRの二人内端子のうち、一方にはテスト信号TYが
入力され、他方には各々の走査線Yl、Y2.Y3.・
・・が接続されて、シフトされたスタートパルスDYが
入力される。ここで、テスト信号TYは通常動作時には
ハイレベルにある。この場合には、スタートパルスDY
のレベルに拘らず、インバータINVからはハイレベル
の信号が出力される。これにより、共通容量電極C1,
C2,C3,・・・には一定レベルの共通電位VCI、
VO2,VO2,・・・が印加されて、保持容量13
としての機能が発揮される。
検査時には、テスト信号TYはロウレベルになる。イン
バータINVからは、シフトクロックCLYに同期した
信号が出力される。これにより、各共通容量電極C1,
C2,C3、・・・に短絡、あるいは断線があるか否が
かが検出される。このように、第2の実施例によれば、
検査用に新たに設けた簡易な構成により、殆どコストを
上昇させることなく検査を行うことができる。第1の実
施例のように、Yドライバを内蔵せずにプローバー等を
用いて検査する場合よりも、高速かつ確実に不良箇所を
突き止めることができる。
バータINVからは、シフトクロックCLYに同期した
信号が出力される。これにより、各共通容量電極C1,
C2,C3、・・・に短絡、あるいは断線があるか否が
かが検出される。このように、第2の実施例によれば、
検査用に新たに設けた簡易な構成により、殆どコストを
上昇させることなく検査を行うことができる。第1の実
施例のように、Yドライバを内蔵せずにプローバー等を
用いて検査する場合よりも、高速かつ確実に不良箇所を
突き止めることができる。
上述した実施例はいずれも一例であり、本発明を限定す
るものではない。例えば、実施例では各走査線毎に平行
に共通容量電極が配置されているが、信号線毎に配置さ
れたものであっても同様な効果が得られる。
るものではない。例えば、実施例では各走査線毎に平行
に共通容量電極が配置されているが、信号線毎に配置さ
れたものであっても同様な効果が得られる。
以上説明したように本発明の液晶表示装置によれば、各
々の共通容量電極同志が絶縁されているため、液晶を封
入する前の段階で電気的に検出し不良箇所を修正するこ
とが可能であり、液晶の配向を乱すなどのおそれが回避
され、高信頼性を確保することができる。
々の共通容量電極同志が絶縁されているため、液晶を封
入する前の段階で電気的に検出し不良箇所を修正するこ
とが可能であり、液晶の配向を乱すなどのおそれが回避
され、高信頼性を確保することができる。
第1図は本発明の第1の実施例による液晶表示装置の構
成を示した等価回路図、第2図は本発明の第2の実施例
による液晶表示装置の構成を示した等価回路図、第3図
は同装置の駆動波形を示したタイミングチャート、第4
図は従来の液晶表示装置の構成を示した等価回路図であ
る。 11・・・TFT、12・・・液晶、13・・・保持容
量、14・・・画素電極、15・・・対向電極、21・
・・Xドライ/<、22.24・・・シフトレジスタ、
23・・・Yドライバ、Xi、X2.X3.・・・信号
線、Yl。 Y2.Y3.・・・走査線、C1,C2,CB・・・共
通容量電極、vCI” C2” CB・・・共通電位。 出願人代理人 佐 藤 −雄 第1図
成を示した等価回路図、第2図は本発明の第2の実施例
による液晶表示装置の構成を示した等価回路図、第3図
は同装置の駆動波形を示したタイミングチャート、第4
図は従来の液晶表示装置の構成を示した等価回路図であ
る。 11・・・TFT、12・・・液晶、13・・・保持容
量、14・・・画素電極、15・・・対向電極、21・
・・Xドライ/<、22.24・・・シフトレジスタ、
23・・・Yドライバ、Xi、X2.X3.・・・信号
線、Yl。 Y2.Y3.・・・走査線、C1,C2,CB・・・共
通容量電極、vCI” C2” CB・・・共通電位。 出願人代理人 佐 藤 −雄 第1図
Claims (1)
- 【特許請求の範囲】 1、第1の絶縁基板上に複数の走査線と信号線とが配置
され、前記走査線により走査され前記信号線により信号
を入力される薄膜トランジスタが前記走査線と前記信号
線との交点にマトリクス状に配置され、この各々の薄膜
トランジスタの出力を入力される画素電極がマトリクス
状に配置されており、前記第1の絶縁基板に対向して設
けられ対向電極が配置された第2の絶縁基板表面との間
に液晶が挟持された液晶表示装置において、前記走査線
又は前記信号線毎に共通容量電極が設けられ、この共通
容量電極と前記画素電極との間に各画素毎に保持容量が
配置されており、前記共通容量電極は相互に絶縁された
状態にあることを特徴とする液晶表示装置。 2、前記第1の絶縁基板上に、前記走査線又は前記信号
線を駆動するドライバ回路を有し、このドライバ回路は
通常動作時には前記共通容量電極の全てに所定の電位を
印加し、前記共通容量電極の欠陥を検査する時には前記
共通容量電極に別々に所定の電位を印加するものである
ことを特徴とする請求項1記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22473990A JP3062552B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶表示装置及びその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22473990A JP3062552B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶表示装置及びその検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04106530A true JPH04106530A (ja) | 1992-04-08 |
JP3062552B2 JP3062552B2 (ja) | 2000-07-10 |
Family
ID=16818483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22473990A Expired - Fee Related JP3062552B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶表示装置及びその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3062552B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7180483B2 (en) | 1997-02-17 | 2007-02-20 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
US7221339B2 (en) | 1997-02-17 | 2007-05-22 | Seiko Epson Corporation | Display apparatus |
-
1990
- 1990-08-27 JP JP22473990A patent/JP3062552B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7180483B2 (en) | 1997-02-17 | 2007-02-20 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
US7221339B2 (en) | 1997-02-17 | 2007-05-22 | Seiko Epson Corporation | Display apparatus |
US7253793B2 (en) | 1997-02-17 | 2007-08-07 | Seiko Epson Corporation | Electro-luminiscent apparatus |
US7710364B2 (en) | 1997-02-17 | 2010-05-04 | Seiko Epson Corporation | Display apparatus |
US7880696B2 (en) | 1997-02-17 | 2011-02-01 | Seiko Epson Corporation | Display apparatus |
US8154199B2 (en) | 1997-02-17 | 2012-04-10 | Seiko Epson Corporation | Display apparatus |
US8188647B2 (en) | 1997-02-17 | 2012-05-29 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
US8247967B2 (en) | 1997-02-17 | 2012-08-21 | Seiko Epson Corporation | Display apparatus |
US8354978B2 (en) | 1997-02-17 | 2013-01-15 | Seiko Epson Corporation | Display apparatus |
US8362489B2 (en) | 1997-02-17 | 2013-01-29 | Seiko Epson Corporation | Current-driven light-emitting display apparatus and method of producing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3062552B2 (ja) | 2000-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100353955B1 (ko) | 신호라인 검사를 위한 액정표시장치 | |
US6924875B2 (en) | Array substrate having diodes connected to signal lines, method of inspecting array substrate, and liquid crystal display | |
CN1800926B (zh) | 阵列基片和具有该阵列基片的显示装置 | |
JP4276373B2 (ja) | 電気光学装置の検査用回路、電気光学装置および電子機器 | |
CN101004498A (zh) | 液晶显示器及其修复方法 | |
KR20070017600A (ko) | 쉬프트 레지스터 및 이를 갖는 표시장치 | |
US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
JP3086936B2 (ja) | 光弁装置 | |
JP2005345546A (ja) | 表示装置及び検査方法 | |
EP0629868A1 (en) | Flat panel display device and method of inspection of same | |
JP2003029296A (ja) | アレイ基板及びその検査方法並びに液晶表示装置 | |
CN113614817A (zh) | 显示装置 | |
TWI313754B (en) | A method for testing liquid crystal display panels | |
CN113109955B (zh) | 一种显示基板及显示装置、检测方法 | |
JPH04106530A (ja) | 液晶表示装置及びその検査方法 | |
JPH07199872A (ja) | 液晶表示装置 | |
KR100442305B1 (ko) | 어레이 기판 및 그 검사 방법 및 액정 표시 장치 | |
JP7375439B2 (ja) | 電気光学装置、および電子機器 | |
JP3966326B2 (ja) | アクティブマトリクス基板の検査方法 | |
JPH04225317A (ja) | アクティブマトリックス液晶表示素子 | |
JPH05307167A (ja) | アクティブマトリクスパネル | |
KR20080055248A (ko) | 표시 패널 | |
JPH05307192A (ja) | アクティブマトリクス基板の検査方法及び検査装置 | |
JPH06281944A (ja) | 修復可能の冗長駆動マトリックス表示装置 | |
JP3492203B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |