図1(A)に、本発明の検査を行なうための検査基板の上面図を示す。また、図1(B)に、検査される素子基板の上面図を示す。なお本実施の形態では、液晶ディスプレイが有する素子基板を例にとって、本発明の検査方法について説明するが、本発明の検査方法は、液晶ディスプレイに限って用いることができるわけではなく、半導体を用いて形成された半導体装置であるならば、どれでも用いることが可能である。
図1(A)に示した検査基板は、基板100上に、入力用1次コイル形成部101、出力用2次コイル形成部102、外部入力用バッファ103、外部出力用バッファ104、コネクター接続部105が設けられている。なお本明細書において検査基板とは、基板100と、基板100上に形成された回路または回路素子全てを含んでいる。
なお、検査基板が有する入力用1次コイル形成部101と出力用2次コイル形成部102の数及び配置は、図1(A)に示した構成に限定されない。入力用1次コイル形成部101と出力用2次コイル形成部102の数及び配置は、設計者が任意に設定することが可能である。
図1(B)に示した素子基板は、基板110上に、信号線駆動回路111、走査線駆動回路112、画素部113、引きまわし配線114、コネクター接続部115、波形整形回路または整流回路116、入力用2次コイル形成部117、出力用1次コイル形成部118、検査専用回路119、コイル用配線120が設けられている。なお本明細書において素子基板とは、基板110と、基板110上に形成された回路または回路素子全てを含んでいる。なお、引きまわし配線114は、素子基板が有する画素部と駆動回路に駆動信号や電源電圧を供給するための配線である。
なお、素子基板が有する入力用2次コイル形成部117と出力用1次コイル形成部118の数及び配置は、図1(B)に示した構成に限定されない。入力用2次コイル形成部117と出力用1次コイル形成部118の数及び配置は、設計者が任意に設定することが可能である。
コネクター接続部115には、検査工程の後の工程において、FPCまたはTAB等が接続される。なお、素子基板は検査工程終了後、コイル用配線120が物理的及び電気的に切り離されるように、点線A−A’において切断される。
次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図1で示した素子基板と検査基板の構成を、図2にブロック図で示し、図1及び図2を参照して説明する。
検査基板204において、信号源201または交流電源202から、コネクター接続部105に接続されるコネクターを介して、外部入力用バッファ103に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ103において緩衝増幅され、入力用1次コイル形成部101に入力される。
なお、図1及び図2では、入力された交流の信号を、外部入力用バッファ103において緩衝増幅してから、入力用1次コイル形成部101に入力するが、本発明はこの構成に限定されない。外部入力用バッファ103を設けずに、直接交流の信号を入力用1次コイル形成部101に入力しても良い。
入力用1次コイル形成部101には、複数の入力用1次コイルが形成されている。各入力用1次コイルの2つの端子間に、交流の信号が印加される。
一方、素子基板205が有する入力用2次コイル形成部117には、入力用1次コイル形成部101が有する複数の入力用1次コイルに対応した複数の入力用2次コイルが形成されている。入力用1次コイルに交流の信号が入力されると、電磁誘導により、各入力用2次コイルが有する2つの端子間に起電力である交流の電圧が生じる。
入力用2次コイルにおいて発生した交流の電圧は、波形整形回路116aまたは整流回路116bに供給される。波形整形回路116aまたは整流回路116bでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。
生成された駆動信号または電源電圧は、コイル用配線120を介して引きまわし配線114に入力される。入力された駆動信号または電源電圧等は、引きまわし配線114を介して信号線駆動回路111、走査線駆動回路112、画素部113に供給される。
なお画素部113には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図1(A)及び図2に示した数に限定されない。
そして、信号線駆動回路111、走査線駆動回路112、画素部113が有する各回路または回路素子の出力が、検査専用回路119に入力される。
なお画素部113においては、例えばトランジスタの各端子の電圧や画素電極の電圧を、回路または回路素子の出力として検査専用回路119に入力することができる。ただし全ての画素において、回路または回路素子の出力を検査専用回路119に入力する必要はなく、任意に選択した画素においてのみ、回路または回路素子の出力を検査専用回路119に入力するようにしても良い。また、画素部113に実際の表示には用いない検査専用の画素(ダミー画素)を設け、検査専用の画素において回路または回路素子の出力を検査専用回路119に入力するようにしても良い。これは画素部113に限られず、素子基板が有する全ての回路または回路素子の出力を、検査専用回路119に入力する必要はなく、回路または回路素子のいくつかを選択し、その出力を検査専用回路119に入力するようにしても良い。また、実際の駆動には用いない検査専用の回路または回路素子を形成し、該検査専用の回路または回路素子の出力を検査専用回路119に入力するようにしても良い。
検査専用回路119は、入力された回路または回路素子の出力を信号処理し、検査対象の回路または回路素子の動作状態を情報として有している信号(動作情報信号)を生成する。そして該動作情報信号の振幅を増幅すし、変調回路121に入力する。なお、動作情報信号は必ずしも増幅する必要はなく、この場合、直接変調回路121に入力する。
一方、検査専用回路119には、入力用2次コイルにおいて生成された交流の電圧が入力されている。該交流の信号は、検査専用回路119が有する変調回路121に入力される。
そして、検査専用回路119は、変調回路121において入力された交流の電圧の振幅を、入力された該動作情報信号に従って変調させ、被変調信号として出力用1次コイル形成部118に入力する。
出力用1次コイル形成部118に入力された被変調信号の電圧は、具体的には、出力用1次コイル形成部118が有する複数の出力用1次コイルの、一方の端子に入力される。複数の出力用1次コイルが有するもう一方の端子には、一定の電圧が与えられている。
一方、検査基板204が有する出力用2次コイル形成部102には、出力用1次コイル形成部102が有する複数の出力用1次コイルに対応した複数の出力用2次コイルが形成されている。出力用1次コイルの2つの端子間に交流の電圧が入力されると、電磁誘導により、各出力用2次コイルが有する2つの端子間に起電力である交流の電圧が生じる。出力用2次コイルが有する2つの端子間に生じる交流の電圧は、回路または回路素子の動作状態を情報として有している。
出力用2次コイルの一方の端子には一定の電圧が与えられている。そして、出力用2次コイルのもう一方の端子における電圧は、外部出力用バッファ104において増幅され、検査部203に入力される。
なお、外部出力用バッファ104は必ずしも設ける必要はなく、出力用2次コイルのもう一方の端子における電圧を、増幅せずに直接検査部203に入力するようにしても良い。
検査部203では、回路または回路素子の動作状態を情報として有する交流の電圧から、回路または回路素子の良否を判定したり、不良箇所の位置を突き止めることができる。
なお、検査専用回路に入力される交流の電圧の周波数を高めると、検査専用回路から出力用1次コイルの端子に入力される被変調信号の周波数も高くなる。コイルのインピーダンスは、巻き数、サイズ等のコイルの設計や、コイルに入力される信号の周波数等、様々な要素によって決まる。そのため、検査専用回路に入力される変調前の交流の電圧の周波数の値は、コイルのインピーダンスの値を左右する他の要素との兼ね合いで決めるのが望ましい。
なお、検査対象の回路または回路素子の動作状態によって、動作情報信号に直流の成分が含まれている場合がある。動作情報信号に直流の成分が含まれている場合でも、動作情報信号による変調によって生成された交流の被変調信号を出力用1次コイルの端子に入力することで、良否の情報を有する起電力を出力用2次コイルの端子間に生じさせることができる。
なお、入力用1次コイルと、出力用2次コイルは、必ずしも同じ1つの検査用基板上に設けなくても良い。それぞれ異なる基板上に形成していても良い。
また、図1及び図2では、複数の入力用1次コイルが形成されている部分を入力用1次コイル形成部とし、複数の出力用2次コイルが形成されている部分を出力用2次コイル形成部として、区別しているが、本発明の検査基板はこの構成に限定されない。複数の入力用1次コイルと複数の出力用2次コイルが混ざるように配置されている場合、複数の入力用1次コイルが形成されている部分と、複数の出力用2次コイルが形成されている部分を区別する必要はない。
なお、駆動信号または電源電圧等が信号線駆動回路111、走査線駆動回路112、画素部113に入力されると、信号線駆動回路111、走査線駆動回路112及び画素部113が有する各回路または回路素子において、電磁波または電界が生じる。出力用1次コイル及び出力用2次コイルを設けずに、回路または回路素子が駆動することで生じる微弱な電磁波、または電界をモニターし、多数の回路または回路素子の中から、正常に動作していない箇所を検出することも可能である。
正常に動作していない回路または回路素子において生じる電界及び電磁波の強さは、正常に動作している回路または回路素子において生じる電界及び電磁波の強さと異なる。よって、各回路または回路素子において生じた電磁波及び電界の強度をモニターすることで、検査部203において良否を判定したり、不良箇所の位置を突き止めることができる。
出力用1次コイル及び出力用2次コイルを設けない場合、図2では、検査専用回路119からの出力を、所定の端子(パッド)に入力する。そして、該パッドにおける電界または電磁波の強度を測定し、該測定値を検査部203に入力することで、検査部203において良否を判定したり、欠陥箇所の位置を検出することができる。
なお、電磁波及び電界をモニターする方法は、回路または回路素子の良否を判定することができる程度の感度を有しているならば、どのような方法を用いても良い。
次に、入力用1次コイル、入力用2次コイル、出力用1次コイル及び出力用2次コイル(以下、単にコイルと総称する)の詳しい構成について説明する。
図3にコイルの拡大図を示す。図3(A)に示したコイルは、曲線を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子301、302が形成されている。また、図3(B)に示したコイルは矩形を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子303、304が形成されている。
なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある形を描いていても良い。
また、コイルの巻数、線幅及び基板上に占める面積は、設計者が適宜設定することができる。
次に、素子基板と検査基板とを重ね合わせた様子を、図4(A)に示す。ただし、図1(B)及び図2に示した素子基板が、図3(A)に示したコイルを入力用2次コイル、出力用1次コイルとして有し、同じく図1(A)及び図2に示した検査基板が、図3(A)に示したコイルを入力用1次コイル、出力用2次コイルとして有する場合について示す。なお206は、検査基板204と、信号源、交流電源及び検査部とを接続するコネクターである。
図4(A)に示すとおり、検査基板204が有する入力用1次コイル形成部101と、素子基板205が有する入力用2次コイル形成部117は、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、入力用1次コイル形成部101と、素子基板205が有する入力用2次コイル形成部117は、間隔の制御が可能な限り近づけたほうが良い。
また、検査基板204が有する出力用2次コイル形成部102と、素子基板205が有する出力用1次コイル形成部118は、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、出力用2次コイル形成部102と、出力用1次コイル形成部118は、間隔の制御が可能な限り近づけたほうが良い。
なお、検査基板204と素子基板205の間隔は、両基板を固定することで保つようにしても良い。また、素子基板205と検査基板204のいずれか一方を固定し、検査基板204と素子基板205の間に一定の流量または圧力の流体を用いることで、間隔を保つようにしても良い。なお流体として、代表的には気体または液体を用いることができる。またその他に、粘性を有するゲルなどの流体を用いることも可能である。
入力用1次コイル形成部101と入力用2次コイル形成部117とが重なっている部分の拡大図を、図4(B)に示す。208は入力用1次コイルであり、207は入力用2次コイルを示している。
入力用1次コイル208と入力用2次コイル207は、配線の渦の巻く方向が同一になっているが、本発明はこの構成に限定されない。1次コイルと2次コイルの渦の巻く方向が逆であっても良い。
また1次コイルと、2次コイルの間の間隔(Lgap)も設計者が適宜設定することができる。
出力用1次コイル形成部118の出力用1次コイルと、出力用2次コイル形成部102の出力用2次コイルも、図4(B)に示した入力用1次コイル208と入力用2次コイル207と同様に重ねることで、電磁結合させることができる。
次に、図2に示した波形整形回路116aの詳しい構成について説明する。
図5に、図1及び図2で示した信号源201、入力用1次コイル形成部101、入力用2次コイル形成部117、波形整形回路116aの接続の様子を示す。
入力用1次コイル形成部101には、複数の入力用1次コイル208が設けられている。入力用2次コイル形成部117には、複数の入力用2次コイル207が設けられている。
各入力用1次コイル208には、信号源201から検査用の交流の信号が入力されている。具体的には、信号源201から検査用の交流の信号の電圧が、各入力用1次コイル208が有する2つの端子間に印加される。入力用1次コイル208に交流の信号が入力されると、対応する入力用2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が波形整形回路116aに印加される。
波形整形回路116aは、時間的に変化する量、すなわち電圧や電流等の波形を形成したり、整形したりするために用いる電子回路である。図5では、抵抗501、502、コンデンサ503を有し、各回路素子を組み合わせて積分型波形整形回路116aを構成している。むろん波形整形回路は図5に示した構成に限られない。また、電源回路と同様に、ダイオードを用いた検波回路を使用し、波形整形を行なっても良い。
本発明で用いる波形整形回路116aは、入力された交流の起電力から、具体的にはクロック信号(CLK)、スタートパルス信号(SP)、ビデオ信号(Video Signals)を生成し、出力する。
なお、波形整形回路116aでは、上述した信号に限定されず、任意の波形の信号を生成することが可能である。波形整形回路116aで生成される信号は、回路または回路素子の動作状態を確認することができる信号であれば良い。
波形整形回路116aから出力された信号は、後段の回路(図1及び図2では、信号線駆動回路111、走査線駆動回路112、画素部113に入力される。
次に、図2に示した整流回路116bの詳しい構成について説明する。
図6に、図1及び図2で示した交流電源202、入力用1次コイル形成部101、入力用2次コイル形成部117、整流回路116bの接続の様子を示す。入力用1次コイル形成部101には、複数の入力用1次コイル208が設けられている。入力用2次コイル形成部117には、複数の入力用2次コイル207が設けられている。
各入力用1次コイル208には、交流電源202から検査用の交流の信号が入力されている。入力用1次コイル208に交流の信号が入力されると、対応する入力用2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が整流回路116bに印加される。
なお、本発明において整流回路とは、供給された交流の電圧から直流の電源電圧を生成する回路を意味する。なお直流の電源電圧とは、回路または回路素子に与えられる、一定の高さに保たれた電圧を意味する。
図6で示した整流回路116bでは、ダイオード601と、コンデンサ602と、抵抗603とを有している。ダイオード601は入力された交流の電圧を整流化し、直流の電圧に変換する。
図7(A)に、ダイオード601において整流化される前の、交流の電圧の時間変化を示す。また、図7(B)に、整流化された後の電圧の時間変化を示す。
図7(A)のグラフと図7(B)のグラフを比較してわかるように、整流化された後は、半周期毎に、電圧が0または一方の極性を有する値をとる、いわゆる脈流の電圧になっている。
図7(B)に示した脈流の電圧は、電源電圧として用いることが難しい。そこで通常では、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる大容量のコンデンサを形成するには、コンデンサ自体の面積を非常に大きくする必要があり、現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成(加算)し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十分に平滑化させることができる。
図6では4つの1次コイルに、それぞれ位相の異なる交流の信号を入力することで、4つのダイオード601から位相の異なる4つの脈流の電圧を出力するようにする。そして、上記4つの脈流の電圧が加算されて、高さがほぼ一定に保たれた直流の電源電圧が生成され、後段の回路に出力される。
なお図6では、4つのダイオード601から出力される、位相の異なる4つの脈流の信号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることができるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。
図8に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を示す。図8(A)は、4つの位相の異なる脈流の電圧を加算することで、1つの電源電圧が生成されている例を示している。
なお本発明の整流回路において生成される電圧は、複数の脈流を加算して生成されるため、直流以外の成分であるリプルが存在している。リプルとは電圧の最も高い電圧と最も低い電圧との差に相当する。リプルが小さければ小さいほど、整流回路において生成される電圧は直流に近づき、電源電圧として用いやすくなる。
図8(B)に、8つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図8(A)に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。
図8(C)に、16の位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図8(B)に示した電源電圧の時間変化と比較して、リプルがさらに小さくなっていることがわかる。
このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリプルが小さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、整流回路から出力される電源電圧が平滑化されやすい。また、コンデンサ602の容量が大きければ大きいほど、整流回路から出力される電源電圧が平滑化されやすい。
整流回路116bにおいて生成された電源電圧は、端子610、611から出力される。具体的には、端子610からグラウンドに近い電圧が出力され、端子611からは正の極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続することで、出力される電源電圧の極性を逆にすることができる。端子610、611に接続されているダイオード602は、端子612、613に接続されているダイオード601に対して、陽極と陰極が逆に接続されている。よって、端子612からグラウンドに近い電圧が出力され、端子613からは負の極性を有する電源電圧が出力される。
なお、素子基板上には様々な回路または回路素子が形成されており、各回路または回路素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異なる。図6に示した整流回路では、入力する交流の信号の振幅を調整することで、各端子にに入力される電圧の高さを調整することができる。
さらに、回路または回路素子によって接続する端子を変えることで、回路または回路素子に供給される電源電圧の高さを変えることができる。
本発明で用いる整流回路は、図6に示した半波整流回路に限定されない。本発明で用いる整流回路は、入力された交流の信号から直流の電源電圧を生成することができる回路であれば良い。
図18に、図6で示した以外の構成を有する整流回路の回路図を示す。図18(A)に示した整流回路は倍電圧全波整流回路901であり、2つのダイオード902、903を有している。また図18(A)に示した倍電圧全波整流回路は、コンデンサ904、905を有している。なおコンデンサの位置及びその数は、図18(A)に示したものに限定されない。
ダイオード902のカソードと、ダイオード903のアノードは、共に入力用2次コイルの端子の1つに接続されている。倍電圧全波整流回路901を複数設け、出力を加算することによって、図6に示した半波整流回路に比べて2倍の直流電圧を得ることができる。
図18(B)に示した整流回路はブリッジ整流回路911であり、4つのダイオード912、913、914、915を有している。4つのダイオード912、913、914、915はブリッジ回路を形成している。また図18(B)に示したブリッジ整流回路は、コンデンサ916を有している。なおコンデンサの位置及びその数は、図18(B)に示したものに限定されない。
次に、図2に示した検査専用回路119の詳しい構成について説明する。
図9に、検査専用回路119の構成を示す。検査専用回路119は、検査対象である回路または回路素子の出力を信号処理し、検査対象の回路または回路素子の動作状態を情報として有している信号(動作情報信号)を生成する手段を有している。本実施の形態では、上記手段としてA/D変換回路223と、データフォーマット部224を用いる。
信号線駆動回路111、走査線駆動回路112、画素部113が有する回路または回路素子からのアナログの出力は、A/D変換回路223においてデジタル信号に変換される。デジタル信号はデータフォーマット部224に入力される。
なお、回路または回路素子からの出力が、アナログではなくデジタル信号である場合、該デジタル信号を直接データフォーマット部224に入力する。
なお、本実施の形態では、回路または回路素子から出力される信号を全てデジタルに変換し、データフォーマット部224においてデジタルの信号を用いて処理を行なっている。しかし本発明はこの構成に限定されない。回路または回路素子から出力される信号を全てアナログに変換し、データフォーマット部224においてアナログの信号を処理するようにしても良い。
データフォーマット部224では、回路または回路素子に対応する入力されたデジタル信号を演算処理し、動作情報信号を生成する。動作情報信号とは、検査対象の回路または回路素子の動作状態を情報として有する信号である。なお動作情報信号は、具体的には、パラレルに入力されたデジタル信号を一旦記憶し、順に読み出すことによってシリアルに変換された信号であっても良いし、パラレルに入力されたデジタル信号の電圧を所定のタイミングに従って順に出力することで得られる信号であっても良い。また、検査対象となる回路または回路素子の出力が、全て同じ電圧を有するデジタル信号であるときと、1つでも異なる電圧を有するデジタル信号があるときとで、データフォーマット部224から出力される動作情報信号の電圧を変えるようにしても良い。いずれにしても、動作情報信号から検査対象である回路または回路素子の良否、さらには不良箇所の位置を把握することができれば良い。
データフォーマット部224から出力される動作情報信号は、バッファ222において増幅され、変調回路121に入力される。なおバッファ222を設けずに、データフォーマット部224からの出力を直接変調回路121に入力するようにしても良い。
一方、各入力用1次コイル208には、交流電源202から検査用の交流の信号が入力されている。入力用1次コイル208に交流の信号が入力されると、対応する入力用2次コイル207に起電力である交流の電圧が生じ、該交流の電圧が変調回路121に印加される。
変調回路121は、入力用2次コイル207から入力された交流の電圧の振幅を、データフォーマット部224またはバッファ222から入力された動作情報信号に従って変調させる手段を有している。図9では、上記手段としてトランジスタ220、221を有しているが、本発明はこの構成に限定されない。変調回路121は、入力用2次コイル207から入力された交流の電圧の振幅を、データフォーマット部224またはバッファ222から入力された動作情報信号に従って変調させることができれば、どのような構成を有していても良い。
図9に示した変調回路121は、バッファ222の出力が、トランジスタ220及び221のゲート電極に入力されている。トランジスタ220のソース領域とドレイン領域は、一方は入力用2次コイル207が有する第1の端子に接続されており、もう一方は出力用1次コイル210の第1の端子に接続されている。
トランジスタ221のソース領域とドレイン領域は、一方は出力用1次コイル210の第1の端子に接続されており、もう一方は一定の電圧が与えられている。
なお、この一定の電圧はグラウンドの電圧であっても良い。
上記構成により、入力用2次コイル207から出力された交流の電圧が、動作情報信号によって変調され、被変調信号として出力用1次コイル210の第1の端子に入力される。なお、本実施の形態では、動作情報信号によって、入力用2次コイル207から出力された交流の電圧がスイッチングされ、被変調信号として出力用1次コイル210の第1の端子に入力されている。
また、入力用2次コイル207と、出力用1次コイル210がそれぞれ有する第2の端子には、共に同じ一定の電圧が与えられている。なおこの電圧は、グラウンドの電圧であっても良い。
出力用1次コイル210と、出力用2次コイル211とが電磁結合すると、出力用1次コイル211の2つの端子間に起電力である交流の電圧が生じる。該交流の電圧は、検査部203に入力される。
検査部203では、出力用2次コイル211から入力された交流の電圧から、検査対象の回路または回路素子が、正常に動作するか否かを特定することができる。
なお、検査専用回路に入力される交流の電圧の周波数を高めると、検査専用回路から出力用1次コイルの端子に入力される被変調信号の周波数も高くなる。コイルのインピーダンスは、巻き数、サイズ等のコイルの設計や、コイルに入力される信号の周波数など、様々な要素によって決まる。そのため、検査専用回路に入力される変調前の交流の電圧の周波数の値は、コイルのインピーダンスの値を左右する他の要素との兼ね合いで決めるのが望ましい。
なお、検査対象の回路または回路素子の動作状態によって、動作情報信号に直流の成分が含まれている場合がある。動作情報信号に直流の成分が含まれている場合でも、動作情報信号による変調によって生成された交流の被変調信号を出力用1次コイルの端子に入力することで、良否の情報を有する起電力を出力用2次コイルの端子間に生じさせることができる。
本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、TEGと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて動作状態を確認することが可能である。
また、本実施の形態では液晶ディスプレイが有する素子基板の検査方法について説明したが、液晶ディスプレイ以外の半導体表示装置においても、本実施の形態で示した検査方法を用いて検査することが可能である。また半導体表示装置に限られず、基板上に形成された半導体の特性を利用した半導体装置であれば、本発明の検査方法を用いて検査することが可能である。なお、半導体装置には、ガラス基板上に成膜された半導体薄膜を用いた半導体装置であっても良いし、単結晶のシリコン基板に形成された半導体装置であっても良い。
ただし、半導体装置の種類及び規格に合わせて、コイルの数及び設計を適宜設定する必要がある。また、入力用1次コイル形成部に入力する検査用の交流の信号の波形、周波数及び振幅も、半導体装置の種類及び規格に合わせて適宜設定する必要がある。
本発明は上記構成によって、配線に直接プローブを立てなくても良否を判定することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、1回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。
以下に、本発明の実施例について説明する。
本実施例では、出力用1次コイル及び出力用2次コイルを設けずに、回路または回路素子が駆動することで生じる微弱な電磁波、または電界をモニターし、多数の回路または回路素子の中から、正常に動作していない箇所を検出する例について説明する。
図10に、本実施例の素子基板と検査基板の構成を示す。図10に示した素子基板455は、検査専用回路419を有している。検査専用回路419は、検査対象である回路または回路素子の出力を信号処理し、検査対象の回路または回路素子の動作状態を情報として有している信号(動作情報信号)を生成する手段を有している。本実施例では、上記手段としてA/D変換回路473と、データフォーマット部474を用いる。
本実施例において、素子基板455は信号線駆動回路411、走査線駆動回路412、画素部413を有している。そして、信号線駆動回路411、走査線駆動回路412、画素部413が有する回路または回路素子からのアナログの出力は、A/D変換回路473においてデジタル信号に変換される。デジタル信号はデータフォーマット部474に入力される。なお、回路または回路素子からの出力が、アナログではなくデジタル信号である場合、該デジタル信号を直接データフォーマット部474に入力する。
なお、本実施例では、回路または回路素子から出力される信号を全てデジタルに変換し、データフォーマット部474においてデジタルの信号を処理している。しかし本発明はこの構成に限定されない。回路または回路素子から出力される信号をアナログに変換し、データフォーマット部474においてアナログの信号を処理しても良い。
データフォーマット部474では、入力された回路または回路素子に対応する全てのデジタル信号を演算処理し、検査対象の回路または回路素子の動作状態を情報として有している動作情報信号を生成する。
データフォーマット部474から出力される動作情報信号は、バッファ472において増幅され、変調回路421に入力される。なおバッファ472を設けずに、データフォーマット部474からの出力を直接変調回路421に入力するようにしても良い。
一方、検査基板454が有する各入力用1次コイル458には、交流電源452から検査用の交流の信号が入力されている。入力用1次コイル458に交流の信号が入力されると、対応する素子基板455が有する入力用2次コイル457に起電力である交流の電圧が生じ、該交流の電圧が変調回路421に印加される。
変調回路421は、入力用2次コイル457から入力された交流の電圧の振幅を、データフォーマット部474またはバッファ472から入力された動作情報信号に従って変調させる手段を有している。図9では、上記手段としてトランジスタ470、471を有しているが、本発明はこの構成に限定されない。変調回路421は、入力用2次コイル457から入力された交流の電圧の振幅を、データフォーマット部474またはバッファ472から入力された動作情報信号に従って変調させることができれば、どのような構成を有していても良い。
図9に示した変調回路421は、バッファ472の出力が、トランジスタ470及び471のゲート電極に入力されている。トランジスタ470のソース領域とドレイン領域は、一方は入力用2次コイル457が有する第1の端子に接続されており、もう一方は、素子基板455が有する出力用パッド458に接続されている。トランジスタ471のソース領域とドレイン領域は、一方は出力用パッド458に接続されており、もう一方は一定の電圧が与えられている。なお、この一定の電圧はグラウンドの電圧であっても良い。
また、入力用2次コイル457が有する第2の端子には、一定の電圧が与えられている。なおこの電圧は、グラウンドの電圧であっても良い。
上記構成により、入力用2次コイル457から出力された交流の電圧が、動作情報信号によって変調され、被変調信号として出力用パッド458に入力される。
出力用パッド458において、微弱な電磁波または電界が生じている。検査基板454及び素子基板455とは別途設けられた測定部460において、該電磁波または電界をモニターし、データとして検査部453に入力する。検査部453では、該データから、検査対象の回路または回路素子が、正常に動作するか否かを特定することができる。
なお、この場合、電磁波または電界が有するあらゆる情報をモニターし、利用することができる。具体的に、電磁波または電界が有する情報として、周波数、位相、強度、時間など、様々な次元において収集することが可能である。本発明においては、多数の回路または回路素子の中から、正常に動作していない箇所を検出することが可能であるのならば、電磁波または電界が有する情報のうち、どのような情報でも利用することが可能である。
なお回路または回路素子において生じる微弱な電磁波、または電界のモニターの仕方は、公知の方法を用いることができる。本実施例では、検査工程において回路または回路素子において生じる電界を、電気光学効果を利用して検出する例について説明する。具体的に本実施例では、ポッケルス・セルを用いて測定する例について説明する。
ポッケルス・セルとは、電気光学効果の1つであるポッケルス効果を用いた電気光学素子の1つである。なお電気光学素子とは、電界がかかると屈折率が変化する電気光学効果を利用した素子である。この性質を利用し、結晶に交流電圧やパルス電圧を加えて、光の変調やシャッター、円偏光の発生や検出に用いることができる。
ポッケルス・セルは、第1電極、第2電極、強誘電体結晶であるポッケルス結晶を有している。第1電極と第2電極の間にポッケルス結晶が挟まれている。第1電極及び第2電極は、光を透過する導電性の材料で形成されている。
第1電極には一定の電圧が印加されている。そして、第1電極及び第2電極は、素子基板と並行に、なおかつ第2電極と出力用パッド458が重なるように配置されている。なお、第2電極は素子基板455と接するように配置してもよいし、一定の間隔を空けて配置するようにしても良い。また、第2電極と素子基板455の間に、緩衝材となるものを挟むようにしても良い。
出力用パッド458から発せられる電界によって、ポッケルスセルの出力用パッド458と重なる部分において光の屈折率が変化する。この屈折率は出力用パッド458から発せられる電界の強度によって変化する。よって、ポッケルスセルにおける光の屈折率をモニターすることで、出力用パッド458から発せられる電界の強度を測定することができる。
具体的には、ポッケルスセルを透過する光のうち、素子基板に対して垂直な方向における光を、偏光ビームスプリッターなどの光学系を用いて分離し、その強度をモニターすることで、ポッケルスセルの屈折率を算出し、該屈折率からポッケルスセルに印加された電圧の大きさを求めることができる。そして、ポッケルスセルに印加された電圧の大きさから、不良箇所を検出することが可能である。
なお、複数回にわたるモニターの結果に何らかの演算処理を施し、良否を判定するようにしても良い。
また、検査対象である回路の出力を検査専用回路に入力し、該出力用パッドにおいて生じる電磁波または電界の強度を、電気光学素子を用いて測定することで、検査対象である回路または回路素子において、いちいちポッケルス・セルを用いてモニターする必要がなくなり、検査工程を簡便化及び迅速化することができる。
なお。ポッケルス結晶として、主に、NH4H2PO4、BaTiO3、KH2PO4(KHP)、KD2PO4(KDP)、LiNbO3、ZnOなどの結晶を用いることができる。しかし本実施例で用いることができるポッケルス結晶は上述したものに限定されない。ポッケルス効果を有する結晶であれば良い。
また本実施例では、ポッケルス・セルを用いたが、電界の大きさを感知するための電気光学素子はこれに限定されない。電圧の印加により、その光学的特性が変化するという現象を利用した電気光学素子であれば、本発明の検査方法または検査装置に用いることが可能である。よって、液晶などを用いることも可能である。
なお、本実施例において、検査専用回路に入力される交流の電圧の周波数を高めると、検査専用回路から出力用パッドに入力される被変調信号の周波数も高くなる。
本実施例では、検査用の駆動信号及び電源電圧について、液晶ディスプレイとOLEDディスプレイの場合を例にとって、より詳しく説明する。
1次コイルと2次コイルの数は、素子基板の画素部と駆動回路の構造によって変わってくるため、各素子基板の規格に合わせて数を設定することが肝要である。
図11に、一般的な液晶ディスプレイの、素子基板の構成を示す。図11に示した素子基板は、信号線駆動回路700、走査線駆動回路701、画素部702を有している。
画素部702には、複数の信号線と複数の走査線が形成されており、信号線と走査線で囲まれた領域が画素に相当する。なお、図11では複数の画素のうち、1つの信号線703と、1つの走査線704とを有する画素のみを代表的に示した。各画素はスイッチング素子となる画素TFTと、液晶セルの画素電極706を有している。
画素TFT705のゲート電極は走査線704に接続されている。そして画素TFT705のソース領域とドレイン領域は、一方は信号線703に、もう一方は画素電極706に接続されている。
信号線駆動回路700は、シフトレジスタ710、レベルシフタ711、アナログスイッチ712を有している。シフトレジスタ710、レベルシフタ711及びアナログスイッチ712には、電源電圧(Power supply)が与えられている。また、シフトレジスタ710には信号線駆動回路用のクロック信号(S−CLK)とスタートパルス信号(S−SP)が与えられている。アナログスイッチ712にはビデオ信号(Video signals)が与えられている。
シフトレジスタ710にクロック信号(S−CLK)とスタートパルス信号(S−SP)が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、レベルシフタ711に入力される。サンプリング信号は、レベルシフタ711においてその電圧の振幅を大きくされ、アナログスイッチ712に入力される。アナログスイッチ712では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、信号線703に入力する。
一方、走査線駆動回路は、シフトレジスタ721と、バッファ722を有している。シフトレジスタ721、バッファ722には、電源電圧(Power supply)が与えられている。また、シフトレジスタ721には走査線駆動回路用のクロック信号(G−CLK)とスタートパルス信号(G−SP)が与えられている。
シフトレジスタ721にクロック信号(G−CLK)とスタートパルス信号(G−SP)が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ722に入力される。バッファ722に入力された選択信号は、緩衝増幅されて走査線704に入力される。
走査線704が選択されると、選択された走査線704にゲート電極が接続された画素TFT705がオンになる。そして、信号線に入力されたサンプリングされたビデオ信号が、オンになっている画素TFT705を介して、画素電極706に入力される。
このように、信号線駆動回路700と、走査線駆動回路701と、画素部702が動作したときに、各回路または回路素子の出力(End Signals)
が検査専用回路730に入力される。そして検査専用回路において、各回路または回路素子の出力から動作情報信号が生成され、該動作情報信号によって被変調信号が生成される。そして、該被変調信号が出力用1次コイルに入力されることによって出力用2次コイルに生じた交流の電圧が、検査部に入力され、検査部において、各回路または回路素子の動作の良否の状態が確認される。なお、信号線駆動回路700と、走査線駆動回路701と、画素部702が動作したときに、各回路または回路素子において発生する電界または電磁波を何らかの手段を用いてモニターすることで、各回路または回路素子の状態の良否を判定することもできる。
例えば、シフトレジスタ710が、複数のフリップフロップを用いて形成されている場合、S−CLKに同期して、最初のフリップフロップに与えられて記憶された電圧が、順に次の段のフリップフロップに送られ記憶される。このように、複数のフリップフロップが順に動作する。そして各フリップフロップが動作することで得られるサンプリング信号は、そのパルスの出現するタイミングが順にずれていく。前段のフリップフロップが正常に動作しないと、その後段のフリップフロップも正常に正常に動作しなくなる。よってこの場合、最終段のフリップフロップが動作することで得られたサンプリング信号を、出力(End Signals)として用いることができる。シフトレジスタが有するフリップフロップのいずれか1つが、不良箇所を有するするために正常に動作しないときの出力は、全てのフリップフロップが正常に動作するときとの出力と、その電圧の波形が異なる。
図11に示した素子基板の場合、S−CLK、S−SP、G−CLK、G−SP及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい回路において、回路または回路素子の良否を判定できるような信号を入力することが肝要である。
また、素子基板が有する全ての回路を検査するのではなく、その中の一部の回路を検査対象とする場合、該回路の状態の良否を判定することが可能であるならば、上述した全ての駆動信号を入力する必要はない。例えば、信号線駆動回路700が有するシフトレジスタ710のみを検査対象とするとき、検査用の駆動信号であるS−CLK、S−SPと、シフトレジスタ710用の検査用の電源電圧のみを、波形整形回路と整流回路において生成し、シフトレジスタ710に入力すれば良い。
次に、図12に、一般的なOLEDディスプレイの、素子基板の構成を示す。
なお、図11ではデジタルのビデオ信号を用いて画像を表示するOLEDディスプレイの駆動回路を例に説明する。図12に示した素子基板は、信号線駆動回路800、走査線駆動回路801、画素部802を有している。
画素部802には、複数の信号線と、複数の走査線と、複数の電源線が形成されており、信号線と走査線と電源線とで囲まれた領域が画素に相当する。なお、図12では複数の画素のうち、1つの信号線807と、1つの走査線809と、1つの電源線808を有する画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用TFT803と、駆動用TFT804と、保持容量805と、OLEDの画素電極806を有している。
スイッチング用TFT803のゲート電極は走査線809に接続されている。
そしてスイッチング用TFT803のソース領域とドレイン領域は、一方は信号線807に、もう一方は駆動用TFT804のゲート電極に接続されている。
駆動用TFT804のソース領域とドレイン領域は、一方は電源線808に、もう一方は画素電極806に接続されている。そして、駆動用TFT804のゲート電極と電源線808とで保持容量805が形成されている。なお保持容量805は必ずしも形成する必要はない。
信号線駆動回路800は、シフトレジスタ810、第1ラッチ811、第2ラッチ812を有している。シフトレジスタ810、第1ラッチ811及び第2ラッチ812には、それぞれ電源電圧(Power supply)が与えられている。また、シフトレジスタ810には信号線駆動回路用のクロック信号(S−CLK)とスタートパルス信号(S−SP)が与えられている。第1ラッチ811にはラッチのタイミングを決定するラッチ信号(Latch signals)とビデオ信号(Video signals)が与えられている。
シフトレジスタ810にクロック信号(S−CLK)とスタートパルス信号(S−SP)が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、第1ラッチ811に入力される。
なお、シフトレジスタ810からのサンプリング信号を、バッファ等によって緩衝増幅してから、第1ラッチ811に入力するようにしても良い。サンプリング信号が入力される配線には、多くの回路あるいは回路素子が接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファは有効である。
第1ラッチ811は複数のステージのラッチを有している。第1ラッチ811では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステージのラッチに順に記憶していく。
第1ラッチ811の全てのステージのラッチにビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
1ライン期間が終了すると、第2ラッチ812にラッチ信号が入力される。この瞬間、第1ラッチ811に書き込まれ保持されているビデオ信号は、第2ラッチ812に一斉に送出され、第2ラッチ812の全ステージのラッチに書き込まれ、保持される。
ビデオ信号を第2ラッチ812に送出し終えた第1ラッチ811には、シフトレジスタ810からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。
この2順目の1ライン期間中には、第2ラッチ812に書き込まれ、保持されているビデオ信号がソース信号線に入力される。
一方、走査線駆動回路は、シフトレジスタ821と、バッファ822を有している。シフトレジスタ822、バッファ822には、電源電圧(Power supply)が与えられている。また、シフトレジスタ821には走査線駆動回路用のクロック信号(G−CLK)とスタートパルス信号(G−SP)が与えられている。
シフトレジスタ821にクロック信号(G−CLK)とスタートパルス信号(G−SP)が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ822に入力される。バッファ822に入力された選択信号は、緩衝増幅されて走査線809に入力される。
走査線809が選択されると、選択された走査線809にゲート電極が接続されたスイッチング用TFT803がオンになる。そして、信号線に入力されたビデオ信号が、オンになっているスイッチング用TFT803を介して、駆動用TFT804のゲート電極に入力される。
駆動用TFT804は、ゲート電極に入力されたビデオ信号の有する1または0の情報に基づいて、そのスイッチングが制御される。駆動用TFT804がオンのときに、電源線の電位が画素電極に与えられる。駆動用TFT804がオフのとき、電源線の電位が画素電極に与えられない。
このように、信号線駆動回路800と、走査線駆動回路801と、画素部802が動作したときに、各回路または回路素子の出力(End Signals)
が検査専用回路830に入力される。そして検査専用回路において、各回路または回路素子の出力から動作情報信号が生成され、該動作情報信号によって被変調信号が生成される。そして、該被変調信号が出力用1次コイルに入力されることによって出力用2次コイルに生じた交流の電圧が、検査部に入力され、検査部において、各回路または回路素子の動作の良否の状態が確認される。なお、信号線駆動回路800と、走査線駆動回路801と、画素部802が動作したときに、各回路または回路素子において発生する電界または電磁波を何らかの手段を用いてモニターすることで、各回路または回路素子の状態の良否を判定することもできる。
図12に示した素子基板の場合、S−CLK、S−SP、G−CLK、G−SP、ラッチ信号及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい回路において、回路または回路素子の良否を判定できるような信号を入力することが肝要である。
また、素子基板が有する回路を全て検査するのではなく、その中の一部の回路を検査対象とする場合、該一部の回路のみを動作させるような駆動信号のみを入力すれば良く、上述した駆動信号を全て入力する必要はない。例えば、信号線駆動回路800が有するシフトレジスタ810のみを検査対象とするとき、検査用の駆動信号であるS−CLK、S−SPと、シフトレジスタ810用の検査用の電源電圧のみを、波形整形回路と整流回路において生成し、シフトレジスタ810に入力すれば良い。
なお電源電圧を、位相の異なる複数の脈流の信号を加算して生成している場合、加算する脈流の信号の数によっても1次コイルの数は変わってくる。
なお本発明の検査装置及び検査方法は、図11及び図12に示した構造を有する素子基板に限定するわけではない。本発明の検査装置及び検査方法は、非接触にて駆動信号と電源電圧を入力することで、各回路または回路素子の出力から動作情報信号を生成することができる半導体装置であれば良く、あらゆる種類及び規格の半導体装置に用いることが可能である。
本実施例は、実施例1と自由に組み合わせて実施することが可能である。
本実施例では、大型の素子基板を用いて複数の表示用の基板を形成する場合において、検査終了後の基板の切断について説明する。
図13に、本実施例の、切断前の大型の素子基板の上面図を示す。1001は画素部、1002は走査線駆動回路、1003は信号線駆動回路である。また1004で示した領域には、複数の入力用2次コイルと、複数の出力用1次コイル、波形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回路素子が形成されている。
図13において、点線で示すラインにおいて素子基板を切断することで、1つの素子基板から9つの表示用の基板が形成される。なお、本実施例では、1つの基板から9つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離されるように切断され、破壊されている。そして図13では、領域1004が、素子基板の切断後、表示用には用いない基板の方に設けられている。
素子基板である大型基板の切断の仕方について、図13とは異なる例について説明する。1101は画素部、1102は走査線駆動回路、1103は信号線駆動回路である。また1104で示した領域には、複数の入力用2次コイルと、複数の出力用1次コイル、波形整形回路、整流回路、検査専用回路等の、検査工程のときのみ用い、検査工程終了後は用いない回路または回路素子が形成されている。
図14において、点線で示すラインにおいて素子基板を切断することで、1つの素子基板から9つの表示用の基板が形成される。なお、本実施例では、1つの基板から9つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。
なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離されるように切断され、破壊されている。そして図14では、領域1104が、基板の切断ライン上に設けられており、検査終了後に切断され、破壊される。
検査終了後、領域1104に形成されている回路または回路素子は不要であるので、完成した半導体装置の動作に何ら支障はきたさない。
なお、波形整形回路または整流回路も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。また、切断後、破壊されていても良い。
本実施例は、実施例1または2の構成と自由に組み合わせて実施することが可能である。
本実施例では、本発明の検査工程の順序について、フローチャートを用いて説明する。
図15に、本発明の検査工程のフローチャートを示す。まず、検査前の作製工程が終了した後、検査用の電源電圧または駆動信号を検査対象の回路または回路素子に入力する。
そして、検査用の電源電圧または駆動信号を入力することで検査対象である回路または回路素子を動作させて、その出力を検査専用回路に入力し、検査専用回路において動作情報信号を生成する。
そして、検査専用回路に入力された交流の信号の振幅を該動作情報信号に従って変調することで、被変調信号を生成し、出力用1次コイルに入力する。そして、出力用1次コイルと出力用2次コイルを電磁結合させ、出力用2次コイルにおいて生じた交流の電圧を検査部に入力する。
検査部に入力された該交流の信号から、検査部において良否と、さらには不良箇所の位置を特定することができる。具体的には、正常に動作している回路素子を用いた場合に検査部に入力される交流の信号の振幅と、実際に検査する回路素子を用いた場合に検査部に入力される交流の信号の振幅とを比較する。なおこのとき、同じ回路または回路素子どうしで、検査部に入力される交流の信号の振幅を比較するようにしても良いし、シミュレーションにより算出された理論値から導出した振幅の値と、実際の測定によって得られた振幅の値とを比較するようにしても良い。
そして比較した結果、検査部に入力される交流の信号の電圧の振幅が著しく異なった場合、その異なる振幅に対応する回路または回路素子を、不良箇所と判断する。
よって、回路または回路素子の動作状態と、さらには不良箇所の位置を同時に特定することも可能となる。なおこのとき、回路または回路素子の良否の判断基準は、本発明を実施する者が適宜設定することが可能であり、不良箇所が1つでも存在した場合に不良と判断することも可能であるし、ある一定の数の不良箇所が存在した場合に不良と判断することも可能である。
良と判断された場合は、検査が終了したものとみなされ、検査工程後の作製工程が開始される。
不良と判断された場合、工程からはずし製品として完成させない(ロットアウト)か、不良の原因を特定するかが選択される。なお、1つの大型基板から複数の製品を作製しようとする場合は、基板切断後に良品と不良品を選り分け、不良品はロットアウトとなる。
不良の原因を特定し、修復(リペア)が可能だと判断された場合、リペア後、再び本発明の検査工程を行ない、上述した動作を繰り返すことができる。逆にリペアが不可能だと判断された場合、そこでロットアウトとなる。
本実施例は、実施例1〜3の構成と自由に組み合わせて実施することが可能である。
本実施例では、本発明で用いるコイルと、該コイルが有する端子と配線(コイル用配線)との接続について、詳しく説明する。
図16(A)では、絶縁表面上にコイル1601が形成され、該コイル1601を覆って前期絶縁表面上に層間絶縁膜1603を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル1601と接続するように、コイル用配線1602を形成している。
図16(B)は、図16(A)の破線C−C’における断面図である。
図16(C)では、絶縁表面上にコイル用配線1612が形成され、該コイル用配線1612を覆って前期絶縁表面上に層間絶縁膜1613を形成している。
そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル用配線1612と接続するように、コイル1611を形成している。
図16(D)は、図16(C)の破線D−D’における断面図である。
なお本発明において用いられるコイルの作製方法は、上述した方法に限定されない。絶縁膜をパターニングすることで渦状の溝を形成し、該溝を覆って導電性を有する膜を前記絶縁膜上に形成する。その後、前記導電性の膜を、前記絶縁膜が露出するまでエッチングまたはCMP法を用いて研磨することで、前記溝においてのみ導電性の膜が残るようにする。この溝において残った導電性の膜をコイルとして用いることも可能である。
本実施例は、実施例1〜4の構成と自由に組み合わせて実施することが可能である。
本実施例では、本発明の検査方法を用いて検査を行なうための、検査装置の構成について説明する。
図17に本発明の検査基板のブロック図を示す。図17に示した本発明の検査装置1700は、信号源または交流電源1702と、入力用1次コイル1720と、出力用2次コイル1721とを有している。さらに、入力用1次コイル1720と素子基板1703が有する入力用2次コイル1722を、また出力用2次コイル1721と素子基板1703が有する出力用1次コイル1723を、それぞれ一定の間隔をおいて重ね合わせることのできる手段(基板固定手段1704)を有している。さらに、素子基板1703において生成された被変調信号によって、出力用2次コイル1721において生成された交流の電圧から、良否を判定する手段(検査部1705)を有している。
なお、本実施例では信号源または交流電源1702を検査装置170の一部とみなしたが、本発明の検査装置は、信号源または交流電源1702を含んでいなくとも良い。
信号源または交流電源1702において生成される交流の信号は、検査基板1701が有する外部入力用バッファ1706に入力される。入力された交流の信号は、外部入力用バッファ1706において増幅または緩衝増幅され、検査基板1701が有する入力用1次コイル1720に入力される。
一方、検査基板1701と素子基板1703は、入力用1次コイル1720と、入力用2次コイル1722とが一定の間隔をおいて重なるように、基板固定手段1704によってその位置が定められる。
そして、入力用2次コイル1722において生じた交流の電圧により生成された電源電圧または駆動信号が、素子基板1703が有する回路または回路素子1712に入力される。なお素子基板1703が有する、電源電圧または駆動信号を生成する回路については、発明の実施の形態において既に詳しく述べているので、ここでは説明を省略する。
回路または回路素子1712からの出力は、検査専用回路1730に入力される。検査専用回路1730は変調回路1731を有している。検査専用回路1730は、回路または回路素子1712からの出力から動作情報信号を生成し、変調回路1731に入力する。
一方、入力用2次コイル1722において生じた交流の電圧は、変調回路1731に入力される。変調回路1731では、入力された交流の電圧を動作情報信号によって変調することで、被変調信号を生成する。生成された被変調信号は、出力用1次コイル1723に入力される。
一方、検査基板1701と素子基板1703は、出力用1次コイル1723と、出力用2次コイル1721とが一定の間隔をおいて重なるように、基板固定手段1704によってその位置が定められる。
そして、出力用1次コイル1723において交流の電圧が生じる。該交流の電圧は、外部出力用バッファ1732において増幅または緩衝増幅され、検査部1705に入力される。
そして、検査部1705では、検査部1705に入力された交流の電圧を数値化し、データ(測定値)として検査部1705が有する演算部1709に送る。
演算部1709では、入力された測定値をもとに、良否を判定する。具体的な例を挙げると、正常に動作している回路素子を用いた場合に検査部に入力される交流の信号をメモリー等に記憶しておき、実際に検査する回路素子を用いた場合に検査部に入力される交流の信号の振幅と比較する。また、同じ回路または回路素子どうしで、検査部に入力される交流の信号の振幅を比較するようにしても良いし、シミュレーションにより算出された理論値から導出した振幅の値と、実際の測定によって得られた振幅の値とを比較するようにしても良い。
なお、上述した比較の方法はほんの一例であり、本発明はこれに限定されない。検査部に入力される交流の信号の振幅が、正常な回路素子を用いた場合に検査部に入力される交流の信号の振幅と比べて、著しく異なっている回路素子を検出することができれば良い。
そして比較した結果、検査部に入力される交流の信号の電圧の振幅が著しく異なった場合、その異なる振幅に対応する回路または回路素子を、不良と判断する。なお実際には、正常の回路の場合でも、検査部に入力される交流の信号の電圧の振幅は、ある一定の周期ごとに変化している場合が多い。その場合、周期毎に振幅の平均値を求め、その周期毎の平均値を正常な回路素子のものと比較するようにしても良い。比較の仕方は、どのような方法を用いても良い。
なお、回路または回路素子において生じる電界または電磁波をモニターし、良否を判定する場合、出力用1次コイル1723、出力用2次コイル1721、外部出力用バッファ1732は設ける必要はない。そして、この場合、素子基板1703に出力用パッドを設け、変調回路1723から出力される被変調信号を、出力用パッドに入力する。
そして、検査装置において測定部を設け、該出力用パッドにおいて生じた電磁波または電界を、該測定部においてモニターし、データとして検査部1705が有する演算部1709に送る。演算部1709では、入力されたデータをもとに、回路または回路素子の動作の状態、さらには不良箇所の位置を特定する。
本実施例は、実施例1〜5の構成と自由に組み合わせて実施することが可能である。