JP4757810B2 - 半導体装置、検査装置 - Google Patents

Description

本発明は、半導体装置が有する素子基板の検査装置及びそれを用いた検査方法に関する。より具体的には、非接触型の検査装置及びそれを用いた検査方法に関する。

近年、絶縁表面を有する基板上に形成された半導体膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。その理由は、半導体装置の一つであるアクティブマトリクス型の半導体表示装置の需要が高まってきたことによる。アクティブマトリクス型の半導体表示装置には、代表的には液晶ディスプレイ、ＯＬＥＤ（Organic Light Emitting Device）ディスプレイ、ＤＭＤ（Digital Micromirror Device）が含まれる。

活性層に結晶構造を有する半導体膜を用いたＴＦＴ（結晶質ＴＦＴ）は高い移動度が得られることから、同一基板上に機能回路を集積させて高精細な画像表示を行うアクティブマトリクス型の半導体表示装置を実現することが可能である。

ところで、アクティブマトリクス型の半導体表示装置は、様々な製造工程を経て完成する。例えばアクティブマトリクス型の液晶ディスプレイの場合、半導体膜の成膜とパターン形成を行なうパターン形成工程と、カラー化を実現するためのカラーフィルタ形成工程と、半導体を含む素子を有する素子基板と、対向電極を有する対向基板との間に液晶を封入して液晶パネルを形成するセル組立工程と、セル組立工程において組み立てられた液晶パネルに、該液晶パネルを動作させるための駆動部品やバックライトを取り付け、液晶ディスプレイとして完成させるモジュール組み立て工程とを、主に有している。

そして液晶ディスプレイの種類によって多少の違いはあるが、上記各工程には、検査工程が含まれる。製品として完成する前に、工程の早い段階で不良品を見分けることができたら、そのパネルに関しては後の工程を省略することが可能である。よって検査工程は、コスト削減という観点から見て、非常に有効な手段である。

パターン形成工程に含まれる検査工程の１つに、パターン形成後の欠陥検査がある。

パターン形成後の欠陥検査とは、パターン形成した後、半導体膜、絶縁膜または配線のパターン（以下、単にパターンと呼ぶ）の幅のばらつきによって動作不良が生じている箇所や、ゴミまたは成膜不良によって、配線が断線またはショートしている箇所を検出したり、検査対象である回路または回路素子が正常に動作するかどうかを確認するための検査である。

このような欠陥検査は、主に光学式検査方法と、プローブ検査方法とに大別される。

光学式検査方法は、基板上に形成されたパターンをＣＣＤ等で読み取り、基準となるパターンと比較して欠陥を識別する検査方法である。また、プローブ検査方法は、基板側の端子に微細なピン（プローブ）を立てて、プローブ間の電流または電圧の大きさによって欠陥を識別する検査方法である。一般的に、前者は非接触型検査方法と呼ばれ、後者は触針型検査方法と呼ばれる。

上記いずれの方法を用いても、素子基板の欠陥を検出することが可能である。
しかし、上記各検査方法にはそれぞれ短所がある。

光学式検査方法は、何層ものパターンの形成が終了した後に検査を行なうと、下層に形成されたパターンを識別するのが困難であるため、欠陥箇所の検出が難しい。かといって、パターンを形成するたび毎に検査を行なうと、検査工程自体が煩雑になり、製造工程全体にかかる時間も長くなってしまう。また、プローブ検査方法では、配線に直接プローブを立てるため、配線に傷がついて微細なゴミが生じることがある。検査工程において生じたゴミは、後の工程の歩留まりを低下させる原因になり、好ましくない。

上記問題に鑑み、本発明では、配線にプローブを立てないで済む、より簡便な検査方法の確立、及び該検査方法を用いる検査装置の提供を課題とする。

本発明者は、プローブを立てなくても、電磁誘導によって素子基板の配線に起電力を生じさせることで、該配線に電流を流すことができるのではないかと考えた。

具体的には、素子基板を検査するための、検査用の基板（検査用基板）を別途用意する。該検査用基板は１次コイルを有しており、検査対象とである素子基板は、２次コイルを有している。

なお、１次コイルと２次コイルはともに、基板上に成膜した導電膜をパターニングすることで形成する。そして、従来の磁性体を設けたコイルも可能であるが、本発明において１次コイル及び２次コイルは、中心に磁性体を設けて磁路としたコイルではなく、中心に磁性体を設けないコイルを用いた。

そして、検査用基板が有する１次コイルと、素子基板が有する２次コイルを一定の間隔を空けて重ね合わせ、１次コイルが有する２つの端子間に交流の電圧を印加することで、２次コイルが有する２つの端子間に起電力を生じさせる。なおこの間隔は小さいほど望ましく、１次コイルと２次コイル形成部は、間隔の制御が可能な限り近づけたほうが良い。

そして、２次コイルに生じた起電力である交流の電圧を、素子基板において整流化した後適当に平滑化することで、素子基板が有する回路または回路素子を駆動させるための直流の電圧（以下、電源電圧と呼ぶ）として用いることが可能である。また、２次コイルに生じた起電力である交流の電圧を、波形整形回路等で適当にその電圧の波形を整形することで、素子基板が有する回路または回路素子を駆動させるための信号（以下、駆動信号と呼ぶ）として用いることが可能である。

そして、この駆動信号または電源電圧が、素子基板の有する配線に入力されるようにする。

基板上に形成された回路または回路素子は、引きまわし配線に入力された駆動信号または電源電圧によって駆動する。回路または回路素子が駆動すると、回路または回路素子において微弱な電磁波、または電界が生じる。この微弱な電磁波または電界が有する情報をモニターすることで、多数の回路または回路素子の中から、正常に動作していない箇所を検出することが可能である。

なお、電磁波または電界が有する情報は、周波数、位相、強度、時間など、様々な次元において収集することが可能である。本発明においては、多数の回路または回路素子の中から、正常に動作していない箇所を検出することが可能であるのならば、電磁波または電界が有する情報のうち、どのような情報でも利用することが可能である。

なお回路または回路素子において生じる微弱な電磁波、または電界のモニターの仕方は、公知の方法を用いることができる。

本発明は上記構成によって、配線に直接プローブを立てなくても欠陥箇所を検出することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。

本発明は上記構成によって、配線に直接プローブを立てなくても欠陥箇所を検出することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。

図１（Ａ）に、本発明の検査を行なうための検査基板の上面図を示す。また、図１（Ｂ）に検査方法において検査される素子基板の上面図を示す。なお本実施の形態では、液晶ディスプレイが有する素子基板を例にとって、本発明の検査方法について説明するが、本発明の検査方法は、液晶ディスプレイに限って用いることができるわけではなく、半導体を用いて形成された半導体装置であるならば、どれでも用いることが可能である。

図１（Ａ）に示した検査基板は、基板１００上に、１次コイル形成部１０１、外部入力用バッファ１０２、コネクター接続部１０３が設けられている。なお本明細書において検査基板とは、基板１００と、基板１００上に形成された回路または回路素子全てを含んでいる。

図１（Ｂ）に示した素子基板は、基板１１０上に、信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３、引きまわし配線１１４、コネクター接続部１１５、波形整形回路または整流回路１１６、２次コイル形成部１１７、コイル用配線１１８が設けられている。なお本明細書において素子基板とは、基板１１０と、基板１１０上に形成された回路または回路素子全てを含んでいる。なお、引きまわし配線１１４は、素子基板が有する画素部と駆動回路に駆動信号や電源電圧を供給するための配線である。

コネクター接続部１１５には、検査工程の後の工程において、ＦＰＣまたはＴＡＢ等が接続される。なお、素子基板は検査工程終了後、コイル用配線１１８が物理的及び電気的に切り離されるように、点線Ａ−Ａ’において切断される。

次に、検査工程における素子基板と検査基板の動作について説明する。なお検査工程における信号の流れを分かり易くするために、図１で示した素子基板と検査基板の構成を、図２にブロック図で示し、図１及び図２を参照して説明する。

検査基板２０３において、信号源２０１または交流電源２０２から、コネクター接続部１０３に接続されるコネクターを介して、外部入力用バッファ１０２に検査用の交流の信号が入力される。検査用の交流の信号は、外部入力用バッファ１０２において緩衝増幅され、１次コイル形成部１０１に入力される。

なお、図１（Ａ）及び図２では、入力された交流の信号を、外部入力用バッファ１０２において緩衝増幅してから、１次コイル形成部１０１に入力するが、本発明はこの構成に限定されない。外部入力用バッファ１０２を設けずに、直接交流の信号を１次コイル形成部１０１に入力しても良い。

１次コイル形成部１０１には、複数の１次コイルが形成されている。各１次コイルに交流の信号が入力される。

一方、素子基板２０４が有する２次コイル形成部１１７には、１次コイル形成部１０１が有する複数の１次コイルに対応した複数の２次コイルが形成されている。１次コイルに交流の信号が入力されると、電磁誘導により、各２次コイルが有する２つの端子間に起電力である交流の電圧が生じる。

２次コイルにおいて発生した交流の電圧は、波形整形回路１１６ａまたは整流回路１１６ｂに供給される。波形整形回路１１６ａまたは整流回路１１６ｂでは、該交流の電圧を整形または整流化し、駆動信号または電源電圧を生成する。

生成された駆動信号または電源電圧は、コイル用配線１１８を介して引きまわし配線１１４に入力される。入力された駆動信号または電源電圧等は、引きまわし配線１１４を介して信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に供給される。

なお画素部１１３には複数の画素が形成されており、各画素には画素電極が形成されている。なお、信号線駆動回路及び走査線駆動回路は、図１（Ａ）及び図２に示した数に限定されない。

駆動信号または電源電圧等が信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に入力されると、信号線駆動回路１１１、走査線駆動回路１１２及び画素部１１３が有する各回路または回路素子において、電磁波または電界が生じる。

欠陥を有する回路または回路素子において生じる電界及び電磁波の強さは、正常な回路または回路素子において生じる電界及び電磁波の強さと著しく異なる。
よって、各回路または回路素子において生じた電磁波及び電界の強度をモニターすることで、欠陥の生じている箇所を突き止めることができる。図２では、検査部２０５において電界または電磁波の強度を測定し、欠陥箇所を検出している。

また、検査対象である全ての回路の出力を、検査専用の回路（以下、検査専用回路）に入力し、該検査専用回路において生じる電界または電磁波の強度を測定することで、欠陥の有無を特定したり、欠陥箇所そのものを特定したりしても良い。

検査専用回路を用いる場合、画素部に実際の表示には用いない検査専用の画素（ダミー画素）を設け、検査専用の画素において回路または回路素子の出力を検査専用回路に入力するようにしても良い。これは画素部に限られず、素子基板が有する全ての回路または回路素子の出力を、検査専用回路に入力する必要はなく、回路または回路素子のいくつかを選択し、その出力を検査専用回路に入力するようにしても良い。また、実際の駆動には用いないダミーの検査専用の回路または回路素子を形成し、該検査専用の回路または回路素子の出力を検査専用回路に入力するようにしても良い。

なお、電磁波及び電界をモニターする方法は、回路または回路素子の欠陥を検出することができる程度の感度を有しているならば、どのような方法を用いても良い。

次に、１次コイル形成部及び２次コイル形成部（以下、コイル形成部と総称する）の詳しい構成について説明する。図３にコイルの拡大図を示す。

図３（Ａ）に示したコイルは、曲線を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子３０１、３０２が形成されている。また、図３（Ｂ）に示したコイルは矩形を描いて渦を巻いた状態になっており、コイルの両端にはコイル用端子３０３、３０４が形成されている。

なお、本発明で用いるコイルは、コイルが有する配線全体が同一平面上に形成され、且つコイルが有する配線が渦を巻いていれば良い。よって、コイルが形成されている平面に対して垂直の方向から見たときに、コイルの有する配線が曲線を描いていても、角のある形を描いていても良い。

また、コイルの巻数、線幅及び基板上に占める面積は、設計者が適宜設定することができる。

次に、図３（Ａ）に示したコイルを１次コイルとして有する素子基板と、同じく図３（Ａ）に示したコイルを２次コイルとして有する検査基板とを重ね合わせた様子を、図４（Ａ）に示す。なお２０５は、検査基板２０３と信号源及び交流電源とを接続するＦＰＣである。

図４（Ａ）に示すとおり、検査基板２０３が有する１次コイル形成部１０１と、素子基板２０４が有する２次コイル形成部１１７は、一定の間隔を空けて重なっている。なおこの間隔は小さいほど望ましく、１次コイル形成部１０１と、素子基板２０４が有する２次コイル形成部１１７は、間隔の制御が可能な限り近づけたほうが良い。

なお、検査基板２０３と素子基板２０４の間隔は、両基板を固定することで保つようにしても良いし、素子基板２０４を固定し、検査基板２０３と素子基板２０４の間に一定の流量または圧力の気体または液体を流すことで、保つようにしても良い。

１次コイル形成部１０１と２次コイル形成部１１７とが重なっている部分の拡大図を、図４（Ｂ）に示す。２０６は１次コイルであり、２０７は２次コイルを示している。

１次コイル２０６と２次コイル２０７は、配線の渦の巻く方向が同一になっているが、本発明はこの構成に限定されない。１次コイルと２次コイルの渦の巻く方向が逆であっても良い。

また１次コイルと、２次コイルの間の間隔（Ｌ_gap）も設計者が適宜設定することができる。

次に、図２に示した波形整形回路１１６ａの詳しい構成について説明する。

図５に、図１及び図２で示した信号源２０１、１次コイル形成部１０１、２次コイル形成部１１７、波形整形回路１１６ａの接続の様子を示す。１次コイル形成部１０１には、複数の１次コイル２０６が設けられている。２次コイル形成部１１７には、複数の２次コイル２０７が設けられている。

各１次コイル２０６には、信号源２０１から検査用の交流の信号が入力されている。１次コイル２０６に交流信号が入力されると、対応する２次コイル２０７に起電力である交流の電圧が生じ、該交流の電圧が波形整形回路１１６ａに印加される。

波形整形回路１１６ａは、時間的に変化する量、すなわち電圧や電流等の波形を形成したり、整形したりするために用いる電子回路である。図５では、抵抗５０１、５０２、コンデンサ５０３を有し、各回路素子を組み合わせて積分型波形整形回路１１６ａを構成している。むろん波形整形回路は図５に示した構成に限られない。また、電源回路と同様に、ダイオードを用いた検波回路を使用し、波形整形を行なっても良い。本発明で用いる波形整形回路１１６ａは、入力された交流の起電力から、具体的にはクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｓｉｇｎａｌｓ）を生成し、出力する。なお、波形整形回路１１６ａから出力される信号は上述したものに限定されず、モニターすることで欠陥箇所を特定できる電磁波または電界を、素子基板が有する回路または回路素子において生じさせることができる信号であれば、どのような波形の信号であっても良い。

波形整形回路１１６ａから出力された信号は、後段の回路（図１及び図２では、信号線駆動回路１１１、走査線駆動回路１１２、画素部１１３に入力される。

次に、図２に示した整流回路１１６ｂの詳しい構成について説明する。

図６に、図１及び図２で示した交流電源２０２、１次コイル形成部１０１、２次コイル形成部１１７、整流回路１１６ｂの接続の様子を示す。１次コイル形成部１０１には、複数の１次コイル２０６が設けられている。２次コイル形成部１１７には、複数の２次コイル２０７が設けられている。

各１次コイル２０６には、交流電源２０２から検査用の交流の信号が入力されている。１次コイル２０６に交流の信号が入力されると、対応する２次コイル２０７に起電力である交流の電圧が生じ、該交流の電圧が整流回路１１６ｂに印加される。

なお、本発明において整流回路とは、供給された交流の電圧から直流の電源電圧を生成する回路を意味する。なお直流の電源電圧とは、一定の高さに保たれた電圧を意味する。

図６で示した整流回路１１６ｂでは、ダイオード６０１と、コンデンサ６０２と、抵抗６０３とを有している。ダイオード６０１は入力された交流の電圧を整流化し、直流の電圧に変換する。

図７（Ａ）に、ダイオード６０１において整流化される前の、交流の電圧の時間変化を示す。また、図７（Ｂ）に、整流化された後の電圧の時間変化を示す。
図７（Ａ）のグラフと図７（Ｂ）のグラフを比較してわかるように、整流化された後は、半周期毎に、電圧が０または一方の極性を有する値をとる、いわゆる脈流の電圧になっている。

図７（Ｂ）に示した脈流の電圧は、電源電圧として用いることができない。そこで通常では、コンデンサにおいて電荷を蓄えることによって、脈流を平滑化して直流の電圧に変換している。しかし、薄膜の半導体を用いて、脈流を十分に平滑化させることができる、大容量のコンデンサを形成するには、コンデンサ自体の面積が非常に大きくなり、現実的ではない。そこで、本発明では、整流化した後に位相の異なる脈流の電圧を合成（加算）し、電圧を平滑化する。上記構成により、コンデンサの容量が小さくても脈流を十分に平滑化させることができ、さらには、コンデンサを積極的に設けなくとも、脈流を十分に平滑化させることができる。

図６では４つの１次コイルに、それぞれ位相の異なる交流の信号を入力することで、４つのダイオード６０１から位相の異なる４つの脈流の電圧を出力するようにする。そして、上記４つの脈流の電圧が加算されて、高さがほぼ一定に保たれた直流の電源電圧が生成され、後段の回路に出力される。

なお図６では、４つのダイオード６０１から出力される、位相の異なる４つの脈流の信号を加算することで、電源電圧を生成していたが、本発明はこの構成に限定されない。位相分割の数はこれに限定されず、整流回路からの出力を、電源電圧として用いることができるぐらい平滑化することが可能であれば、位相分割の数は幾つでも良い。

図８に、複数の整流化された信号を加算しすることで得られる、電源電圧の時間変化を示す。図８（Ａ）は、４つの位相の異なる脈流の電圧を加算することで、１つの電源電圧が生成されている例を示している。

なお電源電圧は複数の脈流を加算して生成されるため、直流以外の成分であるリプルが存在している。リプルとは電源電圧の最も高い電圧と最も低い電圧との差に相当する。リプルが小さければ小さいほど、電源電圧は直流に近づく。

図８（Ｂ）に、８つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図８（Ａ）に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。

図８（Ｃ）に、１６つの位相の異なる脈流の電圧を加算することで得られる、電源電圧の時間変化を示す。図８（Ｂ）に示した電源電圧の時間変化と比較して、リプルが小さくなっていることがわかる。

このように、多くの位相の互いに異なる脈流を加算することで、電源電圧のリプルが小さくなり、より直流化されることがわかる。よって、位相分割の数が多ければ多いほど、整流回路から出力される電源電圧が平滑化されやすい。また、コンデンサ６０２の容量が大きければ大きいほど、整流回路から出力される電源電圧が平滑化されやすい。

整流回路１１６ｂにおいて生成された電源電圧は、端子６１０、６１１から出力される。具体的には、端子６１０からグラウンドに近い電圧が出力され、端子６１１からは正の極性を有する電源電圧が出力される。なお、ダイオードの陽極と陰極を逆に接続することで、出力される電源電圧の極性を逆にすることができる。端子６１０、６１１に接続されているダイオード６０２は、端子６１２、６１３に接続されているダイオード６０１に対して、陽極と陰極が逆に接続されている。よって、端子６１２から０に近い電圧が出力され、端子６１３からは負の極性を有する電源電圧が出力される。

なお、素子基板上には様々な回路または回路素子が形成されており、各回路または回路素子の種類または用途によって、回路または回路素子に供給するべき電源電圧の高さが異なる。図６に示した整流回路では、入力する交流の信号の振幅を調整することで、各端子にに入力される電圧の高さを調整することができる。
さらに、回路または回路素子によって接続する端子を変えることで、回路または回路素子に供給される電源電圧の高さを変えることができる。

本発明で用いる整流回路は、図６に示した構成に限定されない。本発明で用いる整流回路は、入力された交流の信号から直流の電源電圧を生成することができる回路であれば良い。

本実施の形態では、駆動回路である信号線駆動回路と走査線駆動回路を、素子基板が有している例について説明したが、本発明で検査する素子基板はこれに限定されない。素子基板が画素部のみを有している場合でも、本発明の検査方法を用いて検査することが可能である。また、ＴＥＧと称される単体素子または該単体素子を複合化した評価回路においても、本発明の検査方法及び検査装置を用いて欠陥を検査することが可能である。

また、本実施の形態では液晶ディスプレイが有する素子基板の検査方法について説明したが、液晶ディスプレイ以外の半導体表示装置においても、本実施の形態で示した検査方法を用いて検査することが可能である。また半導体表示装置に限られず、基板上に形成された半導体の特性を利用した半導体装置であれば、本発明の検査方法を用いて検査することが可能である。なお、半導体装置には、ガラス基板上に成膜された半導体薄膜を用いた半導体装置であっても良いし、単結晶のシリコン基板に形成された半導体装置であっても良い。

ただし半導体装置の種類及び規格に合わせて、１次コイルと２次コイルの数及び設計を適宜設定する必要がある。また、１次コイル形成部に入力する検査用の交流の信号の波形、周波数及び振幅も、半導体装置の種類及び規格に合わせて適宜設定する必要がある。

本発明は上記構成によって、配線に直接プローブを立てなくても欠陥箇所を検出することができるので、プローブを立てることで生じた微細なゴミにより、後の工程の歩留まりを低下させるのを防ぐことができる。なおかつ、光学式検査方法と異なり、１回の検査工程で全てのパターン形成工程の良否を判断することができるので、検査工程がより簡便化される。

以下に、本発明の実施例について説明する。

本実施例では、検査工程において回路または回路素子において生じる電界を、電気光学効果を利用して検出する例について説明する。具体的に本実施例では、ポッケルス・セルを用いて測定する例について説明する。

ポッケルス・セルとは、電気光学効果の１つであるポッケルス効果を用いた電気光学素子の１つである。なお電気光学素子とは、電界がかかると屈折率が変化する電気光学効果を利用した素子である。この性質を利用し、結晶に交流電圧やパルス電圧を加えて、光の変調やシャッター、円偏光の発生や検出に用いることができる。

図９（Ａ）に、液晶ディスプレイの素子基板９０１と、ポッケルス・セル９０９とを重ね合わせている様子を示す。

素子基板９０１は、２次コイル形成部９０２、走査線駆動回路９０３、画素部９０４、信号線駆動回路９０５を有している。そして２次コイル形成部９０２において生じた交流の電圧によって、走査線駆動回路９０３、画素部９０４、信号線駆動回路９０５に、それぞれ検査用の駆動信号及び電源電圧が入力されている。

ポッケルス・セル９０９は、第１電極９０６、第２電極９０７、強誘電体結晶であるポッケルス結晶９０８を有している。第１電極９０６と第２電極９０７の間にポッケルス結晶９０８が挟まれており、なおかつ第１電極９０６と第２電極９０７が、ポッケルス結晶９０８の光軸方向に対して垂直になるように配置されている。

第１電極９０６及び第２電極９０７は、光を透過する導電性の材料で形成する。図９（Ａ）では酸化インジウム・スズ（ＩＴＯ）を用いているが、本発明において第１電極及び第２電極の材料は、これに限定されない。

第１電極９０６には一定の電圧が印加されている。なお図９（Ａ）では、第１電極９０６をグラウンドにおとしている。そして、第１電極９０６及び第２電極９０７は、素子基板９０１と並行に、なおかつ第２電極９０７側に素子基板９０１が配置されている。なお、第２電極９０７は素子基板９０１と接するように配置してもよいし、一定の間隔を空けて配置するようにしても良い。また、第２電極９０７と素子基板９０１の間に、緩衝材となるものを挟むようにしても良い。

また図９（Ａ）では、ポッケルス・セル９０９を、画素部９０４と重なるように配置している。図９（Ａ）において、矢印の方向から見えるポッケルス・セル９０９の様子を、図９（Ｂ）に示す。

画素部９０４には複数の信号線９１０、走査線９１１が形成されており、信号線９１０と走査線９１１によって囲まれている領域が、画素９１２に相当する。
各画素９１２（９１２ａ、９１２ｂ）には、画素電極９１３（９１３ａ、９１３ｂ）が設けられている。

各画素９１２のうち、欠陥が生じていない正常な画素を９１２ａ、欠陥が生じている画素を９１２ｂとすると、ポッケルス・セル９０９の、画素電極９１３ａと重なっている部分と、画素電極９１３ｂと重なっている部分とでは、矢印の方向における光の透過率が異なる。

これは、ポッケルス・セルが有する強誘電体結晶の光軸に対して垂直になるように素子基板を配置すると、回路または回路素子において生じる電界により、強誘電体結晶において複屈折が生じるためである。

この複屈折の、電界方向成分をもつ偏光に対する屈折率は、電界の強さによって決まる。よって、同じ構造を有し、なおかつ正常に動作している複数の回路または回路素子においては、同じ強さの電界が生じているため、各回路または回路素子と重なる部分における強誘電体結晶の屈折率は、ほぼ等しくなる。

しかし、欠陥のある回路または回路素子において生じる電界は、他の正常な回路または回路素子において生じる電界に比べて、強かったり弱かったりする。よって、欠陥のある回路または回路素子と重なる部分における強誘電体結晶の屈折率は、他の正常な回路または回路素子と重なる部分における強誘電体結晶の屈折率と異なる。よって、ポッケルス・セルを通して素子基板を見たときに、欠陥のある回路または回路素子と重なる部分が、正常な回路または回路素子と重なる部分に比べて、明るく見えたり、暗く見えたりする。

よって、各画素の、素子基板に対して垂直な方向における光を、偏光ビームスプリッターなどの光学系を用いて分離し、その強度をモニターすることで、ポッケルスセルの透過率を算出し、欠陥箇所を検出することが可能である。図９（Ｂ）では、画素９１２ｂにおいて何らかの欠陥が生じていることがわかる。なお、複数回にわたるモニターの結果に何らかの演算処理を施し、欠陥箇所を検出するようにしても良い。

また、検査対象である全ての回路の出力を検査専用回路に入力し、該検査専用回路において生じる電界の強度を、電気光学素子を用いて測定することで、欠陥の有無を特定したり、欠陥箇所そのものを特定したりしても良い。検査専用回路を用いることで、検査対象である全ての回路または回路素子において、いちいちポッケルス・セルを用いてモニターする必要がなくなり、検査工程を簡便化及び迅速化することができる。

なお本実施例では、画素部９０４の欠陥を検出する例について説明したが、本実施例はこれに限定されない。ポッケルス・セル９０９と、走査線駆動回路９０３や信号線駆動回路９０５を重ね合わせ、屈折率をモニターすることで、同じように欠陥箇所を検出することが可能である。また素子基板上の引きまわし配線において生じる断線やショートなどの欠陥も、同様に検出することが可能である。

なお。ポッケルス結晶として、主に、ＮＨ₄Ｈ₂ＰＯ₄、ＢａＴｉＯ₃、ＫＨ₂ＰＯ₄（ＫＨＰ）、ＫＤ₂ＰＯ₄（ＫＤＰ）、ＬｉＮｂＯ₃、ＺｎＯなどの結晶を用いることができる。しかし本実施例で用いることができるポッケルス結晶は上述したものに限定されない。ポッケルス効果を有する結晶であれば良い。

また本実施例では、ポッケルス・セルを用いたが、電界の大きさを感知するための電気光学素子はこれに限定されない。電圧の印加により、その光学的特性が変化するという現象を利用した電気光学素子であれば、本発明の検査方法または検査装置に用いることが可能である。よって、液晶などを用いることも可能である。

本実施例では、検査用の駆動信号及び電源電圧について、液晶ディスプレイとＯＬＥＤディスプレイの場合を例にとって、より詳しく説明する。

１次コイルと２次コイルの数は、素子基板の画素部と駆動回路の構造によって変わってくるため、各素子基板の規格に合わせて数を設定することが肝要である。

図１０に、一般的な液晶ディスプレイの、素子基板の構成を示す。図１０に示した素子基板は、信号線駆動回路７００、走査線駆動回路７０１、画素部７０２を有している。

画素部７０２には、複数の信号線と複数の走査線が形成されており、信号線と走査線で囲まれた領域が画素に相当する。なお、図１０では複数の画素のうち、１つの信号線７０３と、１つの走査線７０４とを有する画素のみを代表的に示した。各画素はスイッチング素子となる画素ＴＦＴと、液晶セルの画素電極７０６を有している。

画素ＴＦＴ７０５のゲート電極は走査線７０４に接続されている。そして画素ＴＦＴ７０５のソース領域とドレイン領域は、一方は信号線７０３に、もう一方は画素電極７０６に接続されている。

信号線駆動回路７００は、シフトレジスタ７１０、レベルシフタ７１１、アナログスイッチ７１２を有している。シフトレジスタ７１０、レベルシフタ７１１及びアナログスイッチ７１２には、電源電圧（Ｐｏｗｅｒ ｓｕｐｐｌｙ）が与えられている。また、シフトレジスタ７１０には信号線駆動回路用のクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が与えられている。アナログスイッチ７１２にはビデオ信号（Ｖｉｄｅｏ ｓｉｇｎａｌｓ）が与えられている。

シフトレジスタ７１０にクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、レベルシフタ７１１に入力される。サンプリング信号は、レベルシフタ７１１においてその電圧の振幅を大きくされ、アナログスイッチ７１２に入力される。アナログスイッチ７１２では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、信号線７０３に入力する。

一方、走査線駆動回路は、シフトレジスタ７２１と、バッファ７２２を有している。シフトレジスタ７２１、バッファ７２２には、電源電圧（Ｐｏｗｅｒ ｓｕｐｐｌｙ）が与えられている。また、シフトレジスタ７２１には走査線駆動回路用のクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が与えられている。

シフトレジスタ７２１にクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ７２２に入力される。バッファ７２２に入力された選択信号は、緩衝増幅されて走査線７０４に入力される。

走査線７０４が選択されると、選択された走査線７０４にゲート電極が接続された画素ＴＦＴ７０５がオンになる。そして、信号線に入力されたサンプリングされたビデオ信号が、オンになっている画素ＴＦＴ７０５を介して、画素電極７０６に入力される。

このように、信号線駆動回路７００と、走査線駆動回路７０１と、画素部７０２が動作すると、各回路または回路素子において電界または電磁波が発生する。
この電界または電磁波を何らかの手段を用いてモニターすることで、欠陥箇所を検出することができる。

図１０に示した素子基板の場合、Ｓ−ＣＬＫ、Ｓ−ＳＰ、Ｇ−ＣＬＫ、Ｇ−ＳＰ及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい回路において、回路または回路素子の欠陥の有無が検出できるような信号を入力することが肝要である。

また、素子基板が有する全ての回路を検査するのではなく、その中の一部の回路を検査対象とする場合、該回路の欠陥部分を検出することが可能であるならば、上述した全ての駆動信号を入力する必要はない。例えば、信号線駆動回路７００が有するシフトレジスタ７１０のみを検査対象とするとき、検査用の駆動信号であるＳ−ＣＬＫ、Ｓ−ＳＰと、シフトレジスタ７１０用の検査用の電源電圧のみを、波形整形回路と整流回路において生成し、シフトレジスタ７１０に入力すれば良い。

次に、図１１に、一般的なＯＬＥＤディスプレイの、素子基板の構成を示す。
なお、図１１ではデジタルのビデオ信号を用いて画像を表示するＯＬＥＤディスプレイの駆動回路を例に説明する。図１１に示した素子基板は、信号線駆動回路８００、走査線駆動回路８０１、画素部８０２を有している。

画素部８０２には、複数の信号線と、複数の走査線と、複数の電源線が形成されており、信号線と走査線と電源線とで囲まれた領域が画素に相当する。なお、図１１では複数の画素のうち、１つの信号線８０７と、１つの走査線８０９と、１つの電源線８０８を有する画素のみを代表的に示した。各画素はスイッチング素子となるスイッチング用ＴＦＴ８０３と、駆動用ＴＦＴ８０４と、保持容量８０５と、ＯＬＥＤの画素電極８０６を有している。

スイッチング用ＴＦＴ８０３のゲート電極は走査線８０９に接続されている。
そしてスイッチング用ＴＦＴ８０３のソース領域とドレイン領域は、一方は信号線８０７に、もう一方は駆動用ＴＦＴ８０４のゲート電極に接続されている。

駆動用ＴＦＴ８０４のソース領域とドレイン領域は、一方は電源線８０８に、もう一方は画素電極８０６に接続されている。そして、駆動用ＴＦＴ８０４のゲート電極と電源線８０８とで保持容量８０５が形成されている。なお保持容量８０５は必ずしも形成する必要はない。

信号線駆動回路８００は、シフトレジスタ８１０、第１ラッチ８１１、第２ラッチ８１２を有している。シフトレジスタ８１０、第１ラッチ８１１及び第２ラッチ８１２には、それぞれ電源電圧（Ｐｏｗｅｒ ｓｕｐｐｌｙ）が与えられている。また、シフトレジスタ８１０には信号線駆動回路用のクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が与えられている。第１ラッチ８１１にはラッチのタイミングを決定するラッチ信号（Ｌａｔｃｈ ｓｉｇｎａｌｓ）とビデオ信号（Ｖｉｄｅｏ ｓｉｇｎａｌｓ）が与えられている。

シフトレジスタ８１０にクロック信号（Ｓ−ＣＬＫ）とスタートパルス信号（Ｓ−ＳＰ）が入力されると、ビデオ信号のサンプリングのタイミングを決定するサンプリング信号が生成され、第１ラッチ８１１に入力される。

なお、シフトレジスタ８１０からのサンプリング信号を、バッファ等によって緩衝増幅してから、第１ラッチ８１１に入力するようにしても良い。サンプリング信号が入力される配線には、多くの回路あるいは回路素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファは有効である。

第１ラッチ８１１は複数のステージのラッチを有している。第１ラッチ８１１では、入力されたサンプリング信号に同期して、入力されたビデオ信号をサンプリングし、各ステージのラッチに順に記憶していく。

第１ラッチ８１１の全てのステージのラッチにビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

１ライン期間が終了すると、第２ラッチ８１２にラッチ信号が入力される。この瞬間、第１ラッチ８１１に書き込まれ保持されているビデオ信号は、第２ラッチ８１２に一斉に送出され、第２ラッチ８１２の全ステージのラッチに書き込まれ、保持される。

ビデオ信号を第２ラッチ８１２に送出し終えた第１ラッチ８１１には、シフトレジスタ８１０からのサンプリング信号に基づき、ビデオ信号の書き込みが順次行われる。

この２順目の１ライン期間中には、第２ラッチ８１２に書き込まれ、保持されているビデオ信号がソース信号線に入力される。

一方、走査線駆動回路は、シフトレジスタ８２１と、バッファ８２２を有している。シフトレジスタ８２２、バッファ８２２には、電源電圧（Ｐｏｗｅｒ ｓｕｐｐｌｙ）が与えられている。また、シフトレジスタ８２１には走査線駆動回路用のクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が与えられている。

シフトレジスタ８２１にクロック信号（Ｇ−ＣＬＫ）とスタートパルス信号（Ｇ−ＳＰ）が入力されると、走査線の選択のタイミングを決定する選択信号が生成され、バッファ８２２に入力される。バッファ８２２に入力された選択信号は、緩衝増幅されて走査線８０９に入力される。

走査線８０９が選択されると、選択された走査線８０９にゲート電極が接続されたスイッチング用ＴＦＴ８０３がオンになる。そして、信号線に入力されたビデオ信号が、オンになっているスイッチング用ＴＦＴ８０３を介して、駆動用ＴＦＴ８０４のゲート電極に入力される。

駆動用ＴＦＴ８０４は、ゲート電極に入力されたビデオ信号の有する１または０の情報に基づいて、そのスイッチングが制御される。駆動用ＴＦＴ８０４がオンのときに、電源線の電位が画素電極に与えられる。駆動用ＴＦＴ８０４がオフのとき、電源線の電位が画素電極に与えられない。

このように、信号線駆動回路８００と、走査線駆動回路８０１と、画素部８０２が動作すると、各回路または回路素子において電界または電磁波が発生する。
この電界または電磁波を何らかの手段を用いてモニターすることで、欠陥箇所を検出することができる。

図１１に示した素子基板の場合、Ｓ−ＣＬＫ、Ｓ−ＳＰ、Ｇ−ＣＬＫ、Ｇ−ＳＰ、ラッチ信号及びビデオ信号を、検査用の駆動信号として各回路に入力している。なお、検査用の駆動信号は、上述した信号に限定されない。駆動に関わる信号ならば、検査用の駆動信号として用いることが可能である。例えば、上述した信号の他に、走査線の走査方向を切りかえるタイミングを決定する信号や、走査線への選択信号の入力方向を切りかえる信号などを入力しても良い。ただし、検査したい回路において、回路または回路素子の欠陥の有無が検出できるような信号を入力することが肝要である。

また、素子基板が有する全ての回路を検査するのではなく、その中の一部の回路を検査対象とする場合、該回路の欠陥部分を検出することが可能であるならば、上述した全ての駆動信号を入力する必要はない。例えば、信号線駆動回路８００が有するシフトレジスタ８１０のみを検査対象とするとき、検査用の駆動信号であるＳ−ＣＬＫ、Ｓ−ＳＰと、シフトレジスタ８１０用の検査用の電源電圧のみを、波形整形回路と整流回路において生成し、シフトレジスタ８１０に入力すれば良い。

なお電源電圧を、位相の異なる複数の脈流の信号を加算して生成している場合、加算する脈流の信号の数によっても１次コイルの数は変わってくる。

なお本発明の検査装置及び検査方法は、図１０及び図１１に示した構造を有する素子基板に限定するわけではない。本発明の検査装置及び検査方法は、非接触にて駆動信号と電源電圧を入力することで、各回路または回路素子において電磁波または電界が生じる半導体装置であれば良く、あらゆる種類及び規格の半導体装置に用いることが可能である。

本実施例は、実施例１と自由に組み合わせて実施することが可能である。

本実施例では、検査終了後の、基板を切断するラインについて説明する。

図１２に、本発明の検査方法において検査される素子基板の上面図を示す。なお本実施の形態では、液晶ディスプレイが有する素子基板を例にとって、本発明の検査方法について説明するが、本発明の検査方法は、液晶ディスプレイに限って用いることができるわけではなく、半導体を用いて形成された半導体装置であるならば、どれでも用いることが可能である。

図１２に示した素子基板は、基板４１０上に、信号線駆動回路４１１、走査線駆動回路４１２、画素部４１３、引きまわし配線４１４、コネクター接続部４１５、波形整形回路または整流回路４１６、２次コイル形成部４１７、コイル用配線４１８が設けられている。なお本明細書において素子基板とは、基板４１０と、基板４１０上に形成された回路または回路素子全てを含んでいる。

コネクター接続部４１５には、検査工程の後の工程において、ＦＰＣまたはＴＡＢ等が接続される。

そして素子基板は、検査工程終了後、引きまわし配線４１４とコイル用配線４１８とが物理的及び電気的に切り離されるように、点線Ｂ−Ｂ’において切断される。なお本実施例では、素子基板の一部を切断した後、半導体装置に用いられる方の基板に２次コイル形成部４１７が残っている。２次コイル形成部４１７と、引きまわし配線４１４は電気的にも物理的にも切り離されているので、２次コイル形成部４１７が基板に残されていても、完成した半導体装置の動作には何ら支障をきたさない。

なお、コイル用配線４１８は、必ずしも基板の切断と同時に切り離す必要はない。例えば、レーザー等で電気的に切り離すようにしても良い。コイル用配線４１８の切断は、２次コイル形成部４１７と素子基板が有する回路または回路素子とを、電気的に切り離すことができればよい。

なお、波形整形回路または整流回路４１６も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。

本実施例は、実施例１または２の構成と自由に組み合わせて実施することが可能である。

本実施例では、大型の素子基板を用いて複数の表示用の基板を形成する場合において、検査終了後の基板の切断について説明する。

図１３に、本実施例の、切断前の大型の素子基板の上面図を示す。図１３において、点線で示すラインにおいて素子基板を切断することで、１つの素子基板から９つの表示用の基板が形成される。なお、本実施例では、１つの基板から９つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。

なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離されるように切断され、破壊されている。そして図１３では、２次コイル形成部１００１が、素子基板の切断後、表示用には用いない基板の方に設けられている。

大型基板の切断の仕方について、図１３とは異なる例について説明する。図１４に本実施例の、切断前の大型の素子基板の上面図を示す。図１４において、点線で示すラインにおいて素子基板を切断することで、１つの素子基板から９つの表示用の基板が形成される。なお、本実施例では、１つの基板から９つの表示用の基板を形成している例について示しているが、本実施例はこの数に限定されない。

なお切断の際に、引きまわし配線とコイル用配線とが物理的及び電気的に切り離されるように切断され、破壊されている。そして図１４では、２次コイル形成部１００２が、基板の切断ライン上に設けられており、検査終了後に切断され、破壊される。検査終了後、２次コイル形成部は不要であるので、完成した半導体装置の動作に何ら支障はきたさない。

なお、波形整形回路または整流回路も、切断後、半導体装置に用いられる方の基板に残されていても良いし、半導体装置には用いない方の基板上に形成されていても良い。また、切断後、破壊されていても良い。

本実施例は、実施例１〜３の構成と自由に組み合わせて実施することが可能である。

本実施例では、本発明の検査工程の順序について、フローチャートを用いて説明する。

図１５に、本発明の検査工程のフローチャートを示す。まず、検査前の作製工程が終了した後、検査用の電源電圧または駆動信号を素子基板が有する回路または回路素子に入力する。

そして、検査用の電源電圧または駆動信号を素子基板に入力したままの状態で、素子基板が有する検査対象の回路または回路素子において生じている電磁波または電界の強度を、公知の測定方法でモニターする。

そして、生じている電磁波または電界の強度を、正常に動作している回路素子と比較する。なおこのとき、同じ回路または回路素子どうしで測定値を比較するようにしても良いし、シミュレーションにより算出された理論値から導出した値と、測定値を比較するようにしても良い。

そして比較した結果、生じる電磁波または電界の強度が著しく異なると判断した回路または回路素子を、欠陥箇所と判断する。よって、欠陥箇所の有無及びその位置が同時に特定することも可能となる。なおこのとき、欠陥箇所で生じる電磁波または電界の強度の判断基準は、本発明を実施する者が、適宜設定することが可能である。

欠陥がない場合は、この時点で検査が終了したものとみなされ、検査工程後の作製工程が開始される。

欠陥があった場合、工程からはずし製品として完成させない（ロットアウト）
か、欠陥の原因を特定するかが選択される。なお、１つの大型基板から複数の製品を作製しようとする場合は、基板切断後にロットアウトとなる。

欠陥の原因を特定し、修復（リペア）が可能だと判断された場合、リペア後、再び本発明の検査工程を行ない、上述した動作を繰り返すことができる。逆にリペアが不可能だと判断された場合、そこでロットアウトとなる。

本実施例は、実施例１〜４の構成と自由に組み合わせて実施することが可能である。

本実施例では、本発明で用いるコイルと、該コイルが有する端子と配線（コイル用配線）との接続について、詳しく説明する。

図１６（Ａ）では、絶縁表面上にコイル１６０１が形成され、該コイル１６０１を覆って前期絶縁表面上に層間絶縁膜１６０３を形成している。そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル１６０１と接続するように、コイル用配線１６０２を形成している。

図１６（Ｂ）は、図１６（Ａ）の破線Ｃ−Ｃ’における断面図である。

図１６（Ｃ）では、絶縁表面上にコイル用配線１６１２が形成され、該コイル用配線１６１２を覆って前期絶縁表面上に層間絶縁膜１６１３を形成している。
そして、該層間絶縁膜にコンタクトホールを形成して、層間絶縁膜上に、コンタクトホールを介してコイル用配線１６１２と接続するように、コイル１６１１を形成している。

図１６（Ｄ）は、図１６（Ｃ）の破線Ｄ−Ｄ’における断面図である。

なお本発明において用いられるコイルの作製方法は、上述した方法に限定されない。絶縁膜をパターニングすることで渦状の溝を形成し、該溝を覆って導電性を有する膜を前記絶縁膜上に形成する。その後、前記導電性の膜を、前記絶縁膜が露出するまでエッチングまたはＣＭＰ法を用いて研磨することで、前記溝においてのみ導電性の膜が残るようにする。この溝において残った導電性の膜をコイルとして用いることも可能である。

本実施例は、実施例１〜５の構成と自由に組み合わせて実施することが可能である。

本実施例では、本発明の検査方法を用いて検査を行なうための、検査装置の構成について説明する。

図１７に本発明の検査基板のブロック図を示す。図１７に示した本発明の検査装置１７００は、検査基板１７０１と、信号源または交流電源１７０２と、検査基板１７０１と素子基板１７０３を一定の間隔をもって重ね合わせることのできる手段（基板固定手段１７０４）と、素子基板１７０３が有する検査専用回路において生じる電界または電磁波を測定し、欠陥箇所を特定する手段（検査部１７０５）を有している。

なお、本実施例では信号源または交流電源１７０２を検査装置の一部とみなしたが、本発明の検査装置は、信号源または交流電源１７０２を含んでいなくとも良い。

信号源または交流電源１７０２において生成する交流の信号は、検査基板１７０１が有する外部入力用バッファ１７０６に入力される。入力された交流の信号は、外部入力用バッファ１７０６において緩衝増幅され、検査基板１７０１が有する１次コイル形成部１７０７に入力される。

１次コイル形成部１７０７には、１次コイルが形成されている。なお素子基板１７０３が有する２次コイル形成部１７１１には、２次コイルが形成されている。

一方、検査基板１７０１と素子基板１７０３は、１次コイル形成部１７０７が有する１次コイルと、２次コイル形成部１７１１が有する２次コイルとが一定の間隔をもって重なるように、基板固定手段１７０４によってその位置が定められる。

そして、２次コイル形成部１７１１において生じた交流の電圧により生成された電源電圧または駆動信号が、素子基板１７０３が有する回路または回路素子１７１２に入力される。なお素子基板１７０３が有する、電源電圧または駆動信号を生成する回路については、発明の実施の形態において既に詳しく述べているので、ここでは説明を省略する。

そして、検査部１７０５が有する測定部１７０８で、回路または回路素子１７１２において生成する電磁波または電界の強度を測定する。そして測定により数値化されたデータ（測定値）は、検査部１７０５が有する演算部１７０９に送られる。

演算部１７０９では、入力されたデータをもとに、欠陥箇所を特定する。具体的には、発生する電界または電磁波の強度が、正常な回路素子において発生する電界または電磁波の強度と比べて、著しく異なっている回路素子を、欠陥箇所と判断する。

電界または電磁波の強度の比較の仕方として、以下の方法が挙げられる。
（１）検査対象の素子基板が有する、同じ回路どうしまたは同じ回路素子どうしにおいて比較する方法。
（２）すでに正常であることが知られている回路または回路素子を有する素子基板を別に用意する。そして、該基板が有する回路または回路素子において生じる電磁波または電界の強度を測定し、メモリー等にそのデータを記憶しておく。そして、検査対象の素子基板において発生する電界または電磁波を測定し、メモリーに記憶されているデータとを比較する方法。
（３）素子基板の位置による電界または電磁波の強度の分布と、マスク図面とを比較する方法。

なお、上述した比較の方法はほんの一例であり、本発明はこれに限定されない。発生する電界または電磁波の強度が、正常な回路素子において発生する電界または電磁波の強度と比べて、著しく異なっている回路素子を検出することができれば良い。

なお本実施例では、検査部１７０５において欠陥箇所を特定していたが、本発明の検査装置はこの構成に限定されない。検査部１７０５の代わりに、素子基板１７０３において生じる電磁波または電界の強度を人間の目で直接判断できるように、電磁波または電界の強度を可視化する手段を有していても良い。

なお、検査専用回路には、検査対象である全ての回路または回路素子の出力が入力されている。検査専用回路は、検査対象より入力された複数の動作信号より論理演算処理して、検査対象の動作状態の情報（動作、不動作または部分的動作の状態）として出力する手段と、該出力を増幅する手段とを有している。

本実施例において検査専用回路は、入力された信号のレベル（電圧の高さ）が全てほぼ同じであった場合のみに、第１のレベルの信号を出力し、１つでもレベルの異なる信号があった場合に、前記第１のレベルの信号とは異なる第２のレベルの信号を出力する手段と、該出力を増幅する手段とを有している。

そして、増幅された出力を所定の端子（パッド）に入力し、該パッドにおいて生じる電界または電磁波の強度を測定することで、検査対象である全ての回路または回路素子における欠陥の有無を確認することができる。そして、１つの検査専用回路に接続される回路または回路素子の数が少なければ少ないほど、欠陥箇所の存在する範囲をより限定することができる。１つの検査専用回路に接続される回路または回路素子の数が多ければ多いほど、１度の測定で、より多くの回路または回路素子における欠陥の有無を確認することができる。

本実施例は、実施例１〜６の構成と自由に組み合わせて実施することが可能である。

検査基板と素子基板の上面図。 検査基板と素子基板のブロック図。 コイル拡大図。 検査時における検査基板と素子基板の斜視図。 波形整形回路の回路図。 整流回路の回路図。 交流から整流化されて脈流となった信号の経時変化。 脈流の加算により生成された直流の信号の経時変化。 検査時における、素子基板とポッケルス・セルの斜視図、及びポッケルス・セルを介して見た画素部の図。 液晶ディスプレイの素子基板のブロック図。 ＯＬＥＤディスプレイの素子基板のブロック図。 素子基板の上面図。 大型の素子基板の上面図。 大型の素子基板の上面図。 本発明の検査工程の流れを示すフローチャート。 コイルの上面図及び断面図。 検査装置のブロック図。

Claims (10)

1. 複数のコイルと、
   前記複数のコイルに接続された、整流回路と波形整形回路と、
   前記整流回路と前記波形整形回路とに接続された画素部と、
   を備えた素子基板を有し、
   前記複数のコイルと前記整流回路と前記波形整形回路は、検査終了後に切断される前記素子基板の一方側に設けられ、
   前記画素部は、検査終了後に切断される前記素子基板の他方側に設けられることを特徴とする半導体装置。
2. 複数のコイルと、
   前記複数のコイルに接続された、整流回路と波形整形回路と、
   前記整流回路と前記波形整形回路とに接続された、画素部と信号線駆動回路と走査線駆動回路と、
   を備えた素子基板を有し、
   前記複数のコイルと前記整流回路と前記波形整形回路は、検査終了後に切断される前記素子基板の一方側に設けられ、
   前記画素部と前記信号線駆動回路と前記走査線駆動回路は、検査終了後に切断される前記素子基板の他方側に設けられ、
   前記画素部は、前記信号線駆動回路と前記走査線駆動回路と、接続されていることを特徴とする半導体装置。
3. 請求項１において、
   前記素子基板は、前記画素部と接続された検査専用回路を備えることを特徴とする半導体装置。
4. 請求項２において、
   前記素子基板は、前記画素部と前記信号線駆動回路と前記走査線駆動回路と接続された検査専用回路を備えることを特徴とする半導体装置。
5. 請求項４において、
   前記信号線駆動回路又は前記走査線駆動回路には、ダミー回路が設けられていることを特徴とする半導体装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記画素部には、ダミー画素が設けられていることを特徴とする半導体装置。
7. 請求項１、請求項３、請求項６のいずれか一項に記載される半導体装置の検査装置であって、
   前記複数のコイルに対して、電磁誘導によって電圧を供給する複数の他のコイルを有する検査基板と、
   前記画素部において生じる電界又は電磁波の情報を収集する手段と、
   前記情報を収集する手段で収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定する手段と、
   を有することを特徴とする検査装置。
8. 請求項２、請求項４、請求項５のいずれか一項に記載される半導体装置の検査装置であって、
   前記複数のコイルに対して、電磁誘導によって電圧を供給する複数の他のコイルを有する検査基板と、
   前記画素部、前記信号線駆動回路、又は前記走査線駆動回路において生じる電界又は電磁波の情報を収集する手段と、
   前記情報を収集する手段で収集した情報から、前記素子基板が有する複数の回路素子のうち、欠陥を有する回路素子を特定する手段と、
   を有することを特徴とする検査装置。
9. 請求項７又は請求項８において、
   更に、前記検査基板と前記素子基板との間隔を一定にする手段を有することを特徴とする検査装置。
10. 請求項９において、
    前記間隔を一定にする手段は、検査基板と前記素子基板との間に一定の流量又は圧力の気体又は液体を流す手段であることを特徴とする検査装置。

Images