JP2011023420A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011023420A
JP2011023420A JP2009164993A JP2009164993A JP2011023420A JP 2011023420 A JP2011023420 A JP 2011023420A JP 2009164993 A JP2009164993 A JP 2009164993A JP 2009164993 A JP2009164993 A JP 2009164993A JP 2011023420 A JP2011023420 A JP 2011023420A
Authority
JP
Japan
Prior art keywords
layer
graphene
wiring
film
catalyst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009164993A
Other languages
English (en)
Other versions
JP5395542B2 (ja
Inventor
Makoto Wada
真 和田
Noriaki Matsunaga
範昭 松永
Yosuke Akimoto
陽介 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009164993A priority Critical patent/JP5395542B2/ja
Priority to US12/726,520 priority patent/US8358008B2/en
Publication of JP2011023420A publication Critical patent/JP2011023420A/ja
Application granted granted Critical
Publication of JP5395542B2 publication Critical patent/JP5395542B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線１０と、コンタクト層絶縁膜２中に形成され、上層の配線１０と下層の導電部材１を電気的に接続するコンタクト３と、コンタクト層絶縁膜２と配線層絶縁膜５との間に形成されたエッチングストッパ膜４と、配線層絶縁膜５上に形成された拡散防止膜６と、を有する。配線１０は、芯材１４と、芯材１４の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来、カーボンナノチューブを含む配線が知られている（例えば、特許文献１参照）。配線材料としてカーボンナノチューブを用いることにより、従来の配線が有する配線の微細化に伴うエレクトロマイグレーションやストレスマイグレーションなどのマイグレーション現象発生等の問題を回避することができる。
しかし、配線の電気抵抗を小さくするためには、カーボンナノチューブの長さ方向を電流の方向と一致させることが好ましいが、複数のカーボンナノチューブをそれらの長さ方向が配線の長さ方向に向くように揃えることは困難である。特に、カーボンナノチューブを折り曲げることは困難であるため、配線のパターンが屈折部を含む場合は、配線の電気抵抗を小さくすることはより困難になる。
一方、炭素同素体の１つであるグラフェンの内部における電子の輸送特性が報告されている（例えば、非特許文献１〜３参照）。グラフェン中においては、バリスティック（弾道）伝導と呼ばれる、電子が散乱せずに移動する現象が起こる。
特開２００６−１４８０６３号公報
若林克法、草部浩一、日本物理学会誌、 Vol.63, No.5, 2008, p.344. Wang-Kong Tse et al., APPLIED PHYSICS LETTERS 93, 023128, 2008. N Garcia et al., PHYSICAL REVIEW B 78, 035413, 2008.
本発明の目的は、グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供することにある。
本発明の一態様は、基板と、前記基板上に設けられ、配線溝を有する絶縁膜と、前記配線溝の側面上および底面上に直接、または他の部材を介在させて設けられた第１の触媒層と、前記配線溝内に、前記配線溝の側面および底面に沿って、前記第１の触媒層上に前記第１の触媒層に接して設けられた第１のグラフェン層と、を有する半導体装置を提供する。
また、本発明の他の態様は、第１の触媒材料からなる第１の触媒層と、前記第１の触媒材料を触媒として成長するグラフェンからなり、前記第１の触媒層上に形成される第１のグラフェン層と、第２の触媒材料からなり、前記第１のグラフェン層上に形成される第２の触媒層と、前記第２の触媒材料を触媒として成長するグラフェンからなり、前記第２の触媒層上に形成される第２のグラフェン層とを含む配線、を有する半導体装置を提供する。
本発明によれば、グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供することができる。
本発明の第１の実施の形態に係る半導体装置の断面図。 本発明の第１の実施の形態に係る半導体装置の変形例の断面図。 （ａ）、（ｂ）は、本発明の第１の実施の形態に係る配線のパターンの一例を示す上面図。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第２の実施の形態に係る半導体装置の断面図。 本発明の第２の実施の形態に係る半導体装置の断面図。 本発明の第２の実施の形態に係る半導体装置の上面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程の変形例を示す断面図。 本発明の第３の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第４の実施の形態に係る半導体装置の断面図。 本発明の第４の実施の形態に係る半導体装置の断面図。 本発明の第４の実施の形態に係る半導体装置の上面図。 （ａ）〜（ｃ）は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す断面図。 （ａ）〜（ｃ）は、本発明の第４の実施の形態に係る半導体装置の製造工程の変形例を示す断面図。 本発明の第５の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｃ）は、本発明の第５の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第６の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｄ）は、本発明の第６の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第７の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｃ）は、本発明の第７の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第８の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｄ）は、本発明の第８の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第９の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｄ）は、本発明の第９の実施の形態に係る半導体装置の製造工程を示す断面図。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置１００の断面図である。半導体装置１００は、エッチングストッパ膜４および配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線１０と、コンタクト層絶縁膜２中に形成され、上層の配線１０と下層の導電部材１を電気的に接続するコンタクト３と、配線１０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線１０は、芯材１４と、芯材１４の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。
下地層１１は、触媒層１２中の元素が配線層絶縁膜５等の周辺の絶縁膜に拡散することを防ぐ機能を有する。また、下地層１１は、グラフェン層１３を構成するグラフェンの成長のための助触媒としての機能を有することが好ましい。
下地層１１は、ＴａＮ、ＴｉＮ、ＲｕＮ、ＷＮ、Ｔａ、Ｔｉ、Ｒｕ、Ｗ等の金属や、これらの金属の酸化物等の導電材料からなる。また、下地層１１は、異なる複数の導電材料が積層された積層構造を有してもよい。例えば、ＴａＮ膜とＴｉＮ膜が積層された積層構造がグラフェン層１３を構成するグラフェンの均一成長を促進するために有効である。
なお、下地層１１が形成されない場合であっても、グラフェン層１３を形成することはできるため、下地層１１の形成を省略してもよい。下地層１１を形成しない場合は、形成する場合と比較して、触媒層１２を厚くすることが好ましい。
触媒層１２は、グラフェン層１３を構成するグラフェンの成長のための触媒として機能する触媒材料からなる。触媒材料としては、Ｃｏ、Ｎｉ、Ｆｅ、Ｒｕ等の単体金属、またはこれらの金属を含む合金や炭化物等を用いることができる。また、触媒層１２は、均一なグラフェンを形成するために、途切れのない連続膜であることが好ましく、また、０．５ｎｍ以上の厚さを有することが好ましい。
グラフェン層１３は、触媒層１２を触媒として成長する１〜数十層のグラフェンからなり、バリスティック伝導特性を有する。ここで、グラフェンは、グラファイトの単層膜である。グラフェン層１３は配線１０の長さ方向に連続的に形成されるため、電子の移動経路が配線の長さ方向に形成される。
グラフェン中の電子の平均自由工程は約１００ｎｍ〜１μｍであり、現在多くのＬＳＩデバイスで用いられている低抵抗金属材料であるＣｕ中の電子の平均自由工程（約４０ｎｍ）と比較して、遙かに長いことが知られている。グラフェンは量子化伝導特性を有し、長距離の電気伝導により有利である。従来までの金属配線では配線の微細化が進むと、配線・絶縁膜界面における電子散乱効果の影響が顕著となり、界面電子散乱による抵抗上昇が避けられない。これに対し、グラフェンでは量子化伝導により界面散乱による抵抗上昇が少ない。このため、グラフェン層を配線材料に用いることにより、配線の低抵抗化を図ることができる。
芯材１４は、例えば、Ｃｕ、Ａｌ、Ｗ等の通常の配線材料として用いられる金属や、触媒層１２と同様の材料からなる。芯材１４が金属からなる場合、芯材１４中の金属の外部への拡散を防ぐために、芯材１４の表面にバリアメタルを形成してもよい。なお、基本的に電流はグラフェン層１３中を流れるため、芯材１４は導電性を有さなくてもよいが、導電性を有する方が、配線１０上面へのビア等の接続が容易になる。
また、図２に示すように、下地層１１、触媒層１２、およびグラフェン層１３のみで配線１０中の空隙が埋まる場合、または空隙が存在してもよい場合は、芯材１４は形成されなくてもよい。
導電部材１は、例えば、トランジスタやキャパシタ等の半導体素子が形成された半導体基板や、配線等の導電部材である。
コンタクト層絶縁膜２は、ＴＥＯＳ等の絶縁材料からなる。
コンタクト３は、例えば、Ｗ、Ｃｕ、Ａｌ等の金属からなる。また、コンタクト３中の金属の外部への拡散を防ぐために、コンタクト３の表面にバリアメタルを形成してもよい。バリアメタルは、Ｔａ、Ｔｉ、Ｒｕ、Ｍｎ、Ｃｏ等の金属、またはこれらの金属を含む窒化物等からなる。
エッチングストッパ膜４は、配線層絶縁膜５中に配線溝を形成する際のエッチングストッパとして機能する。エッチングストッパ膜４は、配線層絶縁膜５に対して高いエッチング選択比を有する、ＳｉＣＮ等の絶縁材料からなる。なお、配線層絶縁膜５とコンタクト層絶縁膜２のエッチング選択比が十分に高い場合は、エッチングストッパ膜４を形成しなくてもよい。
配線層絶縁膜５は、ＳｉＯＣ等の絶縁材料からなる。また、配線層絶縁膜５に用いられる絶縁材料は、誘電率を低減するために微小空孔を含む材料であってもよい。
拡散防止膜６は、ＳｉＮ、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣ等の絶縁材料からなる。拡散防止膜６は、配線１０内の金属の外部への拡散や、配線１０の酸化を防ぐ機能を有する。また、配線１０の上層にコンタクト層を形成する場合は、エッチングストッパ膜として機能する。
図３（ａ）、（ｂ）は、配線１０のパターンの一例を示す上面図である。図３（ａ）は、配線１０が屈折部１９ａを含むパターンを有する場合の上面図である。配線材料としてカーボンナノチューブを用いる場合と異なり、グラフェン層１３は屈折部１９ａにおいても配線１０のパターンに沿って連続的に形成することが容易である。このため、屈折部１９ａにおいて電気抵抗が上昇する問題を回避することができる。
また、図３（ｂ）は、配線１０がラウンド形状の屈折部１９ｂを有する場合の上面図である。屈折部１９ｂにおいて触媒層１２がラウンド形状となっていることにより、グラフェン層１３をより容易に連続的に成膜することができる。これにより、配線パターンの屈折部においてグラフェン層１３を連続的に形成することが、より容易になる。
以下に、本実施の形態に係る半導体装置１００の製造方法の一例を示す。
（半導体装置の製造）
図４Ａ（ａ）〜（ｃ）、図４Ｂ（ｄ）〜（ｆ）は、本発明の第１の実施の形態に係る半導体装置１００の製造工程を示す断面図である。
まず、図４Ａ（ａ）に示すように、導電部材１上にコンタクト３を含むコンタクト層絶縁膜２を形成する。
次に、図４Ａ（ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法等により、コンタクト層絶縁膜２上にエッチングストッパ膜４、配線層絶縁膜５、およびキャップ層７を形成する。
キャップ層７は、配線層絶縁膜５へのエッチングまたは平坦化処理によるダメージを防ぐ機能を有する。キャップ層７は、ＳｉＯ２、ＳｉＯＣ等の絶縁材料からなる。なお、配線層絶縁膜５がエッチング等によるダメージに強い材料（ＴＥＯＳや微小空孔を含まないＳｉＯＣ等）からなる場合は、キャップ層７は形成されなくてもよい。
次に、図４Ａ（ｃ）に示すように、例えば、リソグラフィ法とＲＩＥ（Reactive Ion Etching）法の組み合わせにより、キャップ層７、配線層絶縁膜５、およびエッチングストッパ膜４中に配線溝８を形成する。
次に、図４Ｂ（ｄ）に示すように、下地層１１の材料膜である下地膜１１１、触媒層１２の材料膜である触媒膜１１２、グラフェン層１３の材料膜であるグラフェン膜１１３、および芯材１４の材料膜である材料膜１１４を、配線溝８を埋めるように形成する。
下地膜１１１は、ＣＶＤ法やＰＶＤ（Physical Vapor Deposition）法により形成される。また、触媒膜１１２は、ＣＶＤ法、ＰＶＤ法、または吹きつけ法等により形成される。また、芯材の材料膜１１４は、ＣＶＤ法、ＰＶＤ法、または電解めっき法等により形成される。電解めっき法を用いて材料膜１１４を形成する場合は、電流の供給層となる、材料膜１１４と同一の材料からなるシード層をＰＶＤ法、ＣＶＤ法等により予め形成しておく必要がある。
グラフェン膜１１３の成膜方法の具体例を以下に示す。まず、触媒膜１１２の凝集のよる微粒子化を抑制するために、プラズマ処理を行う。触媒膜１１２の微粒子化を防ぎ、触媒膜１１２表面の連続性を保つことにより、グラフェンの均一成長を促進させることができる。プラズマ処理に用いる放電ガスとしては水素ガスまたは希ガスが好ましいが、両方を含んだ混合ガスでもよい。処理温度はできるだけ低い方が効果は高く、室温で行うのが望ましい。また、このプラズマは比較的強いほうが好ましく、高パワーリモートプラズマやプラズマに曝露させるほうがより効果が高まる。
次に、触媒膜１１２の炭化を行う。放電ガスには、メタン、アセチレン等の炭化水素系ガスまたはそれらの混合ガスを用いる。また、キャリアガスには、水素ガスや希ガス等を用いる。この処理は、後述するグラフェン形成時の処理温度よりも低い温度、かつグラファイト膜が形成されうる温度で行う必要があり、１５０〜６００℃程度が好ましい。また処理時間は短くてよい。この処理も比較的強いプラズマを用いて行うのが好ましい。
次に、触媒膜１１２の炭化層の良質化および触媒活性化のためのプラズマ処理を行う。放電ガスは希ガスを用いるのが好ましい。処理温度は、触媒膜１１２を炭化する際の処理温度と、後述するグラフェン形成の際の処理温度の中間程度でよい。この処理におけるプラズマは比較的弱くてもよく、リモートプラズマを使用するのがよい。
最後に、グラフェン形成を行う。放電ガスは炭化水素系ガスまたはその混合ガスを用いる。処理温度は２００℃〜１０００℃程度であり、特に、３５０℃程度が好ましい。２００℃を下回ると十分な成長速度が得られず、グラフェン成長がほとんど起こらない。２００℃以上の温度下ではグラフェン成長が起こり、均一なグラフェン膜が成膜される。この処理温度は、通常のＬＳＩデバイスの配線形成工程における処理温度と同等あるいはそれ以下であり、このグラフェン形成プロセスは半導体プロセスとの親和性に優れる。
本処理ではイオン、電子を除去しラジカルのみを触媒膜１１２上に供給することが重要であることから、非常に弱いプラズマをリモート化して用いるのが望ましい。さらにイオン、電子を除去するために、基板上部に電極を設置し電圧を印加するのも効果的である。印加電圧は０〜±１００Ｖ程度が好ましい。
上記の多段処理により、グラフェン膜１１３が得られる。炭素源に炭化水素系ガスを用いた単一条件のＣＶＤ法による処理によりグラフェン膜１１３を形成することもできるが、上記のような多段処理を用いることにより、低温条件下で、より均一性に優れた低抵抗のグラフェン膜１１３を形成することができる。
次に、図４Ｂ（ｅ）に示すように、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理により、配線溝８の外側の材料膜１１４、グラフェン膜１１３、触媒膜１１２、および下地膜１１１を除去し、芯材１４、グラフェン層１３、触媒層１２、および下地層１１を形成する。これにより、配線１０を得る。このとき、キャップ層７を除去せずに残してもよいが、配線間誘電率を低減するために除去することが好ましい。
なお、平坦化処理後、配線１０の上面におけるグラフェン層１３の露出した端部に終端処理を行うことが好ましい。ここで、終端処理とは、グラフェンの端部における結合を持たないダングリングボンドを終端させるための、水素シンターリング、シリル化処理、ＨＤＭＳによる疎水化処理等の処理をいう。例えば、水素シンターリングを行う場合は、ダングリングボンドに水素を結合させることより、これを終端させることができ、シリル化処理、またはＨＤＭＳによる疎水化処理を行う場合は、ダングリングボンドにシリコン-メチル基等を結合させることより、これを終端させることができる。
ダングリングボンドが終端されずに残った場合、グラフェン端面における電子散乱を生じ易く、グラフェン層中の電子伝導特性に悪影響を及ぼすおそれがある。また、ダングリングボンドが残った状態では、意図しない結合がグラフェン端に形成される可能性があり、この場合もグラフェン中の電子伝導特性に悪影響を及ぼすおそれがある。
次に、図４Ｂ（ｆ）に示すように、ＣＶＤ法等により、配線１０および配線層絶縁膜５上に拡散防止膜６を形成する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、配線１０の伝導層となるグラフェン層１３を形成することにより、グラフェンのバリスティック（弾道）伝導性を利用して配線１０の電気抵抗を低減することができ、さらに、エレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性を向上させることが出来る。
また、配線１０が屈折部（屈折部１９ａ、屈折部１９ｂ等）を含むパターンを有する場合であっても、屈折部においてグラフェン層１３を連続的に形成することが比較的容易であり、屈折部における電気抵抗の上昇を抑えることができる。
〔第２の実施の形態〕
第２の実施の形態は、コンタクトがグラフェン層に直接接している点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図５Ａ、５Ｂは、本発明の第２の実施の形態に係る半導体装置２００の断面図である。また、図６は半導体装置２００の上面図である。図６の線分Ａ−Ａで切断したときの断面図が図５Ａに対応し、線分Ｂ−Ｂで切断したときの断面図が図５Ｂに対応する。なお、図６においては、配線層絶縁膜５、拡散防止膜６の図示を省略する。
半導体装置２００は、エッチングストッパ膜４および配線層絶縁膜５中に形成されたダマシン構造を有する配線２０と、コンタクト層絶縁膜２中に形成され、上層の配線２０と下層の導電部材１を電気的に接続するコンタクト２５と、配線２０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線２０は、芯材２４と、芯材２４の底面および両側面に接する保護膜２７と、保護膜２７の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。
保護膜２７は、後述するコンタクトホール２６を形成する工程においてグラフェン層１３を保護する膜である。通常、フォトリソグラフィ法に用いるフォトレジスト膜の下地膜として有機膜が用いられることが多く、フォトリソグラフィ法によりコンタクトホール２６を形成する工程においてグラフェン上に直接下地膜が形成された場合、下地膜を酸素アッシング等により除去する際にグラフェンも除去されてしまうおそれがある。このため、保護膜２７を介して下地膜をグラフェン層１３上に形成し、下地膜を除去する際にグラフェン層１３を保護する。
保護膜２７は、例えば、Ｔａ、Ｔｉ、Ｃｏ等の金属、あるいはそれらの窒化物、酸化物からなる。なお、コンタクトホール２６を形成する工程においてグラフェン層１３を保護する必要がない場合は、保護膜２７を形成しなくてもよい。
コンタクト２５は、グラフェン層１３を垂直方向に貫通するように形成される。このため、第１の実施の形態のコンタクト３が下地層１１および触媒層１２を介してグラフェン層１３に接続されるのに対して、本実施の形態のコンタクト２５はグラフェン層１３に直接接続される。コンタクト２５は、第１の実施の形態のコンタクト３と同様の材料から形成することができる。
図５Ａに示すように、コンタクト２５と芯材２４は、同一の材料で一体に形成される。
以下に、本実施の形態に係る半導体装置２００の製造方法の一例を示す。
（半導体装置の製造）
図７（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置２００の製造工程を示す断面図である。図７（ａ）〜（ｃ）に示される断面は、図５Ａに示される断面に対応する。
まず、グラフェン膜１１３を形成するまでの工程を第１の実施の形態と同様に行う。ただし、コンタクト３は形成しない。
次に、図７（ａ）に示すように、ＰＶＤ法等により、グラフェン膜１１３の表面を覆うように保護膜２７を形成する。
次に、図７（ｂ）に示すように、例えば、フォトリソグラフィ法とＲＩＥ法の組み合わせにより、保護膜２７、グラフェン膜１１３、触媒膜１１２、下地膜１１１、およびコンタクト層絶縁膜２中にコンタクトホール２６を形成する。
次に、図７（ｃ）に示すように、ＣＶＤ法等により、コンタクトホール２６および配線溝８を埋めるように、コンタクト２５および芯材２４の材料膜である材料膜１２４を形成する。
その後、配線溝８の外側の材料膜１２４、保護膜２７、グラフェン膜１１３、触媒膜１１２、および下地膜１１１を平坦化処理により除去して配線２０を形成し、配線２０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図５Ａ、５Ｂ、６に示した半導体装置２００を得る。
なお、第１の実施の形態と同様に、予めコンタクトを形成しておき、その後に配線を形成してもよい。その場合の半導体装置２００の製造工程を図８（ａ）〜（ｃ）を用いて以下に示す。
まず、グラフェン膜１１３を形成するまでの工程を第１の実施の形態と同様に行う。コンタクト３も第１の実施の形態と同様に形成する。
次に、図８（ａ）に示すように、ＰＶＤ法等により、グラフェン膜１１３の表面を覆うように保護膜２７を形成する。
次に、図８（ｂ）に示すように、例えば、フォトリソグラフィ法とＲＩＥ法の組み合わせにより、保護膜２７、グラフェン膜１１３、触媒膜１１２、および下地膜１１１中にコンタクトホール２６を形成する。コンタクトホール２６の底にコンタクト３の上面が露出するようにする。
次に、図８（ｃ）に示すように、ＣＶＤ法等により、コンタクトホール２６および配線溝８を埋めるように、芯材２４およびコンタクトホール２６中に形成されるコンタクト２８の材料膜である材料膜１２４を形成する。ここで、材料膜１２４の材料は、コンタクト３の材料と異なっていてもよい。
その後、配線溝８の外側の材料膜１２４、保護膜２７、グラフェン膜１１３、触媒膜１１２、および下地膜１１１を平坦化処理により除去して配線２０を形成し、配線２０および配線層絶縁膜５上に拡散防止膜６を形成する。なお、この場合、半導体装置２００のコンタクトはコンタクト３とコンタクト２８の２段構造になる。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、コンタクト２５がグラフェン層１３に直接接続されるため、コンタクト２５とグラフェン層１３の間の電気抵抗を、第１の実施の形態のコンタクト３とグラフェン層１３の間の電気抵抗よりも小さくすることができる。
〔第３の実施の形態〕
第３の実施の形態は、グラフェン層が芯材の上面上にも形成される点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図９は、本発明の第３の実施の形態に係る半導体装置３００の断面図である。
半導体装置３００は、エッチングストッパ膜４および配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線３０と、コンタクト層絶縁膜２中に形成され、上層の配線３０と下層の導電部材１を電気的に接続するコンタクト３と、配線３０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線３０は、芯材３４と、芯材３４の底面および両側面に接するグラフェン層３３ａと、芯材３４の上面に接するグラフェン層３３ｂと、グラフェン層３３ａの底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。下地層１１および触媒層１２は、第１の実施の形態と同様のものである。
芯材３４は、触媒層１２と同様に、グラフェンの成長の触媒となる触媒材料からなる。ただし、芯材３４の材料は触媒層１２の材料と同一でも異なってもよい。
グラフェン層３３ａ、３３ｂは、触媒層１２および芯材３４を触媒として成長する１〜数十層のグラフェンからなる。具体的には、グラフェン層３３ａは触媒層１２を触媒として成長するグラフェンからなり、グラフェン層３３ｂは芯材３４および触媒層１２を触媒として成長するグラフェンからなる。グラフェン層３３ａとグラフェン層３３ｂは、電気的に接続される。
以下に、本実施の形態に係る半導体装置３００の製造方法の一例を示す。
（半導体装置の製造）
図１０（ａ）、（ｂ）は、本発明の第３の実施の形態に係る半導体装置３００の製造工程を示す断面図である。
まず、図１０（ａ）に示すように、図４Ａ（ａ）〜図４Ｂ（ｅ）に示した配線１０を形成するまでの工程を第１の実施の形態と同様に行う。ただし、第１の実施の形態の芯材１４の代わりに、芯材３４を形成する。グラフェン層３３ａは、第１の実施の形態のグラフェン層１３に相当する。
次に、図１０（ｂ）に示すように、触媒層１２および芯材３４の露出した上面からグラフェンを成長させ、グラフェン層３３ｂを形成する。これにより、配線３０を得る。
なお、グラフェン層３３ｂが平坦化処理により露出したグラフェン層３３ａの端部に連続するように形成されるため、グラフェン層３３ａに終端処理を施さなくてもよい。
その後、配線３０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図９に示した半導体装置３００を得る。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、グラフェン層３３ｂを形成することにより、グラフェン層３３ａの端部にグラフェン層３３ｂが連続する。グラフェン層が端面を持たず、配線３０の上面においても途切れなく連続するため、グラフェンの端面での電子散乱がなくなる。これにより、配線抵抗をより低減することができる。
また、グラフェン層３３ｂを形成することにより、配線３０の上面にビア等を接続する場合、ビア等をグラフェン層に直接接続することが容易になる。
なお、本実施の形態を第２の実施の形態と組み合わせてもよい。この場合、例えば、第２の実施の形態に示した工程において材料膜１２４、保護膜２７、グラフェン膜１１３、触媒膜１１２、および下地膜１１１を平坦化処理により加工して配線２０を形成した後、芯材２４および触媒層１２を触媒としてグラフェンを成長させ、本実施の形態の領域３３ｂに相当するグラフェン層を形成する。この場合、芯材２４はグラフェンの成長の触媒となる材料からなる。また、保護膜２７を触媒材料から形成した場合、保護膜２７もグラフェンの成長のための触媒として用いることができる。
〔第４の実施の形態〕
第４の実施の形態は、多層のグラフェン層が形成される点において、第２の実施の形態と異なる。なお、第２の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図１１Ａ、１１Ｂは、本発明の第４の実施の形態に係る半導体装置４００の断面図である。また、図１２は半導体装置４００の上面図である。図１２の線分Ｃ−Ｃで切断したときの断面図が図１１Ａに対応し、図１２の線分Ｄ−Ｄで切断したときの断面図が図１１Ｂに対応する。なお、図１２においては、配線層絶縁膜５、拡散防止膜６の図示を省略する。
半導体装置４００は、エッチングストッパ膜４および配線層絶縁膜５中に形成されたダマシン構造を有する配線４０と、コンタクト層絶縁膜２、エッチングストッパ膜４、および配線層絶縁膜５中に配線４０を貫通または分断するように形成され、配線４０と下層の導電部材１を電気的に接続するコンタクト４５と、配線４０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。コンタクト４５の径は、配線４０の幅とほぼ等しい。
配線４０は、芯材４４と、芯材４４の底面および両側面に接する保護膜４７と、保護膜４７の底面および両側面に接するグラフェン層４３ｂと、グラフェン層４３ｂの底面および両側面に接する触媒層４２ｂと、触媒層４２ｂの底面および両側面に接するグラフェン層４３ａと、グラフェン層４３ａの底面および両側面に接する触媒層４２ａと、触媒層４２ａの底面および両側面に接する下地層１１とを含む。
触媒層４２ａ、４２ｂは、第１の実施の形態の触媒層１２と同様の材料からなる。また、触媒層４２ａ、４２ｂは、それぞれ均一なグラフェンを形成するために、途切れのない連続膜であることが好ましく、また、０．５ｎｍ以上の厚さを有することが好ましい。また、保護膜４７は、第２の実施の形態の保護膜２７と同様の材料からなる。
グラフェン層４３ａ、４３ｂは、それぞれ触媒層４２ａ、４２ｂを触媒として成長する１〜数十層のグラフェンからなり、バリスティック伝導特性を有する。グラフェン層４３ａ、４３ｂは配線４０の長さ方向に連続的に形成されるため、電子の移動経路が配線の長さ方向に形成される。
触媒層４２ａの材料と、触媒層４２ｂの材料は同一でも異なってもよい。
また、グラフェン層は３層以上形成されてもよい。この場合にも、各グラフェン層の間には触媒層が形成される。
コンタクト４５は、グラフェン層４３ａ、４３ｂを垂直方向に貫通または分断するように形成される。このため、コンタクト４５はグラフェン層４３ａ、４３ｂに直接接続される。コンタクト４５は、第１の実施の形態のコンタクト３と同様の材料から形成することができる。
図１２に示すように、コンタクト４５と芯材２４は、同一の材料で一体に形成される。
以下に、本実施の形態に係る半導体装置４００の製造方法の一例を示す。
（半導体装置の製造）
図１３（ａ）〜（ｃ）は、本発明の第４の実施の形態に係る半導体装置４００の製造工程を示す断面図である。図１３（ａ）〜（ｃ）に示される断面は、図１１Ａに示される断面に対応する。
まず、図４Ａ（ａ）〜（ｃ）に示した配線溝８を形成するまでの工程を第１の実施の形態と同様に行う。ただし、コンタクト３は形成しない。
次に、図１３（ａ）に示すように、下地層１１の材料膜である下地膜１１１、触媒層４２ａの材料膜である触媒膜１４２ａ、グラフェン層４３ａの材料膜であるグラフェン膜１４３ａ、触媒層４２ｂの材料膜である触媒膜１４２ｂ、グラフェン層４３ｂの材料膜であるグラフェン膜１４３ｂ、および保護膜４７を、配線溝８の内面に沿うように形成する。
次に、図１３（ｂ）に示すように、例えば、フォトリソグラフィ法とＲＩＥ法の組み合わせにより、保護膜４７、グラフェン膜１４３ｂ、触媒膜１４２ｂ、グラフェン膜１４３ａ、触媒膜１４２ａ、および下地膜１１１を貫通または分断するように、配線層絶縁膜５、エッチングストッパ膜４、およびコンタクト層絶縁膜２中にコンタクトホール４６を形成する。
次に、図１３（ｃ）に示すように、ＣＶＤ法等により、コンタクトホール４６および配線溝８を埋めるように、コンタクト４５および芯材４４の材料膜である材料膜１４４を形成する。
その後、コンタクトホール４６および配線溝８の外側の材料膜１４４、保護膜４７、グラフェン膜１４３ｂ、触媒膜１４２ｂ、グラフェン膜１４３ａ、触媒膜１４２ａ、および下地膜１１１を平坦化処理により除去して配線４０を形成し、配線４０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図１１Ａ、１１Ｂ、１２に示した半導体装置４００を得る。
なお、コンタクト４５の径を芯材４４の幅よりも小さくすることができる場合は、第２の実施の形態と同様の方法により半導体装置４００を形成してもよい。
また、コンタクト層絶縁膜中に予めコンタクトを形成しておき、その後に配線を形成してもよい。その場合の半導体装置４００の製造工程を図１４（ａ）〜（ｃ）を用いて以下に示す。
まず、図１４（ａ）に示すように、下地膜１１１、触媒膜１４２ａ、グラフェン膜１４３ａ、触媒膜１４２ｂ、およびグラフェン膜１４３ｂを、配線溝８の内面に沿うように形成する。ここで、コンタクト層絶縁膜２中には予めコンタクト３が形成されている。
次に、図１４（ｂ）に示すように、例えば、フォトリソグラフィ法とＲＩＥ法の組み合わせにより、グラフェン膜１４３ｂ、触媒膜１４２ｂ、グラフェン膜１４３ａ、触媒膜１４２ａ、および下地膜１１１を貫通または分断するように、配線層絶縁膜５、およびエッチングストッパ膜４中にコンタクトホール４６を形成する。ここで、コンタクトホール４６の底にコンタクト３の上面が露出する。
次に、図１４（ｃ）に示すように、ＣＶＤ法等により、コンタクトホール４６および配線溝８を埋めるように、芯材４４およびコンタクトホール４６中に形成されるコンタクト４８の材料膜である材料膜１４４を形成する。ここで、材料膜１４４の材料は、コンタクト３の材料と異なっていてもよい。
その後、コンタクトホール４６および配線溝８の外側の材料膜１４４、グラフェン膜１４３ｂ、触媒膜１４２ｂ、グラフェン膜１４３ａ、触媒膜１４２ａ、および下地膜１１１を、キャップ層７をストッパとして用いる平坦化処理により除去して配線４０を形成し、配線４０および配線層絶縁膜５上に拡散防止膜６を形成する。なお、この場合、半導体装置４００のコンタクトはコンタクト３とコンタクト４８の２段構造になる。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、電子伝導に寄与するグラフェン層を複数形成することにより、１つのみ形成する場合と比較して、配線の電気抵抗をより低減させることができる。
〔第５の実施の形態〕
第５の実施の形態は、多層のグラフェン層が形成される点において、第３の実施の形態と異なる。なお、第３の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図１５は、本発明の第５の実施の形態に係る半導体装置５００の断面図である。
半導体装置５００は、エッチングストッパ膜４および配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線５０と、コンタクト層絶縁膜２中に形成され、上層の配線５０と下層の導電部材１を電気的に接続するコンタクト３と、配線５０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線５０は、芯材５４と、芯材５４の底面および両側面に接するグラフェン層５３ｂと、グラフェン層５３ｂの底面および両側面に接する触媒層５２ｂと、触媒層５２ｂの底面および両側面に接するグラフェン層５３ａと、グラフェン層５３ａの底面および両側面に接する触媒層５２ａと、芯材５４および触媒層５２ａ、５２ｂの上面に接するグラフェン層５３ｃと、触媒層５２ａの底面および両側面に接する下地層１１とを含む。
なお、グラフェン層５３ａ、５３ｂおよび触媒層５２ａ、５２ｂは、それぞれ第４の実施の形態のグラフェン層４３ａ、４３ｂおよび触媒層４２ａ、４２ｂと同様のものである。
芯材５４は、触媒層５２ａ、５２ｂと同様に、グラフェンの成長の触媒となる触媒材料からなる。ただし、芯材５４の材料は触媒層５２ａ、５２ｂの材料と同一でも異なってもよい。また、触媒層５２ａの材料と、触媒層５２ｂの材料は同一でも異なってもよい。
グラフェン層５３ａ、５３ｂ、５３ｃは、触媒層５２ａ、５２ｂおよび芯材５４を触媒として成長する１〜数十層のグラフェンからなる。具体的には、グラフェン層５３ａは触媒層５２ａを触媒として成長するグラフェンからなり、グラフェン層５３ｂは触媒層５２ｂを触媒として成長するグラフェンからなり、グラフェン層５３ｃは芯材５４および触媒層５２ａ、５２ｂを触媒として成長するグラフェンからなる。グラフェン層５３ａ、５３ｂ、５３ｃは、電気的に接続される。
以下に、本実施の形態に係る半導体装置５００の製造方法の一例を示す。
（半導体装置の製造）
図１６（ａ）〜（ｃ）は、本発明の第５の実施の形態に係る半導体装置５００の製造工程を示す断面図である。
まず、図１３（ａ）に示したグラフェン膜１４３ｂを形成するまでの工程を第４の実施の形態と同様に行う。ただし、コンタクト層絶縁膜２中にコンタクト３を形成する。
次に、図１６（ａ）に示すように、配線溝８を埋めるようにグラフェン膜１４３ｂ上に芯材５４の材料膜である材料膜１５４を形成する。
次に、図１６（ｂ）に示すように、配線溝８の外側の材料膜１５４、グラフェン膜１４３ｂ、触媒膜１４２ｂ、グラフェン膜１４３ａ、触媒膜１４２ａ、および下地膜１１１を、キャップ層７をストッパとして用いる平坦化処理により除去して、芯材５４、グラフェン層５３ａ、５３ｂ、触媒層５２ａ、５２ｂ、下地層１１を形成する。
次に、図１６（ｃ）に示すように、触媒層５２ａ、５２ｂおよび芯材５４の露出した上面からグラフェンを成長させ、グラフェン層５３ｃを形成する。これにより、配線５０を得る。
その後、配線５０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図１５に示した半導体装置５００を得る。
（第５の実施の形態の効果）
本発明の第５の実施の形態によれば、グラフェン層５３ｃを形成することにより、グラフェン層５３ｃを形成せずにグラフェン層５３ａ、５３ｂのみを形成する場合と比較して、電子伝導に寄与するグラフェン層の数が増加する。これにより、配線抵抗を低減することができる。
また、グラフェン層５３ｃを形成することにより、グラフェン層５３ａ、５３ｂの端部にグラフェン層５３ｃが連続する。グラフェン層が端面を持たず、配線５０の上面においても途切れなく連続するため、グラフェンの端面での電子散乱がなくなる。これにより、配線抵抗をより低減することができる。
また、グラフェン層５３ｃを形成することにより、配線５０の上面にビア等を接続する場合、ビア等をグラフェン層に直接接続することが容易になる。
また、グラフェン層５３ｃを形成することにより、グラフェン層５３ａ、５３ｂ、５３ｃが他の材料を介さずに電気的に接続されるため、配線抵抗をより低減することができる。
なお、本実施の形態を第４の実施の形態と組み合わせてもよい。この場合、例えば、第４の実施の形態に示した工程において材料膜１４４、グラフェン膜１４３ｂ、触媒膜１４２ｂ、グラフェン膜１４３ａ、触媒膜１４２ａ、および下地膜１１１を平坦化処理により加工して配線４０を形成した後、芯材４４および触媒層４２ａ、４２ｂを触媒としてグラフェンを成長させ、本実施の形態のグラフェン層５３ｃに相当するグラフェン層を形成する。この場合、芯材２４はグラフェンの成長の触媒となる材料からなる。
〔第６の実施の形態〕
第６の実施の形態は、グラフェン層が平面形状を有する点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図１７は、本発明の第６の実施の形態に係る半導体装置６００の断面図である。
半導体装置６００は、配線層絶縁膜５中に形成された配線６０と、コンタクト層絶縁膜２中に形成され、上層の配線６０と下層の導電部材１を電気的に接続するコンタクト６５と、配線６０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線６０は、下地層６１と、下地層６１上の触媒層６２ａと、触媒層６２ａ上のグラフェン層６３ａと、グラフェン層６３ａ上の触媒層６２ｂと、触媒層６２ｂ上のグラフェン層６３ｂと、グラフェン層６３ｂ上の保護膜６７とを含む。
下地層６１、触媒層６２ａ、６２ｂ、グラフェン層６３ａ、６３ｂ、および保護膜６７は、それぞれ平面形状を有する。なお、下地層６１、触媒層６２ａ、６２ｂ、およびグラフェン層６３ａ、６３ｂは、それぞれ第１の実施の形態の下地層１１、触媒層１２、およびグラフェン層１３と同様の材料からなる。また、保護膜６７は、第２の実施の形態の保護膜２７と同様の材料からなる。
触媒層６２ａの材料と、触媒層６２ｂの材料は同一でも異なってもよい。
また、グラフェン層は３層以上形成されてもよい。この場合にも、各グラフェン層の間には触媒層が形成される。また、グラフェン層は１層だけ形成されてもよい。この場合、触媒層６２ｂおよびグラフェン層６３ｂは形成されない。
触媒層６２ａ、６２ｂは、均一なグラフェンを形成するために、途切れのない連続膜であることが好ましく、また、０．５ｎｍ以上の厚さを有することが好ましい。
グラフェン層６３ａ、６３ｂは、１〜数十層のグラフェンからなる。グラフェン層６３ａは触媒層６２ａを触媒として成長するグラフェンからなり、グラフェン層６３ｂは触媒層６２ｂを触媒として成長するグラフェンからなる。
コンタクト６５は、配線６０を垂直方向に貫通するように形成される。このため、コンタクト６５はグラフェン層６３ａ、６３ｂに直接接続される。コンタクト６５は、第１の実施の形態のコンタクト３と同様の材料からなる。
以下に、本実施の形態に係る半導体装置６００の製造方法の一例を示す。
（半導体装置の製造）
図１８（ａ）〜（ｄ）は、本発明の第６の実施の形態に係る半導体装置６００の製造工程を示す断面図である。
まず、図１８（ａ）に示すように、導電部材１上にコンタクト層絶縁膜２、下地層６１の材料膜である下地膜１６１、触媒層６２ａの材料膜である触媒膜１６２ａ、グラフェン層６３ａの材料膜であるグラフェン膜１６３ａ、触媒層６２ｂの材料膜である触媒膜１６２ｂ、グラフェン層６３ｂの材料膜であるグラフェン膜１６３ｂ、および保護膜６７を形成する。
次に、図１８（ｂ）に示すように、例えば、リソグラフィ法とＲＩＥ法の組み合わせにより、下地膜１６１、触媒膜１６２ａ、グラフェン膜１６３ａ、触媒膜１６２ｂ、およびグラフェン膜１６３ｂをパターニングし、それぞれ下地層６１、触媒層６２ａ、グラフェン層６３ａ、触媒層６２ｂ、およびグラフェン層６３ｂに加工する。これにより、配線６０を得る。なお、配線６０の両側面における、パターニングにより露出したグラフェン層６３ａ、６３ｂの端部に終端処理を行うことが好ましい。
次に、図１８（ｃ）に示すように、例えば、ＣＶＤ法とＣＭＰ法の組み合わせにより配線層絶縁膜５を形成した後、例えば、リソグラフィ法とＲＩＥ法の組み合わせにより、グラフェン層６３ｂ、触媒層６２ｂ、グラフェン層６３ａ、触媒層６２ａ、下地層６１、およびコンタクト層絶縁膜２中にコンタクトホール６６を形成する。なお、配線層絶縁膜５にＣＭＰ法による平坦化処理を施す際に、保護膜６７をストッパとして用いることができる。
次に、図１８（ｄ）に示すように、コンタクト６５の材料膜をＣＶＤ法等によりコンタクトホール６６に埋め込み、コンタクトホール６６の外側の材料膜を平坦化処理により除去することにより、コンタクト６５を形成する。なお、コンタクトホール６６の材料膜に平坦化処理を施す際に、保護膜６７をストッパとして用いることができる。
なお、配線層絶縁膜５の絶縁材料を堆積させた後、平坦化処理を施す前に、コンタクトホール６６の形成およびコンタクト６５の材料膜の埋め込みを行ってもよい。この場合、平坦化処理により、保護膜６７より上側の余剰なコンタクト６５の材料膜および配線層絶縁膜５の絶縁材料が除去される。
その後、配線６０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図１７に示した半導体装置６００を得る。
（第６の実施の形態の効果）
本発明の第６の実施の形態によれば、配線６０の伝導層となるグラフェン層６３ａ、６３ｂを形成することにより、配線６０の電気抵抗を低減することができる。
また、配線６０はＲＩＥ法によりパターン形成されるため、配線６０が屈折部を含むパターンを有する場合であっても、屈折部においてグラフェン層６３ａ、６３ｂが容易に連続性を保つことができ、屈折部における電気抵抗の上昇を抑えることができる。
また、配線６０はグラフェン層６３ａ、６３ｂの２層の電子伝導に寄与するグラフェン層を含むため、平面形状の単層のグラフェン層を配線層として用いる場合と比較して、配線の幅を広げずに配線の電気抵抗を低減することができる。
〔第７の実施の形態〕
第７の実施の形態は、グラフェン層が配線の側面にも形成される点において、第６の実施の形態と異なる。なお、第６の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図１９は、本発明の第７の実施の形態に係る半導体装置７００の断面図である。
半導体装置７００は、配線層絶縁膜５中に形成された配線７０と、コンタクト層絶縁膜２中に形成され、上層の配線７０と下層の導電部材１を電気的に接続するコンタクト３と、配線７０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線７０は、下地層７１と、下地層７１上の触媒層７２ａと、触媒層７２ａ上のグラフェン層７３ａと、グラフェン層７３ａ上の触媒層７２ｂと、触媒層７２ｂ上のグラフェン層７３ｂと、グラフェン層７３ｂ上の保護膜７７と、触媒層７２ａ、７２ｂおよびグラフェン層７３ａ、７３ｂの両側面のグラフェン層７３ｃとを含む。
下地層７１、触媒層７２ａ、７２ｂ、グラフェン層７３ａ、７３ｂ、および保護膜７７は、それぞれ第６の実施の形態の下地層６１、触媒層６２ａ、６２ｂ、グラフェン層６３ａ、６３ｂ、および保護膜６７と同様の材料からなり、同様の形状を有する。
また、グラフェン層は３層以上形成されてもよい。この場合にも、各グラフェン層の間には触媒層が形成される。
グラフェン層７３ｃは、触媒層７２ａ、７２ｂを触媒として、触媒層７２ａ、７２ｂの側面から成長するグラフェンからなる。グラフェン層７３ａ、７３ｂ、７３ｃは、電気的に接続される。
コンタクト３は、第１の実施の形態のコンタクト３と同様のものである。
以下に、本実施の形態に係る半導体装置７００の製造方法の一例を示す。
（半導体装置の製造）
図２０（ａ）〜（ｃ）は、本発明の第７の実施の形態に係る半導体装置７００の製造工程を示す断面図である。
まず、導電部材１上にコンタクト３を含むコンタクト層絶縁膜２を形成し、その上に下地層７１の材料膜、触媒層７２ａの材料膜、グラフェン層７３ａの材料膜、触媒層７２ｂの材料膜、およびグラフェン層７３ｂの材料膜を形成する。
次に、図２０（ａ）に示すように、例えば、リソグラフィ法とＲＩＥ法の組み合わせにより、下地層７１の材料膜、触媒層７２ａの材料膜、グラフェン層７３ａの材料膜、触媒層７２ｂの材料膜、およびグラフェン層７３ｂの材料膜をパターニングし、それぞれ下地層７１、触媒層７２ａ、グラフェン層７３ａ、触媒層７２ｂ、およびグラフェン層７３ｂに加工する。また、保護膜７７も同時にパターニングされる。
次に、図２０（ｂ）に示すように、触媒層７２ａ、７２ｂの側面からグラフェンを成長させ、触媒層７２ａ、７２ｂおよびグラフェン層７３ａ、７３ｂの両側面にグラフェン層７３ｃを形成する。これにより、配線７０を得る。
なお、グラフェン層７３ｃがパターニングにより露出したグラフェン層７３ａ、７３ｂの端部を塞ぐように形成されるため、グラフェン層７３ａ、７３ｂに終端処理を施さなくてもよい。
次に、図２０（ｃ）に示すように、例えば、ＣＶＤ法によりコンタクト層絶縁膜２および配線７０上に絶縁材料を体積させた後、これをＣＭＰ法等を用いて平坦化することにより、配線層絶縁膜５を形成する。なお、配線層絶縁膜５にＣＭＰ法による平坦化処理を施す際に、保護膜７７をストッパとして用いることができる。
その後、配線７０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図１９に示した半導体装置７００を得る。
なお、グラフェン層７３ｂは、グラフェン層７３ｃと同時に形成されてもよい。すなわち、触媒層７２ｂの上面、および触媒層７２ａ、７２ｂの両側面からグラフェンを成長させて、グラフェン層７３ｂ、７３ｃを形成する。
また、保護膜７７を触媒材料から形成することにより、保護膜７７上にもグラフェン層を形成することができる。グラフェン層７３ｃを形成する際に保護膜７７上に形成されるグラフェン層は、線層絶縁膜５に平坦化処理を施す際に除去されるが、平坦化処理後に再度グラフェンを成長させることにより、保護膜７７上にグラフェン層を残すことができる。保護膜７７上のグラフェン層は、グラフェン層７３ｃを介してグラフェン層７３ａ、７３ｂに接続される。
また、配線層絶縁膜５を形成せずに、カバレッジの悪い条件（例えば、成膜レートが高い条件）でのＣＶＤ法により拡散防止膜６を形成してもよい。この場合、配線７０間にエアギャップが形成され、配線間の誘電率を低減することができる。また、配線層絶縁膜５を形成しないため、工程数を減らすことができる。
さらに、この場合、配線層絶縁膜５を形成しないため、触媒材料からなる保護膜７７上にグラフェン層を形成した場合に、これが平坦化処理により除去されることがない。そのため、グラフェン層７３ｃを形成する際に同時に保護膜７７上に形成したグラフェン層を残すことができ、工程数を減らすことができる。
（第７の実施の形態の効果）
本発明の第７の実施の形態によれば、グラフェン層７３ｃを形成することにより、グラフェン層７３ｃを形成せずにグラフェン層７３ａ、７３ｂのみを形成する場合と比較して、電子伝導に寄与するグラフェン層の数が増加する。これにより、配線抵抗を低減することができる。
また、グラフェン層７３ｃを形成することにより、グラフェン層７３ａ、７３ｂの端部にグラフェン層７３ｃが連続する。グラフェン層が端面を持たず、配線７０の側面においても途切れなく連続するため、グラフェンの端面での電子散乱がなくなる。これにより、配線抵抗をより低減することができる。
また、グラフェン層７３ｃを形成することにより、グラフェン層７３ａ、７３ｂ、７３ｃが他の材料を介さずに電気的に接続されるため、配線抵抗をより低減することができる。
なお、本実施の形態を第６の実施の形態と組み合わせてもよい。この場合、例えば、第６の実施の形態に示した工程において配線６０を形成した後、配線６０の両側面に本実施の形態のグラフェン層７３ａに相当するグラフェン層を形成し、その後、コンタクトホール６６を形成すればよい。
〔第８の実施の形態〕
第８の実施の形態は、１層の触媒層上にグラフェン層を形成する点において、第６の実施の形態と異なる。なお、第６の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図２１は、本発明の第８の実施の形態に係る半導体装置８００の断面図である。
半導体装置８００は、配線層絶縁膜５中に形成された配線８０と、コンタクト層絶縁膜２中に形成され、上層の配線８０と下層の導電部材１を電気的に接続するコンタクト３と、配線８０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。
配線８０は、触媒層８２と、触媒層８２の上面および側面上のグラフェン層８３とを含む。
触媒層８２、グラフェン層８３は、それぞれ第６の実施の形態の触媒層６２ａ、６２ｂ、グラフェン層６３ａ、６３ｂと同様の材料からなる。
グラフェン層８３は、触媒層８２を触媒として、触媒層８２の上面および側面から成長するグラフェンからなる。
以下に、本実施の形態に係る半導体装置８００の製造方法の一例を示す。
（半導体装置の製造）
図２２（ａ）〜（ｃ）は、本発明の第８の実施の形態に係る半導体装置８００の製造工程を示す断面図である。
まず、導電部材１上にコンタクト３を含むコンタクト層絶縁膜２を形成し、その上に触媒層８２の材料膜を形成する。
次に、図２２（ａ）に示すように、例えば、リソグラフィ法とＲＩＥ法の組み合わせにより、触媒層８２の材料膜をパターニングし、触媒層８２に加工する。
次に、図２２（ｂ）に示すように、触媒層８２の上面および側面からグラフェンを成長させ、グラフェン層８３を形成する。これにより配線８０が形成される。
次に、図２２（ｃ）に示すように、例えば、ＣＶＤ法によりコンタクト層絶縁膜２および配線８０上に絶縁材料を体積させた後、これをＣＭＰ法等を用いて平坦化することにより、配線層絶縁膜５を形成する。このとき、触媒層８２の上面上のグラフェン層８３が平坦化処理により除去される。
次に、図２２（ｄ）に示すように、再度、触媒層８２の上面からグラフェンを成長させ、触媒層８２の上面上にグラフェン層８３を形成する。
その後、配線８０および配線層絶縁膜５上に拡散防止膜６を形成する。これにより、図２１に示した半導体装置８００を得る。
また、配線層絶縁膜５を形成せずに、カバレッジの悪い条件でのＣＶＤ法により拡散防止膜６を形成してもよい。この場合、配線８０間にエアギャップが形成され、配線間の誘電率を低減することができる。また、配線層絶縁膜５を形成しないため、工程数を減らすことができる。
さらに、この場合、配線層絶縁膜５を形成しないため、触媒層８２の上面上のグラフェン層８３が平坦化処理により除去されることがない。そのため、グラフェンの成長を再度行わなくてもよく、工程数を減らすことができる。
（第８の実施の形態の効果）
本発明の第８の実施の形態によれば、触媒層８２をある程度の厚さに形成することにより、触媒層８２の上面および側面上にグラフェン層８３を形成することができる。これにより、配線抵抗を低減することができる。
〔第９の実施の形態〕
第９の実施の形態は、配線がデュアルダマシン構造を有する点において、第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図２３は、本発明の第９の実施の形態に係る半導体装置９００の断面図である。
半導体装置９００は、コンタクト層絶縁膜２および配線層絶縁膜５中に形成され、下層の導電部材１に電気的に接続されたデュアルダマシン構造を有する配線９０と、コンタクト層絶縁膜２と配線層絶縁膜５との間に形成されたエッチングストッパ膜４と、配線９０および配線層絶縁膜５上に形成された拡散防止膜６と、を有する。なお、エッチングストッパ層４は形成されなくてもよい。
配線９０は、配線層絶縁膜５中に形成された配線領域９０ａと、コンタクト層絶縁膜２およびエッチングストッパ膜４中に形成されたコンタクト領域９０ｂを有する。
配線領域９０ａは、芯材９４と、芯材９４の底面および両側面に接するグラフェン層９３と、グラフェン層９３の底面および両側面に接する触媒層９２と、触媒層９２の底面および両側面に接する下地層９１とを含む。また、下地層９１、触媒層９２、およびグラフェン層９３のみで配線領域９０ａ中の空隙が埋まる場合、または空隙が存在してもよい場合は、配線領域９０ａ中に芯材９４は形成されなくてもよい。
コンタクト領域９０ｂも配線領域９０ａと同様に、芯材９４と、芯材９４の底面および両側面に接するグラフェン層９３と、グラフェン層９３の底面および両側面に接する触媒層９２と、触媒層９２の底面および両側面に接する下地層９１とを含む。また、下地層９１、触媒層９２、およびグラフェン層９３のみでコンタクト領域９０ｂ中の空隙が埋まる場合、または空隙が存在してもよい場合は、コンタクト領域９０ｂ中に芯材９４は形成されなくてもよい。
下地層９１、触媒層９２、グラフェン層９３、および芯材９４は、それぞれ第１の実施の形態の下地層１１、触媒層１２、グラフェン層１３、および芯材１４と同様の材料からなる。
以下に、本実施の形態に係る半導体装置９００の製造方法の一例を示す。
（半導体装置の製造）
図２４（ａ）〜（ｄ）は、本発明の第９の実施の形態に係る半導体装置９００の製造工程を示す断面図である。
まず、図２４（ａ）に示すように、導電部材１上にコンタクト層絶縁膜２、エッチングストッパ膜４、配線層絶縁膜５、およびキャップ層７を形成する。なお、エッチングストッパ層４を形成しなくてもよい。
次に、図２４（ｂ）に示すように、例えば、リソグラフィ法とＲＩＥ法の組み合わせにより、コンタクト層絶縁膜２およびエッチングストッパ膜４中にコンタクトホール９６ｂを形成し、配線層絶縁膜５およびキャップ層７中に配線溝９６ａを形成する。
次に、図２４（ｃ）に示すように、下地層９１の材料膜である下地膜１９１、触媒層９２の材料膜である触媒膜１９２、グラフェン層９３の材料膜であるグラフェン膜１９３、および芯材９４の材料膜である材料膜１９４を、コンタクトホール９６ｂおよび配線溝９６ａを埋めるように形成する。
次に、図２４（ｄ）に示すように、キャップ層７をストッパとして用いるＣＭＰ等の平坦化処理により、配線溝９６ａの外側の材料膜１９４、グラフェン膜１９３、触媒膜１９２、および下地膜１９１を除去し、芯材９４、グラフェン層９３、触媒層９２、および下地層９１を形成する。これにより、配線９０を得る。このとき、キャップ層７を除去せずに残してもよいが、配線間誘電率を低減するために除去することが好ましい。
なお、平坦化処理後、配線９０の上面におけるグラフェン層９３の露出した端部に終端処理を行うことが好ましい。
その後、ＣＶＤ法等により、配線９０および配線層絶縁膜５上に拡散防止膜６を形成する。
（第９の実施の形態の効果）
本発明の第９の実施の形態によれば、配線９０の伝導層となるグラフェン層９３を形成することにより、配線９０の電気抵抗を低減することができる。
また、配線９０が屈折部を含むパターンを有する場合であっても、屈折部においてグラフェン層９３を連続的に形成することが比較的容易であり、屈折部における電気抵抗の上昇を抑えることができる。
また、本実施の形態を第３の実施の形態と組み合わせて、第３の実施の形態のグラフェン層３３ｂに相当するグラフェン層を配線９０に形成してもよい。また、第４の実施の形態と同様に、複数層のグラフェン層を形成してもよい。
〔他の実施の形態〕
本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１００、２００、３００、４００、５００、６００、７００、８００、９００ 半導体装置、 １２、４２ａ、４２ｂ、５２ａ、５２ｂ、６２ａ、６２ｂ、７２ａ、７２ｂ、８２、９２ 触媒層、 １３、３３ａ、３３ｂ、４３ａ、４３ｂ、５３ａ、５３ｂ、５３ｃ、６３ａ、６３ｂ、７３ａ、７３ｂ、７３ｃ、８３、９３ グラフェン層、 １４、２４、３４、４４、５４、９４ 芯材

Claims (5)

  1. 基板と、
    前記基板上に設けられ、配線溝を有する絶縁膜と、
    前記配線溝の側面上および底面上に直接、または他の部材を介在させて設けられた第１の触媒層と、
    前記配線溝内に、前記配線溝の側面および底面に沿って、前記第１の触媒層上に前記第１の触媒層に接して設けられた第１のグラフェン層と、
    を有する半導体装置。
  2. 前記配線溝内に前記第１のグラフェン層に接して設けられた芯材をさらに有する、
    請求項１に記載の半導体装置。
  3. 前記芯材は、前記グラフェンの成長の触媒となる触媒材料からなり、
    前記第１のグラフェン層は、前記芯材の上面、底面、および両側面に接する、
    請求項２に記載の半導体装置。
  4. 前記配線溝内の前記第１のグラフェン層上に設けられた第２の触媒層と、
    前記配線溝内の前記第２の触媒層上に前記第２の触媒層と接して設けられた第２のグラフェン層と、をさらに有する、
    請求項１に記載の半導体装置。
  5. 第１の触媒材料からなる第１の触媒層と、前記第１の触媒材料を触媒として成長するグラフェンからなり、前記第１の触媒層上に形成される第１のグラフェン層と、第２の触媒材料からなり、前記第１のグラフェン層上に形成される第２の触媒層と、前記第２の触媒材料を触媒として成長するグラフェンからなり、前記第２の触媒層上に形成される第２のグラフェン層とを含む配線、
    を有する半導体装置。
JP2009164993A 2009-07-13 2009-07-13 半導体装置 Expired - Fee Related JP5395542B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009164993A JP5395542B2 (ja) 2009-07-13 2009-07-13 半導体装置
US12/726,520 US8358008B2 (en) 2009-07-13 2010-03-18 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009164993A JP5395542B2 (ja) 2009-07-13 2009-07-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2011023420A true JP2011023420A (ja) 2011-02-03
JP5395542B2 JP5395542B2 (ja) 2014-01-22

Family

ID=43426853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009164993A Expired - Fee Related JP5395542B2 (ja) 2009-07-13 2009-07-13 半導体装置

Country Status (2)

Country Link
US (1) US8358008B2 (ja)
JP (1) JP5395542B2 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012080006A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
JP2013529859A (ja) * 2010-07-09 2013-07-22 マイクロン テクノロジー， インク． 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
KR101298789B1 (ko) 2010-08-31 2013-08-22 가부시끼가이샤 도시바 반도체 장치
JP2013172083A (ja) * 2012-02-22 2013-09-02 Toshiba Corp 半導体装置の製造方法
JP2013179177A (ja) * 2012-02-28 2013-09-09 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2013201373A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 配線及び半導体装置
JP2014053530A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体装置及びその製造方法
JP2014063912A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置
JP2014157923A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 半導体装置
KR20140119652A (ko) * 2013-04-01 2014-10-10 인텔 코오퍼레이션 하이브리드 카본-금속 상호연결 구조
JP2015519749A (ja) * 2012-05-10 2015-07-09 サムスン エレクトロニクス カンパニー リミテッド 銅配線構造体のためのグラフェンキャップ
JP2015185599A (ja) * 2014-03-20 2015-10-22 株式会社東芝 グラフェン配線及び半導体装置
JP2015537392A (ja) * 2012-12-17 2015-12-24 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ グラフェンおよび金属相互接続
US9257508B2 (en) 2012-01-26 2016-02-09 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
KR20160070078A (ko) * 2013-10-17 2016-06-17 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
US9379060B2 (en) 2013-03-19 2016-06-28 Kabushiki Kaisha Toshiba Graphene wiring
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
US9659870B2 (en) 2014-09-18 2017-05-23 Kabushiki Kaisha Toshiba Wiring and method for manufacturing the same
US9761530B2 (en) 2014-09-18 2017-09-12 Kabushiki Kaisha Toshiba Graphene wiring and method for manufacturing the same
US9768372B2 (en) 2013-09-18 2017-09-19 Kabushiki Kaisha Toshiba Semiconductor device, superconducting device, and manufacturing method of semiconductor device
US10199391B2 (en) 2017-03-10 2019-02-05 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US10446494B2 (en) 2015-03-18 2019-10-15 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
JP2020508587A (ja) * 2017-02-21 2020-03-19 日本テキサス・インスツルメンツ合同会社 高周波数応用例のためのヘテロ構造相互接続
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2952471A1 (fr) * 2009-11-09 2011-05-13 Commissariat Energie Atomique Graphene epitaxie sur sic, ayant un gap ouvert et une mobilite comparable a celle du graphene standard a gap nul
DE102009056052B4 (de) * 2009-11-26 2014-07-10 Humboldt-Universität Zu Berlin Anordnung mit einem Träger und einer Schicht
JP5150690B2 (ja) 2010-09-16 2013-02-20 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5637795B2 (ja) 2010-10-05 2014-12-10 株式会社東芝 装置
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
US8404588B2 (en) * 2010-10-06 2013-03-26 Electronics And Telecommunications Research Institute Method of manufacturing via electrode
CN102646626B (zh) * 2011-02-22 2014-07-02 中芯国际集成电路制造(上海)有限公司 一种导电插塞的形成方法
CN102760686B (zh) * 2011-04-27 2014-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件、形成互连结构的方法
KR101271951B1 (ko) * 2011-05-27 2013-06-07 포항공과대학교 산학협력단 탄소 박막 제조 방법
KR101878751B1 (ko) 2011-06-27 2018-07-17 삼성전자주식회사 그래핀 구조체 및 그 제조방법과, 그래핀 소자 및 그 제조방법
CN102856277B (zh) * 2011-06-29 2015-03-11 中芯国际集成电路制造(上海)有限公司 石墨烯导电插塞及其形成方法
US8716863B2 (en) * 2011-07-13 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for high performance interconnect
US8969154B2 (en) 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US8482126B2 (en) * 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
US8796741B2 (en) 2011-10-04 2014-08-05 Qualcomm Incorporated Semiconductor device and methods of making semiconductor device using graphene
US9324634B2 (en) 2011-11-08 2016-04-26 International Business Machines Corporation Semiconductor interconnect structure having a graphene-based barrier metal layer
CN102437110B (zh) * 2011-11-30 2015-07-29 北京大学 一种石墨烯垂直互连结构的制作方法
US8927415B2 (en) * 2011-12-09 2015-01-06 Intermolecular, Inc. Graphene barrier layers for interconnects and methods for forming the same
US8633055B2 (en) 2011-12-13 2014-01-21 International Business Machines Corporation Graphene field effect transistor
KR102037469B1 (ko) 2012-01-02 2019-10-28 삼성전자주식회사 그래핀 전자 소자 및 그 제조 방법
US9112002B2 (en) * 2012-02-13 2015-08-18 Tyco Electronics Corporation Electrical conductors and methods of manufacturing electrical conductors
CN102593098A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
CN102569183B (zh) * 2012-03-02 2015-07-29 北京大学 多层石墨烯垂直互连结构制作方法
US8647978B1 (en) 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
US8519450B1 (en) * 2012-08-17 2013-08-27 International Business Machines Corporation Graphene-based non-volatile memory
JP5694272B2 (ja) 2012-10-25 2015-04-01 株式会社東芝 半導体装置及びその製造方法
US20140145332A1 (en) * 2012-11-26 2014-05-29 Globalfoundries Inc. Methods of forming graphene liners and/or cap layers on copper-based conductive structures
JP6079166B2 (ja) * 2012-11-26 2017-02-15 ソニー株式会社 積層構造体の製造方法
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US8916469B2 (en) * 2013-03-12 2014-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating copper damascene
JP5826783B2 (ja) 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9257391B2 (en) 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
US9305879B2 (en) 2013-05-09 2016-04-05 Globalfoundries Inc. E-fuse with hybrid metallization
US9171801B2 (en) 2013-05-09 2015-10-27 Globalfoundries U.S. 2 Llc E-fuse with hybrid metallization
US9536830B2 (en) 2013-05-09 2017-01-03 Globalfoundries Inc. High performance refractory metal / copper interconnects to eliminate electromigration
US9142505B2 (en) * 2013-06-18 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
JP2015032662A (ja) 2013-08-01 2015-02-16 株式会社東芝 半導体装置及びその製造方法
JP2015050305A (ja) * 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9806119B2 (en) 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
KR102311676B1 (ko) 2014-01-21 2021-10-12 삼성전자주식회사 접착층을 포함하는 전극 연결 구조체 및 이를 포함하는 전자 소자
JP2015138901A (ja) 2014-01-23 2015-07-30 株式会社東芝 半導体装置及びその製造方法
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9337149B2 (en) 2014-07-29 2016-05-10 Samsung Electronics Co, Ltd. Semiconductor devices and methods of fabricating the same
JP2016058621A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
US20160104670A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Interlayer ballistic conductor signal lines
KR102371295B1 (ko) * 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
JP2016171245A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
JP2017050419A (ja) * 2015-09-02 2017-03-09 株式会社東芝 半導体装置とその製造方法
JP2017050503A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置とその製造方法
US9640430B2 (en) 2015-09-17 2017-05-02 Nxp Usa, Inc. Semiconductor device with graphene encapsulated metal and method therefor
US10074607B2 (en) * 2016-02-05 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with graphene layer
US9728485B1 (en) * 2016-02-05 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with interconnect structure having catalys layer
JP2017168505A (ja) * 2016-03-14 2017-09-21 株式会社東芝 半導体装置およびその製造方法
US9837402B1 (en) * 2016-06-01 2017-12-05 Globalfoundries Inc. Method of concurrently forming source/drain and gate contacts and related device
CN107680932B (zh) * 2016-08-01 2022-05-13 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof
US10658280B2 (en) * 2017-12-29 2020-05-19 Advanced Semiconductor Engineering, Inc. Electrical device including a through-silicon via structure
KR102554839B1 (ko) 2018-08-11 2023-07-11 어플라이드 머티어리얼스, 인코포레이티드 그래핀 확산 장벽
US10978342B2 (en) 2019-01-30 2021-04-13 International Business Machines Corporation Interconnect with self-forming wrap-all-around barrier layer
US11202368B2 (en) 2020-04-28 2021-12-14 Cisco Technology, Inc. Providing one or more carbon layers to a copper conductive material to reduce power loss in a power plane
US11330702B2 (en) * 2020-04-28 2022-05-10 Cisco Technology, Inc. Integrating graphene into the skin depth region of high speed communications signals for a printed circuit board
US11424187B2 (en) * 2020-08-04 2022-08-23 Nanya Technology Corporation Semiconductor device with porous insulating layers and method for fabricating the same
US11640940B2 (en) * 2021-05-07 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnection structure including conductive graphene layers
US11908734B2 (en) 2021-10-06 2024-02-20 International Business Machines Corporation Composite interconnect formation using graphene

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
JP2009043939A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd グラフェンを用いた電子デバイスの製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015142B2 (en) * 2003-06-12 2006-03-21 Georgia Tech Research Corporation Patterned thin film graphite devices and method for making same
US7989067B2 (en) * 2003-06-12 2011-08-02 Georgia Tech Research Corporation Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics
US7728405B2 (en) * 2007-03-08 2010-06-01 Qimonda Ag Carbon memory
US8467224B2 (en) * 2008-04-11 2013-06-18 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
JP2010212619A (ja) 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
JP2009043939A (ja) * 2007-08-09 2009-02-26 Fujitsu Ltd グラフェンを用いた電子デバイスの製造方法
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997461B2 (en) 2010-07-09 2018-06-12 Micron Technology, Inc. Electrically conductive laminate structures
US10879178B2 (en) 2010-07-09 2020-12-29 Micron Technology, Inc. Electrically conductive laminate structures
US10141262B2 (en) 2010-07-09 2018-11-27 Micron Technology, Inc. Electrically conductive laminate structures
JP2013529859A (ja) * 2010-07-09 2013-07-22 マイクロン テクノロジー， インク． 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
US8946903B2 (en) 2010-07-09 2015-02-03 Micron Technology, Inc. Electrically conductive laminate structure containing graphene region
US10679943B2 (en) 2010-07-09 2020-06-09 Micron Technology, Inc. Electrically conductive laminate structures
US10381308B2 (en) 2010-07-09 2019-08-13 Micron Technology, Inc. Electrically conductive laminate structures
KR101298789B1 (ko) 2010-08-31 2013-08-22 가부시끼가이샤 도시바 반도체 장치
JP2012080006A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
JP2013115143A (ja) * 2011-11-25 2013-06-10 Toshiba Corp 配線及び半導体装置
US9131611B2 (en) 2011-11-25 2015-09-08 Kabushiki Kaisha Toshiba Wire and semiconductor device
US9443805B2 (en) 2011-11-25 2016-09-13 Kabushiki Kaisha Toshiba Wire and semiconductor device
US9257508B2 (en) 2012-01-26 2016-02-09 Samsung Electronics Co., Ltd. Transistors and methods of manufacturing the same
US10325805B2 (en) 2012-02-22 2019-06-18 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device
JP2013172083A (ja) * 2012-02-22 2013-09-02 Toshiba Corp 半導体装置の製造方法
US10741443B2 (en) 2012-02-22 2020-08-11 Kioxia Corporation Method for manufacturing a semiconductor device
JP2013179177A (ja) * 2012-02-28 2013-09-09 National Institute Of Advanced Industrial & Technology 電子デバイス及びその製造方法
JP2013201373A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 配線及び半導体装置
JP2015519749A (ja) * 2012-05-10 2015-07-09 サムスン エレクトロニクス カンパニー リミテッド 銅配線構造体のためのグラフェンキャップ
JP2014053530A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体装置及びその製造方法
JP2014063912A (ja) * 2012-09-21 2014-04-10 Toshiba Corp 半導体装置
JP2015537392A (ja) * 2012-12-17 2015-12-24 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ グラフェンおよび金属相互接続
JP2014157923A (ja) * 2013-02-15 2014-08-28 Toshiba Corp 半導体装置
US9379060B2 (en) 2013-03-19 2016-06-28 Kabushiki Kaisha Toshiba Graphene wiring
KR101583135B1 (ko) * 2013-04-01 2016-01-07 인텔 코포레이션 하이브리드 카본-금속 상호연결 구조
CN104103626A (zh) * 2013-04-01 2014-10-15 英特尔公司 混合碳－金属互连结构
KR20140119652A (ko) * 2013-04-01 2014-10-10 인텔 코오퍼레이션 하이브리드 카본-금속 상호연결 구조
US9768372B2 (en) 2013-09-18 2017-09-19 Kabushiki Kaisha Toshiba Semiconductor device, superconducting device, and manufacturing method of semiconductor device
KR20160070078A (ko) * 2013-10-17 2016-06-17 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
KR102297316B1 (ko) 2013-10-17 2021-09-02 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
JP2015185599A (ja) * 2014-03-20 2015-10-22 株式会社東芝 グラフェン配線及び半導体装置
US9761530B2 (en) 2014-09-18 2017-09-12 Kabushiki Kaisha Toshiba Graphene wiring and method for manufacturing the same
US9659870B2 (en) 2014-09-18 2017-05-23 Kabushiki Kaisha Toshiba Wiring and method for manufacturing the same
US10446494B2 (en) 2015-03-18 2019-10-15 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US10899620B2 (en) 2015-03-18 2021-01-26 Fujitsu Limited Carbon conductive structure and method of manufacturing the same
US9924593B2 (en) 2015-09-11 2018-03-20 Kabushiki Kaisha Toshiba Graphene wiring structure and method for manufacturing graphene wiring structure
JP6077076B1 (ja) * 2015-09-11 2017-02-08 株式会社東芝 グラフェン配線構造及びグラフェン配線構造の作製方法
JP2020508587A (ja) * 2017-02-21 2020-03-19 日本テキサス・インスツルメンツ合同会社 高周波数応用例のためのヘテロ構造相互接続
JP7368669B2 (ja) 2017-02-21 2023-10-25 テキサス インスツルメンツ インコーポレイテッド 高周波数応用例のためのヘテロ構造相互接続
US10199391B2 (en) 2017-03-10 2019-02-05 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
JP5395542B2 (ja) 2014-01-22
US20110006425A1 (en) 2011-01-13
US8358008B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
JP5395542B2 (ja) 半導体装置
JP5550515B2 (ja) グラフェン配線およびその製造方法
JP5439120B2 (ja) 半導体装置およびその製造方法
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
US10763211B2 (en) Semiconductor device and manufacturing method thereof
JP5637795B2 (ja) 装置
JP5826783B2 (ja) 半導体装置
US8487449B2 (en) Carbon nanotube interconnection and manufacturing method thereof
JP2011204769A (ja) 半導体装置及びその製造方法
JP5242643B2 (ja) 半導体装置
JP5755618B2 (ja) 半導体装置
US20090266590A1 (en) Interconnect structure and method for fabricating the same
JP2016058521A (ja) 半導体装置およびその製造方法
TWI505359B (zh) 半導體元件及其製造方法
US20160056256A1 (en) Semiconductor device and method for manufacturing the same
JP2015138901A (ja) 半導体装置及びその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
US20140284814A1 (en) Semiconductor device and manufacturing method thereof
US20170263562A1 (en) Semiconductor device and method of manufacturing the same
JP2016171245A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131018

LAPS Cancellation because of no payment of annual fees