KR102297316B1 - 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 - Google Patents

금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 Download PDF

Info

Publication number
KR102297316B1
KR102297316B1 KR1020167009846A KR20167009846A KR102297316B1 KR 102297316 B1 KR102297316 B1 KR 102297316B1 KR 1020167009846 A KR1020167009846 A KR 1020167009846A KR 20167009846 A KR20167009846 A KR 20167009846A KR 102297316 B1 KR102297316 B1 KR 102297316B1
Authority
KR
South Korea
Prior art keywords
layer
forming
metal wiring
recess
wiring layer
Prior art date
Application number
KR1020167009846A
Other languages
English (en)
Other versions
KR20160070078A (ko
Inventor
타카시 타나까
노부타카 미즈타니
미츠아키 이와시타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160070078A publication Critical patent/KR20160070078A/ko
Application granted granted Critical
Publication of KR102297316B1 publication Critical patent/KR102297316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/1803—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces
    • C23C18/1824—Pretreatment of the material to be coated of metallic material surfaces or of a non-specific material surfaces by chemical pretreatment
    • C23C18/1837—Multistep pretreatment
    • C23C18/1844—Multistep pretreatment with use of organic or inorganic compounds other than metals, first
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판의 오목부 내에 금속 배선층을 형성할 수 있고, 오목부 내의 금속 배선층은 오목부 외방에 형성되지 않는다. 금속 배선층 형성 방법은, 기판(2)의 오목부(3)의 저면(3a)에 마련된 텅스텐층(W) 상에 Pd로 이루어지는 촉매층(5)을 형성하고, 또한 오목부(3)의 절연층의 표면(3b)에는 촉매층(5)을 형성하지 않는 공정과, 오목부(3)의 촉매층(5) 상에 Ni계 금속 배선층(7)을 형성하는 공정을 구비하고 있다.

Description

금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체{METHOD FOR FORMING METAL WIRING LAYER, DEVICE FOR FORMING METAL WIRING LAYER, AND STORAGE MEDIUM}
본 특허 출원은, 2013년 10월 17일에 제출된 일본 출원인 특허출원 2013-216745의 이익을 향수한다. 이 선출원에 있어서의 전체 개시 내용은, 인용함으로써 본 명세서의 일부가 된다.
본 발명은 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체에 관한 것이다.
최근, LSI 등의 반도체 장치는, 실장(實裝) 면적의 공간 절약화 또는 처리 속도의 개선과 같은 과제에 대응하기 위하여, 보다 한층 고밀도화되는 것이 요구되고 있다. 고밀도화를 실현하는 기술의 일례로서, 복수의 배선 기판을 적층함으로써 삼차원 LSI 등의 다층 기판을 제작하는 다층 배선 기술이 알려져 있다.
다층 배선 기술에서는 일반적으로, 배선 기판 간의 도통을 확보하기 위하여, 배선 기판을 관통하고 또한 구리(Cu) 등의 도전성 재료가 매립된 관통 비아홀이 배선 기판에 마련되어 있다.
그런데 배선 기판을 제작하는 경우, 도전성 재료로서 Cu를 이용하고, 기판의 오목부에 Cu를 매립하고 있는데, 이 경우, 오목부 내에 Cu 확산 방지막으로서의 배리어막을 형성하고, 이 배리어막 상에 시드막을 무전해 Cu 도금에 의해 형성할 필요가 있다. 이 때문에 배선층의 배선 용적이 저하되거나, 매립된 Cu 중에 보이드가 발생하는 경우가 있다. 한편, 기판의 오목부 내에 Cu 대신에 Ni계 금속을 무전해 도금법에 의해 매립하여 배선층으로서 이용하는 기술이 개발되고 있다.
그러나, 기판의 오목부 내에 Ni계 금속을 매립하는 경우, Ni계 금속이 오목부 외방에 형성되는 경우가 있으며, 이 경우에는 Ni계 금속 중 오목부 외방에 형성된 부분은, 그 후의 화학 기계 연마 방법을 이용하여 제거할 필요가 있다.
일본특허공개공보 2010-185113호
본 발명은, 이러한 점을 고려하여 이루어진 것으로, 기판의 오목부 내에 도금 처리에 의해 금속 배선층을 용이 또한 간단하게 형성할 수 있으며, 오목부 내에 형성된 금속 배선층은 오목부의 외방에는 형성되지 않는 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체를 제공하는 것을 목적으로 한다.
본 발명은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서, 절연층을 포함하는 오목부를 가지고, 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과, 오목부의 절연층의 표면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과, 오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비한 것을 특징으로 하는 금속 배선층 형성 방법이다.
본 발명은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서, 절연층을 포함하는 오목부를 가지고 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과, 기판의 오목부 내에 실릴화제를 공급하여, 오목부의 절연층의 표면에는 커플링제가 부착되지 않고 저면의 텅스텐층에 커플링제가 부착되는 상태가 되도록 하는 공정과, 기판의 오목부 내에 커플링제를 공급하여 오목부의 절연층의 표면에는 밀착층을 형성하지 않고, 오목부의 저면의 텅스텐층에 밀착층을 형성하는 공정과, 오목부의 절연층의 표면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과, 오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비한 것을 특징으로 하는 금속 배선층 형성 방법이다.
본 발명은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치에 있어서, 절연층을 포함하는 오목부를 가지고, 또한 오목부의 저면에 텅스텐층이 형성된 기판에 대하여, 오목부의 절연층의 표면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 촉매층 형성부와, 오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 금속 배선층 형성부를 구비한 것을 특징으로 하는 금속 배선층 형성 장치이다.
본 발명은, 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치에 있어서, 저면과 측면을 포함하는 오목부를 가지고 또한 오목부의 저면에 텅스텐층이 형성된 기판에 대하여, 기판의 오목부 내에 실릴화제를 공급하여, 오목부의 측면에는 커플링제가 부착되지 않고 저면의 텅스텐층에 커플링제가 부착되는 상태가 되도록 하는 실릴화제 공급부와, 기판의 오목부 내에 커플링제를 공급하여 오목부의 측면에는 밀착층을 형성하지 않고, 오목부의 저면의 텅스텐층에 밀착층을 형성하는 밀착층 형성부와, 오목부의 측면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 촉매층 형성부와, 오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 금속 배선층 형성부를 구비한 것을 특징으로 하는 금속 배선층 형성 장치이다.
본 발명은, 컴퓨터에 금속 배선층 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 금속 배선층 형성 방법은, 저면과 측면을 포함하는 오목부를 가지고, 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과, 오목부의 측면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과, 오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비한 것을 특징으로 하는 기억 매체이다.
본 발명은, 컴퓨터에 금속 배선층 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서, 금속 배선층 형성 방법은, 저면과 측면을 포함하는 오목부를 가지고 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과, 기판의 오목부 내에 실릴화제를 공급하여, 오목부의 측면에는 커플링제가 부착되지 않고 저면의 텅스텐층에 커플링제가 부착되는 상태가 되도록 하는 공정과, 기판의 오목부 내에 커플링제를 공급하여 오목부의 측면에는 밀착층을 형성하지 않고, 오목부의 저면의 텅스텐층에 밀착층을 형성하는 공정과, 오목부의 측면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과, 오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비한 것을 특징으로 하는 기억 매체이다.
본 발명에 따르면, 기판의 오목부 내에 금속 배선층을 용이 또한 간단하게 형성할 수 있고, 형성된 금속 배선층이 오목부 외방에 형성되지 않는다.
도 1은 본 발명의 제 1 실시의 형태에 있어서의 금속 배선층 형성 방법을 나타내는 순서도이다.
도 2는 본 발명의 제 1 실시의 형태에 있어서의 금속 배선층 형성 방법을 나타내는 모식도이다.
도 3은 본 발명의 제 1 실시의 형태에 있어서의 금속 배선층 형성 방법이 실시되는 기판을 나타내는 도이다.
도 4는 본 발명의 제 1 실시의 형태에 있어서의 금속 배선층 형성 장치를 나타내는 블록도이다.
도 5는 본 발명의 제 2 실시의 형태에 있어서의 금속 배선층 형성 방법을 나타내는 순서도이다.
도 6은 본 발명의 제 2 실시의 형태에 있어서의 금속 배선층 형성 장치를 나타내는 블록도이다.
도 7은 비교예로서의 금속 배선층 형성 방법을 나타내는 순서도이다.
도 8은 비교예로서의 금속 배선층 형성 방법을 나타내는 모식도이다.
제 1 실시의 형태
이하, 도 1 내지 도 4에 의해 본 발명의 제 1 실시의 형태에 대하여 설명한다.
본 발명에 따른 금속 배선층 형성 방법은, 도 2에 나타내는 바와 같이, 오목부(3)를 가지는 반도체 웨이퍼 등으로 이루어지는 실리콘 기판(이하, 기판이라고도 함)(2)에 대하여 금속 배선층을 형성하는 것이다.
도 2에 나타내는 바와 같이, 기판(2)에는 저면(3a)과 측면(3b)을 가지는 오목부(3)가 형성되어 있다.
이 경우, 기판(2)은 Si으로 이루어지는 기판 본체(2a)와, 기판 본체(2a) 상에 형성된 TEOS층(2b)과, TEOS층(2b) 상에 형성된 SiN층(2c)과, SiN층(2c) 상에 형성된 TEOS층(2d)을 가지고 있다. 또한 TEOS층(2b)에는 관통홀이 형성되고, 이 관통홀 내에 텅스텐층(W)이 매립되어 있다(도 2의 (a) 참조).
또한, 상술한 TEOS층(2b)과 SiN층(2c)과 TEOS층(2d)은 절연층으로 형성된다.
이러한 구성으로 이루어지는 기판(2)은, 공지의 방법에 의해 얻을 수 있다. 예를 들면 이러한 기판(2)은, 도 3에 나타내는 방법에 의해 얻어진다.
먼저 Si으로 이루어지는 기판 본체(2a)를 가지는 기판(2)을 준비한다(도 3의 (a) 참조). 이어서 실리콘 기판(2)의 기판 본체(2a) 상에 TEOS층(2b)이 CVD에 의해 형성되고, TEOS층(2b)에 에칭에 의해 관통홀(2e)이 형성된다(도 3의 (b) 참조).
이 후 도 3의 (c)에 나타내는 바와 같이 TEOS층(2b)의 관통홀(2e) 내에 CVD에 의해 텅스텐층(W)이 매립된다.
이어서 도 3의 (d)에 나타내는 바와 같이, TEOS층(2b) 및 텅스텐층(W) 상에, SiN층(2c) 및 TEOS층(2d)이 순차적으로 CVD에 의해 형성된다.
이 후, 텅스텐층(W) 상의 SiN층(2c) 및 TEOS층(2d)이 에칭에 의해 제거되고, 저면(3a)을 가지는 절연층을 포함하는 오목부(3)가 형성된 기판(2)이 얻어진다(도 3의 (e) 참조).
도 3의 (e)에 있어서, 기판(2)에 오목부(3)가 형성되고, 오목부(3)의 저면에 텅스텐층(W)이 형성되어 있다.
이어서 상술한 오목부(3)를 가지는 기판(2)에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치(10)에 대하여, 도 4에 의해 설명한다.
이러한 금속 배선층 형성 장치(10)는, 기판(2)의 오목부(3)의 저면(3a)의 텅스텐층(W) 표면의 산화막을 제거하는 산화막 제거부(11)와, 산화막 제거부(11)의 후단에 마련되고, 오목부(3)의 절연층의 표면(3b)에는 촉매층(5)을 형성하지 않고, 오목부(3)의 저면(3a)의 텅스텐층(W) 상에 촉매층(5)(도 2의 (a), (b), (c) 참조)을 형성하는 촉매층 형성부(12)와, 촉매층 형성부(12)의 후단에 마련되고, 촉매층(5)을 소성하여 굳히는 촉매층 소성부(13)를 구비하고 있다. 또한 촉매층 소성부(13)의 후단에, 오목부(3) 내의 촉매층(5) 상에 금속 배선층(7)을 도금 처리에 의해 형성하는 금속 배선층 형성부(14)가 마련되어 있다.
또한 상술한 금속 배선층 형성 장치(10)의 각 구성 부재, 예를 들면 산화막 제거부(11), 촉매층 형성부(12), 촉매층 소성부(13), 금속 배선층 형성부(14)는, 모두 제어 장치(20)에 마련된 기억 매체(21)에 기록된 각종의 프로그램에 따라 제어 장치(20)로 구동 제어되고, 이에 의해 기판(2)에 대한 다양한 처리가 행해진다. 여기서, 기억 매체(21)는, 각종의 설정 데이터 또는 후술하는 금속 배선층 형성 프로그램 등의 각종의 프로그램을 저장하고 있다. 기억 매체(21)로서는, 컴퓨터로 판독 가능한 ROM 또는 RAM 등의 메모리, 또는 하드 디스크, CD-ROM, DVD-ROM 또는 플렉시블 디스크 등의 디스크 형상 기억 매체 등의 공지의 것이 사용될 수 있다.
이어서 이러한 구성으로 이루어지는 본 실시의 형태의 작용에 대하여, 도 1 내지 도 3에 의해 설명한다.
상술한 바와 같이 도 3에 나타내는 전공정에 있어서, 반도체 웨이퍼 등으로 이루어지는 기판(실리콘 기판)(2)에 대하여 오목부(3)가 형성되고, 오목부(3)가 형성된 기판(2)이 본 발명에 따른 금속 배선층 형성 장치(10) 내로 반송된다. 이 경우, 기판(2)은 Si으로 이루어지는 기판 본체(2a)와, TEOS층(2b)과, SiN층(2c)과, TEOS층(2d)을 가지고, 기판(2)에는 저면(3a)을 가지는 절연층을 포함하는 오목부(3)가 형성되어 있다.
그리고 기판(2)의 오목부(3)의 저면(3a)은, 텅스텐층(W)이 형성되어 있다(도 2의 (a) 참조).
여기서 기판(2)에 오목부(3)를 형성하는 방법으로서는, 종래 공지의 방법으로부터 적절히 채용할 수 있다. 구체적으로, 예를 들면, 드라이 에칭 기술로서, 불소계 또는 염소계 가스 등을 이용한 범용적 기술을 적용할 수 있는데, 특히 애스펙트비(홀의 깊이 / 홀의 직경)가 큰 홀을 형성하기 위해서는, 고속의 심굴 에칭이 가능한 ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching : 유도 결합 플라즈마-반응성 이온 에칭)의 기술이 채용된 방법을 보다 적합하게 채용할 수 있고, 특히, 육불화 유황(SF6)을 이용한 에칭 단계와 C4F8 등의 테플론(등록 상표)계 가스를 이용한 보호 단계를 반복하면서 행하는 보슈 프로세스라 칭해지는 방법을 적합하게 채용할 수 있다.
이어서 금속 배선층 형성 장치(10) 내에서, 도 1에 나타내는 바와 같이 오목부(3)를 가지는 기판(2)이 산화막 제거부(11)로 보내지고, 이 산화막 제거부(11)에서, DHF 용액을 이용한 세정 처리에 의해 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면의 산화막이 제거된다.
이어서 기판(2)은 촉매층 형성부(12)로 보내지고, 이 촉매층 형성부(12)에서 오목부(3)의 절연층의 표면(3b)에는 촉매층(5)을 형성하지 않고, 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면에만 촉매층(5)이 형성된다(도 2의 (b) 참조).
상술한 바와 같이 촉매층 형성부(12)의 전단에 마련된 산화막 제거부(11)에서는, 기판(2)의 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면의 산화막이 DHF 용액을 이용한 세정 처리에 의해 제거된다. 이 경우, 산화막 제거부(11)로부터 촉매층 형성부(12)로 보내지는 기판(2)에 대하여, 오목부(3) 및 그 주연에 커플링제를 이용한 밀착층 형성 공정이 행해지지 않는다. 한편, 산화막 제거부(11)에서는, 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 상의 산화막이 제거된다.
상술한 바와 같이 오목부(3)의 절연층의 표면(3b)은, 주로 SiN층(2c) 및 TEOS층(2d)으로 이루어지는 절연층으로 형성되어 있기 때문에, 밀착층이 형성되지 않는 한 촉매층 형성부(12)에서 오목부(3)의 절연층의 표면(3b)에는 촉매층(5)이 형성되지 않는다. 이 때문에 촉매층 형성부(12)에서, 표면으로부터 산화막이 제거된 텅스텐층(W) 상에만 촉매층이 형성된다.
이어서 촉매층 형성부(12)에서의 촉매층 형성 공정에 대하여 더 설명한다.
도 2의 (b)에 나타내는 바와 같이, 촉매층 형성 공정에 있어서는, 예를 들면 기판(2)에 대하여 염화 팔라듐 수용액을 노즐에 의해 분사하여, 촉매가 되는 Pd 이온을 기판(2)의 표면에 흡착시키는 처리를 채용할 수 있다. 구체적으로, 기판(2)에 대하여 염화 주석 용액을 분사하여, 주석 이온을 기판(2) 표면에 흡착시키고, 이어서, 기판(2)에 염화 팔라듐 수용액을 분사하여 주석 이온을 Pd 이온과 치환하여 Pd 이온을 흡착시키고, 또한 기판(2)에 수산화 나트륨을 분사하여 여분의 주석 이온을 제거한다. 이와 같이 하여 기판(2)의 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 상에만 촉매층(5)을 마련할 수 있다.
혹은 기판(2)의 오목부(3)의 텅스텐층(W) 상에 촉매층(5)을 형성하는 경우, 도금 반응을 촉진할 수 있는 촉매 작용을 가지는 촉매, 예를 들면 나노 입자로 이루어지는 촉매를 포함하는 촉매 용액을 이용해도 된다. 여기서 나노 입자란, 촉매 작용을 가지는 입자이며, 평균 입경이 20 nm 이하, 예를 들면 0.5 nm ~ 20 nm의 범위 내로 되어 있는 입자이다. 나노 입자를 구성하는 원소로서는, 예를 들면 팔라듐, 금, 백금 등을 들 수 있다.
또한, 나노 입자를 구성하는 원소로서 루테늄이 이용되어도 된다.
나노 입자의 평균 입경을 측정하는 방법이 특별히 한정되지는 않고, 다양한 방법이 이용될 수 있다. 예를 들면, 촉매 용액 내의 나노 입자의 평균 입경을 측정하는 경우, 동적 광산란법 등이 이용될 수 있다. 동적 광산란법이란, 촉매 용액 내에 분산되어 있는 나노 입자에 레이저광을 조사하고, 그 산란광을 관찰함으로써, 나노 입자의 평균 입경 등을 산출하는 방법이다. 또한, 기판(2)의 오목부(3)에 흡착한 나노 입자의 평균 입경을 측정하는 경우, TEM 또는 SEM 등을 이용하여 얻어진 화상으로부터, 소정의 개수의 나노 입자, 예를 들면 20 개의 나노 입자를 검출하여, 이들 나노 입자의 입경의 평균값을 산출할 수도 있다.
이어서, 나노 입자로 이루어지는 촉매가 포함되는 촉매 용액에 대하여 설명한다. 촉매 용액은, 촉매가 되는 나노 입자를 구성하는 금속의 이온을 함유하는 것이다. 예를 들면 나노 입자가 팔라듐으로 구성되어 있는 경우, 촉매 용액에는 팔라듐 이온원으로서 염화 팔라듐 등의 팔라듐 화합물이 함유되어 있다.
촉매 용액의 구체적인 조성은 특별히 한정되지는 않지만, 바람직하게는, 촉매 용액의 점성 계수가 0.01 Pa·s 이하가 되도록 촉매 용액의 조성이 설정되어 있다. 촉매 용액의 점성 계수를 상기 범위 내로 함으로써, 기판(2)의 오목부(3)의 직경이 작은 경우라도, 기판(2)의 오목부(3)의 저면(3a)에까지 촉매 용액을 충분히 확산시킬 수 있다. 이에 의해, 기판(2)의 오목부(3)의 저면(3a)에까지 촉매를 보다 확실히 흡착시킬 수 있다.
바람직하게는, 촉매 용액 중의 촉매는 분산제에 의해 피복되어 있다. 이에 의해, 촉매의 계면에 있어서의 계면 에너지를 작게 할 수 있다. 따라서, 촉매 용액 내에서의 촉매의 확산을 보다 촉진할 수 있고, 이에 의해, 기판(2)의 오목부(3)의 저면(3a)에까지 촉매를 보다 단시간에 도달시킬 수 있다고 상정된다. 또한, 복수의 촉매가 응집하여 그 입경이 커지는 것을 방지할 수 있고, 이에 의해서도, 촉매 용액 내에서의 촉매의 확산을 보다 촉진할 수 있다고 상정된다.
분산제로 피복된 촉매를 준비하는 방법이 특별히 한정되지는 않는다. 예를 들면, 미리 분산제로 피복된 촉매를 포함하는 촉매 용액을 이용해도 된다.
분산제로서는, 구체적으로 폴리비닐 피롤리돈(PVP), 폴리 아크릴산(PAA), 폴리 에틸렌이민(PEI), 테트라메틸 암모늄(TMA), 구연산 등이 바람직하다.
그 외에, 특성을 조정하기 위한 각종 약제가 촉매 용액에 첨가되어 있어도 된다.
이와 같이 하여 촉매층 형성부(12)에서, 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면에만 촉매층(5)이 형성된다.
이와 같이 텅스텐층(W) 표면에 촉매층(5)이 형성된 기판(2)은, 촉매층 소성부(13)로 보내지고, 이 촉매층 소성부(13) 내에서 기판(2)이 가열된다. 이와 같이 하여 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면의 촉매층(5)이 소성되어 굳혀진다.
금속 나노 입자에 의해 촉매층(5)이 형성되는 경우, 촉매층(5)을 소성함으로써, 촉매층(5)을 보다 효과적으로 굳힐 수 있다.
이어서 기판(2)은 촉매층 소성부(13)로부터 금속 배선층 형성부(14)로 보내진다. 그리고 이 금속 배선층 형성부(14)에서, 기판(2)의 오목부(3) 내에, 예를 들면 무전해 NiB 도금액이 공급되어 도금 처리가 실시되고, 이와 같이 하여 텅스텐층(W) 상의 촉매층(5) 상에 무전해 NiB 도금층으로 이루어지는 금속 배선층(7)이 형성된다.
본 실시의 형태에 있어서, 촉매층(5) 상에 형성되는 금속 배선층(7)으로서는, Ni, NiB, NiP, Co, CoB, CoP 등으로 이루어지는 금속 배선층(7)이 고려된다.
이상과 같이 본 실시의 형태에 따르면, 기판(2)의 오목부(3)의 저면(3a)에 마련된 텅스텐층(W) 표면에만 촉매층(5)을 형성하고, 또한 오목부(3)의 절연층의 표면(3b)에는 촉매층(5)이 형성되지 않으므로, 오목부(3) 내에만 금속 배선층(7)을 마련할 수 있다. 이 경우, 금속 배선층(7)이 오목부(3)의 외방에 형성되지 않고, 이 때문에 오목부(3)의 외방에 형성된 금속 배선층(7)을 화학 기계 연마에 의해 제거할 필요는 없다.
이어서 도 7 및 도 8에 의해, 비교예로서의 금속 배선층 형성 방법에 대하여 설명한다.
도 7 및 도 8에 나타내는 비교예에 있어서, 먼저, 저면(3a)을 포함하는 오목부(3)를 가지는 기판(2)을 준비한다(도 8의 (a) 참조). 이 경우, 오목부(3)의 저면(3a)에는 텅스텐층(W)이 마련되어 있다.
이어서 기판(2)에 대하여 플라즈마 처리를 포함하는 수산화 처리가 실시되어, 오목부(3)의 저면(3a), 절연층의 표면(3b)이 수산화된다.
이어서 기판(2)의 오목부(3)의 저면(3a)(텅스텐층(W)) 및 절연층의 표면(3b)에 실란 커플링제가 공급되어, 오목부(3)의 저면(3a), 절연층의 표면(3b)에 밀착층이 형성되고, 이 후 밀착층 상에 Pd로 이루어지는 촉매층이 형성된다(도 8의 (b) 참조). 도 8의 (b)에서, 기판(2) 상의 밀착층 및 촉매층이 부호(8)로 나타나 있다.
이 후 도 8의 (c)에 나타내는 바와 같이 기판(2)에 대하여 도금 처리가 실시되고, 오목부(3) 내에 예를 들면 무전해 NiB 도금층으로 이루어지는 금속 배선층(7)이 형성된다. 도 8의 (c)에 나타내는 비교예에서, 기판(2)의 오목부(3)의 저부(3a), 절연층의 표면(3b)에도 밀착층 및 촉매층(8)이 형성되기 때문에, 금속 배선층(7)은 오목부(3)의 외방에 형성된다.
이 때문에, 도 8의 (c)에서, 금속 배선층(7) 중 기판(2)의 오목부(3)의 외방에 형성된 부분은, 화학 기계 연마에 의해 제거할 필요가 있다.
이에 대하여 본 실시의 형태에 따르면, 기판(2)의 오목부(3)의 저면에 마련된 텅스텐층(W) 표면에만 촉매층(5)을 마련하기 때문에, 촉매층(5) 상에 형성된 금속 배선층(7)을 오목부(3) 내에 멈추게 할 수 있다. 이 때문에 오목부(3) 내에 금속 배선층(7)을 형성한 후, 오목부(3)의 외방에 형성된 금속 배선층(7)을 화학 기계 연마에 의해 제거하는 공정을 제외할 수 있다.
이 때문에 금속 배선층 형성 공정의 단순화 및 효율화를 도모할 수 있다.
제 2 실시의 형태
이어서 도 5 및 도 6에 의해 본 발명의 제 2 실시의 형태에 대하여 설명한다.
도 5 및 도 6에 나타내는 제 2 실시의 형태에 따른 금속 배선층 형성 장치(10)는, 텅스텐층(W) 표면의 산화막을 제거하는 산화막 제거부(11)와, 촉매층(5)을 형성하는 촉매층 형성부(12)의 사이에, 실릴화제 공급부(16)와, 밀착층 형성부(17)를 마련한 것이며, 다른 구성은 도 1 내지 도 4에 나타내는 제 1 실시의 형태와 대략 동일하다.
도 5 및 도 6에 나타내는 제 2 실시의 형태에 있어서, 도 1 내지 도 4에 나타내는 제 1 실시의 형태와 동일 부분에는 동일 부호를 공급하여 상세한 설명은 생략 한다.
도 5 및 도 6에 나타내는 제 2 실시의 형태에 있어서, 실릴화제 공급부(16)는, 기판(2)의 오목부(3) 내에 실릴화제를 공급하여, 오목부(3)의 절연층의 표면(3b)에 후술하는 커플링제가 부착되지 않고, 저면(3a)의 텅스텐층(W) 표면에만 커플링제가 부착되는 상태가 되도록 하는 것이다. 또한 밀착층 형성부(17)는, 기판(2)의 오목부(3) 내에 커플링제를 공급하여 오목부(3)의 절연층의 표면(3b)에는 밀착층을 형성하지 않고, 저면(3a)의 텅스텐층(W)에만 밀착층을 형성하는 것이다.
이어서 이러한 구성으로 이루어지는 본 실시의 형태의 작용에 대하여 설명한다. 금속 배선층 형성 장치(10) 내에서, 도 5에 나타내는 바와 같이, 오목부(3)를 가지는 기판(2)(도 2의 (a) 참조)이 산화막 제거부(11)로 보내지고, 이 산화막 제거부(11)에서, DHF 용액을 이용한 세정 처리에 의해 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면의 산화막이 제거된다. 동시에 오목부(3)의 절연층으로 이루어지는 표면(3b)이 수산화된다.
이어서 기판(2)은 실릴화제 공급부(16)로 보내지고, 이 실릴화제 공급부(16)에서 기판(2)에 대하여 실릴화제가 공급된다. 이러한 실릴화제로서는 TMSDMA 등이 고려된다.
이와 같이 기판(2)에 대하여 실릴화제를 공급함으로써, 오목부(3)의 절연층의 표면(3b)에서 수산기가 제거되어, 절연층의 표면(3b)을 후술하는 실란 커플링제가 부착되지 않는 상태가 되도록 할 수 있다.
이 때, 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 상에는 수산기가 남아, 이 텅스텐층(W) 상은 실란 커플링제가 부착되는 상태를 유지한다.
이어서 기판(2)은 밀착층 형성부(17)로 보내지고, 이 밀착층 형성부(17)에서 기판(2)에 대하여 실란 커플링제 등의 커플링제가 공급된다. 이 때, 오목부(3)의 절연층의 표면(3b)은 수산기가 제거되어 있기 때문에, 실란 커플링제가 부착되기 어려운 상태로 되어 있다. 한편, 오목부(3)의 저면(3a)에 형성된 텅스텐층(W)은 실란 커플링제가 부착되는 상태를 유지하고 있기 때문에, 실란 커플링제는 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 상에만 부착한다.
또한, 실릴화제 공급부(16)에서 실릴화제가 공급된 기판(2)을, 밀착층 형성부(17)로 보내기 전에, 기판(2)을 가열하여 텅스텐층(W)에 대하여 가열 처리를 실시해도 된다. 이 경우는, 밀착층 형성부(17)에서 텅스텐층(W) 상에 실란 커플링제를 확실히 공급할 수 있다.
이어서 밀착층 형성부(17)에 있어서의 작용을 더 설명한다.
밀착층 형성부(17)는 가열부를 가지는 진공실(도시하지 않음)을 가지고, 이 밀착층 형성부(17) 내에서, 오목부(3)를 가지는 기판(2) 상에 실란 커플링제 등의 커플링제가 흡착되고, 이와 같이 하여 오목부(3) 중 저면(3a)에 형성된 텅스텐층(W) 상에 밀착층이 형성된다(SAM 처리). 실란 커플링제를 흡착시켜 형성된 밀착층은, 후술하는 촉매층(5)과의 밀착성을 향상시키는 것이다.
밀착층 형성부(17)에서 밀착층이 형성된 기판(2)은, 촉매층 형성부(12)로 보내진다. 그리고 이 촉매층 형성부(12)에서, 기판(2)의 밀착층 상에, 예를 들면 촉매가 되는 Pd 이온이 흡착되어 촉매층(5)이 형성된다(도 2의 (b) 참조).
이 경우, 기판(2)의 밀착층은 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 상에만 마련되어 있기 때문에, 촉매층(5)도 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 상에만 형성되고, 촉매층(5)이 오목부(3)의 절연층의 표면(3b)에는 형성되지 않는다.
이와 같이 하여 촉매층 형성부(12)에서, 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면에만 촉매층(5)이 형성된다.
이와 같이 텅스텐층(W) 표면에 촉매층(5)이 형성된 기판(2)은, 촉매층 소성부(13)로 보내지고, 이 촉매층 소성부(13) 내에서 기판(2)이 가열된다. 이와 같이 하여 오목부(3)의 저면(3a)에 형성된 텅스텐층(W) 표면의 촉매층(5)이 소성되어 굳혀진다.
금속 나노 입자에 의해 촉매층(5)이 형성되는 경우, 촉매층(5)을 소성함으로써, 촉매층(5)을 보다 효과적으로 굳힐 수 있다.
이어서 기판(2)은 촉매층 소성부(13)로부터 금속 배선층 형성부(14)로 보내진다. 그리고 이 금속 배선층 형성부(14)에서, 기판(2)의 오목부(3) 내에 예를 들면 무전해 NiB 도금액이 공급되어 도금 처리가 실시되고, 이와 같이 하여 텅스텐층(W) 상의 촉매층(5) 상에 무전해 NiB 도금층으로 이루어지는 금속 배선층(7)이 형성된다.
본 실시의 형태에서, 촉매층(5) 상에 형성되는 금속 배선층(7)으로서는, Ni, NiB, NiP, Co, CoB, CoP 등으로 이루어지는 금속 배선층(7)이 고려된다.
이상과 같이 본 실시의 형태에 따르면, 기판(2)의 오목부(3)의 저면(3a)에 마련된 텅스텐층(W) 표면에만 촉매층(5)을 형성하고, 또한 오목부(3)의 절연층의 표면(3b)에는 촉매층(5)이 형성되지 않으므로, 오목부(3) 내에만 금속 배선층(7)을 마련할 수 있다. 이 경우, 금속 배선층(7)이 오목부(3)의 외방에 형성되지 않고, 이 때문에 오목부(3)의 외방에 형성된 금속 배선층(7)을 화학 기계 연마에 의해 제거할 필요는 없다.
2 : 기판
3 : 오목부
3a : 저면
3b : 표면
5 : 촉매층
7 : 금속 배선층
10 : 금속 배선층 형성 장치
11 : 산화막 제거부
12 : 촉매층 형성부
13 : 촉매층 소성부
14 : 금속 배선층 형성부
16 : 실릴화제 공급부
17 : 밀착층 형성부
20 : 제어 장치
21 : 기억 매체
W : 텅스텐층

Claims (16)

  1. 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서,
    절연층을 포함하는 오목부를 가지고, 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과,
    오목부의 절연층의 표면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과,
    오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비하고,
    오목부의 저면의 텅스텐층 상에 촉매층을 형성한 후에, 촉매층을 소성하여 굳히는 것을 특징으로 하는 금속 배선층 형성 방법.
  2. 제 1 항에 있어서,
    오목부의 저면의 텅스텐층 상에 촉매층을 형성하기 전에, 오목부의 저면 및 절연층의 표면에 밀착층을 형성하지 않고, 텅스텐층 표면의 산화막을 제거하는 것을 특징으로 하는 금속 배선층 형성 방법.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    촉매층은 팔라듐계 촉매층으로 이루어지고, 금속 배선층은 Ni계 배선층으로 이루어지는 것을 특징으로 하는 금속 배선층 형성 방법.
  5. 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 방법에 있어서,
    절연층을 포함하는 오목부를 가지고 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과,
    기판의 오목부 내에 실릴화제를 공급하여, 오목부의 절연층의 표면에는 커플링제가 부착되지 않고 저면의 텅스텐층에 커플링제가 부착되는 상태가 되도록 하는 공정과,
    기판의 오목부 내에 커플링제를 공급하여 오목부의 절연층의 표면에는 밀착층을 형성하지 않고, 오목부의 저면의 텅스텐층에 밀착층을 형성하는 공정과,
    오목부의 절연층의 표면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과,
    오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비하고,
    오목부의 저면의 텅스텐층 상에 촉매층을 형성한 후에, 촉매층을 소성하여 굳히는 것을 특징으로 하는 금속 배선층 형성 방법.
  6. 제 5 항에 있어서,
    기판의 오목부 내에 실릴화제를 공급하기 전에, 텅스텐층 표면의 산화막을 제거하는 것을 특징으로 하는 금속 배선층 형성 방법.
  7. 삭제
  8. 제 5 항 또는 제 6 항에 있어서,
    촉매층은 팔라듐계 촉매층으로 이루어지고, 금속 배선층은 Ni계 배선층으로 이루어지는 것을 특징으로 하는 금속 배선층 형성 방법.
  9. 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치에 있어서,
    절연층을 포함하는 오목부를 가지고, 또한 오목부의 저면에 텅스텐층이 형성된 기판에 대하여, 오목부의 절연층의 표면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 촉매층 형성부와,
    오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 금속 배선층 형성부를 구비하고,
    촉매층 형성부와 금속 배선층 형성부의 사이에, 촉매층을 소성하여 굳히는 촉매층 소성부를 마련한 것을 특징으로 하는 금속 배선층 형성 장치.
  10. 제 9 항에 있어서,
    촉매층 형성부의 전단에 텅스텐층 표면의 산화막을 제거하는 산화막 제거부를 마련한 것을 특징으로 하는 금속 배선층 형성 장치.
  11. 삭제
  12. 기판에 대하여 금속 배선층을 형성하는 금속 배선층 형성 장치에 있어서,
    저면과 측면을 포함하는 오목부를 가지고 또한 오목부의 저면에 텅스텐층이 형성된 기판에 대하여, 기판의 오목부 내에 실릴화제를 공급하여, 오목부의 측면에는 커플링제가 부착되지 않고 저면의 텅스텐층에 커플링제가 부착되는 상태가 되도록 하는 실릴화제 공급부와,
    기판의 오목부 내에 커플링제를 공급하여 오목부의 측면에는 밀착층을 형성하지 않고, 오목부의 저면의 텅스텐층에 밀착층을 형성하는 밀착층 형성부와,
    오목부의 측면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 촉매층 형성부와,
    오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 금속 배선층 형성부를 구비하고,
    촉매층 형성부와 금속 배선층 형성부의 사이에, 촉매층을 소성하여 굳히는 촉매층 소성부를 마련한 것을 특징으로 하는 금속 배선층 형성 장치.
  13. 제 12 항에 있어서,
    실릴화제 공급부의 전단에, 텅스텐층 표면의 산화막을 제거하는 산화막 제거부를 마련한 것을 특징으로 하는 금속 배선층 형성 장치.
  14. 삭제
  15. 컴퓨터에 금속 배선층 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    금속 배선층 형성 방법은,
    저면과 측면을 포함하는 오목부를 가지고, 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과,
    오목부의 측면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과,
    오목부 내의 촉매층 상에 금속 배선층을 도금 처리 의해 형성하는 공정을 구비하고,
    오목부의 저면의 텅스텐층 상에 촉매층을 형성한 후에, 촉매층을 소성하여 굳히는 것을 특징으로 하는 기억 매체.
  16. 컴퓨터에 금속 배선층 형성 방법을 실행시키기 위한 컴퓨터 프로그램을 저장한 기억 매체에 있어서,
    금속 배선층 형성 방법은,
    저면과 측면을 포함하는 오목부를 가지고 또한 오목부의 저면에 텅스텐층이 형성된 기판을 준비하는 공정과,
    기판의 오목부 내에 실릴화제를 공급하여, 오목부의 측면에는 커플링제가 부착되지 않고 저면의 텅스텐층에 커플링제가 부착되는 상태가 되도록 하는 공정과,
    기판의 오목부 내에 커플링제를 공급하여 오목부의 측면에는 밀착층을 형성하지 않고, 오목부의 저면의 텅스텐층에 밀착층을 형성하는 공정과,
    오목부의 측면에는 촉매층을 형성하지 않고, 오목부의 저면의 텅스텐층 상에 촉매층을 형성하는 공정과,
    오목부 내의 촉매층 상에 금속 배선층을 도금 처리에 의해 형성하는 공정을 구비하고,
    오목부의 저면의 텅스텐층 상에 촉매층을 형성한 후에, 촉매층을 소성하여 굳히는 것을 특징으로 하는 기억 매체.
KR1020167009846A 2013-10-17 2014-10-14 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 KR102297316B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-216745 2013-10-17
JP2013216745A JP6054279B2 (ja) 2013-10-17 2013-10-17 金属配線層形成方法、金属配線層形成装置および記憶媒体
PCT/JP2014/077355 WO2015056678A1 (ja) 2013-10-17 2014-10-14 金属配線層形成方法、金属配線層形成装置および記憶媒体

Publications (2)

Publication Number Publication Date
KR20160070078A KR20160070078A (ko) 2016-06-17
KR102297316B1 true KR102297316B1 (ko) 2021-09-02

Family

ID=52828121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009846A KR102297316B1 (ko) 2013-10-17 2014-10-14 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체

Country Status (5)

Country Link
US (1) US9653354B2 (ko)
JP (1) JP6054279B2 (ko)
KR (1) KR102297316B1 (ko)
TW (1) TWI590731B (ko)
WO (1) WO2015056678A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875984B2 (en) * 2014-12-05 2018-01-23 National Tsing Hua University Substrate surface metallization method and substrate having metallized surface manufactured by the same
JP6552931B2 (ja) * 2015-09-18 2019-07-31 東京エレクトロン株式会社 基板処理装置及び基板処理方法
KR102424817B1 (ko) * 2016-10-17 2022-07-25 도쿄엘렉트론가부시키가이샤 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
JP2018073949A (ja) * 2016-10-27 2018-05-10 東京エレクトロン株式会社 金属配線層形成方法、金属配線層形成装置および記憶媒体
WO2018079057A1 (ja) * 2016-10-27 2018-05-03 東京エレクトロン株式会社 めっき処理方法、めっき処理装置及び記憶媒体
CN109285952B (zh) * 2017-07-20 2024-04-12 松下知识产权经营株式会社 光吸收材料以及使用了该光吸收材料的太阳能电池
TWI672175B (zh) * 2017-10-20 2019-09-21 國立清華大學 自吸附觸媒組成物、自吸附觸媒組成物的製造方法以及無電鍍基板的製造方法
WO2019151078A1 (ja) * 2018-02-01 2019-08-08 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体
JP6910528B2 (ja) * 2018-02-21 2021-07-28 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110784A (ja) 2000-09-26 2002-04-12 Handotai Rikougaku Kenkyu Center:Kk 多層配線構造の製造方法及びその構造
JP2011023420A (ja) 2009-07-13 2011-02-03 Toshiba Corp 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104350A (ja) * 1986-10-21 1988-05-09 Nec Corp 半導体装置及びその製造方法
JP3332668B2 (ja) * 1994-07-14 2002-10-07 松下電器産業株式会社 半導体装置の配線形成に用いる無電解めっき浴及び半導体装置の配線形成方法
JP2004193298A (ja) 2002-12-11 2004-07-08 Sony Corp 半導体装置の製造方法
JP2008053568A (ja) 2006-08-25 2008-03-06 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP4708465B2 (ja) * 2008-10-21 2011-06-22 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造装置
JP5486821B2 (ja) 2009-02-12 2014-05-07 学校法人 関西大学 無電解銅めっき方法、及び埋め込み配線の形成方法
JP2011151216A (ja) * 2010-01-21 2011-08-04 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110784A (ja) 2000-09-26 2002-04-12 Handotai Rikougaku Kenkyu Center:Kk 多層配線構造の製造方法及びその構造
JP2011023420A (ja) 2009-07-13 2011-02-03 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US9653354B2 (en) 2017-05-16
JP2015079885A (ja) 2015-04-23
US20160240436A1 (en) 2016-08-18
TW201531191A (zh) 2015-08-01
WO2015056678A1 (ja) 2015-04-23
TWI590731B (zh) 2017-07-01
JP6054279B2 (ja) 2016-12-27
KR20160070078A (ko) 2016-06-17

Similar Documents

Publication Publication Date Title
KR102297316B1 (ko) 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
JP5897425B2 (ja) 触媒の吸着処理方法および吸着処理装置
KR102570852B1 (ko) 반도체 장치, 도금 처리 방법, 도금 처리 시스템 및 기억 매체
KR102461711B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
KR102369080B1 (ko) 도금의 전처리 방법, 기억 매체 및 도금 처리 시스템
KR102384772B1 (ko) 도금의 전처리 방법, 무전해 도금 방법 및 기억 매체
KR102356776B1 (ko) 촉매층 형성 방법, 촉매층 형성 시스템 및 기억 매체
KR102472338B1 (ko) 도금 전처리 방법, 도금 처리 시스템 및 기억 매체
KR102560933B1 (ko) 배선층 형성 방법, 배선층 형성 시스템 및 기억 매체
TWI679301B (zh) 緊密層形成方法、緊密層形成系統及記憶媒體
KR102424817B1 (ko) 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체
JP2018073949A (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right