JP2015138901A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015138901A
JP2015138901A JP2014010252A JP2014010252A JP2015138901A JP 2015138901 A JP2015138901 A JP 2015138901A JP 2014010252 A JP2014010252 A JP 2014010252A JP 2014010252 A JP2014010252 A JP 2014010252A JP 2015138901 A JP2015138901 A JP 2015138901A
Authority
JP
Japan
Prior art keywords
layer
graphene
wiring
metal catalyst
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014010252A
Other languages
English (en)
Inventor
達朗 斎藤
Tatsuro Saito
達朗 斎藤
和田　真
Makoto Wada
真 和田
厚伸 磯林
Atsunobu Isobayashi
厚伸 磯林
明広 梶田
Akihiro Kajita
明広 梶田
酒井　忠司
Tadashi Sakai
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014010252A priority Critical patent/JP2015138901A/ja
Priority to US14/478,996 priority patent/US9076795B1/en
Publication of JP2015138901A publication Critical patent/JP2015138901A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置に用いたグラフェン配線の低抵抗化をはかる。【解決手段】グラフェン配線を用いた半導体装置であって、基板上又は基板内に、配線パターンに沿って形成された金属触媒層２２と、金属触媒層２２上に形成されたグラフェン層２３とを有している。そして、グラフェン層２３は、配線パターンの幅よりも細い線幅で並列配置されている。【選択図】 図１

Description

本発明の実施形態は、ＬＳＩの配線にグラフェンを用いた半導体装置及びその製造方法に関する。
近年、金属材料に替わるグラフェンを用いたグラフェン配線構造が注目されている。グラフェンとは、グラファイトを極めて薄くした新規炭素材料であり、カーボンナノチューブと同様に、量子化伝導特性（Ballistic 伝導特性）を持つ。量子化伝導をするので、金属配線に替わる究極の低抵抗配線として使用することができ、量子化伝導特性を生かし、長距離配線の電気伝導により有利である。さらに、グラフェン構造自体が極薄膜であり、ＣＶＤ法にて成膜することが可能であることから、デバイス配線形成プロセスに対して優れた整合性を有する構造である。
特開２０１１−２０４７６９号公報
発明が解決しようとする課題は、グラフェン配線の低抵抗化をはかり得る半導体装置及びその製造方法を提供することにある。
実施形態の半導体装置は、基板上又は基板内に、配線パターンに沿って形成された金属触媒層と、前記金属触媒層上に形成され、前記配線パターンの幅よりも細い線幅で並列配置された複数本のグラフェン層と、を具備している。
第１の実施形態に係わる半導体装置の概略構成を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第３の実施形態に係わる半導体装置の製造工程を示す断面図。 第４の実施形態に係わる半導体装置の製造工程を示す断面図。 第４の実施形態に係わる半導体装置の製造工程を示す断面図。 第５の実施形態に係わる半導体装置の概略構成を示す断面図。 グラフェンの配線幅と抵抗値との関係を示す特性図。
グラフェン配線構造においては、線幅の小さい配線では従来の金属よりも低抵抗配線を実現することができる一方、線幅の大きい配線では従来の金属よりも抵抗が大きくなる場合がある。また、グラフェン配線構造でより低抵抗を実現するための方法として、他元素のドーピングが有効であることが知られているが、太い配線幅ではグラフェン層内部に元素を十分に導入することが困難であり、太い配線幅において如何にドーピングするかが重要である。
図８に示すように、通常の配線金属であるＣｕは幅が狭くなるに伴い抵抗が大きくなるが、グラフェンは幅が狭くなっても抵抗の増大は殆どない。なお、図中のＳＷ−ＧＮＲは単層グラフェン、ＳＷ−ＣＮＴは単層カーボンナノチューブを示している。
即ち、グラフェンでは、微細配線幅では量子効果により線幅によらず略一定の抵抗値となる。そして、１０ｎｍ程度以下の領域では、量子化伝導特性により、グラフェンの方がＣｕよりも遙かに抵抗が小さくなっている。これらのことから、線幅の狭い配線ではグラフェンの効果を有効に出せるが、線幅の太い配線においてはグラフェンの効果を有効に利用できないことが分かる。
そこで本実施形態では、線幅の太い配線において、グラフェンを細い線幅の複数本に分離することにより、配線抵抗の低抵抗化をはかるようにしている。即ち、数十ｎｍの幅のグラフェンを複数本に分離すると、１本１本は元の幅のグラフェンよりも僅かに抵抗が大きくなるものの、複数本を並列接続することにより、トータルの抵抗は元の幅のグラフェンよりも大幅に低下することになる。本実施形態は、これを利用してグラフェン配線の低抵抗化をはかるものである。
以下、実施形態の半導体装置を、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係わる半導体装置の概略構成を示す断面図である。
基板上に複数の配線層２０が形成され、配線層２０の一部はコンタクトビアを介して下部の半導体素子や上部配線層に接続されている。本実施形態は、配線層２０の材料にグラフェンを用いた新規ＬＳＩ配線構造であり、特に幅の広い配線ではグラフェンを分離したことを特徴としている。以下、具体的に説明する。
トランジスタやキャパシタ等の半導体素子が形成されたＳｉ基板１０上に第１のコンタクト層絶縁膜１１が形成され、この絶縁膜１１に下層側の半導体素子と上層側の配線層とを接続するための下部コンタクトビア１２が埋め込み形成されている。コンタクトビア１２が形成された絶縁膜１１上に配線層絶縁膜１３が形成され、この絶縁膜１３に複数の配線溝１４が形成されている。
配線溝１４の底面及び側面にグラフェン層の均一成長を促進するための触媒下地層２１が形成され、更にグラフェン層成長のための金属触媒層２２が埋め込み形成されている。金属触媒層２２上に、電気伝導層となるグラフェン層２３が形成されている。そして、触媒下地層２１，金属触媒層２２，及びグラフェン層２３から配線層２０が構成されている。
ここで、線幅が狭い（例えば１０ｎｍ以下）配線層２０ａでは、触媒層２２上の全面にグラフェン層２３が形成されている。線幅が太い配線層２０ｂでは、グラフェン層２３を例えば１０ｎｍ以下の幅に分離するために、触媒層２２上にグラフェン分離層２４が形成され、これによってグラフェン層２３が複数本に分離されている。なお、図１では、配線層２０ｂがコンタクトビア１２に接続されるようになっているが、配線層２０ａがコンタクトビア１２に接続されるようになっていても良い。
配線層２０が形成された配線層絶縁膜１３上に第２のコンタクト層絶縁膜２５が形成され、この絶縁膜２５にコンタクトビア２６が埋め込み形成されている。そして、コンタクトビア２６は配線層２０ａのグラフェン層２３とコンタクトするようになっている。なお、コンタクトビア２６は、配線層２０ｂとコンタクトするように形成しても良い。
触媒下地層２１は、グラフェン層２３の均一成長を促進するための補助膜であり、触媒層２２の絶縁膜及び下層コンタクト中への拡散を防止する。触媒下地層２１の代表的な材料としては、Ｔａ，Ｔｉ，Ｒｕ，Ｗ，Ａｌなどが挙げられる。また、これらの膜の窒化物や酸化物、更にはこれらの膜を含む積層材料を用いることも可能である。
金属触媒層２２は、グラフェンを成長するために必要な層であり、触媒層材料にはＣｏ，Ｎｉ，Ｆｅ，Ｒｕ，Ｃｕなどの単体金属、又は少なくともこれらの何れかを含む合金、或いはこれらの炭化物等が好ましい。グラフェンの触媒層２２としては連続膜であることが望ましく、連続膜となるために少なくとも０．５ｎｍ以上の膜厚が必要である。触媒層２２が分散して微粒子化した状態ではグラフェン自体がうまく成長できない、或いはグラフェン層が不連続となって形成される可能性があるので、均一な連続したグラフェン層を形成するためには、触媒層２２が連続膜となるような膜厚を成膜することが必要である。
グラフェン層２３は、グラファイトを極めて薄くした新規炭素材料を積層したものであり、量子化伝導をすることから、金属配線に替わる究極の低抵抗配線として使用することができる。本実施形態は、電気伝導層となるグラフェンが積層で形成された構造である。
グラフェン分離層２４は、配線長手方向に配線幅より細いグラフェンを複数本形成するために形成されている。このグラフェン分離層２５としてはハードマスク材料などを用いることができ、分離層表面でのグラフェン形成を阻害する材料であればよい。例えば、Ｔａ，Ｔｉ，Ｒｕ，Ｗ，Ａｌ，Ｓｉ等やこれの材料の窒化物又は酸化物を用いることができる。分離層２５も電気伝導層の一部として用いる目的で低抵抗材料を用いても良い。さらに、グラフェン内に他元素をドーピングする目的でドーパントとなる材料を用いてもよい。
また、上記の配線構造を被覆するように、図示しないＳｉＮなどの拡散防止層（Diffusion Barrier）が成膜されても良い。
このような構成であれば、幅の広い配線層であっても、グラフェン層２３を細く分離形成することにより、配線抵抗の低抵抗化をはかることができる。さらに、分離されたグラフェン層２３の各々に元素を導入することが容易となり、グラフェン層の更なる低抵抗化をはかることができる。
即ち本実施形態では、従来のグラフェン配線構造に対し、細幅では同一構造となるが太い幅では細い幅のグラフェンを並列に形成することにより、グラフェンの量子化伝導を活かしつつ、ドーピングに適したグラフェン配線構造を実現することができる。これにより、配線抵抗の低抵抗化をはかることができ、半導体装置の性能向上に寄与することができる。また、太い幅において電気伝導層として細い幅のグラフェンを並列に形成することにより、側壁の割合を増加させ、他元素のドーピングを容易に行うことも可能となる。
（第２の実施形態）
次に、第２の実施形態として、第１の実施形態の半導体装置の製造方法を説明する。
図２及び図３は、第２の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、上下のコンタクトビアの位置が図１とは異なっているが、これは図１と同様にしても良いのは勿論のことである。
まず、図２（ａ）に示すように、トランジスタやキャパシタ等の半導体素子が形成されたＳｉ基板１０上に、ＴＥＯＳ等の第１のコンタクト層絶縁膜１１を形成し、この絶縁膜１１内に下層の半導体素子と上層の配線層とを接続するための下部コンタクトビア１２を埋め込み形成する。コンタクトビア１２の導電材料には、例えばＷやＣｕやＡｌの単体金属を用いる。続いて、絶縁膜１１上にＳｉＯ2 やＳｉＯＣ膜等の配線層絶縁膜１３を形成する。ここで、コンタクト層絶縁膜１１と配線層絶縁膜１３とでＣＭＰの十分な選択比が取れない場合は、コンタクト層絶縁膜１１の上面に例えばＳｉＣＮなどのストッパー層を形成しても良い。
次いで、図２（ｂ）に示すように、配線層絶縁膜１３に配線層を形成するための複数の配線溝１４をＲＩＥ等で形成する。そして、各々の配線溝１４の底面及び側面にグラフェン層の作製を容易にするための補助膜となる触媒下地層２１を形成し、更にグラフェン層の成長のための金属触媒層２２を埋め込み形成する。なお、図では、左側が線幅の狭い配線層２０ａに対応し、右側が線幅の太い配線層２０ｂに対応する。また、下地層材料及び触媒材料は、先に説明した通りである。その後、ＣＭＰ工程を経て表面を平坦化する。
次いで、図２（ｃ）に示すように、太幅配線部となる箇所にグラフェン分離層２４となる微細ラインを形成する。例えば、全面に分離層材料膜を形成し、その上にレジストを形成した後に、フォトリソグラフィとＲＩＥにより、金属触媒層２２の露出部分の幅が所定配線幅よりも狭くなるように複数本のグラフェン分離層２４を形成する。分離層２４の材料は先に説明した通りである。
ここで、所定配線幅の定義について説明する。太い幅の配線を分割して細い配線の線幅以下になると加工できなくなるので、分割してできるグラフェン幅は細い配線幅以上の必要がある。太い配線の幅はこの細い配線幅以上のグラフェンを最低２本入れる必要があるため、細い配線幅の３倍以上になる。従って、分割できる配線は、同一層内にある最も細い配線の３倍以上の配線となる。即ち、微細加工で形成できる最小の幅を１０ｎｍとすると、所定配線幅は３０ｎｍとなる。但し、最小幅が小さくなれば所定配線幅を更に小さくできるのは勿論のことである。
次いで、図３（ｄ）に示すように、電気伝導層となるグラフェン層２３を形成する。グラフェン層２３の成膜にはＣＶＤ法を用い、炭素源にはメタン，アセチレン等の炭化水素系ガス又はその混合ガスを使用し、キャリアガスには水素や希ガスを使用する。グラフェン層２３は連続膜となった触媒層２２上にのみ成膜され、グラフェン分離層２４の表面には形成されないことに特徴がある。
このとき、グラフェンへのドーピングを目的として、原料ガスにドーピング元素を含むガスを追加しても良い。また、グラフェン形成後に同様の目的で、ドーピング原料雰囲気下でアニールなどの処理を行ってもよい。ドーピングの具体的な原料としては１４〜１７族の元素が挙げられ、Ｎ，Ｃｌ，Ｂｒやそれらを含む反応物を用いる。その他にも、Ｆｅなどの金属を含む場合もある。
次いで、図３（ｅ）に示すように、ＴＥＯＳ等の第２のコンタクト層絶縁膜２５を形成した後、上部コンタクト層２６を形成することにより、前記図１と実質的に同様の構造が得られることになる。
このように本実施形態によれば、線幅の太い配線層２０ｂに対してグラフェン分離層２４を形成することにより、線幅の太い配線層２０ｂに複数本の線幅の狭いグラフェン層２３を並列形成することができる。このため、配線層２０ｂの低抵抗化をはかることができる。
また、グラフェン成長のＣＶＤの際の原料ガスに、グラフェンの低抵抗化に寄与するＮ，Ｃｌ，Ｂｒ等を添加しておくことにより、グラフェン層２３にこれらの元素をドーピングすることができる。ここで、グラフェン層２３へのドーピングは横方向からとなるため、グラフェンの幅が広いと内部まで有効にドーピングすることができない。本実施形態では、グラフェンを複数に分離することにより各々のグラフェン層２３の幅が狭くなっているため、グラフェン層２３内へのドーピングを有効に行うことができる。即ち、ドーピングによるグラフェンの更なる低抵抗化をはかることができる。
（第３の実施形態）
本実施形態は、金属触媒層２２に段差を設けることにより、グラフェン層２３を厚膜化する方法である。
前記図２（ｃ）に示す工程のとき、図示しないハードマスクを用いて、図４（ａ）に示すように、グラフェン分離層２４と共にその下地の金属触媒層２２を一部エッチングする。即ち、グラフェン分離層加工後、金属触媒層２２に対してオーバーエッチングを行うことで、触媒層２２の表面にグラフェン分離層の形状を残した段差を形成する。
次いで、図４（ｂ）に示すように、ＣＶＤ法によりグラフェン層２３を成長させる。グラフェンは触媒に段差があるとその段差を埋めるように成長するため、段差の高さに応じたグラフェンを形成することができる。つまり、配線層２０ｂにおける触媒層２２に段差を付けることによりグラフェン層２３を厚膜化することが可能となり、配線層２０ｂの部分の更なる低抵抗化をはかることができる。
グラフェン層２３を形成した後は、先の第２の実施形態と同様に、コンタクト層絶縁膜２５及び上部コンタクトビア２６を形成すれば良い。
このように本実施形態では、幅の広い方の配線層２０ｂにおいて、触媒層２２に段差を付けることにより、グラフェン層２３の厚みを増やすことができ、配線層２０ｂの更なる低抵抗化をはかることができる。
（第４の実施形態）
図５及び図６は、第４の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、金属触媒層を配線溝内に埋め込むのではなく、金属触媒層をＲＩＥで加工する方法である。
まず、前記図２（ａ）と同様に、Ｓｉ基板１０上に第１のコンタクト層絶縁膜１１及び下部コンタクトビア１２を形成した後、図５（ａ）に示すように、絶縁膜１１上に触媒下地層２１及び金属触媒層２２を成膜する。
次いで、図５（ｂ）に示すように、金属触媒層２２上の全面にグラフェン分離層２４となる膜を形成した後、リソグラフィ及びＲＩＥなどの工程を経て、セルなどの細幅配線では配線部となる箇所にグラフェン分離層２４を形成する。さらに、センスアンプなどの太幅配線では、配線部となる箇所のグラフェンを形成しない箇所に、グラフェン分離層２４を形成する。
次いで、図５（ｃ）に示すように、太幅の配線を形成するために、太幅配線部のみを覆うようにレジスト２８を形成する。
次いで、図６（ｄ）に示すように、レジスト２８及び分離層２４をマスクに用い、配線間の金属触媒層２２及び触媒下地層２１をＲＩＥなどで加工する。このとき、細幅では分離層２４の部分のみ金属触媒層２２及び触媒下地層２１が残り、太幅ではレジスト２８のある部分のみ触媒層２２及び下地層２１が残る。
触媒層２２及び下地層２１の加工後は、図６（ｅ）に示すように、細幅部の分離層２４を除去し、更にアッシングなどにより太幅部のレジスト２８を剥離する。
次いで、図６（ｆ）に示すように、ＣＶＤ法等によりグラフェン層２３を成膜する。このとき、金属触媒層２２の側面が露出しているため、グラフェンは触媒層２２の露出表面のみだけではなく、露出側面にも形成される。ここで、先の実施形態と同様に、グラフェンへのドーピングを目的として、原料ガスにドーピング元素を含むガスを追加しても良い。また、グラフェン形成後に同様の目的で、ドーピング原料雰囲気下でアニールなどの処理を行ってもよい。
これ以降は、第２のコンタクト層絶縁膜及び上部コンタクトビア等を形成することになる。
このように本実施形態によれば、先の第１及び第２の実施形態と同様の効果が得られるのは勿論のこと、触媒層２２の側面にもグラフェン層２３を形成できるため、配線層の更なる低抵抗化をはかることができる。
（第５の実施形態）
図７は、第５の実施形態に係わる半導体装置の概略構成を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態では、幅広の配線に対しグラフェンを複数に分離するのみではなく、触媒層も複数に分離することにある。
図７に示すように、配線層２０ｂに対し、金属触媒層２２が複数に分離して形成されている。この例では、配線溝１４の底面及び側面に触媒下地層２１を形成し、更に金属触媒層２２を埋め込み形成した後、溝１４内を分離するように触媒分離層２９を形成する。この分離層２９は触媒下地層２１と同じ材料であっても良い。これにより、配線溝１４内に埋め込まれる金属触媒層２２は複数本の細線に分離されることになる。この後にグラフェンを形成することにより、触媒層２２上のみにグラフェンが成長するため、グラフェン層２３も細線に分離されることになる。
なお、配線層２０ｂにおいてグラフェン層２３が複数に分離されても、分離層２９が導電体であれば、分離されたグラフェン層２３は一つの配線として機能することになる。さらに、触媒下地層２１が導電体であれば、分離されたグラフェン層２３は一つの配線として機能することになる。仮に、触媒下地層２１と分離層２９の両方が絶縁体であっても、配線の長手方向の端部（一端又は両端）において、金属触媒層２２がつながっている場合、分離されたグラフェン層２３は一つの配線として機能することが可能である。
また、金属触媒層２２を分離する材料は触媒下地層２１と同じものに限らず、グラフェンの成長を阻害する材料であれば同様の効果が得られる。
このような構成であっても、幅の広い配線層においてグラフェン層２３を細く分離形成することができ、配線抵抗の低抵抗化をはかることができる。従って、第１の実施形態と同様の効果が得られる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態では、グラフェン層の低抵抗化のための元素の添加はＣＶＤの原料ガスに添加したが、グラフェン層に近接する材料からの固相拡散を利用しても良い。例えば、グラフェン分離層にグラフェンへのドーピング材料を含む材料を用いても良い。ドーピング材料としては、グラフェンに対してドーピング可能であり、グラフェンの成長に関与しない材料を用いる。グラフェン分離層にドーピング材料を含む材料を用いることで、グラフェン分離層からグラフェン内へのドーパントの固層拡散を可能とする。
また、金属触媒層内にグラフェンへのドーピング材料を含む材料を用いても良い。ドーピング材料としては、グラフェンに対してドーピング可能であり、グラフェンの成長の触媒となる材料を用いる。触媒にドーピング材料を含む材料を用いることで、触媒からグラフェン内へのドーパントの固層拡散を可能とする。
また、実施形態では、金属触媒層のバリアメタルとしての触媒下地層を形成したが、金属触媒層から下層コンタクト中への拡散が問題とならない場合は、触媒下地層は省略することも可能である。
また、グラフェン層にドーピングする元素は、必ずしもＢｒ，Ｃｌ，Ｎに限定されるものではなく、他の元素を用いることも可能である。さらに、これらの複数種をドーピングしても良い。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
（付記）
(1)：基板上又は基板内に、配線パターンに沿って形成された金属触媒層と、前記金属触媒層上に形成され、配線パターンの幅よりも細い線幅で並列配置された複数本のグラフェン層と、を具備したことを特徴とする半導体装置。
(2)：(1)において、金属触媒層は、前記基板の最上層の配線層絶縁膜に設けた溝内に埋め込まれている。
(3)：(1)において、前記金属触媒層は、前記基板の最上層のコンタクト層絶縁膜上に選択的に形成されている。
(4)：(1)〜(3)において、前記金属触媒層は、前記基板上又は前記基板内に、触媒下地層を介して形成されている。
(5)：(1)〜(4)において、前記金属触媒層は、前記基板の配線領域全体に形成され、前記グラフェン層は、前記金属触媒層上に選択的に形成されている。
(6)：(5)において、前記金属触媒層上に、該金属触媒層の露出部分の幅が前記配線パターンの幅よりも狭くなるようにグラフェン分離層が形成され、前記グラフェン層は前記グラフェン分離層で覆われていない前記金属触媒層上に形成されている。
(7)：(6)において、前記金属触媒層は、前記グラフェン分離層で覆われていない表面部が後退し、前記グラフェン分離層で覆われていない部分と前記グラフェン分離層で覆われている部分とで段差を有する。
(8)：(1)〜(4)において、前記金属触媒層は、前記基板の配線領域に前記配線パターンの幅よりも細い線幅の複数本に分離して形成されている。
(9)：(1)〜(8)において、前記グラフェン層は、Ｎ，Ｃｌ，Ｂｒの少なくとも一つがドーピングされている。
(10)：基板上に、所定配線幅と同等又は所定配線幅よりも細い配線パターンの第１の配線層と、前記所定配線幅よりも太い配線パターンの第２の配線層と、を有する半導体装置であって、前記第１の配線層は、前記基板上又は前記基板内に、前記所定配線幅と同等又は前記所定配線幅よりも細い配線パターンに沿って形成された第１の金属触媒層と、前記第１の金属触媒層上に形成された第１のグラフェン層とを含み、前記第２の配線層は、前記基板上又は前記基板内に、前記所定配線幅よりも太い配線パターンに沿って形成された第２の金属触媒層と、前記第２の金属触媒層上に形成され、前記所定配線幅よりも細い線幅で並列配置された複数本の第２のグラフェン層とを含む、ことを特徴とする半導体装置。
(11)：(10)において、前記第１及び第２の金属触媒層は、前記基板上又は前記基板内に、触媒下地層を介して形成されている。
(12)：(10)，(11)において、前記第２の金属触媒層は、前記基板の配線領域全体に形成され、前記第２の配線層は、前記第２の金属触媒層上にグラフェンを選択的に形成したものである。
(13)：(12)において、前記第２の金属触媒層上に、該金属触媒層の露出部分の幅が前記所定配線幅よりも狭くなるようにグラフェン分離層が形成され、前記第２の配線層の前記第２のグラフェン層は前記グラフェン分離層で覆われていない前記第２の金属触媒層上に形成されている。
(14)：(10)，(11)において、前記第２の金属触媒層は、前記基板の配線領域で前記所定配線幅よりも細い線幅の複数本に分離して形成されている。
(15)：基板上又は基板内に、配線パターンに沿って金属触媒層を形成する工程と、前記金属触媒層上に、所定配線パターンの幅よりも細い線幅に複数本のグラフェン層を並列に形成する工程と、を含むことを特徴とする半導体装置の製造方法。
(16)：(15)において、前記金属触媒層を形成する工程で、前記金属触媒層を前記基板の配線領域全体に形成し、前記グラフェン層を形成する工程で、前記金属触媒層上に、該金属触媒層の露出部分の幅が所定配線幅よりも狭くなるようにグラフェン分離層を形成した後、前記金属触媒層上に、複数のグラフェン層を並列に形成する。
(17)：(15)において、前記金属触媒層を形成する工程で、前記金属触媒層を前記所定配線幅よりも細い線幅の複数本に分離して形成する。
(18)：(15)において、前記グラフェン層をＣＶＤ法で形成し、且つＣＶＤのガス中にＮ，Ｃｌ，Ｂｒの少なくとも一つを添加した。
(19)：(15)，(16)において、前記グラフェン分離層又は前記金属触媒層に、Ｎ，Ｃｌ，Ｂｒの少なくとも一つを添加しておく。
１０…Ｓｉ基板
１１…第１のコンタクト層絶縁膜
１２…下部コンタクトビア
１３…配線層絶縁膜
１４…配線溝
２０…配線層
２０ａ…第１の配線層
２０ｂ…第２の配線層
２１…触媒下地層
２２…金属触媒層
２３…グラフェン層
２４…グラフェン分離層
２５…第２のコンタクト層絶縁膜
２６…上部コンタクトビア
２８…レジスト
２９…触媒分離層

Claims (6)

  1. 基板上又は基板内に、配線パターンに沿って形成された金属触媒層と、
    前記金属触媒層上に形成され、配線パターンの幅よりも細い線幅で並列配置された複数本のグラフェン層と、
    を具備したことを特徴とする半導体装置。
  2. 前記金属触媒層は、前記基板の配線領域全体に形成され、
    前記金属触媒層上に、該金属触媒層の露出部分の幅が前記配線パターンの幅よりも狭くなるようにグラフェン分離層が形成され、
    前記グラフェン層は、前記グラフェン分離層で覆われていない前記金属触媒層上に形成されていることを特徴とする、請求項１に記載の半導体装置。
  3. 前記金属触媒層は、前記グラフェン分離層で覆われていない表面部が後退し、前記グラフェン分離層で覆われていない部分と前記グラフェン分離層で覆われている部分とで段差を有することを特徴とする、請求項２に記載の半導体装置。
  4. 前記金属触媒層は、前記基板の配線領域に前記配線パターンの幅よりも細い線幅の複数本に分離して形成されていることを特徴とする、請求項１に記載の半導体装置。
  5. 基板上に、所定配線幅と同等又は所定配線幅よりも細い配線パターンの第１の配線層と、前記所定配線幅よりも太い配線パターンの第２の配線層と、を有する半導体装置であって、
    前記第１の配線層は、前記基板上又は前記基板内に、前記所定配線幅と同等又は前記所定配線幅よりも細い配線パターンに沿って形成された第１の金属触媒層と、前記第１の金属触媒層上に形成された第１のグラフェン層とを含み、
    前記第２の配線層は、前記基板上又は前記基板内に、前記所定配線幅よりも太い配線パターンに沿って形成された第２の金属触媒層と、前記第２の金属触媒層上に形成され、前記所定配線幅よりも細い線幅で並列配置された複数本の第２のグラフェン層とを含む、
    ことを特徴とする半導体装置。
  6. 基板上又は基板内に、配線パターンに沿って金属触媒層を形成する工程と、
    前記金属触媒層上に、所定配線パターンの幅よりも細い線幅に複数本のグラフェン層を並列に形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2014010252A 2014-01-23 2014-01-23 半導体装置及びその製造方法 Abandoned JP2015138901A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014010252A JP2015138901A (ja) 2014-01-23 2014-01-23 半導体装置及びその製造方法
US14/478,996 US9076795B1 (en) 2014-01-23 2014-09-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014010252A JP2015138901A (ja) 2014-01-23 2014-01-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2015138901A true JP2015138901A (ja) 2015-07-30

Family

ID=53492068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014010252A Abandoned JP2015138901A (ja) 2014-01-23 2014-01-23 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9076795B1 (ja)
JP (1) JP2015138901A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170426B2 (en) * 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP2021534572A (ja) 2018-08-11 2021-12-09 アプライド マテリアルズ インコーポレイテッドApplied Materials, Incorporated グラフェン拡散バリア

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8808810B2 (en) 2009-12-15 2014-08-19 Guardian Industries Corp. Large area deposition of graphene on substrates, and products including the same
KR20120120358A (ko) 2010-01-25 2012-11-01 더 보드 어브 트러스티스 어브 더 리랜드 스탠포드 주니어 유니버시티 결합된 나노구조체 및 이를 위한 방법
JP2011204769A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置及びその製造方法
JP5150690B2 (ja) 2010-09-16 2013-02-20 株式会社東芝 半導体装置及び半導体装置の製造方法
JP5637795B2 (ja) * 2010-10-05 2014-12-10 株式会社東芝 装置
JP5591784B2 (ja) 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置

Also Published As

Publication number Publication date
US9076795B1 (en) 2015-07-07
US20150206842A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
JP5395542B2 (ja) 半導体装置
KR101304146B1 (ko) 그라핀 배선 및 그 제조 방법
US9117885B2 (en) Graphene interconnection and method of manufacturing the same
JP5439120B2 (ja) 半導体装置およびその製造方法
JP5755618B2 (ja) 半導体装置
JP5972735B2 (ja) 半導体装置
JP5813678B2 (ja) 半導体装置
KR101298789B1 (ko) 반도체 장치
US8907495B2 (en) Semiconductor device and manufacturing method thereof
JP2016058521A (ja) 半導体装置およびその製造方法
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP6083197B2 (ja) 配線構造及びその製造方法
JP5951568B2 (ja) 半導体装置及びその製造方法
JP2015050305A (ja) 半導体装置及びその製造方法
JP6225596B2 (ja) 配線構造の製造方法及び配線構造
JP2015138901A (ja) 半導体装置及びその製造方法
JP2016174039A (ja) 半導体装置及び半導体装置の製造方法
JP6077076B1 (ja) グラフェン配線構造及びグラフェン配線構造の作製方法
JP5921475B2 (ja) 半導体装置及びその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
JP2016171245A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160804