JP2011204769A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011204769A
JP2011204769A JP2010068430A JP2010068430A JP2011204769A JP 2011204769 A JP2011204769 A JP 2011204769A JP 2010068430 A JP2010068430 A JP 2010068430A JP 2010068430 A JP2010068430 A JP 2010068430A JP 2011204769 A JP2011204769 A JP 2011204769A
Authority
JP
Japan
Prior art keywords
film
wiring
via hole
cnt
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010068430A
Other languages
English (en)
Inventor
Makoto Wada
真 和田
Yosuke Akimoto
陽介 秋元
Yuichi Yamazaki
雄一 山崎
Masayuki Katagiri
雅之 片桐
Noriaki Matsunaga
範昭 松永
Tadashi Sakai
忠司 酒井
Hisashi Sakuma
尚志 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010068430A priority Critical patent/JP2011204769A/ja
Priority to TW100109559A priority patent/TW201203487A/zh
Priority to US13/052,367 priority patent/US20110233779A1/en
Publication of JP2011204769A publication Critical patent/JP2011204769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】ビアホール内のコンタクト材料としてカーボンナノチューブ（ＣＮＴ）を用いつつ、ビア抵抗の低減及びプロセスの容易化をはかる。
【解決手段】配線層間のビアにＣＮＴを用いた半導体装置であって、表面にＣｕ配線１７を有する基板上に設けられた層間絶縁膜１９と、層間絶縁膜１９に形成されＣｕ配線１７に接続されるビアホールと、ビアホール内に露出するＣｕ配線１７上に選択的に形成され、Ｃｕ配線１７に対するバリアとなり、且つＣＮＴの成長の助触媒となる第１の金属膜２１と、ビアホール内の少なくとも第１の金属膜２１上に形成された、ＣＮＴの成長の触媒となる第２の金属膜２２と、第１及び第２の金属膜２１，２２が形成されたビアホール内に形成されたＣＮＴ２３と、を備えた。
【選択図】 図１

Description

本発明は、カーボンナノチューブを用いた半導体装置及びその製造方法に関する。
近年、多層配線のビアホール内にカーボンナノチューブ（ＣＮＴ）を形成することにより、配線抵抗の低減をはかる方法が提案されている（例えば、特許文献１参照）。この方法では、予めＣＮＴの触媒層となるＴａＮ／Ｔｉ（Ｎ）／Ｃｏを成膜した後、ＣＮＴをＣＶＤ法により成膜するが、触媒層はウェハ全面に成膜させているため、ＣＮＴはビアホールだけでなくウェハ全面から成長が起こる。次に、ビアホール内部のみにＣＮＴを残すため、ＣＭＰ処理によってビア以外の余分なＣＮＴを除去する。ここで、ＣＮＴは横方向、即ちビアに対して水平方向にフレキシブルに屈曲する性質がある。そこで、ＣＭＰを行うためには、例えばＳＯＤ（Spin on Direct；塗布膜）のＳｉＯ2 膜などをＣＮＴ中に含浸させ、ＣＮＴを固定してからＣＭＰを行う必要がある（例えば、非特許文献１参照）。
しかしながら、ＣＮＴが高密度に成長すると、ＳＯＤ膜が含浸されない、或いは含浸されにくくＣＮＴを十分に固定するだけのＳＯＤ膜が含浸されない状態となり、ＣＭＰ処理が行えない。ビアの抵抗値はＣＮＴの単位面積当たりの密度で決まるので、ビア抵抗を低減するためにはＣＮＴの高密度化が不可欠であり、従ってＣＭＰ処理との両立が困難である。さらに、ＣＮＴ自体が薬液処理に非常に耐性があるため、ＣＮＴ自体をＣＭＰでエッチングすることも非常に難しい。
また、ＣＮＴが全面成長する場合には、ビアホールの側壁からのＣＮＴの成長があり、ビアホールの側面から成長したＣＮＴはビア側面のバリアメタルの伝導を介した電気伝導になる。このため、ビア抵抗を大幅に上昇させてしまう、或いはビアの上面が側壁から成長したＣＮＴで埋まってしまい、回路が事実上断線してしまうことが懸念される。
特開２００８−２５８１８７号公報
Mizuhisa Nihei et.al., Extended Abstracts of the 2006 International Conference on Solid State Devices and Materials, Yokohama, 2006, pp.140-141
本発明の目的は、ビアホール内のコンタクト材料としてカーボンナノチューブを用いつつ、ビア抵抗の低減及びプロセスの容易化をはかり得る半導体装置及びその製造方法を提供することにある。
本発明の一態様に係わる半導体装置は、Ｃｕ配線を有する基板上に設けられた層間絶縁膜と、前記層間絶縁膜に形成され、前記Ｃｕ配線に接続されるビアホールと、前記ビアホール内に露出する前記Ｃｕ配線上に選択的に形成され、前記Ｃｕ配線に対するバリアとなり、且つカーボンナノチューブの成長の助触媒となる第１の金属膜と、前記ビアホール内の少なくとも前記第１の金属膜上に形成された、前記カーボンナノチューブの成長の触媒となる第２の金属膜と、前記第１及び第２の金属膜が形成された前記ビアホール内に形成されたカーボンナノチューブと、を具備したことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、Ｃｕ配線の上に形成された層間絶縁膜に該Ｃｕ配線に接続するためのビアホールを設ける工程と、前記のビアホール内に露出する前記Ｃｕ配線上に、前記Ｃｕ配線に対するバリアとなり、且つカーボンナノチューブ成長の助触媒となる第１の金属膜を形成する工程と、前記第１の金属膜が形成された前記ビアホール内の少なくとも前記第１の金属膜上にカーボンナノチューブの成長の触媒となる第２の金属膜を形成する工程と、前記第１及び第２の金属膜が成長された前記ビアホールの底面からカーボンナノチューブを選択的に成長させ、前記ビアホール内部に該カーボンナノチューブを形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わる半導体装置の製造方法は、Ｃｕ配線の上に形成された層間絶縁膜に該Ｃｕ配線に接続するためのビアホールを設け、且つ該層間絶縁膜上に形成された配線用絶縁膜に該ビアホールに繋がる配線溝を設ける工程と、前記のビアホール内に露出する前記Ｃｕ配線上に、Ｃｕ配線に対するバリアとなり、且つカーボンナノチューブ成長の助触媒となる第１の金属膜を形成する工程と、前記第１の金属膜が形成された前記ビアホール内の少なくとも前記第１の金属膜上にカーボンナノチューブの成長の触媒となる第２の金属膜を形成する工程と、前記第１及び第２の金属膜が成長された前記ビアホールの底面からカーボンナノチューブを選択的に成長させ、前記ビアホール内部に該カーボンナノチューブを形成する工程と、前記配線溝内に前記カーボンナノチューブに接続される配線金属を形成する工程と、を含むことを特徴とする。
本発明によれば、ビアホール内のコンタクト材料としてカーボンナノチューブを用いつつ、ビア抵抗の低減及びプロセスの容易化をはかることができる。
第１の実施形態に係わる半導体装置の素子構造を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第２の実施形態に係わる半導体装置の製造工程を示す断面図。 第３の実施形態に係わる半導体装置の製造工程を示す断面図。 第４の実施形態に係わる半導体装置の製造工程を示す断面図。 第５の実施形態に係わる半導体装置の製造工程を示す断面図。
ＣＮＴは触媒に対し基本的に垂直方向に成長する性質があり、ＬＳＩデバイスのビアのコンタクト材料に適用することが提案されている。具体的には、コンタクトを開口後、触媒金属を成膜してＣＮＴを成長させる。続いて、ビア内のみにＣＮＴを残すため、余剰なＣＮＴを除去する。しかし、ＣＮＴのＣＭＰプロセスが極めて困難であるため、ＣＭＰ法に代わるプロセス方法或いはＣＭＰを使わない構造が必要である。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる半導体装置を説明するためのもので、（ａ）は素子構造を示す断面図、（ｂ）はビア部分を拡大して示す断面図である。
図中の１０はトランジスタやキャパシタ等の半導体素子が形成された基板である。基板１０上にＴＥＯＳからなる第１の層間絶縁膜１２が堆積され、この絶縁膜１２にはＷ，Ｃｕ，又はＡｌからなるコンタクト１３が形成されている。
絶縁膜１２及びコンタクト１３の上には、ＳｉＣＮからなるストッパー絶縁膜１４を介してＳｉＯＣからなる第１の配線層絶縁膜１５が堆積されている。絶縁膜１５にはコンタクト１３に繋がる配線溝が設けられ、この配線溝内にＣｕ等の第１配線１７がバリアメタル１６を介して埋め込み形成されている。
絶縁膜１５及び第１配線１７の上には、ＳｉＣＮからなるストッパー絶縁膜１８を介してＴＥＯＳなどの第２の層間絶縁膜１９が形成されている。絶縁膜１９には、第１配線１７に繋がるビアホールが形成されている。ビアホールの底部には、Ｔａ又はその窒化物からなり、ＣＮＴ成長の助触媒となる第１の金属膜２１が選択的に形成されている。例えば、第１配線１７としてのＣｕ膜にＴａＮ膜が選択ＣＶＤ法等により成長されている。金属膜２１上及びビアホールの側面には、ＣＮＴ成長の触媒となる第２の金属膜２２が形成されている。そして、ビアホール内にＣＮＴ２３が埋め込み形成されている。
ここで、第２の金属膜２２は、図１（ｂ）に示すように、Ｔｉ膜２２ａとＣｏ膜２２ｂの積層構造となっている。Ｃｏ膜２２ｂはＣＮＴの成長の触媒であり、Ｃｏの代わりにＮｉやＦｅを用いることも可能である。Ｔｉ膜２２ａはＣＮＴ２３と第１配線１７とのオーミックコンタクトを抵抗の低減のためであり、ＴｉＮ膜であっても良い。
絶縁膜１９及びＣＮＴ２３の上には、ストッパー絶縁膜２４を介して第２の配線層絶縁膜２５が形成されている。絶縁膜２５にはＣＮＴ２３に繋がる配線溝が形成され、配線溝内にＣｕ等の第２配線２７がバリアメタル２６を介して埋め込み形成されている。そして、絶縁膜２５及び第２配線２７上にはキャップ層２８が形成されている。
このように本実施形態では、ビアホール底面のＣｕ配線１７上のみに選択形成させたＴａ又はその窒化物からなる第１の金属膜２１が、ＣＮＴ成長の助触媒として作用するので、ＣＮＴ２３は基本的に全てビアホールの底面部より成長し、ビアホールの側面からの成長が抑制される。側壁から成長するＣＮＴはバリアメタルを介した電気伝導になるので、側壁成長がない方がビア抵抗の低抵抗化の観点から望ましい。ＣＮＴをビア底面からのみ成長させることにより、電子伝導に直接寄与するＣＮＴ本数が従来例よりも大幅に増加し、ビア抵抗の低抵抗化が実現できる。
また、ＴａＮ膜はビアホールの側面には形成されず、ビアホールの側面にはＴｉ／Ｃｏ層のみを形成している。ここで、ＴａＮ膜はバリア性確保の観点から連続膜であるのが必須であり、ある程度の膜厚が必要である。一方、Ｔｉ／Ｃｏ層は分散状態となった不連続膜であり、膜厚０．５ｎｍ程度と非常に薄くてよい。なお、Ｔｉ層に関しては連続膜になる場合もあるが、何れにせよ膜厚は薄くて良い。従って、ビアホールの側面に形成するＴｉ／Ｃｏ層によるビア開口面積の低減を少なくすることができ、電気伝導を担うＣＮＴの占有面積が増えるので、ビア抵抗のより一層の低減化が可能となる。
（第２の実施形態）
図２〜図４は、本発明の第２の実施形態に係わる半導体装置の製造工程を示す断面図である。
まず、図２（ａ）に示すように、トランジスタやキャパシタ等の半導体素子が形成された基板１０上に、ＴＥＯＳなどからなる第１の層間絶縁膜１２を形成し、この絶縁膜１２内に半導体素子と上層配線を接続するためのＷやＣｕ等のコンタクト１３を形成する。続いて、絶縁膜１２上に、ＣＶＤ法などにより、配線層の加工制御のためのＳｉＣＮ膜などストッパー絶縁膜１４を成膜し、その上にＳｉＯＣなどの第１の配線層絶縁膜１５を形成する。
続いて、図示しないが、絶縁膜１５上にＲＩＥ及びＣＭＰのダメージの保護膜となるＳｉＯ2 などのキャップ膜を成膜する。その後、図示しないレジスト塗布・リソグラフィの工程を経て、ＲＩＥ加工によりシングルダマシン配線構造を形成する。
続いて、ダマシン配線構造にバリアメタルとしてＴａ膜１６を成膜する。さらに、電界めっきのカソード極となるＣｕシード膜を成膜した後、電界めっき法などにより導電性材料となるＣｕ膜（第１配線）１７を成膜する。その後、ＣＭＰ処理を行い余剰なＣｕ膜１７を研磨して除去する。最後に、Ｃｕの表面拡散を防止し、且つ上層配線構造の加工ストッパー層となる拡散防止膜１８を成膜して、下層配線を完成させる。
以上までのプロセスは、既存のＣｕ配線形成の方法と変わるものではない。従って、絶縁膜１２，１４，１５，１８、コンタクト１３、バリアメタル１６、第１配線１７の材料及び製法は、仕様に応じて適宜変更可能である。
次に、図２（ｂ）に示すように、拡散防止膜１８上に第２の層間絶縁膜１９を成膜する。この絶縁膜１９は、例えばＳｉＯＣ膜からなり、例えばＣＶＤ法や塗布法により成膜される。また、絶縁膜１９は、誘電率を下げる目的で微小空孔を含んだ膜であっても良い。その後、絶縁膜１９のＲＩＥダメージ及びＣＭＰダメージの保護膜となるキャップ膜２０を成膜する。キャップ膜２０は、例えばＳｉＯ2 やＳｉＯＣ膜である。なお、絶縁膜１９がＲＩＥダメージに強い膜、例えばＴＥＯＳや微小空孔を含まないＳｉＯＣ膜の場合、キャップ膜２０は特に成膜しなくても良い。続いて、図示しないレジスト塗布・リソグラフィの工程を経て、ＲＩＥ加工によりＣｕ膜１７に繋がるビアホールを開孔する。
次に、図２（ｃ）に示すように、ビアホールの底部に露出するＣｕ膜１７の表面上に、例えばＴａＮからなる第１の金属膜２１を選択的に形成する。ここで、既存のプロセスでは、ＣＮＴ成長の触媒層となるＴａＮ／Ｔｉ（Ｎ）／Ｃｏを成膜するが、前述の通り、この構造ではＣＮＴがウェハ全面に成長してしまうため、ＣＮＴのＣＭＰ処理を行うことが極めて難しい。
そこで本実施形態では、図２（ｃ）に示すように、ビアホール開孔後、ビア底面のＣｕ上のみに選択成長する金属の選択ＣＶＤ法を行い、ビアホールの底部に露出するＣｕ膜１７上のみに金属膜２１を選択成長させる。選択成長させる金属は、Ｃｕに対して選択ＣＶＤが可能な金属種であり、配線層のＣｕ及び触媒金属に対して拡散バリア性を有し、且つＣＮＴ成長を促進する助触媒作用を有するものであればよい。これら条件を満たす金属として、Ｔａ，Ｗ，Ｒｕ，或いはＣｏが挙げられる。これらの金属材料は、Ｃｕ上にＣＶＤ法により選択成長することが知られている（C.-C.Yang, et al., IEEE Int. Interconnect Technology Cof.,4.40 (2009)）。さらに、ＣＮＴ成長のための触媒効果があることが既知であり、これらの膜を連続膜として用いる場合にＣＮＴの助触媒となる。
なお、Ｃｏに関しては単体金属状態では触媒金属となるＣｏと同じ組成であるため、触媒金属のＣｏに対してバリア性がなく、触媒金属Ｃｏを分散成膜することができない。よって、Ｃｏを選択成長させる場合には成膜後、或いは成膜中に窒化処理を行い、選択成長させたＣｏ膜の表面、或いは全部を窒化させてＣｏ窒化物を形成する。この窒化処理に関して、代わりに酸化処理を用いてＣｏの酸化物を形成しても良い。Ｔａ，Ｒｕ，Ｗに関しては単体金属にて用いることができるが、よりバリア性を向上させる観点から、Ｃｏと同様に窒化或いは酸化処理を行っても良い。窒化膜を形成する場合は、ＣＶＤ法による金属膜の選択成長時にガス中に窒素を導入しても良いし、金属膜を選択成長した後に表面を窒化してもよい。選択成長させる金属膜は拡散バリア性の観点から少なくとも連続膜となっている必要があり、膜厚１ｎｍ以上必要である。
次に、図３（ｄ）に示すように、第２の金属膜２２としてＴｉＮ／Ｃｏを全面に成膜する。ＴｉＮは、ＣＮＴの端面をＴｉ炭化物として終端する役割を持ち、良好なＣＮＴの界面コンタクトに必要である。ＴｉＮ自体にもＣＮＴの成長を促進させる助触媒効果がある。なお、ＴｉＮの代わりにＴｉを用いることも可能である。ＣｏはＣＮＴの本触媒であり、ＣＮＴの成長に必要不可欠である。なお、ＣＮＴ成長の触媒は、Ｃｏ以外にＮｉやＦｅを用いることも可能である。高密度なＣＮＴを成長させるためには、Ｃｏが分散状態となった不連続膜となっていることが望ましい。
次に、図３（ｅ）に示すように、電気伝導層となるＣＮＴ２３の成膜を行う。この成膜にはＣＶＤ法を用いる。従来構造では助触媒となるＴａＮ／ＴｉＮ及び触媒金属であるＣｏがウェハの全面に成膜されているため、ＣＮＴはウェハ全面に成長する。これに対し本実施形態では、助触媒となるＴａＮがビアホールの底面のみに選択成膜されているので、この助触媒の成膜されていない上部の平坦部と比較して、ビアホール底面の方がＣＮＴの成長速度が高く、且つ高密度に成長する。この特性を利用することにより、ビアホール内のみにＣＮＴ２３を選択成長させることができる。
ＣＮＴを成膜するＣＶＤ法の炭素源にはメタン，アセチレン等の炭化水素系ガス又はその混合ガスを使用し、キャリアガスには水素や希ガスをそれぞれ使用する。処理温度の上限は１０００℃程度、下限は２００℃程度であり、成長温度は特に３５０度程度が望ましい。リモートプラズマを使用し、更にイオン，電子を除去するために、基板上部に電極を設置し電圧を印加するのも効果的である。印加電圧は０〜±１００Ｖ程度が好ましい。成長温度、印加電圧の制御により、ビアホール内と上部平坦部のＣＮＴ成長速度により明確な差を作ることができ、ビアホール内のみにＣＮＴ２３を選択成長させることができる。
次に、ＳＯＤ（Spin on Direct；塗布膜）のＳｉＯ2 膜などを、ＣＮＴ２３中に含浸させて、ＣＮＴ２３のＣＭＰを行う。ビアホール内のＣＮＴ２３は高密度に成長しているのでＳＯＤ膜が含浸されにくいが、上部の平坦部には基本的にＣＮＴは成長していない、或いは成長していたとしても、成長速度が遅く且つＣＮＴ密度は低い。このため、図３（ｆ）に示すように、上部の平坦部にはＳＯＤ膜３１が成膜され、ビアホール内に成長したＣＮＴ２３がＳＯＤ膜３１で固定される。
この構造により、従来例では困難であったＣＮＴ２３のＣＭＰ処理をより容易に行うことができる。また、ビアホール内のＣＮＴ２３の成長速度、或いは成長時間の管理により、上部に余剰に突出するＣＮＴ２３の長さを短くすることができるので、ＣＮＴ２３をＣＭＰで除去する量が減少し、ＣＭＰの薬液処理に耐性の強いＣＮＴでも、機械研磨成分を主として容易にＣＭＰ処理を行うことができる。また、上部に余剰に突出するＣＮＴ２３の長さを短くすることで、ＣＮＴ２３は絶縁膜１９でその殆どが固定されるので、ＳＯＤを含浸させることなく、直接ＣＭＰを行うこともできる。図４（ｇ）はＣＭＰ処理後の断面図を示す。
次に、図４（ｈ）に示すように、配線層の加工制御ストッパー層２４、第２の配線層絶縁膜２５、ダメージの保護膜となるキャップ膜３２を成膜する。それぞれの詳細は下層配線層工程と同様であり、その説明は省略する。続いて、図示していないレジスト塗布・リソグラフィの工程を経て、ＲＩＥ加工によりダマシン配線構造を形成する。
これ以降は、下層配線工程と同様に、配線溝内への金属膜の成膜（バリアメタル２６，Ｃｕ膜２７の成膜）、熱安定化処理、ＣＭＰ処理を行い、更に拡散バリア膜２８を形成することによって、前記図１に示す構造が完成する。
このように本実施形態では、ＣＮＴ２３を成長する前段階として、図２（ｃ）に示すように、ビアホール内に露出する下地Ｃｕ配線１７の表面のみに助触媒となるＴａＮ膜２１を形成すると共に、ビアホールの側壁面に触媒となるＴｉＮ／Ｃｏ膜２２を形成することにより、ＣＮＴ２３をビアホール内のみに選択的に形成することができる。従って、ＣＮＴ２３が全面に形成された場合に比して、ＣＮＴ２３のＣＭＰが極めて容易となる。また、ビアホールの側壁面からのＣＮＴ２３の成長を抑制できることから、ビア抵抗の低抵抗化が実現でき、素子特性の向上に寄与することが可能となる。
（第３の実施形態）
図５は、本発明の第３の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図２〜図４と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第２の実施形態と異なる点は、ＣＮＴのＣＭＰの前処理として、ＳＯＤ膜の代わりに金属膜を成膜したことにある。
前記図３（ｅ）に示す工程までは第２の実施形態と同様であり、図５（ａ）に示すように、ビアホール内にＣＮＴ２３を成長し、ＣＮＴ２３の上端をビアホールの上端より上まで突出させる。次いで、図５（ｂ）に示すように、ＳＯＤ膜ではなく、金属膜５１を全面に成膜する。即ち、ＣＮＴ２３及びＴｉＮ／Ｃｏ膜２４上に金属膜５１を成膜する。金属５１は、例えばＷやＡｌ，Ｔｉなどである。ＣＮＴ２３は絶縁膜１９で固定されるので、金属５１をＣＮＴ２３の内部まで成膜させる必要は特になく、直接ＣＮＴ２３をＣＭＰで研磨することができる。
このように本実施形態では、ＣＭＰ含浸材であるＳＯＤ膜の代わりに金属膜５１を用いることにより、メタルＣＭＰの処理条件を用いることもできる。これは、プロセス設計の自由度を増し、製造コストの低減に繋がる。
（第４の実施形態）
図６は、本発明の第４の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図２〜図４と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先の第１の実施形態と異なる点は、ＣＮＴの成長をビアホールの途中までにし、残りを金属膜で形成したことにある。
前記図３（ｄ）に示す工程までは第２の実施形態と同様である。本実施形態においてはこの後、図６（ａ）に示すように、ＣＮＴ２３の成長をビアホールの途中までになるように、ＣＮＴ２３の成長速度及び成長時間を制御する。続いて、全面に金属膜６１の成膜を行い、残りのビアホール部分を金属膜６１にて充填する。成膜する金属膜６１はＣＮＴ２３と反応し、金属炭化物を形成しやすい金属が望ましく、例えばＴｉなどである。このような金属炭化物を形成することにより、良好なカーボンナノチューブの界面コンタクト構造が形成され、コンタクト抵抗の低減ができる。
また、金属膜の成膜の工程において、前処理としてＣＮＴ２３の先端部を、Ｏ2 やＣＯによるアッシング処理、或いはＨｅやＡｒによるミリング処理をすると、ＣＮＴ２３の先端部が開端しＣＮＴのマルチウォール全てが電気伝導に寄与できるので、よりビア抵抗を低減することができる。
次いで、図６（ｂ）に示すように、上部に積層している余剰な金属膜６１をＣＭＰすることで、ビア構造が完成される。このＣＭＰ処理は単純なメタルのＣＭＰであり、既存のメタルＣＭＰ処理で対応できるので、よりＣＭＰ処理が容易である。
このように本実施形態では、ＣＮＴ２３の成長をビアホールの途中までにし、残りを金属膜６１で埋め込むことにより、ＣＮＴ膜２３のＣＭＰが不要となる。従って、プロセスの容易性が向上し、製造コストの更なる低減をはかることができる。
（第５の実施形態）
図７は、本発明の第４の実施形態に係わる半導体装置の製造工程を示す断面図である。なお、図２〜図４と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態は、第２〜第４の実施形態のようなビア構造と上層配線構造を別々に作るプロセス方法とは異なり、ビア構造と上層配線構造を同時に形成するデュアルダマシン法を適用したものである。
まず、図７（ａ）に示すように、下層Ｃｕ配線上にビアホールと上層配線溝を形成する。形成方法は既存のＬＳＩプロセス技術のデュアルダマシン法に順ずる。具体的には、前記図２（ａ）に示す下層Ｃｕ配線１７を形成した後、第２の層間絶縁膜１９及び第２の配線層絶縁膜２５を形成する。続いて、絶縁膜２５に配線溝を形成した後、絶縁膜１９に下地Ｃｕ配線１７に繋がるビアホールを形成する。
次に、図７（ｂ）に示すように、ビアホールの底面のＣｕ配線１７上のみに第１の金属２１をＣＶＤ法により選択成長させ、第２の実施形態と同様の方法にてＣＮＴ２３の成長工程までを行う。ここで、ＣＮＴ２３はビアホールの上端より上まで成長し、配線溝内に突出させる。これにより、デュアルダマシン配線構造のビア部のみにＣＮＴ２３が成長した構造となる。なお、ＣＮＴ２３は必ずしもビアホールの上端より上まで成長させる必要はなく、ビアホールの上端と同じ高さ又はビアホールの途中まで成長させるようにしても良い。
次に、図７（ｃ）に示すように、配線溝内にバリアメタル２６を形成した後、全面に金属膜を形成した後にＣＭＰを行う上層配線の金属膜形成プロセスを行うことで、配線溝内に第２配線としてのＣｕ膜２７が埋め込み形成された配線構造を完成できる。
このように本実施形態では、ビア工程でのＣＭＰ処理を必要としないので、プロセス容易性の向上、並びに製造コストの低減となる。ＣＮＴ成長後、金属膜の成膜処理前に第４の実施形態と同様に、ＣＮＴ先端部の開端工程を行うことにより、ビア抵抗を更に低減することができる、また、上層配線のバリアメタルとして金属炭化物を形成する金属（例えばＴｉ）を用いることにより、良好なカーボンナノチューブの界面コンタクト構造が形成され、コンタクト抵抗の更なる低減が可能となる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。ＣＮＴ成長のための助触媒としての第１の金属膜は、必ずしもＴａ又はＴａＮに限るものではなく、Ｒｕ，Ｗ，又はこれらの窒化物を用いることも可能である。さらに、Ｃｏの窒化物を用いることも可能である。さらに、ＣＮＴ成長のための触媒としての第２の金属膜は、Ｃｏに限らずＮｉやＦｅを用いることも可能である。
また、第２の金属膜は、必ずしも全面に形成されている必要はなく、第１の金属膜の表面のみに選択的に形成されるようにしても良いが、製造プロセスの観点からは全面に形成させる方が容易である。本発明では、第１の金属膜がビアホール底部のみに形成されていることから、第２の金属膜が全面に形成されても、ビアホール底部からのＣＮＴの選択成長が可能となる。つまり、プロセスの容易化をはかることができる。
また、第１及び第２の金属膜の成膜条件、更にはＣＮＴの成膜条件（ＣＶＤガス，温度）等は、仕様に応じて適宜変更可能である。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
１０…基板、１２…第１の層間絶縁膜、１３…コンタクト、１４，１８，２４…ストッパー絶縁膜、１５…第１の配線層絶縁膜、１６，２６，７１…バリアメタル、１７…Ｃｕ膜（第１配線）、１９…第２の層間絶縁膜、２０，２８…キャップ層、２１…ＴａＮ膜（第１の金属膜：助触媒層）、２２…第２の金属膜、２２ａ…ＴｉＮ膜、２２ｂ…Ｃｏ膜（触媒層）、２３…カーボンナノチューブ（ＣＮＴ）、２５…第２の配線層絶縁膜、２７…Ｃｕ膜（第２配線）、３１…ＳＯＤ膜、５１，６１…金属膜。

Claims (5)

  1. Ｃｕ配線を有する基板上に設けられた層間絶縁膜と、
    前記層間絶縁膜に形成され、前記Ｃｕ配線に接続されるビアホールと、
    前記ビアホール内に露出する前記Ｃｕ配線上に選択的に形成され、前記Ｃｕ配線に対するバリアとなり、且つカーボンナノチューブの成長の助触媒となる第１の金属膜と、
    前記ビアホール内の少なくとも前記第１の金属膜上に形成された、前記カーボンナノチューブの成長の触媒となる第２の金属膜と、
    前記第１及び第２の金属膜が形成された前記ビアホール内に形成されたカーボンナノチューブと、
    を具備したことを特徴とする半導体装置。
  2. 前記第２の金属膜は、前記ビアホール内の側壁面及び前記層間絶縁膜の上面にも形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の金属膜は、Ｔａ，Ｒｕ，Ｗ，若しくはこれらの窒化物膜であり、前記第２の金属膜は、Ｔｉ若しくはＴｉ窒化物とＣｏとの積層膜であることを特徴とする請求項１又は２に記載の半導体装置。
  4. Ｃｕ配線の上に形成された層間絶縁膜に該Ｃｕ配線に接続するためのビアホールを設ける工程と、
    前記のビアホール内に露出する前記Ｃｕ配線上に、前記Ｃｕ配線に対するバリアとなり、且つカーボンナノチューブ成長の助触媒となる第１の金属膜を形成する工程と、
    前記第１の金属膜が形成された前記ビアホール内の少なくとも前記第１の金属膜上にカーボンナノチューブの成長の触媒となる第２の金属膜を形成する工程と、
    前記第１及び第２の金属膜が成長された前記ビアホールの底面からカーボンナノチューブを選択的に成長させ、前記ビアホール内部に該カーボンナノチューブを形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. Ｃｕ配線層の上に形成された層間絶縁膜に該Ｃｕ配線に接続するためのビアホールを設け、且つ該層間絶縁膜上に形成された配線用絶縁膜に該ビアホールに繋がる配線溝を設ける工程と、
    前記のビアホール内に露出する前記Ｃｕ配線上に、Ｃｕ配線に対するバリアとなり、且つカーボンナノチューブ成長の助触媒となる第１の金属膜を形成する工程と、
    前記第１の金属膜が形成された前記ビアホール内の少なくとも前記第１の金属膜上にカーボンナノチューブの成長の触媒となる第２の金属膜を形成する工程と、
    前記第１及び第２の金属膜が成長された前記ビアホールの底面からカーボンナノチューブを選択的に成長させ、前記ビアホール内部に該カーボンナノチューブを形成する工程と、
    前記配線溝内に前記カーボンナノチューブに接続される配線金属を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2010068430A 2010-03-24 2010-03-24 半導体装置及びその製造方法 Pending JP2011204769A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010068430A JP2011204769A (ja) 2010-03-24 2010-03-24 半導体装置及びその製造方法
TW100109559A TW201203487A (en) 2010-03-24 2011-03-21 Semiconductor device and method of manufacturing the same
US13/052,367 US20110233779A1 (en) 2010-03-24 2011-03-21 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068430A JP2011204769A (ja) 2010-03-24 2010-03-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011204769A true JP2011204769A (ja) 2011-10-13

Family

ID=44655445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068430A Pending JP2011204769A (ja) 2010-03-24 2010-03-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US20110233779A1 (ja)
JP (1) JP2011204769A (ja)
TW (1) TW201203487A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7959969B2 (en) 2007-07-10 2011-06-14 California Institute Of Technology Fabrication of anchored carbon nanotube array devices for integrated light collection and energy conversion
EP2381972A2 (en) 2009-01-27 2011-11-02 California Institute Of Technology Drug delivery and substance transfer facilitated by nano-enhanced device having aligned carbon nanotubes protruding from device surface
US9115424B2 (en) 2010-04-07 2015-08-25 California Institute Of Technology Simple method for producing superhydrophobic carbon nanotube array
JP5238775B2 (ja) 2010-08-25 2013-07-17 株式会社東芝 カーボンナノチューブ配線の製造方法
TWI428274B (zh) * 2010-11-30 2014-03-01 Nat Univ Tsing Hua Process of nanotubes with internal connections
US8609458B2 (en) 2010-12-10 2013-12-17 California Institute Of Technology Method for producing graphene oxide with tunable gap
US8976507B2 (en) 2011-03-29 2015-03-10 California Institute Of Technology Method to increase the capacitance of electrochemical carbon nanotube capacitors by conformal deposition of nanoparticles
WO2013090844A1 (en) * 2011-12-14 2013-06-20 California Institute Of Technology Sharp tip carbon nanotube microneedle devices and their fabrication
US8624396B2 (en) * 2012-06-14 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for low contact resistance carbon nanotube interconnect
US9349543B2 (en) 2012-07-30 2016-05-24 California Institute Of Technology Nano tri-carbon composite systems and manufacture
JP5813682B2 (ja) 2013-03-08 2015-11-17 株式会社東芝 半導体装置及びその製造方法
JP5951568B2 (ja) 2013-08-29 2016-07-13 株式会社東芝 半導体装置及びその製造方法
US9893009B2 (en) * 2014-01-10 2018-02-13 Taiwan Semiconductor Manufacturing Company Limited Duplicate layering and routing
JP2015138901A (ja) 2014-01-23 2015-07-30 株式会社東芝 半導体装置及びその製造方法
JP6180977B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 グラフェン配線及び半導体装置
JP6330415B2 (ja) * 2014-03-27 2018-05-30 富士通株式会社 半導体装置の製造方法
US10170426B2 (en) * 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
CN108695238B (zh) * 2017-04-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110648966A (zh) * 2018-06-27 2020-01-03 中芯国际集成电路制造(上海)有限公司 非易失性存储器及其形成方法
KR20210125152A (ko) * 2020-04-07 2021-10-18 삼성전자주식회사 반도체 소자

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP2006339552A (ja) * 2005-06-06 2006-12-14 Fujitsu Ltd 電気的接続構造、その製造方法および半導体集積回路装置
JP2007525030A (ja) * 2004-02-26 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ複合材相互接続ビアを用いた集積回路チップ
JP2008172250A (ja) * 2007-01-12 2008-07-24 Samsung Electronics Co Ltd カーボンナノチューブを有する電気配線構造及びその形成方法
JP2008258187A (ja) * 2007-03-30 2008-10-23 Fujitsu Ltd 電子デバイス及びその製造方法
WO2009060556A1 (ja) * 2007-11-06 2009-05-14 Panasonic Corporation 配線構造及びその形成方法
JP2010177405A (ja) * 2009-01-29 2010-08-12 Toshiba Corp カーボンナノチューブ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244262A1 (en) * 2003-06-30 2010-09-30 Fujitsu Limited Deposition method and a deposition apparatus of fine particles, a forming method and a forming apparatus of carbon nanotubes, and a semiconductor device and a manufacturing method of the same
JP4364253B2 (ja) * 2007-04-05 2009-11-11 株式会社東芝 配線、電子装置及び電子装置の製造方法
JP4825846B2 (ja) * 2008-06-30 2011-11-30 株式会社東芝 カーボンナノチューブ作製装置
WO2010023720A1 (ja) * 2008-08-25 2010-03-04 株式会社 東芝 構造体、電子装置及び構造体の形成方法
JP4799623B2 (ja) * 2009-01-19 2011-10-26 株式会社東芝 カーボンナノチューブ成長方法
JP2011061026A (ja) * 2009-09-10 2011-03-24 Toshiba Corp カーボンナノチューブ配線及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
JP2007525030A (ja) * 2004-02-26 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ複合材相互接続ビアを用いた集積回路チップ
JP2006339552A (ja) * 2005-06-06 2006-12-14 Fujitsu Ltd 電気的接続構造、その製造方法および半導体集積回路装置
JP2008172250A (ja) * 2007-01-12 2008-07-24 Samsung Electronics Co Ltd カーボンナノチューブを有する電気配線構造及びその形成方法
JP2008258187A (ja) * 2007-03-30 2008-10-23 Fujitsu Ltd 電子デバイス及びその製造方法
WO2009060556A1 (ja) * 2007-11-06 2009-05-14 Panasonic Corporation 配線構造及びその形成方法
JP2010177405A (ja) * 2009-01-29 2010-08-12 Toshiba Corp カーボンナノチューブ及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012039828; Ｍａｓａｙｕｋｉ　Ｋａｔａｇｉｒｉ、外１０名: 'Ｆａｂｒｉｃａｔｉｏｎ　ｏｆ　７０-ｎｍ-ｄｉａｍｅｔｅｒ　ｃａｒｂｏｎ　ｎａｎｏｔｕｂｅ　ｖｉａ　ｉｎｔｅｒｃｏｎｎｅｃｔｓ　ｂｙ　ｒｅｍｏｔｅ　ｐｌａｓｍａ-ｅｎｈａｎｃｅｄ　ｃｈｅｍｉｃａｌ　ｖ' Ｉｎｔｅｒｃｏｎｎｅｃｔ　Ｔｅｃｈｎｏｌｏｇｙ　Ｃｏｎｆｅｒｅｎｃｅ，　２００９．　ＩＩＴＣ　２００９．　ＩＥＥＥ　Ｉｎｔｅｒｎａｔｉｏｎａｌ , 20090603, ｐｐ．　４４-４６ *

Also Published As

Publication number Publication date
US20110233779A1 (en) 2011-09-29
TW201203487A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
JP2011204769A (ja) 半導体装置及びその製造方法
JP5238775B2 (ja) カーボンナノチューブ配線の製造方法
US8358008B2 (en) Semiconductor device
US8169085B2 (en) Semiconductor device and method of fabricating the same
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
JP5550515B2 (ja) グラフェン配線およびその製造方法
KR20120035854A (ko) 그래핀 배선 및 그 제조 방법
US7233071B2 (en) Low-k dielectric layer based upon carbon nanostructures
JP6083197B2 (ja) 配線構造及びその製造方法
US8198193B2 (en) Manufacturing method of semiconductor substrate
JP2012080014A (ja) 装置
JP5414756B2 (ja) 半導体装置とその製造方法
US20120012372A1 (en) Method and Structure to Improve the Conductivity of Narrow Copper Filled Vias
JP2006108210A (ja) 配線接続構造およびその形成方法
WO2010140279A1 (ja) 半導体装置及びその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
JP5649494B2 (ja) 半導体基板、その製造方法、および電子装置
KR100728965B1 (ko) 반도체 소자의 제조방법
JP2006024666A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204