KR102371295B1 - 확산 방지층을 포함하는 층 구조물 및 그 제조방법 - Google Patents

확산 방지층을 포함하는 층 구조물 및 그 제조방법 Download PDF

Info

Publication number
KR102371295B1
KR102371295B1 KR1020150023540A KR20150023540A KR102371295B1 KR 102371295 B1 KR102371295 B1 KR 102371295B1 KR 1020150023540 A KR1020150023540 A KR 1020150023540A KR 20150023540 A KR20150023540 A KR 20150023540A KR 102371295 B1 KR102371295 B1 KR 102371295B1
Authority
KR
South Korea
Prior art keywords
layer
diffusion barrier
barrier layer
hole
interlayer insulating
Prior art date
Application number
KR1020150023540A
Other languages
English (en)
Other versions
KR20160100711A (ko
Inventor
송현재
남승걸
조연주
박성준
신현진
이재호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150023540A priority Critical patent/KR102371295B1/ko
Priority to US14/814,938 priority patent/US10229881B2/en
Publication of KR20160100711A publication Critical patent/KR20160100711A/ko
Priority to US16/257,171 priority patent/US10790230B2/en
Priority to US16/257,189 priority patent/US10727182B2/en
Priority to US16/866,033 priority patent/US11088077B2/en
Priority to US17/362,308 priority patent/US11764156B2/en
Application granted granted Critical
Publication of KR102371295B1 publication Critical patent/KR102371295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/20—Graphite
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geology (AREA)
  • Inorganic Chemistry (AREA)

Abstract

그래핀 성장 분석법에 관해 개시되어 있다. 개시된 방법은 기판 상에 2D 물질을 형성한 다음, 결함을 탐지하기 위한 물질(결함을 표시하기 위한 물질)을 2D 물질의 결함 상에 증착시키고, 상기 탐지물질이 증착된 2D 물질의 이미지를 획득하거나 상기 탐지물질의 맵 좌표를 획득하고, 획득한 이미지나 맵 좌표를 처리한다. 이러한 방법에서 상기 탐지물질은 원자층 증착이나 화학기상증착을 이용하여 상기 2D 물질 결함 상에 증착시킬 수 있다. 상기 탐지물질은 유기물질 또는 무기물질일 수 있다. 상기 유기물질과 상기 무기물질은 금속, 반도체 또는 유전체일 수 있다. 상기 유전체는 산화물일 수 있다. 상기 탐지물질이 증착된 2D 물질의 이미지는 TEM, SEM, CD-SEM 또는 OM으로 촬영하여 획득할 수 있다.

Description

확산 방지층을 포함하는 층 구조물 및 그 제조방법{Layer structure comprising diffusion barrier layer and method of manufacturing the same}
본 개시는 전자장치에 적용되는 층 구조물에 관한 것으로써, 예를 들면 확산 방지층을 포함하는 층 구조물 및 그 제조방법에 관한 것이다.
실리콘 기판에 수많은 소자(devices)가 형성되고, 각 소자의 크기는 대개 수 마이크로미터 정도이다. 상기 수많은 소자 위로 복수층의 금속선이 형성되고, 이러한 금속선들을 이용하여 상기 소자들이 연결될 수 있다.
단위소자의 집적도가 높아짐에 따라 금속선의 CD(Critical Dimension) 역시 감소하게 된다. 이에 따른 저항 증가 문제를 개선하기 위해 비저항이 낮은 구리(Cu)나 텅스텐(W) 전극을 사용한다. 이러한 전극을 통해서 전류가 반복해서 흐르면서 주변의 절연층으로 금속(전극의 성분)이 확산되는 현상이 나타난다. 이러한 현상을 방지하기 위해 금속선과 절연층 사이에 확산 방지층(diffusion barrier)이 형성된다.
본 개시는 CD 감소에 따른 저항증가를 줄이면서 불필요한 물질이 주변으로 확산되는 것을 방지할 수 있는 확산 방지층을 포함하는 층 구조물을 제공한다.
본 개시는 또한 이러한 층 구조물의 제조방법을 제공한다.
본 개시에서 일 실시예에 의한 층 구조물은 제1 물질층과 제2 물질층을 포함하고, 그 사이에 확산 방지층을 포함한다. 상기 확산 방지층은 나노결정 그래핀층(nc-G층)을 포함한다.
이러한 층 구조물에서, 상기 확산 방지층은 일 예로 비 그래핀 금속 화합물층을 더 포함할 수 있다. 또한, 상기 확산 방지층은 다른 예로 그래핀층을 더 포함할 수 있다.
상기 제1 및 제2 물질층은 금속성 물질층일 수 있다.
상기 제1 및 제2 물질층 중 하나는 절연층이거나 반도체층일 수 있다. 이때, 상기 제1 및 제2 물질층 중 나머지는 금속층일 수 있고, 상기 반도체층은 p형 또는 n 형 도펀트를 포함할 수 있다.
상기 제1 물질층에 트랜치가 존재하고, 상기 확산 방지층은 상기 트랜치의 표면을 덮을 수 있다.
상기 제1 물질층, 상기 확산 방지층 및 상기 제2 물질층은 순차적으로 적층되게 구비될 수 있다.
상기 제1 물질층의 일부 영역 상에 도전층이 존재하고, 상기 도전층과 상기 제2 물질층 사이에 상기 확산 방지층이 구비될 수 있다.
상기 층 구조물은 상기 제1 물질층 상에 형성된 제1 층간 절연층과, 상기 제1 층간 절연층에 형성된 제1 관통홀과, 상기 제1 관통홀의 하단을 채우는 제1 확산 방지층과, 상기 제1 관통홀의 상단을 채우는 제2 확산 방지층과, 상기 제1 관통홀의 상단과 하단 사이를 채우는 제1 도전성 플러그 물질층을 더 포함하고, 상기 제2 물질층은 상기 제1 층간 절연층, 상기 제1 관통홀 및 상기 제2 확산 방지층을 덮을 수 있다.
상기 제1 도전성 플러그 물질층과 상기 제1 층간 절연층 사이에 제3 확산 방지층이 더 구비될 수 있다.
다른 실시예에 의하면, 상기 층 구조물은 상기 제2 물질층 상의 제2 층간 절연층과, 상기 제2 층간 절연층에 형성된 제2 관통홀과, 상기 제2 관통홀의 하단을 채우는 제4 확산 방지층과, 상기 제2 관통홀의 상단을 채우는 제5 확산 방지층과, 상기 제2 관통홀의 상단과 하단 사이를 채우는 제2 도전성 플러그 물질층과, 상기 제2 층간 절연층 및 상기 제5 확산 방지층을 덮는 상부층을 더 포함할 수 있다.
상기 제5 확산 방지층은 상기 제2 층간 절연층과 상기 상부층 사이로 확장될 수 있다.본 개시에서 일 실시예에 의한 층 구조물의 제조방법은 제1 물질층 상에 확산 방지층을 형성하는 과정과, 상기 확산 방지층 상에 제2 물질층을 형성하는 과정을 포함하고, 상기 확산 방지층은 나노결정 그래핀층을 포함한다.
이러한 제조방법에서, 상기 제1 물질층과 상기 확산 방지층 사이에 확산 방지 기능을 갖는 비 그래핀 금속 화합물층을 더 형성할 수 있다.
상기 확산 방지층과 상기 제2 물질층 사이에 그래핀층을 더 형성할 수 있다.
상기 제1 및 제2 물질층은 금속성 물질층으로 형성할 수 있다.
상기 제1 및 제2 물질층 중 하나는 절연층으로 형성할 수 있다.
상기 제1 및 제2 물질층 중 하나는 p형 또는 n형 도펀트를 포함하는 반도체층으로 형성할 수 있다.
개시된 확산 방지층을 포함하는 층 구조에서 확산 방지층으로 나노결정 그래핀층을 사용한다. 따라서 확산 방지층 두께를 기존보다 줄일 수 있다. 또한, 기존의 비 그래핀 금속 확산 방지층에 비해 불필요한 물질(예컨대, 금속성분)의 상기 확산 방지층을 넘어 외부로 확산(이동)되는 것을 줄일 수 있다. 이에 따라 확산 방지층으로 분리된 이쪽과 저쪽의 물질층의 본연의 역할과 특성을 기존보다 더 오래 유지할 수 있다. 이러한 영향으로 개시된 층 구조가 전자장치, 예컨대, 메모리 소자나 로직 소자에 적용될 경우, 해당 전자장치의 특성저하를 방지하는데 도움이 될 수 있다.
도 1 내지 도 8은 본 발명의 실시예들에 의한 확산 방지층을 포함하는 층 구조물의 단면도들이다.
도 9는 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물에서 확산 방지층에 대한 투과 전자 현미경(TEM) 사진이다.
도 10은 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물에서 확산 방지층에 대한 라만 분광 분석 결과를 나타낸 그래프이다.
도 11은 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물에서 확산 방지층이 나노 결정 그래핀(nc-G)층을 포함할 때, 확산 방지층에 대한 2차 이온 질량 분석(Secondary Ion Mass Spectroscopy, SIMS) 결과를 나타낸 그래프이다.
도 12는 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물에서 확산 방지층에 대한 XPS(x-ray photoelectron spectroscopy) 분석결과를 나타낸 그래프이다.
도 13 및 도 14는 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물의 제조방법을 단계별로 나타낸 단면도들이다.
이하, 본 발명의 실시예들에 의한 확산 방지층을 포함하는 층 구조물 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예들에 의한 확산 방지층을 포함하는 층 구조물을 설명한다.
도 1은 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물을 보여준다.
도 1을 참조하면, 층 구조물은 제1 물질층(30), 확산 방지층(32) 및 제2 물질층(34)을 포함한다. 제1 물질층(30), 확산 방지층(32) 및 제2 물질층(34)은 순차적으로 적층되어 있다. 제1 물질층(30)은, 예를 들면 금속층, 절연층, 또는 반도체층일 수 있다. 상기 반도체층은 도전성 불순물이 도핑된 반도체층일 수 있다. 상기 도전성 불순물은, 예를 들면 p형 또는 n형 도펀트(dopant)일 수 있다. 상기 도펀트는, 예를 들면 인(P), 비소(As), 붕소(B)일 수 있고, 이외에 반도체 제조공정에서 널리 알려진 도펀트일 수도 있다. 확산 방지층(32)은 나노 결정 그래핀(nanocrystalline grapheme, nc-G)층일 수 있다. 확산 방지층(32)은 나노 결정 그래핀층외에 다른 물질층을 더 포함할 수 있다. 이때, 상기 다른 물질층은 확산 방지기능을 갖는 것일 수도 있다. 확산 방지층(32)이 상기 다른 물질층을 더 포함하는 경우는 후술된다.
상기 나노 결정 그래핀층에서 나노 결정의 크기는, 예를 들면 100nm 이하일 수 있다. 상기 나노 결정 그래핀층은 대부분이 탄소(carbon)이고, 미량의 산소를 포함할 수 있다. 상기 나노 결정 그래핀층의 두께는, 예를 들면 1nm~10nm일 수 있다. 그리고 후술되지만, 상기 나노 결정 그래핀층은 D 밴드(D-band)와 G 밴드(G-band)의 비(D/G)가 1보다 큰(D/G > 1) 특성을 갖는다. 또한, 상기 나노 결정 그래핀층은 2D 밴드와 상기 G 밴드의 비(2D/G)가 1보다 작은(2D/G <1) 특성도 갖는다.
제2 물질층(34)은, 예를 들면 금속층일 수 있다. 여기서, 금속층은 배선으로 사용되는 금속을 포함할 수 있다. 상기 배선으로 사용되는 금속은, 예를 들면 알루미늄(Al), 텅스텐(W), 구리(Cu) 또는 실리콘(Si)을 포함할 수 있다.
도 1에서 제1 물질층(30)과 제2 물질층(34)의 위치는 서로 바뀔 수 있다.
도 2는 본 발명의 다른 실시예에 의한 확산 방지층을 포함하는 층 구조물을 보여준다. 도 1과 다른 부분만 설명한다. 도 1과 동일한 참조번호는 도 1에서 설명한 부재를 의미한다. 이러한 전제는 후술되는 다른 실시예에도 동일하게 적용된다.
도 2를 참조하면, 제1 물질층(30) 상에 비 그래핀 금속 화합물층(36)이 존재한다. 비 그래핀 금속 화합물층(36) 상에 확산 방지층(32)이 구비되어 있다. 비 그래핀 금속 화합물층(36)은 그래핀 성분을 포함하지 않는 금속 화합물층을 의미한다. 비 그래핀 금속 화합물층(36)은 확산 방지 기능을 가질 수 있다. 비 그래핀 금속 화합물층(36)은, 예를 들면 TiSiN일 수 있으나, 이것으로 한정되지 않는다.
도 2에서 비 그래핀 금속 화합물층(36)은 확산 방지층(32)과 제2 물질층(34) 사이에 위치할 수도 있다.
도 3은 본 발명의 또 다른 실시예에 의한 확산 방지층을 포함하는 층 구조물을 보여준다.
도 3을 참조하면, 확산 방지층(32) 상에 그래핀층(38)이 구비되어 있다. 그래핀층(38) 상에 제2 물질층(34)이 구비된다.
도 2 및 도 3에서 nc-G를 포함하는 확산 방지층(32)과 함께 금속 화합물층(도 2의 36)이나 그래핀층(도 3의 38)이 구비됨으로써, 제1 물질층(30)에서 제2 물질층(34)으로 또는 제2 물질층(34)에서 제1 물질층(30)으로 불필요한 물질의 확산을 방지하는 기능은 보다 강화될 수 있다. 여기서, 상기 불필요한 물질은 상기 층 구조물의 열처리 과정이나 상기 층 구조물이 포함된 소자의 동작 동안이나 동작 전후에 제1 물질층(30)과 제2 물질층(34)으로부터 외부로 확산됨으로써, 제1 물질층(30)과 제2 물질층(34)의 본래 특성이 저하되는 물질일 수 있다. 예컨대, 제1 및 2 물질층(30, 34)이 전극층이라면, 전극층을 구성하는 금속성분(예, 구리, 알루미늄 등)일 수 있다.
도 1 내지 도 3에서 확산 방지층(32)은 제1 물질층(30)의 밑면과 측면에도 구비될 수 있고, 제2 물질층(34)의 측면과 상부면에도 구비될 수 있다. 이 경우에도, 금속 화합물층(36) 또는 그래핀층(38)이 확산 방지층(32)과 함께 구비될 수 있다.
도 4 내지 도 6은 확산 방지층을 포함하는 층 구조물의 변형예를 더 보여준다.
도 4를 참조하면, 하부층(50)의 일부 영역 상에 도전층(52)이 형성되어 있다. 하부층(50)은 도전성, 절연성 또는 반도체 특성을 갖는 물질층일 수 있다. 도전층(52)은 금속 배선으로 라인 패턴일 수 있다. 도전층(52)은 도 1 내지 도 3에서 설명한 제1 물질층(30)일 수 있다. 도전층(52)의 표면은 확산 방지층(54)으로 덮여 있다. 확산 방지층(54)은 도전층(52)과 직접 접촉될 수 있다. 확산 방지층(54)은 도 1 내지 도 3에서 설명한 제1 물질층(30)과 제2 물질층(34) 사이에 구비된 물질층과 동일할 수 있다. 하부층(50) 상에 확산 방지층(54)을 덮는 상부층(56)을 형성한다. 상부층(56)은 확산 방지층(54)을 덮고, 그 둘레의 하부층(50)의 상부면 전체를 덮을 수 있다. 상부층(56)의 상부면 전체는 평평하고, 확산 방지층(54)보다 높을 수 있다. 상부층(56)은 도 1 내지 도 3의 제2 물질층(34)일 수 있다. 상부층(56)은 절연층일 수도 있다.
도 5는 금속 배선과 확산 방지층이 하부층에 구비된 경우를 보여준다.
도 5를 참조하면, 하부층(60)에 트랜치(62)가 형성되어 있다. 하부층(60)은 도 1 내지 도 3의 제1 물질층(30)(또는 제2 물질층(34))일 수 있다. 트랜치(62)의 표면(바닥과 측면)은 확산 방지층(64)으로 덮여 있다. 확산 방지층(64)은 도 4의 확산 방지층(54)과 동일한 물질층일 수 있다. 트랜치(62)는 매립 물질층(66)으로 채워져 있다. 매립 물질층(66)은 도 1 내지 도 3의 제2 물질층(34)(또는 제1 물질층(30))일 수 있다. 하부층(60) 상에 확산 방지층(64)과 매립 물질층(66)을 덮는 상부층(68)이 구비되어 있다. 상부층(68)은 트랜치(62) 둘레의 하부층(60)의 상부면 전체를 덮을 수 있다. 상부층(68)은 절연층일 수 있다. 상부층(68)은 매립 물질층(66)과 동일한 물질층일 수도 있는데, 이 경우에는 확산 방지층(64)은 트랜치(62) 둘레의 하부층(60)과 상부층(68) 사이로 확장되어 하부층(60)의 상부면 전체를 덮을 수 있다.
도 6은 관통홀의 상하단에 각각 확산 방지층이 구비된 층 구조물을 보여준다.
도 6을 참조하면, 하부층(70) 상에 제1 층간 절연층(72)이 존재한다. 제1 층간 절연층(72)에 하부층(70)의 상부면이 노출되는 제1 관통홀(74)이 형성되어 있다. 하부층(70)은 도 1의 제1 물질층(30)과 동일한 물질층일 수 있다. 제1 관통홀(74)을 통해 노출된 하부층(70)의 상부면 상에 제1 확산 방지층(76)이 존재한다. 하부층(70)의 상기 노출된 상부면 전체는 제1 확산 방지층(76)으로 덮여 있다. 결과적으로, 제1 관통홀(74)의 하단은 제1 확산 방지층(76)으로 채워져 있다. 제1 확산 방지층(76)은 도 4의 확산 방지층(54)과 동일한 물질층일 수 있다. 제1 확산 방지층(76) 상의 제1 관통홀(74)의 대부분은 제1 도전성 플러그 물질층(78)으로 채워져 있다. 제1 도전성 플러그 물질층(78)은 제1 관통홀(74)의 상단과 하단을 제외하고, 제1 관통홀(74)의 나머지 부분을 채운다. 제1 도전성 플러그 물질층(78) 상에 제1 관통홀(74)의 상단을 채우는 제2 확산 방지층(80)이 존재한다. 제2 확산 방지층(80)은 도 4의 확산 방지층(54)과 동일한 물질층일 수 있다. 제1 및 제2 확산 방지층(76, 80)이 동일한 물질층일 수도 있지만, 서로 다른 층 구성을 가질 수 있다. 예를 들면, 제1 확산 방지층(76)은 도 1의 확산 방지층(32)을 포함하고, 제2 확산 방지층(80)은 도 2의 금속 화합물층(36)과 확산 방지층(32)을 포함하거나 도 3의 확산 방지층(32)과 그래핀층(38)을 포함할 수 있다. 제2 확산 방지층(80)의 상부면의 높이는 제1 층간 절연층(72)의 상부면의 높이와 동일할 수 있다. 제1 도전성 플러그 물질층(78)은 제1 및 제2 확산 방지층(76, 80)과 함께 하부층(70)과 상부층(82)을 물리적 및 전기적으로 연결하는 통로가 된다. 제1 도전성 플러그 물질층(78)은 도 1의 제2 물질층(34)과 동일한 물질층일 수 있다. 또한, 제1 도전성 플러그 물질층(78)은 금속 화합물층일 수도 있고, 도펀트를 포함하는 물질층일 수도 있다.
계속해서, 제1 층간 절연층(72) 상에 제2 확산 방지층(80)을 덮는 상부층(82)이 형성되어 있다. 상부층(82)은 제2 확산 방지층(80)의 상부면 전체와 접촉되고, 제1 관통홀(74) 둘레의 제1 층간 절연층(72)의 상부면 전체를 덮을 수 있다. 상부층(82)은 도 1의 제1 물질층(30)과 동일한 물질층일 수 있다. 하부층(70)과 상부층(82)은 서로 동일한 물질층일 수도 있으나, 서로 다른 물질층일 수도 있다.
이와 같이, 하부층(70)과 제1 도전성 플러그 물질층(78) 사이에 nc-G를 포함하는 제1 확산 방지층(76)이 존재하고, 상부층(82)과 제1 도전성 플러그 물질층(78) 사이에 nc-G를 포함하는 제2 확산 방지층(80)이 존재하는 바, 하부층(70)과 제1 도전성 플러그 물질층(78) 사이의 불필요한 물질의 확산 혹은 상부층(82)과 제1 도전성 플러그 물질층(78) 사이의 불필요한 물질의 확산을 기존의 경우(비 그래핀 확산 방지층이 사용될 때)보다 줄일 수 있다.
도 6에서 제1 및 제2 확산 방지층(76, 80) 중 하나만 구비될 수도 있다. 예를 들면, 제1 확산 방지층(76)만 존재할 수 있는데, 이 경우, 제1 도전성 플러그 물질층(78)과 상부층(82)은 동일한 물질일 수 있다.
또한, 도 7에 도시한 바와 같이, 제1 도전성 플러그 물질층(78)과 제1 층간 절연층(72) 사이에 제3 확산 방지층(84)이 더 구비될 수도 있다. 제3 확산 방지층(84)은 상술한 바와 같은 nc-G를 포함하는 확산 방지층일 수 있다. 제1 도전성 플러그 물질층(78)에서 측방향 확산이 크지 않다면, 제3 확산 방지층(84)은 nc-G를 포함하지 않는 확산 방지층일 수도 있다. 제3 확산 방지층(84)은 제1 관통홀(74)의 안쪽 측면을 덮도록 형성될 수 있다. 제3 확산 방지층(84)을 형성한 다음, 제1 확산 방지층(76)이 형성될 수도 있다. 반대로, 제1 확산 방지층(76)이 먼저 형성된 후, 제3 확산 방지층(84)이 형성될 수도 있다. 제3 확산 방지층(84)의 층 구성은 제1 및 제2 확산 방지층(76, 80)과 동일할 수 있다. 도 7의 경우에도 제1 및 제2 확산 방지층(76, 80) 중 하나만 구비될 수 있다.
상술한 층 구조물은 스택 형태로 구비될 수 있는데, 예를 들면, 도 6에서 상부층(82) 상에 상술한 확산 방지층을 포함하는 층 구조물이 더 구비될 수 있다. 도 8은 이에 대한 예를 보여준다. 앞에서 설명한 참조번호와 동일한 참조번호는 동일한 부재를 나타낸다.
도 8을 참조하면, 중간층(88) 상에 제2 층간 절연층(92)이 형성되어 있다. 중간층(88)은 도 6의 상부층(82)과 동일할 수 있다. 제2 층간 절연층(92)의 재료는 제1 층간 절연층(72)과 동일할 수 있으나, 다른 재료일 수도 있다. 제2 층간 절연층(92)에 제2 관통홀(94)이 형성되어 있다. 제2 관통홀(94)을 통해 중간층(88)의 상부면의 일부가 노출된다. 제2 관통홀(94)의 위치는 제1 관통홀(74) 바로 위쪽에 위치할 수도 있으나, 수평으로 제1 관통홀(74)과 어긋한 위치에 구비될 수도 있다. 예컨대, 제2 관통홀(94)은 수평으로 제1 관통홀(74)의 우측이나 좌측에 있을 수 있다. 제2 관통홀(94)을 통해 노출된 중간층(88)의 상부면은 제4 확산 방지층(90)으로 덮여 있다. 곧, 제2 관통홀(94)의 하단은 제4 확산 방지층(90)으로 채워진다. 제4 확산 방지층(90)은 중간층(88)의 노출된 전면과 직접 접촉될 수도 있다. 제2 관통홀(94)에서 제4 확산 방지층(90) 위쪽은 제2 도전성 플러그 물질층(98)으로 채워져 있다. 이때, 제2 도전성 플러그 물질층(98)으로 제4 확산 방지층(90)의 위쪽을 대부분 채울 수 있으나, 제2 관통홀(94)의 상단은 채우지 않을 수 있다. 제2 관통홀(94)의 상단은 제5 확산 방지층(100)으로 채워져 있다. 이처럼 제2 관통홀(94)은 제4 확산 방지층(90), 제2 도전성 플러그 물질층(98) 및 제5 확산 방지층(100)이 순차적으로 적층되어 채워질 수 있다. 제4 및 제5 확산 방지층(90, 100)은 nc-G를 포함하는 상술한 확산 방지층일 수 있다. 제2 층간 절연층(92) 상에 제5 확산 방지층(100)을 덮는 상부층(102)이 형성되어 있다. 상부층(102)은 도 6의 상부층(82)과 동일할 수 있으나, 다를 수도 있다.
한편, 제2 관통홀(94)에서 제4 확산 방지층(90) 위쪽 영역이 제2 도전성 플러그 물질층(98)으로 완전히 채워질 수도 있다. 이때는 제5 확산 방지층(100)은 점선박스(102a)로 나타낸 바와 같이 제2 층간 절연층(92) 및 제2 도전성 플러그 물질층(98)을 덮도록 구비될 수 있다. 곧, 제5 확산 방지층(100)은 제2 층간 절연층(92) 및 제2 도전성 플러그 물질층(98)과 상부층(102) 사이에 구비될 수 있다.
도 8의 경우에도, 도 7의 제3 확산 방지층(84)과 같은 확산 방지층이 구비될 수 있다.
다음에는 도 9 내지 도 12를 참조하여 본 발명의 일 실시예에 의한 층 구조물에 대한 특성측정 결과를 설명한다.
도 9는 본 발명의 일 실시예에 의한 층 구조물(예컨대, 도 1의 층 구조물)의 TEM 사진을 보여준다.
도 9에서 참조부호 L1은 하부층(폴리 실리콘층)을, L2는 확산 방지층(nc-G층)을, L3은 상부층(텅스텐층)이다. 확산 방지층(L2)에서 나노 결정의 사이즈는 100nm보다 작다.
도 10은 도 9의 결과를 얻는데 사용한 층 구조물의 확산 방지층(L2)에 대한 라만(Raman)분광 측정결과를 보여준다. 도 10에서 X축은 라만 시프트(Raman shift)(㎝-1)를 나타내고, Y축은 세기(intensity)를 나타낸다.
도 10을 참조하면, D 밴드(D)와 G 밴드(G)의 비(D/G)는 1보다 크다. 또한, 2D 밴드(2D)와 G 밴드(G)의 비(2D/G)는 1보다 작다. 이러한 결과는 확산 방지층(L2)이 nc-G층인 것을 보여준다.
도 11은 도 9의 결과를 얻는데 사용한 층 구조물의 확산 방지층(L2)에 대한 엑스선 회절 분석결과를 보여준다. X축은 결합에너지(binding energy)(eV)를 나타내고, Y축은 세기(intensity)를 나타낸다. 그리고 제1 피크(P1)는 탄소-산소 결합(C=O)의 세기를 나타내고, 제2 피크(P2)는 탄소-탄소 결합(C-C)의 세기를 나타낸다.
도 11에서 제1 및 제2 피크(P1, P2)를 비교하면, 탄소-산소 결합의 세기는 탄소-탄소 결합의 세기의 10% 정도인 것을 알 수 있다.
도 11의 이러한 결과는 확산 방지층(L2)은 대부분 탄소이지만, 일정량의 산소도 포함하고 있음을 나타낸다. 곧, 도 11의 결과는 확산 방지층(L2)이 nc-G층인 것을 보여준다.
도 12은 본 발명의 일 실시예에 의한 층 구조물에 대한 SIMS 분석결과를 보여준다. 도 12에서 X축은 층 구조물의 맨 위층의 상부면으로부터 측정한 깊이(depth)(nm)를 나타내고, Y축은 인(P) 농도를 나타낸다.
도 12의 결과를 얻는데 사용한 본 발명의 실시예에 의한 층 구조물(제1 층 구조물)은 상부층(W층)/확산 방지층(nc-G층/TSN층)/하부층(폴리 실리콘층)이다. 상기 TSN층은 하부층에 포함될 수도 있다. 상기 제1 층 구조물은 형성 후, 열처리 된 것이다. 여기서, 상기 상부층(W층)의 두께는 20nm정도이다. 상기 제1 층 구조물의 결과와 비교하기 위한 비교군으로 제2 및 제3 층 구조물을 사용하였다. 상기 제2 및 제3 층 구조물은 비 그래핀 확산 방지층을 포함하는 기존의 층 구조물이다. 상기 제2 층 구조물은 상부층(W층/WSi층)/확산 방지층(TSN층)/하부층(폴리 실리콘층)과 같은 층 구성을 가지며, 형성 후, 열처리를 하지 않은 것이다. 곧, 상기 제2 층 구조물은 형성 이후 확산현상이 거의 나타나지 않도록 유지된 기준이 되는 층 구조물이다. 상기 제3 층 구조물의 층 구성은 상기 제2 층 구조물의 층 구성과 동일하되, 형성 후, 열처리를 한 것이다.
도 12에서 제1 그래프(G1)는 상기 제1 층 구조물에 대한 결과를 나타내고, 제2 그래프(G2)는 상기 제2 층 구조물에 대한 결과를 나타낸다. 그리고 제3 그래프(G3)는 상기 제3 층 구조물에 대한 결과를 나타낸다. 도 12에서 참조부호 U1은 상부층을, D1은 확산 방지층을, L11은 하부층을 각각 나타낸다.
도 12에서 제1 내지 제3 그래프(G1-G3)를 비교하면, 하부층(폴리 실리콘층)(L11)에서 인 농도는 제2 그래프(G2), 제1 그래프(G1), 제3 그래프(G3) 순으로 낮아진다. 하부층(L11)에서 제1 및 제3 그래프(G1, G3)에서 인 농도가 기준 그래프(G2)에 비해 낮아진 것은 상기 제1 및 제3 층 구조물에 대한 열처리 과정에서 하부층(L11)에서 인이 외부 확산된 결과이다. 제2 그래프(G2)는 기준 층 구조물에 대한 것으로 고려에서 제외하면, 도 12의 제1 및 제3 그래프(G1, G3)의 결과는 상기 제1 및 제3 층 구조물의 확산 방지층의 차이에서 비롯된 것이다.
결국, 도 12의 결과는 상기 제1 층 구조물에 포함된 확산 방지층(nc-G층)의 확산 방지기능이 상기 제3 층 구조물에 포함된 확산 방지층(비 그래핀 확산 방지층)의 확산 방지기능보다 우수함을 보여준다.
다음에는 본 발명의 일 실시예에 의한 확산 방지층을 포함하는 층 구조물의 제조방법을 도 13 및 도 14를 참조하여 설명한다. 앞에서 언급된 참조번호(부호)와 동일한 것은 동일한 부재를 나타낸다.
도 13을 참조하면, 제1 물질층(30) 상에 확산 방지층(32)을 형성한다. 확산 방지층(32)은 적어도 nc-G층을 포함하는 층으로 형성할 수 있다. 이때, 상기 nc-G층은, 예를 들면 400℃~750℃의 온도에서 별도의 촉매없이 형성될 수 있다. 확산 방지층(32)은, 예를 들면 1nm~10nm 정도의 두께로 형성할 수 있다. 확산 방지층(32)은 공정조건을 조절하여, 예를 들면 온도를 조절하여 나노 결정의 사이즈를 100nm보다 작게 형성할 수 있다.
한편, 확산 방지층(32)과 제1 물질층(30) 사이에 도 2에 도시한 바와 같은 금속 화합물층(36)을 더 형성할 수 있다. 또한, 확산 방지층(32) 상에 도 3에 도시한 바와 같이 그래핀층(38)을 더 형성할 수도 있다.
계속해서, 도 14를 참조하면, 확산 방지층(32) 상에 제2 물질층(34)을 형성한다. 제1 및 제2 물질층(30, 34)은 금속층, 절연층 또는 반도체층을 형성하는 기존의 알려진 방법으로 형성할 수 있다.
도 4 내지 도 6에 도시한 층 구조물도 도 13 및 도 14에서 설명한 제조방법을 참조하여 어렵지 않게 형성할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
30:제1 물질층 32, L2:확산 방지층(nc-G층)
34:제2 물질층 36:금속 화합물층
38:그래핀층 50, 60, 70, L1, L11:하부층
52:도전층 54, 64, D1:확산 방지층
56, 68, 82, L3, U1:상부층 62:트랜치
66:매립 물질층 72:제1 층간 절연층
74:제1 관통홀 76:제1 확산 방지층
78:제1 도전성 플러그 물질층 80:제2 확산 방지층
82:상부층 84:제3 확산 방지층
88:중간층 90, 100:제4 및 제5 확산 방지층
92:제2 층간 절연층 94:제2 관통홀
98:제2 도전성 플러그 물질층 100a:점선박스
102:상부층

Claims (24)

  1. 확산 방지층;
    상기 확산 방지층의 이쪽에 있는 제1 물질층; 및
    상기 확산 방지층의 저쪽에 있는 제2 물질층;
    상기 제1 물질층 상에 형성된 제1 층간 절연층; 및
    상기 제1 층간 절연층에 형성된 제1 관통홀;을 포함하고,
    상기 제1 물질층, 상기 확산 방지층 및 상기 제2 물질층은 순차적으로 적층되고,
    상기 확산 방지층은 나노결정 그래핀(nc-G)층을 포함하고,
    상기 확산 방지층은,
    상기 제1 관통홀의 하단을 채우는 제1 확산 방지층; 및
    상기 제1 관통홀의 상단을 채우는 제2 확산 방지층;을 포함하고,
    상기 제1 관통홀의 상단과 하단 사이는 제1 도전성 플러그 물질층으로 채워지고,
    상기 제2 물질층은 상기 제1 층간 절연층, 상기 제1 관통홀 및 상기 제2 확산 방지층을 덮는 층 구조물.
  2. 제 1 항에 있어서,
    상기 확산 방지층은 비 그래핀 금속 화합물층을 더 포함하는 층 구조물.
  3. 제 1 항에 있어서,
    상기 확산 방지층은 그래핀층을 더 포함하는 층 구조물.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 물질층은 금속성 물질층인 층 구조물.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 물질층 중 하나는 절연층인 층 구조물.
  6. 제 1 항에 있어서,
    상기 제1 및 제2 물질층 중 하나는 반도체층인 층 구조물.
  7. 제 5 항에 있어서,
    상기 제1 및 제2 물질층 중 나머지는 금속층인 층 구조물.
  8. 제 6 항에 있어서,
    상기 제1 및 제2 물질층 중 나머지는 금속층인 층 구조물.
  9. 제 1 항에 있어서,
    상기 제1 물질층에 트랜치가 존재하고,
    상기 확산 방지층은 상기 트랜치의 표면을 덮는 층 구조물.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제1 물질층의 일부 영역 상에 도전층이 존재하고, 상기 도전층과 상기 제2 물질층 사이에 상기 확산 방지층이 구비된 층 구조물.
  12. 삭제
  13. 제 1 항에 있어서,
    상기 제1 도전성 플러그 물질층과 상기 제1 층간 절연층 사이에 제3 확산 방지층이 더 구비된 층 구조물.
  14. 제 1 항에 있어서,
    상기 제2 물질층 상의 제2 층간 절연층;
    상기 제2 층간 절연층에 형성된 제2 관통홀;
    상기 제2 관통홀의 하단을 채우는 제4 확산 방지층;
    상기 제2 관통홀의 상단을 채우는 제5 확산 방지층;
    상기 제2 관통홀의 상단과 하단 사이를 채우는 제2 도전성 플러그 물질층; 및
    상기 제2 층간 절연층 및 상기 제5 확산 방지층을 덮는 상부층;을 더 포함하는 층 구조물.
  15. 제 14 항에 있어서,
    상기 제5 확산 방지층은 상기 제2 층간 절연층과 상기 상부층 사이로 확장된 층 구조물.
  16. 제 6 항에 있어서,
    상기 반도체층은 p형 또는 n형의 도펀트를 포함하는 층 구조물.
  17. 제1 물질층 상에 확산 방지층을 형성하는 단계;
    상기 확산 방지층 상에 제2 물질층을 형성하는 단계;
    상기 제1 물질층 상에 제1 층간 절연층을 형성하는 단계; 및
    상기 제1 층간 절연층에 제1 관통홀을 형성하는 단계;를 포함하고,
    상기 제1 물질층, 상기 확산 방지층 및 상기 제2 물질층은 순차적으로 적층되고,
    상기 확산 방지층은 나노결정 그래핀층을 포함하고,
    상기 확산 방지층을 형성하는 단계는,
    상기 제1 관통홀의 하단을 제1 확산 방지층으로 채우는 단계; 및
    상기 제1 관통홀의 상단을 제2 확산 방지층으로 채우는 단계;을 포함하고,
    상기 제1 관통홀의 상단과 하단 사이는 제1 도전성 플러그 물질층으로 채워지고,
    상기 제2 물질층은 상기 제1 층간 절연층, 상기 제1 관통홀 및 상기 제2 확산 방지층을 덮는 층 구조물의 제조방법.
  18. 제 17 항에 있어서,
    상기 제1 물질층과 상기 확산 방지층 사이에 확산 방지기능을 갖는 비 그래핀 금속 화합물층을 더 형성하는 층 구조물의 제조방법.
  19. 제 17 항에 있어서,
    상기 확산 방지층과 상기 제2 물질층 사이에 그래핀층을 더 형성하는 층 구조물의 제조방법.
  20. 제 17 항에 있어서,
    상기 제1 및 제2 물질층은 금속성 물질층인 층 구조물의 제조방법.
  21. 제 17 항에 있어서,
    상기 제1 및 제2 물질층 중 하나는 절연층인 층 구조물의 제조방법.
  22. 제 17 항에 있어서,
    상기 제1 및 제2 물질층 중 하나는 p형 또는 n형 도펀트를 포함하는 반도체층인 층 구조물의 제조방법.
  23. 제 1 항에 있어서,
    상기 나노결정 그래핀층의 크기는 100nm보다 작고, 상기 나노결정 그래핀층의 D 밴드와 G 밴드의 비(D/G)는 1보다 큰 층 구조물.
  24. 제 17 항에 있어서,
    상기 나노결정 그래핀층의 크기는 100nm보다 작고, 상기 나노결정 그래핀층의 D 밴드와 G 밴드의 비(D/G)는 1보다 큰 층 구조물의 제조방법.
KR1020150023540A 2015-02-16 2015-02-16 확산 방지층을 포함하는 층 구조물 및 그 제조방법 KR102371295B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020150023540A KR102371295B1 (ko) 2015-02-16 2015-02-16 확산 방지층을 포함하는 층 구조물 및 그 제조방법
US14/814,938 US10229881B2 (en) 2015-02-16 2015-07-31 Layer structure including diffusion barrier layer and method of manufacturing the same
US16/257,171 US10790230B2 (en) 2015-02-16 2019-01-25 Layer structure including diffusion barrier layer and method of manufacturing the same
US16/257,189 US10727182B2 (en) 2015-02-16 2019-01-25 Layer structure including diffusion barrier layer and method of manufacturing the same
US16/866,033 US11088077B2 (en) 2015-02-16 2020-05-04 Layer structure including diffusion barrier layer and method of manufacturing the same
US17/362,308 US11764156B2 (en) 2015-02-16 2021-06-29 Layer structure including diffusion barrier layer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150023540A KR102371295B1 (ko) 2015-02-16 2015-02-16 확산 방지층을 포함하는 층 구조물 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160100711A KR20160100711A (ko) 2016-08-24
KR102371295B1 true KR102371295B1 (ko) 2022-03-07

Family

ID=56621519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150023540A KR102371295B1 (ko) 2015-02-16 2015-02-16 확산 방지층을 포함하는 층 구조물 및 그 제조방법

Country Status (2)

Country Link
US (5) US10229881B2 (ko)
KR (1) KR102371295B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11180373B2 (en) 2017-11-29 2021-11-23 Samsung Electronics Co., Ltd. Nanocrystalline graphene and method of forming nanocrystalline graphene
KR102532605B1 (ko) * 2018-07-24 2023-05-15 삼성전자주식회사 나노결정질 그래핀 캡층을 포함하는 인터커넥트 구조체 및 이 인터커넥트 구조체를 포함하는 전자 소자
US11217531B2 (en) * 2018-07-24 2022-01-04 Samsung Electronics Co., Ltd. Interconnect structure having nanocrystalline graphene cap layer and electronic device including the interconnect structure
KR20200011821A (ko) 2018-07-25 2020-02-04 삼성전자주식회사 탄소물 직접 성장방법
SG11202100359SA (en) * 2018-08-11 2021-02-25 Applied Materials Inc Graphene diffusion barrier
KR102601607B1 (ko) 2018-10-01 2023-11-13 삼성전자주식회사 그래핀의 형성방법
US10978342B2 (en) * 2019-01-30 2021-04-13 International Business Machines Corporation Interconnect with self-forming wrap-all-around barrier layer
JP7304721B2 (ja) * 2019-03-18 2023-07-07 東京エレクトロン株式会社 半導体装置およびその製造方法
US11883043B2 (en) 2020-03-31 2024-01-30 DePuy Synthes Products, Inc. Catheter funnel extension
KR20220074625A (ko) 2020-11-27 2022-06-03 삼성전자주식회사 접촉저항을 낮추는 인터커넥트 구조와 이를 포함하는 전자소자 및 인터커넥트 구조의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113102A1 (en) * 2011-11-08 2013-05-09 International Business Machines Corporation Semiconductor interconnect structure having a graphene-based barrier metal layer
US20140374906A1 (en) * 2013-06-19 2014-12-25 Infineon Technologies Ag Method for processing a carrier and an electronic component

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706805B1 (ko) 2006-01-27 2007-04-12 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
KR101622306B1 (ko) * 2009-10-29 2016-05-19 삼성전자주식회사 그라펜 시트, 이를 포함하는 그라펜 기재 및 그의 제조방법
US8467224B2 (en) * 2008-04-11 2013-06-18 Sandisk 3D Llc Damascene integration methods for graphitic films in three-dimensional memories and memories formed therefrom
US8198707B2 (en) * 2009-01-22 2012-06-12 Board Of Regents, The University Of Texas System Establishing a uniformly thin dielectric layer on graphene in a semiconductor device without affecting the properties of graphene
US8053861B2 (en) 2009-01-26 2011-11-08 Novellus Systems, Inc. Diffusion barrier layers
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
WO2012021677A2 (en) * 2010-08-11 2012-02-16 The Trustees Of The University Of Pennsylvania Large-scale graphene sheet: articles, compositions, methods and devices incorporating same
JP5550515B2 (ja) * 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP2012080005A (ja) * 2010-10-05 2012-04-19 Toshiba Corp グラフェン配線およびその製造方法
US8476765B2 (en) * 2010-12-06 2013-07-02 Stmicroelectronics, Inc. Copper interconnect structure having a graphene cap
US8440999B2 (en) * 2011-02-15 2013-05-14 International Business Machines Corporation Semiconductor chip with graphene based devices in an interconnect structure of the chip
US8664230B2 (en) * 2011-03-17 2014-03-04 The Asan Foundation Pyridopyrimidine derivatives and use thereof
US9087691B2 (en) * 2011-09-16 2015-07-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing graphene nano-ribbon, mosfet and method for manufacturing the same
US8927415B2 (en) * 2011-12-09 2015-01-06 Intermolecular, Inc. Graphene barrier layers for interconnects and methods for forming the same
JP5801221B2 (ja) * 2012-02-22 2015-10-28 株式会社東芝 半導体装置の製造方法および半導体装置
CN102593097A (zh) 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
KR101346612B1 (ko) * 2012-05-21 2014-01-03 성균관대학교산학협력단 박막 트랜지스터 및 이의 제조 방법
KR101335714B1 (ko) 2012-06-15 2013-12-05 연세대학교 산학협력단 그래핀 확산 방지막 및 이를 이용한 전자소자
US8647978B1 (en) * 2012-07-18 2014-02-11 International Business Machines Corporation Use of graphene to limit copper surface oxidation, diffusion and electromigration in interconnect structures
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
KR102377372B1 (ko) 2014-04-02 2022-03-21 어플라이드 머티어리얼스, 인코포레이티드 인터커넥트들을 형성하기 위한 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113102A1 (en) * 2011-11-08 2013-05-09 International Business Machines Corporation Semiconductor interconnect structure having a graphene-based barrier metal layer
US20140374906A1 (en) * 2013-06-19 2014-12-25 Infineon Technologies Ag Method for processing a carrier and an electronic component

Also Published As

Publication number Publication date
KR20160100711A (ko) 2016-08-24
US20160240482A1 (en) 2016-08-18
US20190157211A1 (en) 2019-05-23
US10229881B2 (en) 2019-03-12
US20210327817A1 (en) 2021-10-21
US20190157212A1 (en) 2019-05-23
US10727182B2 (en) 2020-07-28
US10790230B2 (en) 2020-09-29
US20200266153A1 (en) 2020-08-20
US11764156B2 (en) 2023-09-19
US11088077B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
KR102371295B1 (ko) 확산 방지층을 포함하는 층 구조물 및 그 제조방법
KR102434699B1 (ko) 확산방지층을 포함하는 다층구조체 및 이를 구비하는 소자
US11735637B2 (en) Semiconductor device and method of manufacturing the same
US8314021B2 (en) Method for fabricating semiconductor device with buried gates
US9373542B2 (en) Integrated circuits and methods for fabricating integrated circuits with improved contact structures
KR102212747B1 (ko) 보이드를 포함하는 깊은 트렌치 커패시터 및 이의 제조 방법
DE102017212653A1 (de) IC-Struktur mit einem Grenzflächen-Liner und Verfahren zum Bilden selbiger
US20170047444A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20240018550A (ko) 앵커 포인트를 갖는 라이너-프리 도전성 구조체
US11929327B2 (en) Liner-free conductive structures with anchor points
US8847237B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US7935634B2 (en) Integrated circuits, micromechanical devices, and method of making same
US20120068343A1 (en) Semiconductor device and method for manufacturing the same
TWI757088B (zh) 半導體裝置、半導體記憶裝置及半導體裝置的製造方法
TWI786997B (zh) 具有位元線接觸區的半導體元件及其製備方法
US20220115506A1 (en) Semiconductor device
CN115763426A (zh) 半导体装置及半导体存储装置与半导体装置的制造方法
KR20230086169A (ko) 금속과 열 분산층을 포함하는 전극 구조 및 이를 포함하는 반도체 장치
TWI584441B (zh) 內連線結構及其形成方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant