JP5550515B2 - グラフェン配線およびその製造方法 - Google Patents

グラフェン配線およびその製造方法 Download PDF

Info

Publication number
JP5550515B2
JP5550515B2 JP2010225777A JP2010225777A JP5550515B2 JP 5550515 B2 JP5550515 B2 JP 5550515B2 JP 2010225777 A JP2010225777 A JP 2010225777A JP 2010225777 A JP2010225777 A JP 2010225777A JP 5550515 B2 JP5550515 B2 JP 5550515B2
Authority
JP
Japan
Prior art keywords
wiring
film
graphene
catalyst
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010225777A
Other languages
English (en)
Other versions
JP2012080006A (ja
Inventor
達朗 斎藤
真 和田
明広 梶田
敦子 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010225777A priority Critical patent/JP5550515B2/ja
Priority to US13/216,435 priority patent/US9159615B2/en
Priority to TW100132452A priority patent/TWI460839B/zh
Priority to KR1020110093135A priority patent/KR101304146B1/ko
Publication of JP2012080006A publication Critical patent/JP2012080006A/ja
Application granted granted Critical
Publication of JP5550515B2 publication Critical patent/JP5550515B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明の実施形態は、グラフェン配線およびその製造方法に関する。
最先端デバイスに用いられるＬＳＩ配線構造において、その金属配線の微細化が進んでいる。微細化、薄膜化された金属配線では、その配線幅またはその配線高さが伝導電子の平均自由工程に近づくにつれて、電子の界面非弾性散乱による電気抵抗率の上昇が顕著となる。
例えば、最先端デバイスの低抵抗配線材料として用いられる銅（Ｃｕ）において、伝導電子の平均自由工程は約４０ｎｍである。このため、配線幅または配線高さが４０ｎｍに近づくにつれて電気抵抗率の上昇は顕著になる。さらに、配線幅または配線高さが伝導電子の平均自由工程以下の寸法になると、電気抵抗率の上昇はより顕著になる。
このような金属配線における電気抵抗率の上昇によって、多層配線を流れる信号の遅延（ＲＣ遅延）が生じ、ＬＳＩの性能が低下してしまう。また、金属配線における抵抗は、金属の電気抵抗率だけでなく、その配線長によっても決定される。このため、ＲＣ遅延は、特に配線長が長い配線ほど深刻となる。すなわち、上述した問題に対する本質的な解決には、配線材料の代替が必要である。
そこで近年、低抵抗材料として炭素系材料を配線に応用する研究が世界的に活発化してきている。低抵抗を期待される代表的な炭素系材料として、カーボンナノチューブ（ＣＮＴ：Carbon Nanotube）がある。カーボンナノチューブは、種々のナノ構造の違いにより、様々な量子効果を発現し、絶縁体／半導体／導体と作り分けることが可能である。特に、導体としてカーボンナノチューブが形成された場合、量子化伝導(バリスティック伝導)が期待される。このため、カーボンナノチューブは、既存の金属材料(例えば、Ｃｕ配線)に替わる超低抵抗材料として利用することができる。また、バリスティック長の長さから、長距離配線の電気伝導により有利であることが期待できる。
しかしながら、カーボンナノチューブは、横方向（面内方向）に均一に成長させることが非常に困難である。このため、カーボンナノチューブを面内方向の配線材料として単純に置き換えることはできない。また、カーボンナノチューブは、折り曲げることが困難である。このため、カーボンナノチューブを用いて配線の屈折構造等を形成することができず、パターンのレイアウトに大きな制約を与えてしまう。
一方、カーボンナノチューブと同様の量子化伝導特性を有する材料として、グラフェンを配線材料に応用する研究が活発に行われている。グラフェンは、グラファイトを極めて薄くした新規炭素材料である。このため、グラフェンは、カーボンナノチューブと同様にその量子化伝導によって、金属配線に替わるＬＳＩ用低抵抗配線として使用することが期待される。また、バリスティック長も非常に長いため、長距離配線の電気伝導により有利である。さらに、グラフェン構造自体が極薄膜（単層膜）であるため、ＣＶＤ（Chemical Vapor Deposition）法にて成膜することが可能である。すなわち、グラフェンは、デバイスの横方向配線の形成プロセスに対して優れた整合性を持つ。
ここで、グラフェンを配線として用いた場合の配線の抵抗は、グラフェン１枚当たりの量子化抵抗とグラフェンの積層数により決定される。すなわち、グラフェンの積層数が少ないと高抵抗となり、積層数が多いと低抵抗になる。しかしながら、従来のグラフェン配線では、グラフェンの積層数に限りがあり、低抵抗伝導が困難である。
このように、グラフェン配線において、さらなる低抵抗を実現させることが求められている。
yung Jin Kang, et al, "Monolayer graphene growth on sputtered thin film platinum" JOURNAL OF APPLIED PHYSICS 106, 104309-1-104309-6 (2009)
配線構造における電気特性の向上を図るグラフェン配線およびその製造方法を提供する。
本実施形態によるグラフェン配線の製造方法は、絶縁膜内に、配線溝を形成し、前記配線溝内の全面に、触媒膜を形成し、前記配線溝内の前記触媒膜上に、前記配線溝の底面に対して垂直方向に積層された複数のグラフェンシートで構成されるグラフェン層を形成することを具備する。
第１の実施形態に係るグラフェン配線の構造を示す断面図。 第１の実施形態に係るグラフェン配線の製造工程を示す断面図。 図２に続く、第１の実施形態に係るグラフェン配線の製造工程を示す断面図。 図３に続く、第１の実施形態に係るグラフェン配線の製造工程を示す断面図。 第１の実施形態に係るグラフェン配線の変形例における製造工程を示す断面図。 図５に続く、第１の実施形態に係るグラフェン配線の変形例における製造工程を示す断面図。 図６に続く、第１の実施形態に係るグラフェン配線の変形例における製造工程を示す断面図。 第２の実施形態に係るグラフェン配線の構造を示す断面図。 第２の実施形態に係るグラフェン配線の製造工程を示す断面図。 第３の実施形態に係るグラフェン配線の構造を示す断面図。 第３の実施形態に係るグラフェン配線の製造工程を示す断面図。
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。
＜第１の実施形態＞
以下に、図１乃至図４を用いて、第１の実施形態に係るグラフェン配線について説明する。第１の実施形態は、配線として、配線溝内に形成された触媒膜上に複数のグラフェンを積層する例である。
［構造］
図１（ａ）は、第１の実施形態に係るグラフェン配線の断面図を示している。図１（ｂ）は、図１（ａ）の破線部の拡大図を示している。なお、図１（ｂ）において、後述するキャップ膜１８は、省略している。
図１（ａ）に示すように、配線構造の一例として、図示せぬトランジスタやキャパシタ等の半導体素子が形成された基板１０上に、第１コンタクト層１００、配線層２００、および第２コンタクト層３００が形成されている。
第１コンタクト層１００は、基板１０上に形成されている。第１コンタクト層１００は、第１コンタクト層絶縁膜１１および第１コンタクトプラグ１２で構成されている。
第１コンタクト層絶縁膜１１は、基板１０上に形成され、例えばＴＥＯＳ（Tetraethoxysilane）で構成されている。第１コンタクトプラグ１２は、第１コンタクト層絶縁膜１１内に形成され、基板１０に形成された半導体素子と後述する配線層２００とを電気的に接続している。第１コンタクトプラグ１２の導電材料は、例えばＷ、ＣｕまたはＡｌの単体金属で構成されている。
また、第１コンタクトプラグ１２の導電材料金属の拡散を防止するために、第１コンタクトプラグ１２と第１コンタクト層絶縁膜１１および基板１０との間に図示せぬバリアメタルを有してもよい。バリアメタルは、例えばＴａ、Ｔｉ、Ｒｕ、ＭｎまたはＣｏ、あるいはこれらの窒化物で構成される。さらに、図示せぬストッパ膜が、コンタクト層１００上に形成され、例えばＳｉＣＮなどの配線層絶縁膜１３に対して加工選択比の高い材料で構成されている。なお、後述する配線層絶縁膜１３と第１コンタクト層絶縁膜１１との加工選択比が十分に高い場合、ストッパ膜は形成されなくてもよい。
配線層２００は、第１コンタクト層１００上に形成されている。配線層２００は、配線層絶縁膜１３および配線１７で構成されている。
配線層絶縁膜１３は、第１コンタクト層１００上に形成され、例えばＳｉＯＣで構成されている。この配線層絶縁膜１３には、第１コンタクトプラグ１２の部分が開口するように複数の配線溝３０が設けられている。また、配線層絶縁膜１３は、誘電率を下げるためにポア(微小空ホール)を含む膜であってもよい。
配線１７は、配線層絶縁膜１３内に設けられた配線溝３０に沿って形成されている。この配線１７の詳細については、後述する。
また、配線層絶縁膜１３上に、保護膜となるキャップ膜１８が形成されている。このキャップ膜１８は、例えばＳｉＮやＳｉＣＮで構成され、後述する第２コンタクトプラグ２３が形成される領域において開口している。このキャップ膜１８は配線層２００を構成する材料の外部への拡散、および配線層２００を構成する材料の酸化を防止するために形成される。しかし、後述するグラフェン層自体が安定した材料であり、酸化耐性も高いため、キャップ膜１８は形成されなくてもよい。また、キャップ膜１８は、第２コンタクト層３００のエッチング加工の制御層としても機能することができる。
第２コンタクト層３００は、配線層２００上に形成されている。第２コンタクト層３００は、第１コンタクト層１００と同様の構造を有し、第２コンタクト層絶縁膜１９および第２コンタクトプラグ２０で構成されている。
第２コンタクト層絶縁膜１９は、配線層２００上にキャップ膜１８を介して形成され、例えばＴＥＯＳで構成されている。第２コンタクトプラグ２０は、第２コンタクト層絶縁膜１９内に形成され、配線層２００と第２コンタクト層３００上に形成される図示せぬ配線層とを電気的に接続している。
以下に、本実施形態における配線１７について説明する。本実施形態における配線１７は、配線溝３０に沿って形成され、触媒下地膜１４、触媒膜１５、およびグラフェン層１６で構成されている。なお、図面において、配線１７は、紙面垂直方向に延在し、その方向に電流が流れる。
触媒下地膜１４は、配線溝３０内の両側面および底面に形成されている。より具体的には、触媒下地膜１４は、配線溝３０内の両側面の配線層絶縁膜１３上および配線溝３０内の底面の第１コンタクトプラグ１２上に形成されている。すなわち、触媒下地膜１４は、第１コンタクトプラグ１２に直接接続されている。この触媒下地膜１４は、後述するグラフェン層１６の形成を容易にするための補助膜となる。また、触媒下地膜１４は、後述する触媒膜１５の配線層絶縁膜１３への拡散を防止する。すなわち、触媒下地膜１４は、助触媒作用および拡散バリア性を有する膜である。
触媒下地膜１４は、例えばＴａＮ、ＴｉＮ、ＲｕＮ、ＷＮ、Ｔａ、Ｔｉ、Ｒｕ、またはＷ等の膜、あるいはこれらの酸化物の膜で構成されている。また、触媒下地膜１４として、これらの材料の膜を積層して用いてもよい。特に、グラフェン層１６の均一な成長を促進するために、触媒下地膜１４はＴａＮ膜およびＴｉＮ膜の積層膜であることが望ましい。また、触媒下地膜１４の膜厚は、例えば１ｎｍ程度である。なお、触媒下地膜１４は、グラフェン層１６の形成を容易にするために成膜することが望ましいが、成膜しなくてもグラフェン層１６を成長させることができるため、成膜しなくてもよい。
触媒膜１５は、配線溝３０内の触媒下地膜１４上に形成され、配線溝３０内に埋め込まれている（充填されている）。言い換えると、触媒膜１５の上面は、配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）と同程度の高さである。この触媒膜１５は、グラフェン層１６を成長させるための本触媒である。
触媒膜１５は、例えばＣｏ、Ｎｉ、Ｆｅ、Ｒｕ、またはＣｕ等の単体金属の膜、少なくともこれらのいずれかを含む合金の膜、あるいはこれらの炭化物等の膜で構成されることが望ましい。ここで、触媒膜１５が分散して微粒子化した状態（不連続膜）であれば、グラフェン層１６がうまく成長できない、あるいはグラフェン層１６が不連続となって形成される可能性がある。このため、触媒膜１５は、連続膜であることが望ましい。このため、触媒膜１５の膜厚は少なくとも０．５ｎｍ以上である必要がある。
グラフェン層１６は、配線溝３０内の触媒膜１５上に形成され、配線溝３０から突出して形成されている。言い換えると、グラフェン層１６の下面は、配線溝３０の上面（配線層絶縁膜１３の上面）と同程度の高さ、またはそれよりも高い。このグラフェン層１６は、紙面垂直方向に連続的に形成され、電子の移動経路（電流経路）はその方向に沿って形成される。
また、グラフェン層１６は、後述するように、触媒膜１５を触媒として成長する１〜１００枚程度のグラフェンからなり、量子化伝導特性を有する。ここで、グラフェンは、グラファイトの単層膜であり、炭素が六角形格子状に配列した構造を有する。以下において、グラファイトの単層膜であるグラフェンをグラフェンシートと称す。
グラフェンシート中の電子の平均自由工程は約１００ｎｍ〜１μｍであり、現在多くのＬＳＩデバイスで用いられている低抵抗金属材料であるＣｕ中の電子の平均自由工程（約４０ｎｍ）と比較して、はるかに長いことが知られている。このため、グラフェンシートを低抵抗材料として配線１７の導電層に用いることができる。
図１（ｂ）に示すように、グラフェン層１６は、配線溝３０内の触媒膜１５上に、垂直方向に積層された複数のグラフェンシート１６ａ〜１６ｅで構成されている。言い換えると、これら複数のグラフェンシート１６ａ〜１６ｅの面はそれぞれ、配線溝３０内の底面に対して平行に形成されている。これら複数のグラフェンシート１６ａ〜１６ｅは全て、配線溝３０内から突出して形成されている。また、グラフェン層１６のうち最下位に位置するグラフェンシート１６ａは、下面で触媒層１５と直接接続されている。ここで、グラフェン層１６が例えば１０枚のグラフェンシートで構成される場合、グラフェン層１６の膜厚は３．４ｎｍ程度である。なお、グラフェン層１６におけるグラフェンシートの積層数は、量子化伝導特性を有する範囲でできる限り多いほうがよい。
また、図１において、配線層が１層の場合を示したが、２層以上の配線層を有してもよい。すなわち、第２コンタクト層３００上に、複数のグラフェン層からなる配線層２００と同様の配線層が形成されてもよい。
［製造方法］
図２乃至図４は、第１の実施形態に係るグラフェン配線の製造工程の断面図を示している。
まず、図２（ａ）に示すように、図示せぬ半導体素子が形成された基板１０上に、第１コンタクト層１００が形成される。具体的には、基板１０上に例えばＣＶＤ（Chemical Vapor Deposition）法により第１コンタクト層絶縁膜１１が形成され、この第１コンタクト層絶縁膜１１に例えばリソグラフィ法により図示せぬコンタクトホールが形成される。このコンタクトホールに、例えばＣＶＤ法により第１コンタクトプラグ１２が埋め込まれる。このとき、第１コンタクトプラグ１２の導電材料である金属の拡散を防止するために、コンタクトホールの表面に、図示せぬバリアメタルを形成してもよい。
次に、第１コンタクト層１００上に、例えばＣＶＤ法により図示せぬストッパ膜が形成されてもよい。このストッパ膜により、配線層絶縁膜１３のＲＩＥ（Reactive Ion Etching）法による加工の深さが均一に揃えられる。なお、配線層絶縁膜１３と第１コンタクト層１００の加工選択比が十分に高い場合、ストッパ膜が形成されなくても、配線層絶縁膜１３の加工の深さを十分に制御することができる。
次に、図２（ｂ）に示すように、第１コンタクト層１００上に、例えばＣＶＤ法により配線層絶縁膜１３が形成される。この配線層絶縁膜１３上に、ＲＩＥ工程およびＣＭＰ（Chemical Mechanical Polishing）工程におけるダメージの保護膜となる図示せぬキャップ膜が形成されてもよい。配線層絶縁膜１３がＲＩＥのダメージに強い膜、例えばＴＥＯＳで構成される場合、またはポア(微小空ホール)を含まないＳｉＯＣで構成される場合、キャップ膜は形成されなくてもよい。
次に、図３（ａ）に示すように、配線層絶縁膜１３上に、図示せぬレジストが塗布され、リソグラフィ工程が行われる。その後、配線層絶縁膜１３に、ＲＩＥにより配線溝３０が設けられ、シングルダマシン配線構造が形成される。
次に、図３（ｂ）に示すように、全面に、例えばＣＶＤ法またはＰＶＤ（Physical Vapor Deposition）法により触媒下地膜１４が形成される。より具体的には、触媒下地膜１４は、配線溝３０内の底面の第１コンタクト層１００上、配線溝３０内の両側面の配線層絶縁膜１３上および配線溝３０外の上面（配線溝３０以外の平坦部）の配線層絶縁膜１３上に形成される。なお、触媒下地膜１４は、形成されなくてもよい。
次に、全面に、例えばＣＶＤ法、ＰＶＤ法、または吹き付け法により触媒膜１５が形成される。より具体的には、触媒膜１５は、配線溝３０内および配線溝３０外の触媒下地膜１４上に形成され、配線溝３０内に充填される。また、触媒膜１５は、連続膜として形成されることが望ましい。
次に、図４（ａ）に示すように、ＣＭＰによりエッチバック処理が行われる。これにより、配線溝３０外の触媒下地膜１４および触媒膜１５がエッチバックされ、触媒下地膜１４および触媒膜１５の上面が配線溝３０の上面（配線層絶縁膜１３の上面）と同程度の高さになる。言い換えると、配線溝３０外の触媒下地膜１４および触媒膜１５が除去され、配線溝３０内に触媒下地膜１４および触媒膜１５が残存する。
次に、図４（ｂ）に示すように、配線溝３０内の触媒膜１５上に、１〜１００枚程度のグラフェンシートからなるグラフェン層１６が形成される。このとき、触媒膜１５が配線溝３０内に充填されているため、グラフェン層１６は触媒膜１５の上面から垂直方向に成長する。すなわち、グラフェン層１６は、配線溝３０内の底面に対して垂直方向に積層された複数のグラフェンシートからなり、配線溝３０内から突出して形成される。
グラフェン層１６は、例えばＣＶＤ法により形成される。ＣＶＤ法の炭素源としてメタン、アセチレン等の炭化水素系ガスまたはその混合ガスが用いられ、キャリアガスとして水素や希ガスが用いられる。
これらの成分ガスを用いて単一条件のＣＶＤ法によってグラフェンシートを成長させることもできるが、多段階処理によってグラフェンシートを成長させることもできる。以下に、多段階処理によるグラフェンシートの成長について説明する。
まず、グラフェン層１６を形成する前に、触媒膜１５の微粒子への凝集を抑制するために、触媒膜１５に対してプラズマ処理が行われる。このようにして、触媒膜１５の微粒子化を防ぎ、触媒膜１５表面の連続性を保つことにより、グラフェン層１６の均一な成長を促進させることができる。放電ガスとして水素または希ガスが用いられることが望ましいが、どちらか一方または両方を含んだ混合ガスが用いられてもよい。処理温度は、できる限り低温である方が効果は高く、室温であることが望ましい。また、このプラズマは比較的強いほうが望ましく、高パワーリモートプラズマやプラズマに曝露させるほうがより効果が高まる。
次に、触媒膜１５の炭化処理が行われる。放電ガスとしてメタンなどの炭化水素系、またはその混合ガスが用いられる。この処理温度は、後述する最終工程のグラフェンシートの形成より低い温度かつグラフェンシートが形成されうる温度である必要があり、例えば１５０〜６００℃程度であることが望ましい。また、処理時間は、短くてよい。この処理も比較的強いプラズマを用いて行われることが望ましい。
次に、炭化層良質化および触媒活性化のために、触媒膜１５に対してプラズマ処理が行われる。放電ガスとして希ガスが用いられることが望ましい。処理温度は、前工程の処理温度と次工程の処理温度との間の温度でよいが、これに限らない。この処理は比較的弱いプラズマでよいので、リモートプラズマを用いて行われることが望ましい。
最後に、グラフェンシートの形成が行われる。放電ガスとして炭化水素系ガスまたはその混合ガスが用いられる。処理温度の上限は１０００℃程度、下限は２００℃程度である。処理温度が２００℃を下回ると成長速度が得られず、グラフェンシートの成長がほとんど起こらない。２００℃以上でグラフェンシートの成長が起こり、均一なグラフェン層１６が形成される。このため、処理温度は特に３５０℃程度であることが望ましい。このようなグラフェンシートの形成の処理温度は、通常のＬＳＩデバイスにおける配線形成工程の温度と同等あるいはそれ以下である。このため、上述したグラフェンシートの形成は、半導体プロセスとの親和性に優れている。
この処理では、イオンおよび電子を除去し、ラジカルのみを基板に供給することが重要である。このため、非常に弱いプラズマをリモート化して用いることが望ましい。さらにイオンおよび電子を除去するために、基板上部に電極を設置し電圧を印加するのも効果的である。この印加電圧は、０〜±１００Ｖ程度であることが望ましい。
このような多段階処理によるグラフェンシートの形成工程は、単一条件のＣＶＤ法によるグラフェンシートの形成工程に比べて、形成温度の低温化や高品質化(均一成長)を実現することができる。プロセス温度の上限値はＬＳＩデバイスにより異なるが、できる限り低温であることが望ましい。すなわち、グラフェンシートの形成温度の低温化により、ＬＳＩデバイス全体の特性の向上を図ることができる。また、グラフェンシートの高品質化(均一成長)により、電気伝導が容易になり、低抵抗配線を実現することができる。
このようにして、触媒下地膜１４、触媒膜１５、およびグラフェン層１６で構成される配線１７を含む配線層２００が形成される。
次に、図１に示すように、配線層２００上に、配線層２００を構成する材料の外部への拡散、および配線層２００を構成する材料の酸化を防止するためのキャップ膜１８が形成される。このキャップ膜１８は、第２コンタクト層３００のエッチング加工の制御層としても機能する。なお、キャップ膜１８は、形成されなくてもよい。
次に、配線層２００上に、第２コンタクト層３００が形成される。より具体的には、配線層２００上に例えばＣＶＤ法により第２コンタクト層絶縁膜１９が形成され、この第２コンタクト層絶縁膜１９に、例えばリソグラフィ法により図示せぬコンタクトホールが形成される。このとき、コンタクトホールが形成される領域のキャップ膜１８も開口される。このコンタクトホールに、例えばＣＶＤ法により第２コンタクトプラグ２０が埋め込まれる。このとき、第２コンタクトプラグ２０の導電材料の金属の拡散を防止するために、コンタクトホールの表面に、図示せぬバリアメタルを形成してもよい。
このようにして、本実施形態におけるグラフェン配線が形成される。
［効果］
上記第１の実施形態によれば、配線溝３０内に触媒膜１５を充填した後、その触媒膜１５上に複数のグラフェンシートからなるグラフェン層１６を形成する。すなわち、配線溝３０内にグラフェン層１６を形成するという制約がない。このため、配線溝３０の微細化が進んだとしても、グラフェン層１６が量子化伝導特性を有する範囲でグラフェンシートを枚数に制限なく成長させることができ、低抵抗な配線構造を実現することができる。
また、配線溝３０内に触媒膜１５を充填させるため、触媒膜１５の膜厚は比較的大きく形成される。このため、触媒膜１５が不連続膜として形成されることを抑制でき、グラフェン層１６の連続性を向上させることができる。
ところで、触媒膜１５として用いられる金属材料（例えばＣｏ、Ｎｉ）は、ＲＩＥ加工が困難な材料である。従来の製造方法では、触媒膜１５に対するＲＩＥ工程が必要であり、その結果、プロセス上の条件の制約が厳しくなるといった問題や触媒膜１５の特性が劣化するといった問題が生じた。
これに対し、本実施形態における製造方法によれば、触媒膜１５を全面に形成した後、ＣＭＰによりエッチバックすることで、配線溝３０内に触媒膜１５を充填する。すなわち、触媒膜１５をＲＩＥ加工する必要がなく、上記問題を解消することができる。
［変形例］
以下に、図５乃至図７を用いて、第１の実施形態に係るグラフェン配線の変形例について説明する。なお、上記第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
図５乃至図７は、第１の実施形態に係るグラフェン配線の変形例における製造工程の断面図を示している。
図５（ａ）に示すように、配線層２００におけるグラフェン層１６を形成する際、配線溝３０外の上面の配線層絶縁膜１３上に、グラフェン副生成物５０が形成される。このグラフェン副生成物５０は、例えばアモルファスカーボン等の炭素系化合物である。このため、グラフェン副生成物５０は導電性を有し、配線間におけるリーク電流の要因となる可能性がある。
これに対し、変形例では、配線溝３０外の上面の配線層絶縁膜１３上に形成されたグラフェン副生成物５０を除去する。これにより、グラフェン副生成物５０による配線間のリーク電流の発生を抑制することができる。
以下に、グラフェン副生成物５０の除去について説明する。
まず、図２（ｂ）の工程まで行われる。すなわち、第１コンタクト層１００上に、配線層絶縁膜１３が形成される。
次に、図５（ｂ）に示すように、配線層絶縁膜１３上に、例えばＣＶＤ法により犠牲膜５１が形成される。この犠牲膜５１は、例えばｌｏｗ−ｋ膜またはＳｉＮ膜で構成される。
次に、図６（ａ）に示すように、犠牲膜５１上に、図示せぬレジストが塗布され、リソグラフィ工程が行われる。その後、犠牲膜５１および配線層絶縁膜１３に、ＲＩＥにより配線溝３０が設けられ、シングルダマシン配線構造が形成される。
次に、全面に、例えばＣＶＤ法またはＰＶＤ法により触媒下地膜１４が形成される。より具体的には、触媒下地膜１４は、配線溝３０内の底面の第１コンタクト層１００上、配線溝３０内の両側面の配線層絶縁膜１３上および犠牲膜５１上、配線溝３０外の上面の犠牲膜５１に形成される。なお、触媒下地膜１４は、形成されなくてもよい。
次に、全面に、例えばＣＶＤ法、ＰＶＤ法、または吹き付け法により触媒膜１５が形成される。より具体的には、触媒膜１５は、触媒下地膜１４上に形成され、配線溝３０内に充填される。
その後、ＣＭＰによりエッチバック処理が行われる。これにより、配線溝３０外の触媒下地膜１４および触媒膜１５がエッチバックされ、触媒下地膜１４および触媒膜１５の上面が配線溝３０の上面（犠牲膜５１の上面）と同程度の高さになる。
次に、図６（ｂ）に示すように、配線溝３０内の触媒膜１５上に、１〜１００枚程度のグラフェンシートからなるグラフェン層１６が形成される。このとき、触媒膜１５が配線溝３０内に充填されているため、グラフェン層１６は触媒膜１５の上面から垂直方向に成長する。また、上述したように、グラフェン層１６と同時に、配線溝３０外の犠牲層５１上に、グラフェン副生成物５０が形成される。
次に、図７に示すように、配線溝３０外の犠牲層５１がウェットエッチングにより除去される。これにより、犠牲層５１上に形成されたグラフェン副生成物５０も同時に除去される。このとき、配線層絶縁膜１３の上面が触媒膜１５および触媒下地膜１４の上面より低くなり、配線層絶縁膜１３と触媒下地膜１４との間にリセス７０が形成される。
このようにして、配線間リーク電流の要因となるグラフェン副生成物５０が除去される。
なお、全てのグラフェン副生成物７０を除去する必要はなく、一部を除去することで配線間におけるグラフェン副生成物７０を不連続にするだけでもよい。また、グラフェン副生成物７０がリーク電流の要因とならない場合、グラフェン副生成物７０は除去されなくてもよい。また、変形例において犠牲膜５１を形成する例を示したが、犠牲膜５１を形成せず、ＲＩＥにより配線層絶縁膜１３に形成されるグラフェン副生成物７０を除去してもよい。
＜第２の実施形態＞
以下に、図８および図９を用いて、第２の実施形態に係るグラフェン配線について説明する。第１の実施形態は、グラフェン層の下面が配線溝３０の上面と同程度またはそれよりも高くなるように形成された。これに対し、第２の実施形態は、グラフェン層の下部側（下面側）の一部が配線溝内に形成される例である。なお、第２の実施形態において、上記第１の実施形態と同様の点については説明を省略し、異なる点について説明する。
［構造］
図８（ａ）は、第２の実施形態に係るグラフェン配線の断面図を示している。図８（ｂ）は、図８（ａ）の破線部の拡大図を示している。なお、図８（ｂ）において、後述するキャップ膜１８は、省略している。
図８（ａ）に示すように、第２の実施形態において、第１の実施形態と異なる点は、配線１７におけるグラフェン層１６の下面側の一部が配線溝３０内に形成されている点である。以下に、本実施形態における配線１７の詳細について説明する。
本実施形態における配線１７は、配線溝３０に沿って形成され、触媒下地膜１４、触媒膜１５、およびグラフェン層１６で構成されている。
触媒下地膜１４は、配線溝３０内の両側面および底面に形成されている。より具体的には、触媒下地膜１４は、配線溝３０内の両側面の配線層絶縁膜１３上および配線溝３０内の底面の第１コンタクトプラグ１２上に形成されている。すなわち、触媒下地膜１４は、第１コンタクトプラグ１２に直接接続されている。なお、導電性の向上を図るため、触媒下地膜１４はＴａ、Ｔｉ、またはＲｕ等の単体金属の膜であることが望ましい。
触媒膜１５は、配線溝３０内の触媒下地膜１４上に形成され、配線溝３０内の下部側に充填されている。ここで、触媒膜１５の上面は、配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）よりも低い。
グラフェン層１６は、配線溝３０内の触媒膜１５上に形成され、下部側は配線溝３０内に形成され、上部側（上面側）は配線溝３０から突出して形成されている。言い換えると、グラフェン層１６の下面は配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）より低く、グラフェン層１６の上面は配線溝３０の上面より高い。
図８（ｂ）に示すように、グラフェン層１６は、配線溝３０内の触媒膜１５上に、垂直方向に積層された複数のグラフェンシート１６ａ〜１６ｈで構成されている。言い換えると、これら複数のグラフェンシート１６ａ〜１６ｈの面はそれぞれ、配線溝３０内の底面に対して平行に形成されている。例えば、これら複数のグラフェンシート１６ａ〜１６ｅのうち下部側のグラフェンシート１６ａ〜１６ｃは配線溝３０内に形成され、上部側のグラフェンシート１６ｄ〜１６ｈは配線溝３０から突出して形成されている。すなわち、下部側のグラフェンシート１６ａ〜１６ｃは、端部において触媒下地膜１４に直接接続されている。言い換えると、グラフェンシート１６ａ〜１６ｃの端部は、触媒下地膜１４を介して第１コンタクトプラグ１２と接続されている。
［製造方法］
図９は、第２の実施形態に係るグラフェン配線の製造工程の断面図を示している。
まず、第１の実施形態における図４（ａ）の工程まで行われる。すなわち、配線溝３０外の触媒下地膜１４および触媒膜１５がエッチバックされ、触媒下地膜１４および触媒膜１５の上面が配線溝３０の上面（配線層絶縁膜１３の上面）の上面と同程度の高さになる。
次に、図９（ａ）に示すように、ＣＭＰにより触媒膜１５の上部が除去される。これにより、触媒膜１５の上面が配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）より低くなり、触媒膜１５と触媒下地膜１４との間にリセス９０が形成される。
次に、図９（ｂ）に示すように、配線溝３０内の触媒膜１５上に、１〜１００枚程度のグラフェンシートからなるグラフェン層１６が形成される。このとき、グラフェン層１６の下部側がリセス９０内に形成され、上部側が配線溝３０（リセス９０）から突出するように形成される。言い換えると、グラフェン層１６の下面は配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）より低く、グラフェン層１６の上面は配線溝３０の上面より高くなるように形成される。
その後の工程は、第１の実施形態と同様のため、説明は省略する。
［効果］
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
さらに、第２の実施形態では、グラフェン層１６の下部側が配線溝３０内に形成されている。このため、グラフェン層１６を構成する複数のグラフェンシートのうち、下部側のグラフェンシートは、端部において触媒下地膜１４に直接接続され、触媒下地膜１４を介して第１コンタクトプラグ１２と接続されている。すなわち、最下層のグラフェンシートの面が触媒膜１５の表面とコンタクトすることに加え、下部側の複数のグラフェンシートの端部が配線溝３０の側面に形成された触媒下地膜１４とコンタクトすることにより、界面抵抗をさらに低減することができる。これは、グラフェンシートの端部におけるコンタクト抵抗が、グラフェンシートの面におけるコンタクト抵抗よりもさらに小さいためである。したがって、グラフェンシートの面による電子伝導に加え、グラフェンシートの端部による電子伝導を実現することによって、より低抵抗の配線構造となる。
なお、複数のグラフェンシートのうち２枚以上のグラフェンシートの端部が触媒下地膜１４に直接接続されれば、十分に低抵抗な配線を実現することができる。
＜第３の実施形態＞
以下に、図１０および図１１を用いて、第３の実施形態に係るグラフェン配線について説明する。第３の実施形態は、第２の実施形態の変形例であり、グラフェン層が全て配線溝内に形成される例である。なお、第３の実施形態において、上記各実施形態と同様の点については説明を省略し、異なる点について説明する。
［構造］
図１０は、第３の実施形態に係るグラフェン配線の断面図を示している。
図１０に示すように、第３の実施形態において、第２の実施形態と異なる点は、配線１７におけるグラフェン層１６が全て配線溝３０内に形成されている点である。以下に、その詳細を説明する。
本実施形態における配線１７は、配線溝３０に沿って形成され、触媒下地膜１４、触媒膜１５、およびグラフェン層１６で構成されている。
触媒下地膜１４は、配線溝３０内の両側面および底面に形成されている。より具体的には、触媒下地膜１４は、配線溝３０内の両側面の配線層絶縁膜１３上および配線溝３０内の底面の第１コンタクトプラグ１２上に形成されている。すなわち、触媒下地膜１４は、第１コンタクトプラグ１２に直接接続されている。
触媒膜１５は、配線溝３０内の触媒下地膜１４上に形成され、配線溝３０内の下部側に充填されている。ここで、触媒膜１５の上面は、配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）よりも低い。また、本実施形態における触媒膜１５の上面は、第２の実施形態における触媒膜１５の上面よりも低く形成されていることが望ましい。
グラフェン層１６は、配線溝３０内の触媒膜１５上に形成され、全てが配線溝３０内に収まるように埋め込まれている。すなわち、グラフェン層１６の上面は、配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）と同程度の高さ、または配線溝３０の上面より低い。
また、グラフェン層１６は、配線溝３０内の触媒膜１５上に、垂直方向に積層された複数のグラフェンシートで構成されている。これら複数のグラフェンシートは全て、配線溝３０内に形成されている。すなわち、全てのグラフェンシートは、端部において触媒下地膜１４に直接接続されている。言い換えると、全てのグラフェンシートの端部は、触媒下地膜１４を介して第１コンタクトプラグ１２と接続されている。
［製造方法］
図１１は、第３の実施形態に係るグラフェン配線の製造工程の断面図を示している。
まず、第１の実施形態における図４（ａ）の工程まで行われる。すなわち、配線溝３０外の触媒下地膜１４および触媒膜１５がエッチバックされ、触媒下地膜１４および触媒膜１５の上面が配線溝３０の上面（配線層絶縁膜１３の上面）の上面と同程度の高さになる。
次に、図１１（ａ）に示すように、ＣＭＰにより触媒膜１５の上部が除去される。これにより、触媒膜１５の上面が配線溝３０の上面（配線層絶縁膜１３の上面および触媒下地膜１４の上面）より低くなり、触媒膜１５と触媒下地膜１４との間にリセス９０が形成される。このリセス１１０は、第２の実施形態におけるリセス９０よりも深くなるように形成される。
次に、図１１（ｂ）に示すように、配線溝３０内の触媒膜１５上に、１〜１００枚程度のグラフェンシートからなるグラフェン層１６が形成される。このとき、グラフェン層１６の上面が配線溝３０（リセス９０）の上面と同程度の高さ、または配線溝３０（リセス９０）の上面より低くなるように形成される。
その後の工程は、第１の実施形態と同様のため、説明は省略する。
［効果］
上記第３の実施形態によれば、第２の実施形態と同様の効果を得ることができる。
さらに、第３の実施形態では、グラフェン層１６が配線溝３０内に収まるように形成されている。このため、グラフェン層１６を構成する複数のグラフェンシートの全てが端部において触媒下地膜１４に直接接続され、触媒下地膜１４を介して第１コンタクトプラグ１２と接続されている。これにより、全てのグラフェンシートが電子伝導に関与することができ、第２の実施形態と比較して、より低抵抗な配線構造を実現できる。
また、グラフェン層１６の上面が触媒下地膜１４の上面と同程度、または低くなることで、第２コンタクトプラグ２０と触媒下地層１４とを直接接続することが可能である。これにより、第２コンタクトプラグ２０も触媒下地膜１４を介して全てのグラフェンシートと接続することになる。このため、第２コンタクトプラグ２０の材料として、グラフェンシートとのコンタクト抵抗が高くなる材料を用いることが可能となる。したがって、第２コンタクトプラグ２０に用いられる材料の選択の範囲が広がる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
１３…配線層絶縁膜、１４…触媒膜、１６…グラフェン層、１６ａ〜１６ｈ…グラフェンシート、３０…配線溝。

Claims (3)

  1. 絶縁膜内に、配線溝を形成し、
    前記配線溝を形成した後、前記配線溝内の両側面上および底面上に、触媒下地膜を形成し、
    前記配線溝内の下部側の前記触媒下地膜上に、触媒膜を形成し、
    前記配線溝内の前記触媒膜上に、前記配線溝の底面に対して垂直方向に積層された複数のグラフェンシートで構成されるグラフェン層を形成し、
    前記グラフェン層の端部は、前記触媒下地膜に直接接続される
    ことを具備することを特徴とするグラフェン配線の製造方法。
  2. 前記グラフェン層の上面は前記配線溝の上面より高いことを特徴とする請求項１に記載のグラフェン配線の製造方法。
  3. 前記触媒膜の形成は、
    前記配線溝内および前記配線溝外の全面に、前記触媒膜を形成し、
    前記配線溝外の前記触媒膜をＣＭＰにより除去して、前記配線溝内に前記触媒膜を残存させる
    ことを含むことを特徴とする請求項１に記載のグラフェンの製造方法。
JP2010225777A 2010-10-05 2010-10-05 グラフェン配線およびその製造方法 Expired - Fee Related JP5550515B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010225777A JP5550515B2 (ja) 2010-10-05 2010-10-05 グラフェン配線およびその製造方法
US13/216,435 US9159615B2 (en) 2010-10-05 2011-08-24 Graphene interconnection and method of manufacturing the same
TW100132452A TWI460839B (zh) 2010-10-05 2011-09-08 石墨烯（ｇｒａｐｈｅｎｅ）內連線及其製造方法
KR1020110093135A KR101304146B1 (ko) 2010-10-05 2011-09-15 그라핀 배선 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225777A JP5550515B2 (ja) 2010-10-05 2010-10-05 グラフェン配線およびその製造方法

Publications (2)

Publication Number Publication Date
JP2012080006A JP2012080006A (ja) 2012-04-19
JP5550515B2 true JP5550515B2 (ja) 2014-07-16

Family

ID=45889027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225777A Expired - Fee Related JP5550515B2 (ja) 2010-10-05 2010-10-05 グラフェン配線およびその製造方法

Country Status (4)

Country Link
US (1) US9159615B2 (ja)
JP (1) JP5550515B2 (ja)
KR (1) KR101304146B1 (ja)
TW (1) TWI460839B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5637795B2 (ja) 2010-10-05 2014-12-10 株式会社東芝 装置
JP2012199520A (ja) * 2011-03-10 2012-10-18 Toshiba Corp 半導体装置およびその製造方法
US8482126B2 (en) 2011-09-02 2013-07-09 Kabushiki Kaisha Toshiba Semiconductor device
JP5591784B2 (ja) 2011-11-25 2014-09-17 株式会社東芝 配線及び半導体装置
US9472450B2 (en) * 2012-05-10 2016-10-18 Samsung Electronics Co., Ltd. Graphene cap for copper interconnect structures
US8952258B2 (en) 2012-09-21 2015-02-10 International Business Machines Corporation Implementing graphene interconnect for high conductivity applications
US9293412B2 (en) 2012-12-17 2016-03-22 International Business Machines Corporation Graphene and metal interconnects with reduced contact resistance
US9202743B2 (en) * 2012-12-17 2015-12-01 International Business Machines Corporation Graphene and metal interconnects
WO2014110450A2 (en) * 2013-01-11 2014-07-17 Solan, LLC Methods for integrating lead and graphene growth and devices formed therefrom
JP5813678B2 (ja) 2013-02-15 2015-11-17 株式会社東芝 半導体装置
WO2014150584A1 (en) * 2013-03-15 2014-09-25 Solan, Llc. Functional inclusion of interlayer devices in multi-level graphene devices and methods for forming same
JP5583236B1 (ja) * 2013-03-19 2014-09-03 株式会社東芝 グラフェン配線
JP5826783B2 (ja) * 2013-03-25 2015-12-02 株式会社東芝 半導体装置
US9257391B2 (en) * 2013-04-30 2016-02-09 GlobalFoundries, Inc. Hybrid graphene-metal interconnect structures
US9431346B2 (en) * 2013-04-30 2016-08-30 GlobalFoundries, Inc. Graphene-metal E-fuse
JP2015050305A (ja) 2013-08-30 2015-03-16 株式会社東芝 半導体装置及びその製造方法
JP6162555B2 (ja) 2013-09-18 2017-07-12 株式会社東芝 半導体装置、超伝導装置およびその製造方法
JP6225596B2 (ja) * 2013-09-20 2017-11-08 富士通株式会社 配線構造の製造方法及び配線構造
WO2015126139A1 (en) 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
JP6180977B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 グラフェン配線及び半導体装置
US10050104B2 (en) * 2014-08-20 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor having a graphene structure, semiconductor device including the capacitor and method of forming the same
JP2016063096A (ja) 2014-09-18 2016-04-25 株式会社東芝 グラフェン配線とその製造方法
JP2016063095A (ja) 2014-09-18 2016-04-25 株式会社東芝 配線及びその製造方法
US20160104670A1 (en) * 2014-10-10 2016-04-14 Globalfoundries Inc. Interlayer ballistic conductor signal lines
KR102371295B1 (ko) 2015-02-16 2022-03-07 삼성전자주식회사 확산 방지층을 포함하는 층 구조물 및 그 제조방법
CN104726845B (zh) * 2015-03-05 2018-05-01 中国科学院上海微***与信息技术研究所 h-BN上石墨烯纳米带的制备方法
US10170426B2 (en) * 2015-03-18 2019-01-01 Fujitsu Limited Manufacturing method of wiring structure and wiring structure
US9412654B1 (en) * 2015-04-27 2016-08-09 International Business Machines Corporation Graphene sacrificial deposition layer on beol copper liner-seed for mitigating queue-time issues between liner and plating step
US9425105B1 (en) * 2015-09-15 2016-08-23 International Business Machines Corporation Semiconductor device including self-aligned gate structure and improved gate spacer topography
CN107564888B (zh) 2016-07-01 2020-09-15 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
US10319632B2 (en) * 2016-12-14 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnect structure having a graphene barrier layer
US10854549B2 (en) * 2018-12-31 2020-12-01 Micron Technology, Inc. Redistribution layers with carbon-based conductive elements, methods of fabrication and related semiconductor device packages and systems
US11189588B2 (en) 2018-12-31 2021-11-30 Micron Technology, Inc. Anisotropic conductive film with carbon-based conductive regions and related semiconductor assemblies, systems, and methods
US11004791B2 (en) 2019-04-12 2021-05-11 Advanced Micro Devices, Inc. Semiconductor chip with stacked conductor lines and air gaps
KR20210087823A (ko) 2020-01-03 2021-07-13 삼성전자주식회사 선택적 그래핀 성장 방법
KR20220143731A (ko) * 2020-02-19 2022-10-25 램 리써치 코포레이션 그래핀 통합 (graphene integration)
KR20210125152A (ko) * 2020-04-07 2021-10-18 삼성전자주식회사 반도체 소자
US20220344259A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnection structures and methods of forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542326B2 (ja) 2000-09-26 2004-07-14 株式会社半導体理工学研究センター 多層配線構造の製造方法
JP2006120730A (ja) 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2006148063A (ja) * 2004-10-22 2006-06-08 Renesas Technology Corp 配線構造、半導体装置、ｍｒａｍおよび半導体装置の製造方法
US20060281306A1 (en) 2005-06-08 2006-12-14 Florian Gstrein Carbon nanotube interconnect contacts
JP2009070911A (ja) * 2007-09-11 2009-04-02 Fujitsu Ltd 配線構造体、半導体装置および配線構造体の製造方法
JP5353009B2 (ja) 2008-01-08 2013-11-27 富士通株式会社 半導体装置の製造方法および半導体装置
JP5470779B2 (ja) * 2008-09-03 2014-04-16 富士通株式会社 集積回路装置の製造方法
US8193455B2 (en) * 2008-12-30 2012-06-05 Hitachi Global Storage Technologies Netherlands B.V. Graphene electronics fabrication
JP2010212619A (ja) * 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
JP5395542B2 (ja) * 2009-07-13 2014-01-22 株式会社東芝 半導体装置
JP5439120B2 (ja) 2009-11-02 2014-03-12 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20120035857A (ko) 2012-04-16
KR101304146B1 (ko) 2013-09-05
JP2012080006A (ja) 2012-04-19
TW201227902A (en) 2012-07-01
US20120080661A1 (en) 2012-04-05
US9159615B2 (en) 2015-10-13
TWI460839B (zh) 2014-11-11

Similar Documents

Publication Publication Date Title
JP5550515B2 (ja) グラフェン配線およびその製造方法
JP2012080005A (ja) グラフェン配線およびその製造方法
JP5395542B2 (ja) 半導体装置
JP5439120B2 (ja) 半導体装置およびその製造方法
JP5242643B2 (ja) 半導体装置
US8482126B2 (en) Semiconductor device
TWI461349B (zh) Carbon nanotube wiring and its manufacturing method
JP5755618B2 (ja) 半導体装置
JP2011204769A (ja) 半導体装置及びその製造方法
JP2016058521A (ja) 半導体装置およびその製造方法
JP2014127646A (ja) 配線及び半導体装置の製造方法
TWI541970B (zh) 半導體裝置及其製造方法
JP5701920B2 (ja) 半導体装置及びその製造方法
JP5921475B2 (ja) 半導体装置及びその製造方法
JP2016063097A (ja) カーボンナノチューブ配線構造およびその製造方法
US9076794B2 (en) Semiconductor device using carbon nanotube, and manufacturing method thereof
JP5893096B2 (ja) 半導体装置の製造方法
JP2009111231A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140224

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140520

LAPS Cancellation because of no payment of annual fees