JP2010505270A - 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ - Google Patents

窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ Download PDF

Info

Publication number
JP2010505270A
JP2010505270A JP2009530396A JP2009530396A JP2010505270A JP 2010505270 A JP2010505270 A JP 2010505270A JP 2009530396 A JP2009530396 A JP 2009530396A JP 2009530396 A JP2009530396 A JP 2009530396A JP 2010505270 A JP2010505270 A JP 2010505270A
Authority
JP
Japan
Prior art keywords
rfp
trench
die
gate
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009530396A
Other languages
English (en)
Other versions
JP2010505270A5 (ja
Inventor
ダルウィッシュ，モハメド・エヌ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MaxPower Semiconductor Inc
Original Assignee
MaxPower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39230511&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2010505270(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by MaxPower Semiconductor Inc filed Critical MaxPower Semiconductor Inc
Publication of JP2010505270A publication Critical patent/JP2010505270A/ja
Publication of JP2010505270A5 publication Critical patent/JP2010505270A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

トレンチＭＯＳＦＥＴは、ゲートトレンチに隣接する窪んだフィールドプレート（ＲＦＰ）トレンチを包含する。ＲＦＰトレンチは、ＲＦＰトレンチの壁に沿った誘電体層によってダイから絶縁されたＲＦＰ電極を包含する。ゲートトレンチは底に厚い酸化物層を有し、ゲートトレンチおよびＲＦＰのトレンチは同じ処理ステップで好ましくは形成され、実質的に同じ深さである。ＭＯＳＦＥＴが、第３の四分円で（ソース／ボディ−ドレイン接合部が順方向にバイアスされて）に動作するとき、ＲＦＰ電極およびゲート電極の組合わされた効果は、少数キャリア拡散電流および逆回復電荷を著しく減少させる。ＲＦＰ電極はまた窪んだフィールドプレートとして機能し、ＭＯＳＦＥＴのソース／ボディ−ドレイン接合が逆バイアスされるとチャネル領域の電界を減じる。

Description

関連出願の相互参照
この出願は、２００６年９月２７日に出願された仮出願番号第６０／８４７，５５１号の優先権を主張し、これは引用によってその全体が本願明細書に援用される。
発明の背景
パワーＭＯＳＦＥＴは、多くの電子用途でスイッチ素子として広く用いられている。電導電力損を最小限にするために、パワーＭＯＳＦＥＴが低い特性オン抵抗（low specific
on-resistance）を有することが望ましい。それは、ＭＯＳＦＥＴのオン抵抗（Ｒｏｎ）にＭＯＳＦＥＴの活性なダイ領域（Ａ）を乗じた積（Ｒｏｎ*Ａ）として規定される。図１のＭＯＳＦＥＴ１０の概略的断面図に示されたようなトレンチ型ＭＯＳＦＥＴは、その高い充填密度、すなわち単位面積あたりのセル数に起因して、低い特性オン抵抗を与える。セル密度が増加するにつれて、ゲート−ソースキャパシタンス（Ｃｇｓ）、ゲート−ドレインキャパシタンス（Ｃｇｄ）、およびドレイン−ソースキャパシタンス（Ｃｄｓ）などの関連付けられたキャパシタンスも増加する。モバイル製品に用いられる同期バック（synchronous buck）ｄｃ−ｄｃコンバータなどの多くのスイッチング用途において、１ＭＨｚに近いスイッチング周波数で動作するために１２〜３０Ｖの範囲の破壊電圧を備えたＭＯＳＦＥＴが必要とされる。したがって、これらのキャパシタンスによって引起されるスイッチングまたは動的な電力損を最小限にすることが望ましい。これらのキャパシタンスの大きさは、ゲート電荷（Ｑｇ）、ゲート−ドレイン電荷（Ｑｇｄ）および出力電荷（Ｑｏｓｓ）に正比例する。さらに、これらの装置が第３のクアドラント（quadrant）において動作するとき、すなわちドレイン−ボディ接合部が順方向にバイアスされる場合、少数キャリア注入の結果として電荷が格納され、この蓄積電荷が装置のスイッチング速度の遅延を引起す。したがって、ＭＯＳＦＥＴスイッチの逆回復電荷（Ｑｒｒ）が低いことが重要である。
図２に示されるように、サップ（Ｓａｐｐ）に対する米国特許番号第６，７１０，４０３号は、Ｒｏｎ、ＣｇｓおよびＣｇｄのレベルを低下させるために、活性なトレンチ２４の両側にポリシリコンで充填された２つのより深いトレンチ２２を備えたデュアルトレンチのパワーＭＯＳＦＥＴを提案する。しかしながら、ＭＯＳＦＥＴ２０は逆回復電荷Ｑｒｒを低下させず、２つの異なる深さを有するトレンチの製造を必要とする。さらに、ＭＯＳＦＥＴ２０では、深いトレンチおよび浅いトレンチは自己整合されておらず、それはメサ幅において、そのため破壊電圧においても変動を引起す。
ＣＰＵ電圧調整器モジュール（ＶＲＭ）などの新しい用途に迫られてスイッチング速度要件が１ＭＨｚ以上にまで増加しているので、パワーＭＯＳＦＥＴはますます十分な効率性能および電力損で動作することができなくなっている。したがって、パワーＭＯＳトランジスタが低い特性オン抵抗（Ｒｏｎ*Ａ）を有することに加えて、低いゲート電荷ＱｇおよびＱｇｄ、低い出力電荷Ｑｏｓｓ、および低い逆回復電荷Ｑｒｒを有することに対して明瞭な需要がある。
発明の概略
この発明によるＭＯＳＦＥＴは半導体ダイに形成され、自己整合されたゲートトレンチおよび窪んだフィールドプレート（ＲＦＰ）トレンチを含み、両方のトレンチはダイの表
面から延在してその間にメサを形成する。ゲートトレンチは、ゲートトレンチの底で厚いセクションを有する第１の誘電体層によってダイから分離されたゲート電極を含み、ＲＦＰトレンチと実質的に同じ深さまで延在する。ＲＦＰトレンチは、第２の誘電体層によってダイから分離されるＲＦＰ電極を包含している。ＭＯＳＦＥＴはさらに、ＭＯＳＦＥＴのいくつかのエリアでＲＦＰ電極トレンチに隣接し、ダイの表面およびゲートトレンチの側壁に隣接した第１の導電型のソース領域と、ゲートトレンチの側壁およびソース領域に隣接した第１の導電型とは反対の第２の導電型のボディ領域とを含む。ＭＯＳＦＥＴのいくつかのエリアでは、ｐ＋ボディコンタクト領域はＰボディに横方向に隣接して配置されることができる。ＲＦＰ電極は独立してバイアスされてもよく、またはソース電位でバイアスされてもよい。１つの実施例においては、ゲートトレンチおよびＲＦＰトレンチのそれぞれの深さは実質的に同じである。
この発明はさらに、ＭＯＳＦＥＴを製造する方法を含む。この方法は、半導体ダイを与えるステップと、ゲートトレンチおよび窪んだフィールドプレート（ＲＦＰ）トレンチを形成するためにダイをエッチングするステップとを含み、ゲートトレンチおよびＲＦＰトレンチはダイの表面から延在して実質的に等しい深さであり、さらに、ゲートトレンチの底に絶縁層を形成するステップと、絶縁層の上にゲートトレンチの側壁にゲート誘電体層を形成するステップと、ＲＦＰトレンチの壁に沿って第２の誘電体層を形成するステップと、ゲート電極を形成するためにゲートトレンチに導電材料を導入するステップと、ＲＦＰ電極を形成するためにＲＦＰトレンチに導電材料を導入するステップと、メサにおいてゲートトレンチの側壁に隣接してボディ領域を形成するために第１の導電型とは反対の第２の導電型のドーパントを注入するステップと、メサにおいてダイの表面に隣接してソース領域を形成するために第１の導電型のドーパントを注入するステップと、ソース領域に接するダイの表面にソースコンタクト層を堆積させるステップとを含む。
従来のトレンチ型ＭＯＳＦＥＴの断面図である。 公知のデュアルトレンチＭＯＳＦＥＴの断面図である。 窪んだフィールドプレート（ＲＦＰ）電極が独立してバイアスされた、この発明による窪んだフィールドプレート（ＲＦＰ）を有するＭＯＳＦＥＴの断面図である。 ＲＦＰ電極がソースと同じ電位でバイアスされた、この発明による窪んだフィールドプレート（ＲＦＰ）を有するＭＯＳＦＥＴの断面図である。 図３Ａに示されるＭＯＳＦＥＴの上面図である。 図４Ａの断面４Ｂ−４Ｂで得られた、図３Ａに示されるＭＯＳＦＥＴの断面図である。 ＲＦＰ電極がソース領域に接している、代替実施例の断面図である。 図４Ａの断面４Ｂ−４Ｂに対応する断面で得られた、図５ＡのＭＯＳＦＥＴの断面図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図３Ａに示されるＭＯＳＦＥＴを製造するプロセスを示す図である。 図６Ａ−６Ｈに示されるプロセスの部分の代替バージョンを示す図である。 図６Ａ−６Ｈに示されるプロセスの部分の代替バージョンを示す図である。 ゲートトレンチの上の絶縁層がソース領域の部分と重なり、ソースコンタクト層がＲＦＰ電極と接触する、この発明によるＭＯＳＦＥＴの断面図である。 ゲートトレンチの上の絶縁層がソース領域の部分と重なり、ソースコンタクト層がＲＦＰ電極と接触する、この発明によるＭＯＳＦＥＴの断面図である。 ボディコンタクト領域がソース領域に隣接して横方向に形成される、図８Ａおよび図８ＢのＭＯＳＦＥＴに類似のＭＯＳＦＥＴの断面図である。 ボディコンタクト領域がソース領域よりも下のレベルまで延在する、図９のＭＯＳＦＥＴに類似のＭＯＳＦＥＴの断面図である。 ＲＦＰ電極が窪み、ボディコンタクト領域がボディ領域に隣接して横方向に形成される、この発明によるＭＯＳＦＥＴの断面図である。 ボディコンタクト領域がボディ領域よりも下のレベルまで延在する、図１１のＭＯＳＦＥＴに類似のＭＯＳＦＥＴの断面図である。 金属プラグがＲＦＰトレンチの上部に形成される、図１２のＭＯＳＦＥＴに類似のＭＯＳＦＥＴの断面図である。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１０に示されるＭＯＳＦＥＴを製造するプロセスを示す。 図１４Ａ−図１４Ｈに示されるプロセスの変形例を示す。 図１４Ａ−図１４Ｈに示されるプロセスの変形例を示す。 ＭＯＳＦＥＴの破壊電圧を制限するために深いｐ型領域を包含している、この発明によるＭＯＳＦＥＴの断面図である。 ＭＯＳＦＥＴの破壊電圧を制限するために深いｐ型領域を包含している、この発明によるＭＯＳＦＥＴの断面図である。 ＲＦＰトレンチが底の厚い酸化物層を包含している、この発明によるＭＯＳＦＥＴの断面図である。 ゲートトレンチおよび／またはＲＦＰトレンチに段付き酸化物層を包含しているＭＯＳＦＥＴの断面図である。 ゲートトレンチおよび／またはＲＦＰトレンチに段付き酸化物層を包含しているＭＯＳＦＥＴの断面図である。 ゲートトレンチおよび／またはＲＦＰトレンチに段付き酸化物層を包含しているＭＯＳＦＥＴの断面図である。 ゲートトレンチがＲＦＰトレンチより深いＭＯＳＦＥＴの断面図である。 この発明による疑似垂直のＭＯＳＦＥＴの断面図である。
発明の詳細な説明
この発明によるｎチャネルＭＯＳＦＥＴ３０の基本セルが図３Ａに示される。ＭＯＳＦＥＴ３０は、高ドープされたｎ＋基板３８上に成長するｎ型エピタキシャル層３６を含む半導体ダイに形成される。ＭＯＳＦＥＴ３０は、ｎ型エピタキシャル層３６において、ゲートトレンチ３４の両側に位置する窪んだフィールドプレート（ＲＦＰ）トレンチ３２Ａおよび３２Ｂを含む。図２に示されるＭＯＳＦＥＴ２０のトレンチと異なり、ゲートトレンチ３４の底の厚い酸化物は、ＲＦＰトレンチ３２Ａおよび３２Ｂと実質的に同じ深さまで延在する。さらに、ＲＦＰトレンチ３２Ａおよび３２Ｂならびにゲートトレンチ３４は好ましくは同じ処理ステップで形成され、したがって自己整合しており（すなわち、ＲＦ
Ｐトレンチ３２Ａおよび３２Ｂは、処理および整合の変動にかかわらず、ゲートトレンチ３４から等しく間隔を置かれる）、ＲＦＰトレンチ３２Ａおよび３２Ｂならびにゲートトレンチ３４は深さが等しいか、または実質的に等しい（たとえば、ＲＦＰトレンチ３２Ａおよび３２Ｂのそれぞれの深さはゲートトレンチ３２の深さの＋／−１０％内であり、または好ましくは＋／−５％以内である）。トレンチ間のメサはｎ＋ソース領域３７およびｐボディ領域３９を包含し、ｐボディ領域３９の下には、エピタキシャル層３６のｎ型ドレイン−ドリフト領域４１がある。ドレイン−ドリフト領域４１は、ＲＦＰトレンチ３２Ａおよび３２Ｂとゲートトレンチ３４との間に領域４１Ａを含む。ドレイン−ドリフト領域４１およびｎ＋基板３８は、ともにＭＯＳＦＥＴ３０のドレイン４３を形成する。
図２に示される先行技術のＭＯＳＦＥＴ２０では、ボディ−ドレイン接合部が逆バイアスされると電界強度が減じられ、したがって、主としてゲートトレンチ２４より下のドリフト領域における２つの深いトレンチ２２間の空乏領域の広がりに起因して、破壊電圧が増大する。ＭＯＳＦＥＴ３０では、同じ条件下で電界がさらに減じられる。なぜならば、ゲートトレンチ３４の厚い酸化物とＲＦＰトレンチ３２Ａおよび３２Ｂとの間に位置するドレイン−ドリフト領域４１のうちより狭い領域４１Ａに最初は空乏層が限定されるからである。さらに、先行技術のＭＯＳＦＥＴ２０のトレンチ２２がゲートトレンチ２４より深いのでトレンチ２２の底の電界はより高く、これがトレンチ２２の酸化物層の厚さの下限となる。この制限は、ＭＯＳＦＥＴ２０のチャネルの電界を減じる際にトレンチ２２の効率を劣化させる。
図３Ａを再び参照すると、トレンチ３２Ａおよび３２Ｂの壁が二酸化ケイ素（ＳｉＯ2）などの絶縁材の層３３に内張りされ、トレンチ３２Ａおよび３２ＢはＲＦＰ電極３５を包含し、その各々は、ｎ型またはｐ型のドープしたポリシリコンなどの導電材料の層を含む。酸化物層３３は、ＭＯＳＦＥＴ３０の破壊電圧を超過する破壊電圧を有するのが好ましい。ゲートトレンチ３４は、ｐ−ボディ領域３９とエピタキシャル層３６のドレイン−ドリフト領域４１との間のｐｎ接合のレベルまで、絶縁材の層４０で満たされる。絶縁層４０上にはゲート電極４２がある。ゲート電極４２はｎ型ドープしたポリシリコンから作られ得、ゲート誘電体層４４によってエピタキシャル層３６から分離されている。チャンネル領域４５（鎖線によって表される）はゲート誘電体層４４に隣接するｐ−ボディ領域３９内にある。絶縁層４０の厚さは、ゲート電極４２およびドレイン−ドリフト領域４１の重なりを最小限にするように好ましくは設定される。重なるソースコンタクト層４６はｎ＋ソース領域３７に接し、ドレインコンタクト層３１はｎ＋基板３８に接する。コンタクト層４６および３１は典型的には金属でできているが、別の導電材料からも形成することができる。
ＲＦＰトレンチ３２Ａおよび３２ＢのＲＦＰ電極３５は、エピタキシャル層３６の表面３６Ａの下でゲート電極４２の底よりもさらに深いレベルまで延在する。ＲＦＰ電極３５は独立してバイアスされてもよく、または図３Ｂに示されるように、図面外でｎ＋ソース領域３７に接続されてもよい。
いくつかの実施例では、ＲＦＰトレンチ３２Ａおよび３２Ｂとゲートトレンチ３４との間の領域のドレイン−ドリフト領域４１のドーピング濃度（たとえば５×１０15から１．５×１０16ｃｍ-3）は、ゲートトレンチ３４より下の領域のドレイン−ドリフト領域４１のドーピング濃度（たとえば２×１０16から３×１０16ｃｍ-3）よりも低い。この構造は、ボディ領域３９とドレイン−ドリフト領域４１の間のＰＮ接合部が領域４１Ａの限定された空乏電荷に起因して逆バイアスされる場合、ＲＦＰトレンチ３２Ａおよび３２Ｂとゲートトレンチ３４との間のドレイン−ドリフト領域４１の領域の空乏の広がりを向上させる。これは、たとえば、エピタキシャル層３６が形成されている間にエピタキシャル層３６のドーピングを変えることによりさらに向上することができる。これはさらにチャネル
長がさらに短くなる結果ともなり、そのため、より低いＲｏｎ、より低いゲート−ソースキャパシタンス（ｃｇｓ）、およびより低いゲート−ドレインキャパシタンス（Ｃｇｄ）を与える。
図３Ａおよび図３Ｂに示される実施例には、ｎ＋ソース領域３７がゲートトレンチ３４とＲＦＰトレンチ３２Ａおよび３２Ｂとの間に延在する。代替的に、図４Ａの上面図および図４Ｂの断面図に示されるＭＯＳＦＥＴ５０はＭＯＳＦＥＴ３０に類似しているが、ｎ＋ソース領域３７は選択された領域においてｐ＋ボディコンタクト領域５２によって置換され、スナップバックまたは第２破壊特性を回避する。図４Ａでは、断面３Ａ−３Ａにおける図は図３Ａに示される断面図と同一であり、断面４Ｂ−４Ｂにおける図は図４Ｂに示される。
従来のＮ−チャネルＭＯＳＦＥＴが第３の四分円で動作するとき、そのドレインはそのソース−ボディ電極に対して負にバイアスされ、拡散電流は結果として少数キャリア注入および高いＱｒｒを生じる。ＭＯＳＦＥＴ３０および５０において、ｎ＋ソース領域３７がゲートトレンチ３４とＲＦＰトレンチ３２Ａおよび３２Ｂと間のメサにわたって全体に延在するので、ＲＦＰ電極３５は、従来の構造におけるゲート電極によって与えられるものに加えて、ドレインからソースまで多数キャリヤチャネル電流経路を与える。ＲＦＰ電極とゲート電極との組み合わされた効果は、結果として、従来の構造よりも少数キャリア拡散電流および逆回復電荷Ｑｒｒを著しく減じる。換言すれば、第３の四分円動作では、ＲＦＰ電極は、ゲート−ドレインキャパシタンス（Ｃｇｄ）およびゲート−ソースキャパシタンス（Ｃｇｓ）が追加されるペナルティーのない、追加的なゲートの役割をする。
ＲＦＰ電極３５はまた、窪んだフィールドプレートとして機能して、ＭＯＳＦＥＴ３０および５０が逆バイアスされる場合にはチャネル領域４５の電界を減じる。この効果は、パンチスルー破壊の懸念なくより短いチャネル長の使用を可能にし、これはまた、結果としてより低い特性オン抵抗（Ｒｏｎ*Ａ）およびより低いゲート電荷（Ｑｇ）を生じる。ＭＯＳＦＥＴ２０と異なり、ｐボディ領域３９よりも下のドリフト領域４１Ａは、厚いゲート底酸化物とＲＦＰ電極との間に限定され、したがって、より有効に空乏化される。したがって、同じ逆バイアスボディ−ドレイン接合条件についてより深い空乏層が結果として生じ、より短いチャネルを用いることができ、結果的により低オン抵抗となる。さらに、ゲート−ドレインキャパシタンス（Ｃｇｄ）は与えられたドレイン−ソース電圧Ｖｄｓにおいてより速く低下するので、より低いゲート−ドレイン電荷Ｑｇｄおよびより良いＲｏｎ−Ｑｇｄトレードオフが実現される。換言すれば、ＲＦＰ電極３５の効果と、ゲートトレンチ３４がｐボディ領域３９およびドレイン−ドリフト領域４１の間の接合部まで絶縁層４０で満たされていることとの効果が組合わさった効果として、ＭＯＳＦＥＴ３０および５０がオフ状態にある間にドレイン−ソース電圧Ｖｄｓが増加するので、トレンチ３２Ａ、３２Ｂと３４との間のドレイン−ドリフト領域３６のエリアのより高速の空乏化が助けられる。したがって、ゲート−ドレインキャパシタンス（Ｃｇｄ）が低く、Ｖｄｓの増加に伴うその低下率が速いために、結果としてゲート−ドレイン電荷（Ｑｇｄ）がより低くなる。さらに、ｐボディ領域３９のドーピングは、同じ破壊電圧またはパンチスルー電圧においてより低いしきい電圧を得るよう調整することができる。ｐボディ領域３９が完全に空乏化されるようにｐボディ領域３９のドーピングをさらに調整することができ、これは著しくゲート電荷Ｑｇを減じる。
図３Ａおよび図３Ｂに示されるＭＯＳＦＥＴ３０において、ＲＦＰ電極３５は絶縁層４８によってソースコンタクト層４６から分離される。代替的に、図５Ａおよび図５Ｂに示されるＭＯＳＦＥＴ６０には絶縁層４８はなく、ＲＦＰトレンチ６４Ａおよび６４ＢのＲＦＰ電極６２は上向きに延在してソースコンタクト層４６と電気的に接触する。図５Ａは図４Ａの断面３Ａ−３Ａに対応する断面で得られた図である。図５Ｂは図４Ａの断面４Ｂ
−４Ｂに対応する断面で得られた図である。
図３ＡのＭＯＳＦＥＴ３０を製造する例示的なプロセスは図６Ａ−図６Ｈに示される。図６Ａに示されるように、出発材料は、たとえば燐またはヒ素でドープされ得る、高ドープされたｎ＋基板３８である。ｎ型エピタキシャル層３６がｎ＋基板３８の上に成長する。薄い酸化物層７２がｎ型エピタキシャル層３６の上に成長し、窒化ケイ素層７４が酸化物層７２の上に堆積する。たとえば酸化物層７２は２００−３００Ａの厚さであり得、窒化ケイ素層７４は１０００Ａの厚さであり得る。
図６Ｂに示されるように、フォトレジストマスク（示されない）が用いられて開口部７６を伴って窒化ケイ素層７４および酸化物層７２がパターニングされる。
図６Ｃに示されるように、エピタキシャル層３６が開口部７６を通してエッチングされ、ＲＦＰトレンチ３２Ａおよび３２Ｂならびにゲートトレンチ３４を形成する。トレンチ３２Ａ、３２Ｂおよび３４が例示にすぎないことが理解される。典型的には多数のトレンチが形成される。たとえば３００Ａの厚さの薄い熱酸化物層（示されない）が、トレンチ３２Ａ、３２Ｂおよび３４の壁に成長し、次いでトレンチ３２Ａ、３２Ｂおよび３４が、ＬＴＯもしくはＴＥＯＳまたは高密度プラズマ（ＨＤＰ）酸化物などの堆積した二酸化ケイ素の層７８で満たされる。結果として生じる構造は図６Ｃに示される。
酸化物層７８は、ドライプラズマエッチングまたは化学機械研磨（ＣＭＰ）技術を用いて、窒化ケイ素層７４の上面と同じレベルか僅かに下回るレベルまでエッチバックされる。図６Ｄに示されるように、フォトレジストマスク層８０が堆積され、ＲＦＰトレンチ３２Ａおよび３２Ｂの上に開口部８２を形成するようパターニングされ、次いで、ＲＦＰトレンチ３２Ａおよび３２Ｂにおける酸化物層７８が、ウェットエッチングもしくはドライプラズマエッチングまたはウェットエッチングおよびドライエッチングの組合せによって、開口部８２を通って完全にまたは部分的にエッチングされて、図６Ｄに示される構造を生じる。
フォトレジストマスク層８０が取除かれ、ゲートトレンチに残った酸化物層７８の部分がウェットエッチングによって部分的にエッチングされる。その後、窒化ケイ素層７４を取除くためのエッチングと、酸化物層７２およびＲＦＰトレンチ３２Ａ、３２Ｂの壁に残った酸化物を取除くためのウェット酸化物エッチングが続いて行なわれる。結果として生じる構造は、図６Ｅに示される。
次いで、図６Ｆに示されるように、熱プロセスが行われてＲＦＰトレンチ３２Ａおよび３２Ｂの壁に酸化物層３３を形成し、酸化物層７８の残りの部分の上のゲートトレンチ３４の壁にゲート誘電体層４４が形成される（それはゲートトレンチ３４の底に絶縁層４０を形成する）。このプロセスはまた、エピタキシャル層３６の上面に酸化物層８０を形成する。これらの酸化物層は、たとえば２００Ａから１０００Ａの範囲の厚さを有することができる。次いでポリシリコン層８２が堆積され、次にたとえば燐などのｎ型ドーパントで注入することによりドープされ、続いてプラズマドライエッチングまたはＣＭＰ技術によって酸化物層８０の表面のレベルまで、またはその下のレベルまでエッチバックされる。いくつかのマスキングおよび注入ステップが実行され、ホウ素などのｐ型ドーパントを用いてｐボディ領域３９およびｐ＋ボディコンタクト領域５２が形成され、ヒ素もしくは燐などのｎ型ドーパントまたはその組合せを用いてｎ＋ソース領域３７が形成される。深いｐ層（示されない）もまた、このステップまたはこれより前のプロセスで注入されてもよい。
図６Ｇに示されるように、ポリシリコン層８２はエッチバックされ、酸化物層は堆積さ
れてその後ＲＦＰ電極３５を残してエッチングされ、ゲート電極４２は酸化物層８４によって覆われる。
ソースコンタクト層４６はフォトレジストマスク（示されない）によって堆積され、規定される。ｎ＋基板３８の裏側は薄くなってドレイン金属層３１が堆積され、結果として図３Ａおよび図６Ｈに示されるＭＯＳＦＥＴ３０を生じる。
代替的方法では、図６Ｄに示されたステップの後に、ＲＦＰトレンチ３２Ａおよび３２Ｂならびにゲートトレンチ３４に残った酸化物層７８の部分がエッチングされ、このステップは図７Ａおよび図７Ｂに示される。図７Ａに示されるように、酸化物層７２および窒化物層７４は依然適所にあり、酸化物層３３および４４は、ＲＦＰトレンチ３２Ａ／３２Ｂおよびゲートトレンチ３４の壁に熱によりそれぞれ成長する。ポリシリコン層８５が堆積し、ポリシリコン層８５の表面が窒化物層７４の表面と並ぶかまたはそれよりも下のレベルであるように、エッチングまたはＣＭＰにより部分的に取除かれる。結果として生じる構造は、図７Ａに示される。
ポリシリコン層８５は（たとえば約０．１μｍだけ）エッチングされ、酸化物層８７が堆積し、酸化物層８７の表面が窒化物層７４と並ぶかまたはそれよりも下のレベルであるようにエッチバックされる。窒化物層７４はエッチングにより取除かれ、任意に酸化物層７２が取除かれて犠牲酸化物層（示されない）が再成長してもよい。Ｐボディ領域３９およびｎ＋ソース領域３７が注入される。次いで、図７Ｂに示される構造を残して、ｎ＋ソース領域３７の上の領域から酸化物層８７が取除かれる。次いで、ソースコンタクト層（示されない）が酸化物層８７およびｎ＋ソース領域３７の上に堆積される。
上述のＭＯＳＦＥＴの多数の変形例がこの発明の範囲内にある。図８Ａに示されるＭＯＳＦＥＴ７０では、ゲート電極４２の上の絶縁層９２がエピタキシャル層３６の表面３６Ａの上に延在してｎ＋ソース領域３７を部分的に覆う一方で、ＲＦＰ電極３５は表面３６Ａの下に窪んだままである。ＲＦＰ電極３５がソース電位でバイアスされるように、ソースコンタクト層９４はＲＦＰ電極３５と接触する。図８Ｂは、図４Ａに示される断面４Ｂ−４Ｂと同様の断面で得られるＭＯＳＦＥＴ７０の別の図であり、ｎ＋ソース領域がｐ＋ボディコンタクト領域５２に置き換えられている。
図９に示されるＭＯＳＦＥＴ８０は、ｐ＋ボディコンタクト領域９６がエピタキシャル層３６の表面３６Ａにおいてｎ＋ソース領域９８に隣接して形成され、ソースコンタクト層９４を介してソース−ボディ短絡を与えることを除けば、ＭＯＳＦＥＴ７０に類似する。ＭＯＳＦＥＴ８０では、ソース−ボディ短絡を与えるために、図４Ａに示されるようにｐ＋ボディコンタクト領域５２でｎ＋ソース領域を中断することは必要ではない。図１０に示されるＭＯＳＦＥＴ９０は、ｐ＋ボディコンタクト領域９９がｎ＋ソース領域の底より下のレベルまで延在して、ソースコンタクト層９４との接触のためにＲＦＰトレンチ３２Ａおよび３２Ｂの壁に沿ってより大きな表面を与えることを除けば、ＭＯＳＦＥＴ８０に似ている。
図１１に示されるＭＯＳＦＥＴ１００では、ｐ＋ボディコンタクト領域１０４がｎ＋ソース領域３７よりも下でｐボディ領域１０６に隣接して形成される。ＲＦＰトレンチ１０２Ａおよび１０２Ｂでは、ＲＦＰ電極１１２および酸化物層１１０は、ソースコンタクト層１０８がｐ＋ボディコンタクト領域１０４に接触することを可能にするのに十分に窪み、それによってソース−ボディ短絡を与える。ゲートトレンチ３４では、絶縁層９２はエピタキシャル層３６の表面３６Ａの上に延在し、ｎ＋ソース領域３７を部分的に覆う。ＭＯＳＦＥＴ１００はセル密度をより高く、またそのために特性オン抵抗をよく低くすることができる。図１２に示されるＭＯＳＦＥＴ１１０は、ｐ＋ボディコンタクト領域１１４
がｐ−ボディ領域１０６の底よりも下のレベルまで延在することを除けば、ＭＯＳＦＥＴ１００に類似する。図１３に示されるＭＯＳＦＥＴ１２０は、ＲＦＰトレンチ１１８Ａおよび１１８Ｂがたとえばタングステンを含む金属プラグ１１６を包含し、これがソース領域３７およびｐ＋ボディコンタクト領域１１４の両方に接して、ソース領域３７とｐ＋ボディコンタクト領域１１４との間に極めて低抵抗の電導経路を与えることを除けば、ＭＯＳＦＥＴ１１０に類似している。
図１４Ａ−図１４Ｈは、図１０に示されるＭＯＳＦＥＴ９０を製造するプロセスを示す。このプロセスは、ｎ型エピタキシャル層３６がｎ＋基板３８の上に成長することから始まる。図１４Ａに示されるように、酸化物層１２０（たとえば０．５μｍの厚さ）およびフォトレジストトレンチマスク層１２２がエピタキシャル層３６の上面の上に堆積される。マスク層１２２はパターニングされて開口部を形成し、酸化物層１２０およびエピタキシャル層３６は開口部を通してエッチングされて、ＲＦＰトレンチ３２Ａおよび３２Ｂならびにゲートトレンチ３４を形成する。マスク層１２２および酸化物層１２０は取除かれ、犠牲酸化物層およびパッド酸化物層（示されない）が成長する。
図１４Ｂに示されるように、酸化物層１２４がトレンチ３２Ａ、３２Ｂおよび３４に堆積される。酸化物層１２４は好ましくは高密度プラズマ酸化物などの高品質な酸化物である。活性なマスク（示されない）が堆積され、ダイの活性な領域の上に開口部を伴ってパターニングされ、図１４Ｃに示されるように、酸化物層１２４がトレンチ３２Ａ、３２Ｂおよび３４へと下向きにエッチングされる。活性なマスクは、任意のフィールド終端酸化物（field termination oxide）（示されない）または酸化物層１２４がダイの終端領域でエッチングされるのを妨げる。
フォトレジスト底酸化物（photoresist bottom oxide）（ＢＯＸ）マスク層１２６が堆積され、ＲＦＰトレンチ３２Ａおよび３２Ｂの上に開口部を伴ってパターニングされ、酸化物層１２４はＲＦＰトレンチ３２Ａおよび３２Ｂから取除かれて、（絶縁層４０になる）酸化物層１２４の残りがゲートトレンチ３４の底に残される。結果として生じる構造は図１４Ｄに示される。
図に１４Ｅに示されるように、ＢＯＸマスク層１２６は取除かれ、酸化物層１２８が成長して、結果としてＲＦＰトレンチ３２Ａおよび３２Ｂの壁に酸化物層３３を形成し、絶縁層４０の上のゲートトレンチ３４の壁に酸化物層４４を形成する。ポリシリコン層１３０が（たとえば７０００Ａの厚さに）堆積され、マスク層（示されない）が堆積されてパターニングされ、ポリシリコン層１３０は、ＣＭＰおよび／またはドライエッチプロセスを用いてトレンチ３２Ａ、３２Ｂおよび３４にエッチバックされ、それによりゲートトレンチ３４にゲート電極４２を形成し、ＲＦＰトレンチ３２Ａおよび３２ＢにＲＦＰ電極３５を形成する。ｐ型ドーパントが注入されてｐボディ領域３９を形成する（たとえば５×１０12ｃｍ-2の量のホウ素および１００ｋｅＶのエネルギ）。たとえば迅速な熱アニール（ rapidthermal anneal）（ＲＴＡ）プロセスが１０２５°Ｃの温度で３０秒間実行されて、結果としてｐボディ領域３９について０．５μｍの接合部深さを生じ得る。
図１４Ｆに示されるように、フォトレジストソースマスク層１３２が堆積され、パターニングされて開口部を形成し、ｎ型ドーパントが注入されてゲートトレンチ３４に隣接したエピタキシャル層３６の表面でｎ＋ソース領域９８を形成する。たとえば２×１０15ｃｍ-2の量のヒ素が８０ｋｅＶのエネルギで注入されて、ｎ＋ソース領域９８に０．２μｍの接合部深さおよび０．２５−０．３μｍのチャネル長（Ｌ）を与えることができる。
ソースマスク層１３２が取除かれ、図１４Ｇに示されるように、レベル間誘電体（ＩＬＤ）層１３６、たとえば低温酸化物（ＬＴＯ）および燐化ホウケイ酸（borophosphosilic
ate）ガラス（ＢＰＳＧ）が０．５−１．５μｍの厚さに堆積する。次いでＩＬＤ層１３６の密度が高められ得る。
図１４Ｈに示されるように、コンタクトマスク層（示されない）が堆積され、ＲＦＰトレンチ３２Ａおよび３２Ｂの上に開口部を伴ってパターニングされて、ＩＬＤ層１３６およびＲＦＰ電極３５の部分がコンタクトマスク層の開口部を通してドライエッチングまたはウェットエッチングされる。リフロープロセスがＩＬＤ層１３６に実行されてもよい。ｐ型ドーパントが注入され、ｐ＋ボディコンタクト領域９９を形成する。たとえば、１×１０15ｃｍ-2から４×１０15ｃｍ-2の量のホウ素が２０−６０ｋｅＶのエネルギで注入され、ｐ＋ボディコンタクト領域９９に０．４μｍの接合部深さを生成する。次いで、ソースコンタクト層９４がＲＦＰ電極３５に接して堆積され、結果としてＭＯＳＦＥＴ９０を生じる。任意に、ソースコンタクト層９４が堆積される前に、ＲＦＰトレンチ３２Ａおよび３２Ｂの上部に、ＲＦＰ電極３５に接して、タングステンプラグが形成されてもよい。
プロセスの変形で、図１５Ａに示されるように、ポリシリコン層１３０がコンタクトマスク層の開口部を通してＲＦＰトレンチ３２Ａおよび３２Ｂに対して下向きにエッチングされ、ＲＦＰ電極１１２を形成する。次いで、ホウ素などのｐ型ドーパントが角度をつけて注入され、ｐ＋ボディコンタクト領域１１４を形成する。これはｎ＋ソース領域３７よりも下に位置し、ｐボディ領域１０６の底よりも深くエピタキシャル層３６に延在する。図１５Ｂに示されるように、ソースコンタクト層９４が堆積される前に、たとえばタングステンを含む金属プラグ１１６がＲＦＰトレンチ３２Ａおよび３２Ｂの上部に形成されてもよい。金属プラグ１１６の存在を除けば、ＭＯＳＦＥＴ１３０は、図１２に示されるＭＯＳＦＥＴ１１０に類似している。
多数の他の実施例がこの発明の広い範囲内で可能である。いくつかの実施例では、より深いｐ領域がＭＯＳＦＥＴの選択された領域に形成されて、ＲＦＰトレンチまたは装置における他の点の破壊電圧よりも低い、予め定められた値にその破壊電圧を固定する。図１６Ａに示されるように、ＭＯＳＦＥＴ１５０では、深いｐ＋領域１５２が、ＲＦＰトレンチ３２Ａおよび３２Ｂとトレンチゲート３４との間のエリアの外に位置する。図１６Ｂに示されるように、ＭＯＳＦＥＴ１６０では、深いｐ＋領域１６２が、ＲＦＰトレンチ３２Ａおよび３２Ｂの各々の両側に位置する。Ｐ＋領域１５２および１６２は、ｐボディ領域３９よりも深くエピタキシャル層３６に延在し、ＲＦＰトレンチ３２Ａおよび３２Ｂならびにトレンチゲート３４と同じくらい深くてもよい。図１６Ａおよび図１６Ｂは、ｎ＋ソース領域がない断面で得られる図であることに注意するべきである。
別の実施例では、ＲＦＰトレンチを内張りする絶縁層はトレンチの側面でよりもトレンチの底でより厚い。図１７に示されるように、ＭＯＳＦＥＴ１７０では、ＲＦＰトレンチ３２Ａおよび３２Ｂの壁を内張りする絶縁層１７２はトレンチの底に部分１７２Ｂを含み、この部分はトレンチの側壁に沿った部分１７２Ａよりも厚い。
他の実施例では、エピタキシャル層３６のＮエピタキシャルドレイン−ドリフト領域４１のドーピングは不均一である（図３Ａを参照）。たとえば、ドレイン−ドリフト領域４１のドーピングは不均一で、ドレイン−ドリフト領域４１の領域４１Ａにおけるドーピング濃度が領域４１Ａよりも下のドレイン−ドリフト領域４１の部分におけるドーピング濃度を下回るように、エピタキシャル層３６における深さが増大するにつれてドーピング濃度も増大する。
この新規な構造の他の変形例は、ゲートトレンチおよび／またはＲＦＰトレンチを内張りする段付き酸化物を含む。図１８Ａに示されるように、ＭＯＳＦＥＴ１８０では、ゲートトレンチ３４におけるゲート酸化膜層１８２は、ｐボディ領域３９に隣接しているトレ
ンチ３４の側壁に、厚さｄ1のより薄い部分１８２Ｂを含み、かつ厚さｄ2のより厚い部分１８２Ａをトレンチ３４の低い方の側壁および底に沿って含む。厚さｄ2はトレンチ３４の幅Ｗの半分未満であり、その結果、ゲート酸化膜層１８２は「鍵穴」形状を形成する。ＭＯＳＦＥＴ１８０では、より薄い部分１８２Ｂおよびより厚い部分１８２Ａがｐボディ領域３９とドレイン−ドリフト領域４１との間の接合部に隣接する位置で連結される。
同様に、図１８Ｂに示されるように、ＭＯＳＦＥＴ１９０では、ＲＦＰトレンチ３２Ａおよび３２Ｂの各々の酸化物層１９２は、トレンチ３２Ａおよび３２Ｂの上部側壁に厚さｄ3のより薄い部分１９２Ｂを含み、トレンチ３２Ａおよび３２Ｂの下部側壁および底に沿って厚さｄ4のより厚い部分１９２Ａを含む。厚さｄ4はトレンチ３２Ａおよび３２Ｂの幅Ｗの半分未満であり、その結果、酸化物層１９２は「鍵穴」形状を形成する。
図１８Ｃに示されるように、ＭＯＳＦＥＴ２００では、ゲートトレンチ３４は（上述のような）ゲート酸化膜層１８２を包含し、ＲＦＰトレンチ３２Ａおよび３２Ｂは（上述のような）酸化物層１９２を包含している。
図１９に示されるように、ＭＯＳＦＥＴ２１０では、ゲートトレンチ２１４はＲＦＰトレンチ２１２Ａおよび２１２Ｂよりも深く、ＲＦＰトレンチ２１２Ａおよび２１２Ｂでの電界を減じる一方、ゲート電極２１６はＲＦＰ電極２１５よりも浅い。たとえば、ゲートトレンチ２１４は、ゲートトレンチ２１６の底の絶縁層４０の厚さに起因して、エピタキシャル層３６においてＲＦＰトレンチ２１２Ａおよび２１２Ｂの底よりも深いレベルまで延在し、ＲＦＰ電極２１５はゲート電極２１６よりも深いレベルまで延在する。
この発明の原理は、垂直のＭＯＳＦＥＴと同様に疑似垂直のＭＯＳＦＥＴにも適用可能である。図２０は疑似垂直のＭＯＳＦＥＴ２２０の断面図である。ＭＯＳＦＥＴ２２０は、ゲートトレンチ２２４、ＲＦＰトレンチ２２２Ａおよび２２２Ｂ、ｎ＋ソース領域２２６、ならびにｐボディ領域２２８を含む。ｐ型基板２３６とｎエピタキシャル層２３４との間のインターフェースにおいてｎ埋込層２３０が形成される。Ｎ埋込層２３０は、ｎ＋シンカ領域２３２を介してｎエピタキシャル層２３４の上面から接触される。ＲＦＰトレンチ２２２Ａおよび２２２ＢのＲＦＰ電極２３５はソースコンタクト層２３８に接触される。ＭＯＳＦＥＴ２２０がオンにされると、電流が、ｎ＋ソース領域２２６からｐボディ領域２２８を通ってｎ埋込層２３０へ、そしてｎ＋シンカ領域２３２を介してｎエピタキシャル層２３４の表面にまで戻って流れる。
上述の実施例は例示にすぎず、限定するものではない。この発明の大原則に従う多くの付加的、代替的な実施例が、上記の説明から当業者にとって明らかになる。たとえば、この発明に従う装置は、「ストライプ」および「セル式」レイアウトを含むさまざまなレイアウトで製造され得る。上述の実施例は概してｎチャネルＭＯＳＦＥＴであったが、この発明の原理は、ｐチャネルＭＯＳＦＥＴにも等しく適用可能である。上述の実施例は基板上に成長されたエピタキシャル層を含むが、いくつかの実施例では、エピタキシャル層は省略されてもよい。上記の実施例のさまざまな組み合せを実現することができ、それらはこの開示の範囲内に含まれることにさらに注意されるべきである。

Claims (25)

  1. 半導体ダイに形成されるＭＯＳＦＥＴであって、
    ダイの表面から延在するゲートトレンチを含み、ゲートトレンチはゲート電極を含み、ゲート電極は第１の誘電体層によってダイから分離され、第１の誘電体層は、ゲートトレンチの底に第１の部分を含み、ゲートトレンチの側壁に第２の部分を含み、第１の部分は第２の部分より厚く、さらに
    ダイの表面から延在する第１の窪んだフィールドプレート（ＲＦＰ）トレンチを含み、第１のＲＦＰトレンチは第１のＲＦＰ電極を包含し、第１のＲＦＰ電極は第２の誘電体層によってダイから分離され、さらに
    ダイの表面から延在する第２のＲＦＰトレンチを含み、第２のＲＦＰ電極は第２のＲＦＰ電極を包含し、第２のＲＦＰトレンチは第３の誘電体層によってダイから分離され、ゲートトレンチは第１および第２のＲＦＰトレンチの間に位置し、
    ゲートトレンチと第１のＲＦＰトレンチとの間のダイのメサと、
    メサにおけるダイの表面およびゲートトレンチの側壁に隣接した第１の導電型のソース領域と、
    ゲートトレンチの側壁およびソース領域に隣接した第１の導電型とは反対の第２の導電型のボディ領域と、
    ボディ領域に隣接した第１の導電型のドレイン−ドリフト領域とを含み、
    第１および第２のＲＦＰ電極のそれぞれの底は、ゲート電極の底よりも深いレベルまでダイの表面の下に位置し、第１および第２のＲＦＰトレンチの各々の深さはゲートトレンチの深さと実質的に等しい、ＭＯＳＦＥＴ。
  2. 第１および第２のＲＦＰトレンチの各々の深さはゲートトレンチの深さの＋／−１０％以内である、請求項１に記載のＭＯＳＦＥＴ。
  3. 第１および第２のＲＦＰトレンチの各々の深さはゲートトレンチの深さの＋／−５％以内である、請求項１に記載のＭＯＳＦＥＴ。
  4. 第１および第２のＲＦＰ電極はソース領域に電気的に接続される、請求項１に記載のＭＯＳＦＥＴ。
  5. ダイの表面に重なるソースコンタクト層を含み、ソースコンタクト層は導電材料を含んで第１および第２のＲＦＰ電極およびソース領域に接している、請求項４に記載のＭＯＳＦＥＴ。
  6. ゲートトレンチは第１および第２のＲＦＰトレンチから等距離である、請求項１に記載のＭＯＳＦＥＴ。
  7. 第１のＲＦＰトレンチとゲートトレンチとの間のエリアのドレイン−ドリフト領域のドーピング濃度は、ゲートトレンチの下のエリアのドレイン−ドリフト領域のドーピング濃度未満である、請求項１に記載のＭＯＳＦＥＴ。
  8. 第１および第２のＲＦＰ電極は第１の導電型のドーパントでドープされたポリシリコンを含む、請求項１に記載のＭＯＳＦＥＴ。
  9. 第１および第２のＲＦＰ電極は第２の導電型のドーパントでドープされたポリシリコンを含む、請求項１に記載のＭＯＳＦＥＴ。
  10. ソースコンタクト層はタングステンプラグを含み、タングステンプラグはＲＦＰ電極に
    接している、請求項１に記載のＭＯＳＦＥＴ。
  11. ダイの表面から延在する第２の導電型の電圧固定領域をさらに含み、電圧固定領域の深さはボディ領域の底とＲＦＰトレンチの底との間のレベルである、請求項１に記載のＭＯＳＦＥＴ。
  12. 半導体ダイに形成されるＭＯＳＦＥＴであって、
    ダイの表面から延在するゲートトレンチを含み、ゲートトレンチはゲート電極を含み、ゲート電極は第１の誘電体層によってダイから分離され、第１の誘電体層はゲートトレンチの底に第１の部分を含み、ゲートトレンチの側壁に第２の部分を含み、第１の部分は第２の部分より厚く、さらに
    ダイの表面から延在する窪んだフィールドプレート（ＲＦＰ）トレンチを含み、ＲＦＰトレンチはＲＦＰ電極を包含し、ＲＦＰ電極は第２の誘電体層によってダイから分離され、ＲＦＰ電極の底はゲート電極の底よりもより深いレベルでダイの表面の下に位置し、ＲＦＰ電極はゲート電極から電気的に分離され、さらに
    ゲートトレンチとＲＦＰトレンチとの間のダイのメサと、
    メサにおけるダイの表面に隣接した第１の導電型のソース領域とを含み、ソース領域はＲＦＰトレンチの側壁とゲートトレンチの側壁と間のメサにわたって延在し、さらに
    メサにおいて第１の導電型とは反対の第２の導電型のボディ領域を含み、ボディ領域はソース領域に隣接してＲＦＰトレンチの側壁とゲートトレンチの側壁との間のメサにわたって延在し、さらに
    ボディ領域に隣接した第１の導電型のドレイン−ドリフト領域を含む、ＭＯＳＦＥＴ。
  13. ボディ領域はＲＦＰトレンチの側壁に隣接するボディコンタクト領域を含み、ボディコンタクト領域は第２の導電型のドーパントでドープされており、ボディ領域の残りの部分のドーピング濃度よりもドーピング濃度が高く、ＭＯＳＦＥＴはさらにソースコンタクト層を含み、ソースコンタクト層は導電材料を含み、ＲＦＰ電極の上面はダイの表面よりも下のレベルまで窪み、その結果ソースコンタクト層はソース領域およびボディコンタクト領域に接している、請求項１２に記載のＭＯＳＦＥＴ。
  14. ソースコンタクト層はタングステンプラグを含み、タングステンプラグはボディコンタクト領域に接している、請求項１３に記載のＭＯＳＦＥＴ。
  15. ボディコンタクト領域はボディ領域の残りの部分の底よりもより深いレベルまでダイの表面の下に延在する、請求項１３に記載のＭＯＳＦＥＴ。
  16. ＲＦＰトレンチの深さはゲートトレンチの深さに実質的に等しい、請求項１２に記載のＭＯＳＦＥＴ。
  17. ダイの表面から延在する第２のＲＦＰトレンチを含み、第２のＲＦＰトレンチは第２のＲＦＰ電極を包含し、第２のＲＦＰ電極は第３の誘電体層によってダイから分離され、第２のＲＦＰ電極の底はゲート電極の底よりもより深いレベルでダイの表面の下に位置し、
    ゲートトレンチと第２のＲＦＰトレンチとの間のダイの第２のメサと、
    第２のメサにおけるダイの表面に隣接した第１の導電型の第２のソース領域とを含み、第２のソース領域は第２のＲＦＰトレンチの側壁とゲートトレンチの第２の側壁と間の第２のメサにわたって延在し、さらに
    メサにおいて第２の導電型の第２のボディ領域を含み、第２のボディ領域は第２のソース領域に隣接してＲＦＰトレンチの側壁とゲートトレンチの第２の側壁との間の第２のメサにわたって延在する、請求項１２に記載のＭＯＳＦＥＴ。
  18. ＲＦＰトレンチおよび第２のＲＦＰトレンチの各々の深さはゲートトレンチの深さに実質的に等しい、請求項１７に記載のＭＯＳＦＥＴ。
  19. 半導体ダイに形成されるＭＯＳＦＥＴであって、
    ダイの表面から延在するゲートトレンチを含み、ゲートトレンチはゲート電極を含み、ゲート電極は第１の誘電体層によってダイから分離され、第１の誘電体層はゲートトレンチの底に第１の部分を含み、ゲートトレンチの側壁に第２の部分を含み、第１の部分は第２の部分より厚く、さらに
    ダイの表面から延在する第１の窪んだフィールドプレート（ＲＦＰ）トレンチを含み、第１のＲＦＰトレンチは第１のＲＦＰ電極を包含し、第１のＲＦＰ電極は第２の誘電体層によってダイから分離され、さらに
    ダイの表面から延在する第２のＲＦＰトレンチを含み、第２のＲＦＰトレンチは第２のＲＦＰ電極を包含し、第２のＲＦＰ電極は第３の誘電体層によってダイから分離され、ゲートトレンチは第１および第２のＲＦＰトレンチの間に位置し、さらに
    ゲートトレンチと第１のＲＦＰトレンチとの間のダイのメサと、
    メサにおけるダイの表面およびゲートトレンチの側壁に隣接した第１の導電型のソース領域と、
    ゲートトレンチの側壁およびソース領域に隣接した第１の導電型とは反対の第２の導電型のボディ領域と、
    ボディ領域に隣接した第１の導電型のドレイン−ドリフト領域とを含み、
    第１および第２のＲＦＰ電極のそれぞれの底はゲート電極の底よりもより深いレベルでダイの表面の下に位置し、第１および第２のＲＦＰトレンチの各々の深さはゲートトレンチの深さの５０％より多く８０％未満の範囲である、ＭＯＳＦＥＴ。
  20. ＭＯＳＦＥＴを製造する方法であって、
    半導体ダイを与えるステップと、
    ゲートトレンチおよび窪んだフィールドプレート（ＲＦＰ）トレンチを形成するためにダイをエッチングするステップとを含み、ゲートトレンチおよびＲＦＰトレンチはダイの表面から延在して実質的に等しい深さであり、さらに
    ゲートトレンチの底に絶縁層を形成するステップと、
    絶縁層の上のゲートトレンチの側壁にゲート誘電体層を形成するステップと、
    ＲＦＰトレンチの壁に沿って第２の誘電体層を形成するステップと、
    ゲート電極を形成するためにゲートトレンチに導電材料を導入するステップと、
    ＲＦＰ電極を形成するためにＲＦＰトレンチに導電材料を導入するステップと、
    ボディ領域を形成するためにゲートトレンチの側壁に隣接するメサにおいて第１の導電型のドーパントを注入するステップと、
    ソース領域を形成するためにダイの表面に隣接するメサにおいて第１の導電型とは反対の第２の導電型のドーパントを注入するステップと、
    ソース領域に接するダイの表面にソースコンタクト層を堆積させるステップとを含み、ソースコンタクト層は導電材料を含む、方法。
  21. ソースコンタクト層がゲート電極に接しないようにゲート電極の上に第３の誘電体層を形成するステップを含む、請求項２０に記載の方法。
  22. ソースコンタクト層を堆積させるステップはソースコンタクト層がＲＦＰ電極に接することを引起す、請求項２１に記載の方法。
  23. ボディ領域およびＲＦＰトレンチの側壁に隣接するボディコンタクト領域を形成するために第１の導電型のドーパントを注入するステップを含み、方法はさらに、ソースコンタクト層を堆積させるステップが、ソースコンタクト層がボディコンタクト領域に接するこ
    とを引起すように、ＲＦＰ電極をＲＦＰトレンチにエッチングするステップを含む、請求項２２に記載の方法。
  24. ダイの表面にマスク層を形成するステップと、
    ３つの開口部を形成するためにマスク層をパターニングするステップとを含み、第１の開口部はＲＦＰトレンチが形成されるべき場所に位置し、第２の開口部はゲートトレンチが位置するべき場所に位置し、第３の開口部は第２のＲＦＰトレンチが位置するべき場所に位置し、第２の開口部は第１および第３の開口部の間に位置してこれらから等距離であり、さらに
    ダイをエッチングするステップは、ＲＦＰトレンチ、ゲートトレンチおよび第２のＲＦＰトレンチを形成するために、それぞれ第１、第２および第３の開口部を通ってダイをエッチングするステップを含み、ゲートトレンチはＲＦＰおよび第２のＲＦＰトレンチの間に位置してこれらから等距離である、請求項２０に記載の方法。
  25. ダイをエッチングするステップは、ゲートトレンチおよびＲＦＰトレンチのそれぞれの深さが＋／−１０％以内の許容誤差を有するようにする、請求項２４に記載の方法。
JP2009530396A 2006-09-27 2007-09-25 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ Pending JP2010505270A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84755106P 2006-09-27 2006-09-27
PCT/US2007/020684 WO2008039459A1 (en) 2006-09-27 2007-09-25 Power mosfet with recessed field plate

Publications (2)

Publication Number Publication Date
JP2010505270A true JP2010505270A (ja) 2010-02-18
JP2010505270A5 JP2010505270A5 (ja) 2010-11-11

Family

ID=39230511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530396A Pending JP2010505270A (ja) 2006-09-27 2007-09-25 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ

Country Status (6)

Country Link
US (2) US7843004B2 (ja)
EP (1) EP2070108A4 (ja)
JP (1) JP2010505270A (ja)
KR (1) KR101375035B1 (ja)
CN (1) CN101536164B (ja)
WO (1) WO2008039459A1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011181583A (ja) * 2010-02-26 2011-09-15 Toshiba Corp 半導体装置
JP2012059943A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
JP2014060298A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置およびその製造方法
JP2014518017A (ja) * 2011-05-18 2014-07-24 ビシャイ‐シリコニックス 半導体デバイス
JP2015173291A (ja) * 2015-06-02 2015-10-01 株式会社東芝 半導体装置
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
JP2017010975A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置
JPWO2017006711A1 (ja) * 2015-07-07 2017-11-02 富士電機株式会社 半導体装置
JPWO2017047286A1 (ja) * 2015-09-16 2017-12-14 富士電機株式会社 半導体装置
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
JP2018046053A (ja) * 2016-09-12 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018212282A1 (ja) * 2017-05-17 2018-11-22 ローム株式会社 半導体装置
JP2019033140A (ja) * 2017-08-04 2019-02-28 富士電機株式会社 半導体装置および半導体装置の製造方法
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
JP2019050434A (ja) * 2019-01-04 2019-03-28 株式会社東芝 半導体装置
JP2019161200A (ja) * 2017-05-17 2019-09-19 ローム株式会社 半導体装置
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
JP2020170762A (ja) * 2019-04-02 2020-10-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021086949A (ja) * 2019-11-28 2021-06-03 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
US11133411B2 (en) 2019-08-23 2021-09-28 Kabushiki Kaisha Toshiba Semiconductor device with reduced on-resistance
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384620B (zh) 2006-09-08 2013-02-01 Fairchild Semiconductor 具有金屬氧化半導體閘極式溝渠對溝渠之橫向電流流量之裝置、方法及系統
US8575687B2 (en) * 2007-05-30 2013-11-05 Rohm Co., Ltd. Semiconductor switch device
US20090108343A1 (en) * 2007-10-31 2009-04-30 Gennadiy Nemtsev Semiconductor component and method of manufacture
US7633121B2 (en) * 2007-10-31 2009-12-15 Force-Mos Technology Corp. Trench MOSFET with implanted drift region
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
EP2274770A4 (en) * 2008-04-28 2012-12-26 St Microelectronics Nv INTEGRATED FIELD EFFECT RECTIFIER MOSFET
US7910439B2 (en) * 2008-06-11 2011-03-22 Maxpower Semiconductor Inc. Super self-aligned trench MOSFET devices, methods, and systems
US20090321818A1 (en) * 2008-06-30 2009-12-31 Infineon Technologies Austria Ag Semiconductor component with two-stage body zone
US8310001B2 (en) * 2008-07-15 2012-11-13 Maxpower Semiconductor Inc. MOSFET switch with embedded electrostatic charge
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
US8022474B2 (en) 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
WO2010080855A2 (en) 2009-01-06 2010-07-15 Lakota Technologies Inc. Self-bootstrapping field effect diode structures and methods
US7851312B2 (en) * 2009-01-23 2010-12-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
US20110057259A1 (en) * 2009-09-04 2011-03-10 Tiesheng Li Method for forming a thick bottom oxide (tbo) in a trench mosfet
US10026835B2 (en) * 2009-10-28 2018-07-17 Vishay-Siliconix Field boosted metal-oxide-semiconductor field effect transistor
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
JP5482886B2 (ja) 2010-02-16 2014-05-07 トヨタ自動車株式会社 半導体装置
US8581341B2 (en) * 2010-04-20 2013-11-12 Maxpower Semiconductor, Inc. Power MOSFET with embedded recessed field plate and methods of fabrication
JP5633992B2 (ja) 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
US8390060B2 (en) 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
US9806190B2 (en) * 2010-10-28 2017-10-31 Texas Instruments Incorporated High voltage drain extension on thin buried oxide SOI
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
US8598654B2 (en) * 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
KR101809463B1 (ko) 2011-05-02 2017-12-15 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
TWI421923B (zh) * 2011-06-20 2014-01-01 Great Power Semiconductor Corp 具有源極溝槽之溝槽式功率半導體元件的製造方法
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8686439B2 (en) * 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
US9312335B2 (en) * 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9024379B2 (en) * 2012-02-13 2015-05-05 Maxpower Semiconductor Inc. Trench transistors and methods with low-voltage-drop shunt to body diode
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
US8697560B2 (en) 2012-02-24 2014-04-15 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
CN103325685A (zh) * 2012-03-23 2013-09-25 无锡维赛半导体有限公司 深沟槽功率半导体场效应晶体管及其制作方法
CN103390645B (zh) * 2012-05-08 2016-08-03 上海韦尔半导体股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
MY180765A (en) * 2012-06-11 2020-12-08 Mimos Berhad Fabrication method of thick bottom oxide in deep trench of metal oxide semiconductor field effect transistors
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
US8975691B2 (en) * 2012-08-13 2015-03-10 Great Power Semiconductor Corp. Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9437440B2 (en) * 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US8809948B1 (en) * 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US9337271B2 (en) * 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
TWI514578B (zh) * 2013-06-21 2015-12-21 Chip Integration Tech Co Ltd 雙溝渠式整流器及其製造方法
KR20150011185A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9111766B2 (en) * 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US9324802B2 (en) * 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
CN104518028A (zh) * 2014-08-13 2015-04-15 上海华虹宏力半导体制造有限公司 基于屏蔽栅结构的沟槽栅mosfet
US9324823B2 (en) 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
JP6763779B2 (ja) 2014-11-18 2020-09-30 ローム株式会社 半導体装置および半導体装置の製造方法
US9425303B1 (en) * 2015-02-13 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Controlling current or mitigating electromagnetic or radiation interference effects using multiple and different semi-conductive channel regions generating structures
US9425187B1 (en) 2015-02-13 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Apparatus and methods for modulating current / voltage response using multiple semi-conductive channel regions (SCR) produced from different integrated semiconductor structures
US9478639B2 (en) 2015-02-27 2016-10-25 Infineon Technologies Austria Ag Electrode-aligned selective epitaxy method for vertical power devices
US9595519B2 (en) * 2015-03-19 2017-03-14 The United States Of America As Represented By The Secretary Of The Navy Combination metal oxide semi-conductor field effect transistor (MOSFET) and junction field effect transistor (JFET) operable for modulating current voltage response or mitigating electromagnetic or radiation interference effects by altering current flow through the MOSFETs semi-conductive channel region (SCR)
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017054958A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
DE102015122938B4 (de) 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
JP6907233B2 (ja) * 2016-02-02 2021-07-21 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体デバイス
CN106158973A (zh) * 2016-07-06 2016-11-23 电子科技大学 一种积累型dmos
CN106098779B (zh) * 2016-07-18 2019-10-29 中国科学院微电子研究所 一种槽栅vdmos
CN106206738B (zh) * 2016-08-22 2019-09-27 电子科技大学 一种积累型功率dmos器件
CN106298946A (zh) * 2016-10-09 2017-01-04 无锡新洁能股份有限公司 一种降低低压Trench DMOS导通电阻的制造方法
US10424663B2 (en) * 2017-05-23 2019-09-24 International Business Machines Corporation Super long channel device within VFET architecture
US10573745B2 (en) 2017-05-23 2020-02-25 International Business Machines Corporation Super long channel device within VFET architecture
CN108376708B (zh) * 2018-02-13 2021-08-24 天津中科先进技术研究院有限公司 具有耐压结构的半导体器件及其制作方法
DE102019207761A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor
CN110400802A (zh) * 2019-08-22 2019-11-01 无锡沃达科半导体技术有限公司 新型共漏双mosfet结构及其形成方法
CN113035947A (zh) * 2019-12-24 2021-06-25 珠海格力电器股份有限公司 功率器件、电力电子设备及功率器件的制作方法
CN113690301B (zh) * 2020-05-18 2024-01-26 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN112002751A (zh) * 2020-07-22 2020-11-27 湖南国芯半导体科技有限公司 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
US11387338B1 (en) 2021-01-22 2022-07-12 Applied Materials, Inc. Methods for forming planar metal-oxide-semiconductor field-effect transistors
US20220336594A1 (en) * 2021-04-14 2022-10-20 Infineon Technologies Austria Ag Transistor device having charge compensating field plates in-line with body contacts
CN113113473B (zh) * 2021-04-16 2022-08-12 深圳真茂佳半导体有限公司 场效晶体管结构及其制造方法、芯片装置
CN115881776A (zh) * 2022-12-14 2023-03-31 上海功成半导体科技有限公司 功率器件及其制作方法和电子器件
CN116779649B (zh) * 2023-08-18 2023-12-01 深圳市锐骏半导体股份有限公司 半导体功率器件版图

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
US20040021173A1 (en) * 2002-07-30 2004-02-05 Fairchild Semiconductor Corporation Dual trench power mosfet
JP2004303964A (ja) * 2003-03-31 2004-10-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2006066922A (ja) * 2004-08-27 2006-03-09 Internatl Rectifier Corp トレンチベースのソースおよびゲート電極を有するパワーデバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5879980A (en) * 1997-03-24 1999-03-09 Advanced Micro Devices, Inc. Method of making static random access memory cell having a trench field plate for increased capacitance
US5907776A (en) 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6653691B2 (en) * 2000-11-16 2003-11-25 Silicon Semiconductor Corporation Radio frequency (RF) power devices having faraday shield layers therein
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10127885B4 (de) * 2001-06-08 2009-09-24 Infineon Technologies Ag Trench-Leistungshalbleiterbauelement
CN1181559C (zh) * 2001-11-21 2004-12-22 同济大学 一种半导体器件
KR20030078867A (ko) * 2002-01-28 2003-10-08 미쓰비시덴키 가부시키가이샤 반도체 장치
AU2003232995A1 (en) 2002-05-31 2003-12-19 Koninklijke Philips Electronics N.V. Trench-gate semiconductor device and method of manufacturing
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP2006237066A (ja) * 2005-02-22 2006-09-07 Toshiba Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
US20040021173A1 (en) * 2002-07-30 2004-02-05 Fairchild Semiconductor Corporation Dual trench power mosfet
JP2004303964A (ja) * 2003-03-31 2004-10-28 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2006066922A (ja) * 2004-08-27 2006-03-09 Internatl Rectifier Corp トレンチベースのソースおよびゲート電極を有するパワーデバイス

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9893168B2 (en) 2009-10-21 2018-02-13 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
JP2011181583A (ja) * 2010-02-26 2011-09-15 Toshiba Corp 半導体装置
US10453953B2 (en) 2010-03-02 2019-10-22 Vishay-Siliconix Structures and methods of fabricating dual gate devices
JP2012059943A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
US11114559B2 (en) 2011-05-18 2021-09-07 Vishay-Siliconix, LLC Semiconductor device having reduced gate charges and superior figure of merit
JP2014518017A (ja) * 2011-05-18 2014-07-24 ビシャイ‐シリコニックス 半導体デバイス
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
JP2014060298A (ja) * 2012-09-18 2014-04-03 Toshiba Corp 半導体装置およびその製造方法
US10527654B2 (en) 2014-08-19 2020-01-07 Vishay SIliconix, LLC Vertical sense devices in vertical trench MOSFET
US10444262B2 (en) 2014-08-19 2019-10-15 Vishay-Siliconix Vertical sense devices in vertical trench MOSFET
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
JP2015173291A (ja) * 2015-06-02 2015-10-01 株式会社東芝 半導体装置
JP2017010975A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置
JPWO2017006711A1 (ja) * 2015-07-07 2017-11-02 富士電機株式会社 半導体装置
US10276666B2 (en) 2015-09-16 2019-04-30 Fuji Electric Co., Ltd. Semiconductor device
JPWO2017047286A1 (ja) * 2015-09-16 2017-12-14 富士電機株式会社 半導体装置
JP2018046053A (ja) * 2016-09-12 2018-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11069771B2 (en) 2017-05-17 2021-07-20 Rohm Co., Ltd. Semiconductor device
JP7201336B2 (ja) 2017-05-17 2023-01-10 ローム株式会社 半導体装置
WO2018212282A1 (ja) * 2017-05-17 2018-11-22 ローム株式会社 半導体装置
JP2019161199A (ja) * 2017-05-17 2019-09-19 ローム株式会社 半導体装置
JP7280666B2 (ja) 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
JP2019161200A (ja) * 2017-05-17 2019-09-19 ローム株式会社 半導体装置
US11605707B2 (en) 2017-05-17 2023-03-14 Rohm Co., Ltd. Semiconductor device
JP2019033140A (ja) * 2017-08-04 2019-02-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019050434A (ja) * 2019-01-04 2019-03-28 株式会社東芝 半導体装置
JP2020170762A (ja) * 2019-04-02 2020-10-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7196000B2 (ja) 2019-04-02 2022-12-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11133411B2 (en) 2019-08-23 2021-09-28 Kabushiki Kaisha Toshiba Semiconductor device with reduced on-resistance
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
JP2021086949A (ja) * 2019-11-28 2021-06-03 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置

Also Published As

Publication number Publication date
CN101536164B (zh) 2012-06-20
US20110039384A1 (en) 2011-02-17
EP2070108A1 (en) 2009-06-17
KR20090057976A (ko) 2009-06-08
WO2008039459A1 (en) 2008-04-03
CN101536164A (zh) 2009-09-16
US20080073707A1 (en) 2008-03-27
US7843004B2 (en) 2010-11-30
KR101375035B1 (ko) 2014-03-14
EP2070108A4 (en) 2010-12-01

Similar Documents

Publication Publication Date Title
KR101375035B1 (ko) Ｍｏｓｆｅｔ 및 그 제조 방법
US10304933B1 (en) Trench power MOSFET having a trench cavity
CN203325907U (zh) 绝缘栅半导体装置结构
KR102177431B1 (ko) 반도체 소자
US8878286B2 (en) Semiconductor device with enhanced mobility and method
US8890280B2 (en) Trench-type semiconductor power devices
JP5649597B2 (ja) トレンチｍｉｓデバイスの終端領域の作製プロセスおよび、ｍｉｓデバイスを含む半導体ダイとその形成方法
US20130341712A1 (en) Trench shielding structure for semiconductor device and method
US20130153995A1 (en) Semiconductor device and method for manufacturing the same
US20120094457A1 (en) Sti-aligned ldmos drift implant to enhance manufacturability while optimizing rdson and safe operating area
US7989293B2 (en) Trench device structure and fabrication
US20100308400A1 (en) Semiconductor Power Switches Having Trench Gates
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US6696726B1 (en) Vertical MOSFET with ultra-low resistance and low gate charge
WO2002037569A2 (en) Trench gate mos semiconductor device
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
WO2009076362A1 (en) Structure and method for forming field effect transistor with low resistance channel region
TW201222675A (en) Trench-gate MOSFET with capacitively depleted drift region
KR20040008252A (ko) 깊은 주입 접합부를 구비한 파워 ｍｏｓｆｅｔ
US8575688B2 (en) Trench device structure and fabrication
EP2643853A2 (en) Vertical dmos-field effect transistor
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
JP2005072356A (ja) 絶縁ゲート型電界効果半導体装置およびその製造方法
JP2004063844A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604