CN103325685A

CN103325685A - 深沟槽功率半导体场效应晶体管及其制作方法

Info

Publication number: CN103325685A
Application number: CN2012100815785A
Authority: CN
Inventors: 白玉明
Original assignee: VERSINE SEMICONDUCTOR Co Ltd
Current assignee: VERSINE SEMICONDUCTOR Co Ltd
Priority date: 2012-03-23
Filing date: 2012-03-23
Publication date: 2013-09-25

Abstract

本发明提供一种深沟槽功率半导体场效应晶体管及其制作方法，在漏区与漂移区上制作栅区结构及沟道区，然后对所述外延层进行刻蚀形成深沟槽并在所述深沟槽内形成氧化层，对所述氧化层填充多晶硅材料，最后制作源区、隔离层及电极以完成制作。本发明先制作晶体管的栅区结构，然后再制作深沟槽结构，相比现有技术中先制作深沟槽结构再制作栅区结构的工艺来说，能减少深沟槽进行氧化和电极沉积工艺对晶体管表面的影响，减少所需的CMP工艺次数，大大地降低晶体管的制作成本，并同时避免了由于湿法刻蚀而导致的深沟槽氧化层表面产生凹陷的问题。本发明制作工艺简单，适用于工业生产。

Description

深沟槽功率半导体场效应晶体管及其制作方法

技术领域

本发明属于半导体领域，特别是涉及一种深沟槽功率半导体场效应晶体管及其制作方法。

背景技术

功率晶体管一般用于控制功率电子器件合理工作，通过功率电子器件为负载提供大功率的输出。功率晶体管已广泛用于控制功率输出，高频大功率晶体管的应用电子设备的扫描电路中，如彩电，显示器，示波器，大型游戏机的水平扫描电路，视放电路，发射机的功率放大器等，亦广泛地应用到例如对讲机，手机的射频输出电路，高频振荡电路和高速电子开关电路等电路中。

一般说来，功率器件通常工作于高电压、大电流的条件下，普遍具备耐压高、工作电流大、自身耗散功率大等特点，因此在使用时与一般小功率器件存在一定差别。为了让开关器件的功能得到良好的发挥，功率半导体场效应晶体管需要满足两个基本要求：1、当器件处于导通状态时，能拥有非常低的导通电阻，最小化器件本身的功率损耗；2、当器件处于关断状态时，能拥有足够高的反向击穿电压。

现有的功率晶体管一般采用超结晶体管结构，然而，超结晶体管的制备工艺复杂，由于退火等工艺的影响，超结内的离子相互扩散容易导致掺杂浓度与实际有较大的偏差，而超结晶体管的击穿电压对离子掺杂浓度比较敏感，从而大大地增加了制作工艺尤其是在高掺杂浓度、低结宽器件的制作工艺的难度。进一步地，超结结构的功率晶体管一般用于高压或中高压电路中，由于超结结构功率晶体管的宽度具有一定的限制，对于小于180V的电路，一般的超结结构功率晶体管是难以实现的。

在现有技术中，具有侧氧(OB)结构的晶体管将在超结中很难实现的杂质浓度匹配问题，转换为容易控制的氧化层厚度上，并且其适用于低压电路。一般的OB结构晶体管的制作工艺是先制作深沟槽结构，然后制作栅区及其它的器件结构，在深沟槽生长氧化层时候便会在器件表面也形成一层较厚的氧化层，后续的工艺需要采用湿法刻蚀或者多次化学机械平坦化(Chemical Mechanical Planarization，CMP)，这会大大地增加了工艺的难度及制作的成本，同时，由于湿法刻蚀具有各向同性的特点，刻蚀时往往会导致深沟槽表面的氧化层同时被腐蚀形成凹陷，这对后续的电极材料沉积及整个晶体管的性能造成较大的影响。

因此，提供一种低制作成本、工艺简单且性能优异的功率晶体管实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深沟槽功率半导体场效应晶体管及其制作方法，用于解决现有技术中侧氧(OB)结构的晶体管高制作成本、工艺复杂且由于制备工艺的不足而影响晶体管性能的问题。

为实现上述目的及其他相关目的，本发明提供一种深沟槽功率半导体场效应晶体管的制作方法，至少包括步骤：1)提供第一导电类型的半导体衬底，在所述半导体衬底上形成第一导电类型的外延层，于所述外延层内制作栅区结构并在所述外延层中形成第二导电类型层；2)刻蚀所述外延层以分别在与所述栅区结构的两侧形成深沟槽，并在所述深沟槽表面形成氧化层；3)于所述第二导电类型层中形成第一导电类型层；4)于所述深沟槽内沉积导电材料以形成深沟槽电极；5)于所述第一导电类型层表面制作隔离层；6)刻蚀所述隔离层以露出所述深沟槽电极并露出欲制备源区电极的区域，然后沉积金属材料以形成上电极。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，所述深沟槽的深度大于所述栅区结构的深度。

作为本发明的深沟槽功率半导体场效应晶体管的制作方法的一个可选方案，所述深沟槽的深度等于所述外延层的厚度。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中所述氧化层的厚度为0.3～0.6um。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，所述步骤1)先制作掩膜版并刻蚀所述外延层以形成栅区沟槽，然后在所述栅区沟槽内形成栅氧层，最后在所述栅区沟槽内沉积栅极材料以形成所述栅区结构。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，通过第二导电类型离子注入以在所述外延层上形成第二导电类型层。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，所述步骤2)中，先以SiO₂或Si₃N₄作为掩膜层刻蚀所述外延层以分别在所述栅区结构的两侧形成深沟槽，然后在所述深沟槽表面形成氧化层，最后去除所述掩膜层。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，通过第一导电类型离子注入以在所述第二导电类型层表面形成第一导电类型层。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，所述第一导电类型与第二导电类型互为反型导电类型。

在本发明的深沟槽功率半导体场效应晶体管的制作方法中，所述半导体衬底为重掺杂的第一导电类型半导体材料，所述外延层为轻掺杂的第一导电类型半导体材料。

本发明还提供一种深沟槽功率半导体场效应晶体管，至少包括：第一导电类型的漏区；

第一导电类型的漂移区，结合于所述漏区上；第二导电类型的沟道区，结合于所述漂移区上；第一导电类型的源区；结合于所述沟道区上；栅区结构，其包括位于所述源区中部且具有延伸至所述漂移区的第一深度的栅区沟槽，结合于所述栅区沟槽表面的栅氧层以及填充于所述栅氧层内的栅极材料；深沟槽结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽，结合于各深沟槽表面的氧化层以及填充于所述氧化层内的导电材料；隔离结构，结合于所述源区、深沟槽结构及栅区结构表面，且具有对应于所述源区及深沟槽结构的电极通孔；以及上电极，覆盖于所述隔离结构表面且通过所述电极通孔与所述源区及深沟槽结构相连。

作为本发明的深沟槽功率半导体场效应晶体管的一个优选方案，所述深沟槽结构的底部与所述漏区相接。

作为本发明的深沟槽功率半导体场效应晶体管的一个优选方案，所述氧化层的厚度为0.3～0.6um。

在本发明的深沟槽功率半导体场效应晶体管中，所述第一导电类型与第二导电类型互为反型导电类型。

在本发明的深沟槽功率半导体场效应晶体管中，所述漏区为重掺杂的第一导电类型半导体材料，所述漂移区为轻掺杂的第一导电类型半导体材料。

如上所述，本发明的深沟槽功率半导体场效应晶体管及其制作方法，具有以下有益效果：在漏区与漂移区上制作栅区结构及沟道区，然后对所述外延层进行刻蚀形成深沟槽并在所述深沟槽内形成氧化层，对所述氧化层填充多晶硅材料，最后制作源区、隔离层及电极以完成制作。本发明先制作晶体管的栅区结构，然后再制作深沟槽结构，相比现有技术中先制作深沟槽结构再制作栅区结构的工艺来说，能减少深沟槽进行氧化和电极沉积工艺对晶体管表面的影响，减少所需的CMP工艺次数，大大地降低晶体管的制作成本，并同时避免了由于湿法刻蚀而导致的深沟槽氧化层表面产生凹陷的问题。本发明制作方法工艺简单，与一般的MOS工艺兼容，适用于工业生产。

附图说明

图1～图5显示为本发明实施例1中深沟槽功率半导体场效应晶体管的制作方法步骤1)所呈现的结构示意图。

图6～图7显示为本发明实施例1中深沟槽功率半导体场效应晶体管的制作方法步骤2)所呈现的结构示意图。

图8显示为本发明实施例1中深沟槽功率半导体场效应晶体管的制作方法步骤3)所呈现的结构示意图。

图9显示为本发明实施例1中深沟槽功率半导体场效应晶体管的制作方法步骤4)所呈现的结构示意图。

图10显示为本发明实施例1中深沟槽功率半导体场效应晶体管的制作方法步骤5)所呈现的结构示意图。

图11～图12显示为本发明实施例1中深沟槽功率半导体场效应晶体管的制作方法步骤6)所呈现的结构示意图。

图13～图17显示为本发明实施例2中深沟槽功率半导体场效应晶体管的制作方法步骤1)所呈现的结构示意图。

图18～图19显示为本发明实施例2中深沟槽功率半导体场效应晶体管的制作方法步骤2)所呈现的结构示意图。

图20显示为本发明实施例2深沟槽功率半导体场效应晶体管的制作方法步骤3)所呈现的结构示意图。

图21显示为本发明实施例2深沟槽功率半导体场效应晶体管的制作方法步骤4)所呈现的结构示意图。

图22显示为本发明实施例2深沟槽功率半导体场效应晶体管的制作方法步骤5)所呈现的结构示意图。

图23～图24显示为本发明实施例2深沟槽功率半导体场效应晶体管的制作方法步骤6)所呈现的结构示意图。

元件标号说明

101、201 半导体衬底

102、202 外延层

103、203 栅区沟槽

104、204 栅氧层

105、205 栅极材料

106、206 第二导电类型层

107、207 深沟槽

108、208 氧化层

109、209 第一导电类型层

110、210 导电材料

111、211 隔离层

112、212 电极通孔

113、213 上电极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图24。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例1

如图1至12所示，本发明提供一种深沟槽功率半导体场效应晶体管的制作方法，至少包括步骤：

请参阅图1～图5，如图所示，首先进行步骤1)，提供第一导电类型的半导体衬底101，在所述半导体衬底101上形成第一导电类型的外延层102，于所述外延层102内制作栅区结构并在所述外延层102中形成第二导电类型层106。所述第一导电类型与第二导电类型互为反型导电类型。在本实施例中，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型，另一实施例中，所述第一导电类型为P型导电类型，所述第二导电类型为N型导电类型。

所述第一导电类型的半导体衬底101作为晶体管的漏极，并且为重掺杂的N型半导体材料，然后在所述半导体衬底101上形成第一导电类型的外延层102，所述外延层102为轻掺杂的N型半导体材料，所述外延层102作为晶体管的漂移区。然后制作掩膜版并刻蚀所述外延层102以形成栅区沟槽103，接着采用热氧化方法或沉积法在在所述栅区沟槽103内形成栅氧层104，所述栅氧层104为SiO₂层，最后在所述栅区沟槽103内沉积栅极材料105以形成所述栅区结构，所述栅极材料105使用多晶硅材料。接着通过第二导电类型离子注入以在所述外延层102上形成第二导电类型层106，即对所述轻掺杂的N型漂移区进行离子注入以形成第二导电类型层106，此处采用硼离子进行注入以形成P型层，并作为晶体管的沟道区。

如图6～图7所示，然后进行步骤2)，刻蚀所述外延层102以分别在所述栅区结构的两侧形成深沟槽107，并在所述深沟槽107表面形成氧化层108。

在本实施例中，先以SiO₂或Si₃N₄作为掩膜层刻蚀所述外延层102以分别在所述栅区结构的两侧形成深沟槽107，所述深沟槽107与所述栅区结构具有间隔，并且所述深沟槽107的深度大于所述栅区结构的深度。在本实施例中，所述深沟槽107的深度小于所述外延层102的厚度。然后在所述深沟槽107表面形成氧化层108，所述氧化层108为SiO₂层，可采用热氧化或沉积法进行制备，所述氧化层108的厚度为0.3～0.6um，最后去除所述掩膜层。当然，所述氧化层108的厚度需根据晶体管的工作电压与所需的最低击穿电压值等条件所限定，在其它的实施例中，其厚度可以超出本实施例所述的数值范围。在本步骤中，在制作好栅区结构后再制作深沟槽结构，相比现有技术中在前期制作深沟槽结构的工艺来说，能减少对深沟槽进行氧化和电极沉积工艺对晶体管的影响，减少所需的CMP工艺次数，能大大地降低晶体管的制作成本。

如图8所示，接着进行步骤3)，于所述第二导电类型层106中形成第一导电类型层109。

在本实施例中，通过第一导电类型离子注入以在所述第二导电类型层106表面形成第一导电类型层109，在具体的实施过程中，对所述P型沟道区采用砷或磷离子进行重掺杂，以在所述P型沟道区中形成重掺杂N型层，所述重掺杂N型层作为晶体管的源区。

如图9所示，接着进行步骤4)，于所述深沟槽107内沉积导电材料110以形成深沟槽电极。

在本实施例中，所述导电材料110为多晶硅材料，当然，在其它的实施例中，所述导电材料可为期望的其它所有导电材料。

如图10所示，接着进行步骤5)，于所述第一导电类型层109表面制作隔离层111。

在本实施例中，先在所述第一导电类型层109即重掺杂N型源区表面制作低温SiO₂层(LTO)，然后在所述低温SiO₂层上制备硼磷硅玻璃(BPSG)，以完成所述隔离层111的制备。

如图11～12所示，最后进行步骤6)，刻蚀所述隔离层111以露出所述深沟槽电极并露出欲制备源区电极的区域，然后沉积金属材料以形成上电极113。

在本实施例中，刻蚀所述隔离层111以露出所述深沟槽电极并露出欲制备源区电极的区域，然后沉积金属材料以形成上电极113，以完成所述深沟槽功率半导体场效应晶体管的制作。

实施例2

请参阅图13～图24，如图所示，本实施例提供一种深沟槽功率半导体场效应晶体管的制作方法，其主要步骤如实施例1，其中，所述步骤2)中，刻蚀所述外延层202以分别在所述栅区结构的两侧形成深沟槽207，所述深沟槽207的深度等于或大于所述外延层202的厚度。

实施例3

请参阅图12，如图所示，本发明还提供一种深沟槽功率半导体场效应晶体管，至少包括：

第一导电类型的漏区101；第一导电类型的漂移区102，结合于所述漏区上；第二导电类型的沟道区106，结合于所述漂移区上；第一导电类型的源区109；结合于所述沟道区上；栅区结构，其包括位于所述源区109中部且具有延伸至所述漂移区102的第一深度的栅区沟槽103，结合于所述栅区沟槽103表面的栅氧层104以及填充于所述栅氧层104内的栅极材料105；深沟槽结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽，结合于各深沟槽表面的氧化层108以及填充于所述氧化层108内的导电材料110；隔离结构111，结合于所述源区109、深沟槽结构及栅区结构表面，且具有对应于所述源区109及深沟槽结构的电极通孔112；以及上电极113，覆盖于所述隔离结构111表面且通过所述电极通孔112与所述源区109及深沟槽结构相连。

在本实施例中，所述深沟槽结构的底部与所述漏区101具有预设的间隔。

所述第一导电类型与第二导电类型互为反型导电类型，在本实施例中，所述第一导电类型为N型导电类型，所述第二导电类型为P型导电类型，另一实施例中，所述第一导电类型为P型导电类型，所述第二导电类型为N型导电类型。

在本实施例中，所述导电材料110为多晶硅材料。当然，在其它的实施例中，所述导电材料可为期望的其它所有导电材料。

在本实施例中，所述氧化层108的厚度为0.3～0.6um。当然，所述氧化层108的厚度需根据晶体管的工作电压与所需的最低击穿电压值等条件所限定，在其它的实施例中，其厚度可以超出本实施例所述的数值范围。

在本实施例中，所述漏区101为重掺杂的第一导电类型半导体材料，所述漂移区102为轻掺杂的第一导电类型半导体材料。具体地，所述漏区101为重掺杂的N型半导体材料，所述漂移区102为轻掺杂的N型半导体材料。

实施例4

请参阅图24，如图所示，本实施例提供一种深沟槽功率半导体场效应晶体管，其基本结构如实施例3，其中，所述深沟槽结构包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽，结合于各深沟槽表面的氧化层208以及填充于所述氧化层208内的导电材料210，且所述深沟槽结构的底部与所述漏区201相接。

综上所述，本发明的深沟槽功率半导体场效应晶体管及其制作方法，在漏区与漂移区上制作栅区结构及沟道区，然后对所述外延层进行刻蚀形成深沟槽并在所述深沟槽内形成氧化层，对所述氧化层填充多晶硅材料，最后制作源区、隔离层及电极以完成制作。本发明先制作晶体管的栅区结构，然后再制作深沟槽结构，相比现有技术中先制作深沟槽结构再制作栅区结构的工艺来说，能减少深沟槽进行氧化和电极沉积工艺对晶体管表面的影响，减少所需的CMP工艺次数，大大地降低晶体管的制作成本，同时避免了由于湿法刻蚀而导致的深沟槽氧化层表面产生凹陷的问题。本发明制作方法工艺简单，与一般的MOS工艺兼容，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种深沟槽功率半导体场效应晶体管的制作方法，其特征在于，至少包括步骤：

1)提供第一导电类型的半导体衬底，在所述半导体衬底上形成第一导电类型的外延层，于所述外延层内制作栅区结构并在所述外延层中形成第二导电类型层；

2)刻蚀所述外延层以分别在与所述栅区结构的两侧形成深沟槽，并在所述深沟槽表面形成氧化层；

3)于所述第二导电类型层中形成第一导电类型层；

4)于所述深沟槽内沉积导电材料以形成深沟槽电极；

5)于所述第一导电类型层表面制作隔离层；

6)刻蚀所述隔离层以露出所述深沟槽电极并露出欲制备源区电极的区域，然后沉积金属材料以形成上电极。

2.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：所述深沟槽的深度大于所述栅区结构的深度。

3.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：所述氧化层的厚度为0.3～0.6um。

4.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：所述步骤1)先制作掩膜版并刻蚀所述外延层以形成栅区沟槽，然后在所述栅区沟槽内形成栅氧层，最后在所述栅区沟槽内沉积栅极材料以形成所述栅区结构。

5.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：通过第二导电类型离子注入以在所述外延层上形成第二导电类型层。

6.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：所述步骤2)中，先以SiO₂或Si₃N₄作为掩膜层刻蚀所述外延层以分别在所述栅区结构的两侧形成深沟槽，然后在所述深沟槽表面形成氧化层，最后去除所述掩膜层。

7.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：通过第一导电类型离子注入以在所述第二导电类型层表面形成第一导电类型层。

8.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：所述第一导电类型与第二导电类型互为反型导电类型。

9.根据权利要求1所述的深沟槽功率半导体场效应晶体管的制作方法，其特征在于：所述半导体衬底为重掺杂的第一导电类型半导体材料，所述外延层为轻掺杂的第一导电类型半导体材料。

10.一种深沟槽功率半导体场效应晶体管，其特征在于，至少包括：

第一导电类型的漏区；

第一导电类型的漂移区，结合于所述漏区上；

第二导电类型的沟道区，结合于所述漂移区上；

第一导电类型的源区；结合于所述沟道区上；

栅区结构，其包括位于所述源区中部且具有延伸至所述漂移区的第一深度的栅区沟槽，结合于所述栅区沟槽表面的栅氧层以及填充于所述栅氧层内的栅极材料；

深沟槽结构，包括分别位于所述栅区结构两侧且具有纵向延伸至所述漂移区的大于所述第一深度的第二深度的两个深沟槽，结合于各深沟槽表面的氧化层以及填充于所述氧化层内的导电材料；

隔离结构，结合于所述源区、深沟槽结构及栅区结构表面，且具有对应于所述源区及深沟槽结构的电极通孔；

上电极，覆盖于所述隔离结构表面且通过所述电极通孔与所述源区及深沟槽结构相连。

11.根据权利要求10所述的深沟槽功率半导体场效应晶体管，其特征在于：所述氧化层的厚度为0.3～0.6um。

12.根据权利要求11所述的深沟槽功率半导体场效应晶体管，其特征在于：所述第一导电类型与第二导电类型互为反型导电类型。

13.根据权利要求11所述的深沟槽功率半导体场效应晶体管，其特征在于：所述漏区为重掺杂的第一导电类型半导体材料，所述漂移区为轻掺杂的第一导电类型半导体材料。