CN115881776A - 功率器件及其制作方法和电子器件 - Google Patents
功率器件及其制作方法和电子器件 Download PDFInfo
- Publication number
- CN115881776A CN115881776A CN202211605387.4A CN202211605387A CN115881776A CN 115881776 A CN115881776 A CN 115881776A CN 202211605387 A CN202211605387 A CN 202211605387A CN 115881776 A CN115881776 A CN 115881776A
- Authority
- CN
- China
- Prior art keywords
- substrate
- power device
- layer
- trench
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 113
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 238000002955 isolation Methods 0.000 claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 claims description 71
- 239000002184 metal Substances 0.000 claims description 33
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 18
- 229910052796 boron Inorganic materials 0.000 claims description 18
- 239000007943 implant Substances 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 16
- 239000007924 injection Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 114
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本申请的实施例提出了一种功率器件及其制作方法和电子器件。功率器件包括衬底、栅极氧化层、栅极多晶硅和隔离层。衬底包括层叠设置的漂移区和P阱区，且衬底靠近P阱区一侧的表面形成有多个沟槽，多个沟槽穿透P阱区并延伸至漂移区；栅极氧化层设置在沟槽的内壁；栅极多晶硅设置在沟槽内，且栅极多晶硅位于栅极氧化层远离衬底的一侧；隔离层设置在P阱区远离漂移区的一侧，且一部分隔离层延伸至沟槽内，衬底靠近隔离层的一侧形成有N+区。制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种功率器件及其制作方法和电子器件。
背景技术
绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)是在金属氧化物场效应晶体管(MOSFET)和双极晶体管(Bipolar)基础上发展起来的一种新型复合功率器件，具有MOS输入、双极输出功能。IGBT集Bipolar器件通态压降小、载流密度大、耐压高和功率MOSFET驱动功率小、开关速度快、输入阻抗高、热稳定性好的优点于一身，被广泛应用到交流电机、变频器、开关电源、照明电路、牵引传动等领域。作为电力电子变换器的核心器件，为应用装置的高频化、小型化、高性能和高可靠性奠定了基础。
在相关技术中，Dummy trench是IGBT常见的制作工艺，由于IGBT的电流密度很大，所以有时为了保证IGBT的短路能力，需要在保证IGBT Bvces不变的前提下，降低其电流密度，来提升短路能力。其中，Bvces指的是在栅极G和发射极E短路时，在加一定的IC下，IGBT的集电极C和发射极E之间的击穿电压。
目前，通常在不改变沟槽（trench）密度下，也就是不改变沟槽数量的前提下，取消一部分沟槽的导电能力，从而降低IGBT的电流密度。但是，现有的IGBT功率器件的制作均会改变工作区沟槽的结构，而且还需要在工作区沟槽的连接位置做相应处理，使得版图的设计较为复杂，无疑提高了功率器件的制作成本。
发明内容
本发明提供了一种功率器件及其制作方法和电子器件，以降低功率器件的制作成本。
为解决上述技术问题，本发明采用如下技术方案：
本申请第一方面的实施例提出了一种功率器件，功率器件包括衬底、栅极氧化层、栅极多晶硅和隔离层。衬底包括层叠设置的漂移区和P阱区，且衬底靠近P阱区一侧的表面形成有多个沟槽，多个沟槽穿透P阱区并延伸至漂移区；栅极氧化层设置在沟槽的内壁；栅极多晶硅设置在沟槽内，且栅极多晶硅位于栅极氧化层远离衬底的一侧；隔离层设置在P阱区远离漂移区的一侧，且隔离层延伸至一部分沟槽内，衬底的P阱区靠近隔离层的一侧形成有N+区。
在本实施例中，衬底可以为硅基衬底，其包括漂移区和P阱区（P-well）。在制作本实施例的功率器件时，首先在衬底的一侧表面形成多个沟槽，并在沟槽的内壁形成栅极氧化层，接着在沟槽的内部填充栅极多晶硅，接着，对沟槽外部的栅极多晶硅进行回刻，以使得衬底靠近沟槽一侧的表面平整。接着，继续刻蚀一部分位于沟槽内的栅极多晶硅，示例性的，可以在衬底靠近沟槽的一侧表面涂覆光刻胶，并利用光刻的方式刻蚀一部分位于沟槽内的栅极多晶硅。接着，在衬底靠近沟槽一侧的表面形成P阱区，并在P阱区靠近沟槽的开口部位形成N+区。接着，在衬底的P阱区的表面形成隔离层（ILD, 层间介质隔离），而且，隔离层延伸至一部分沟槽的内部，也就是说，有一部分沟槽110的内部设置有隔离层400，以此能够降低或阻隔电子迁移。接着，在衬底靠近隔离层的一侧沉积金属层。需要注意的是，隔离层位于金属层与N+区之间，以对金属层与N+区形成隔离。
根据本申请实施例中的功率器件，其通过刻蚀掉一部分沟槽内的栅极多晶硅，并在刻蚀掉栅极多晶硅的部位填充一部分隔离层，以此能够取消一部分沟槽内的栅极多晶硅的导电能力，从而降低工作时功率器件的电流密度，提升短路能力。制作本申请实施例中的功率器件时，其仅需在制作过程中刻蚀一部分栅极多晶硅，即可改变功率器件的导电能力，进而提升短路能力。也就是说，制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。
根据本申请实施例中的功率器件，其还可以具备以下技术特征：
在本申请的一些实施例中，位于所述沟槽内的所述隔离层沿所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。
在本申请的一些实施例中，一部分所述沟槽内填充有所述栅极多晶硅和所述隔离层，另外一部分所述沟槽内仅填充有所述栅极多晶硅。
在本申请的一些实施例中，填充有所述栅极多晶硅和所述隔离层的所述沟槽与仅填充有所述栅极多晶硅的所述沟槽间隔设置。
在本申请的一些实施例中，所述功率器件还包括场截止注入层、硼注入层和金属电极，所述场截止注入层设置在所述衬底远离所述沟槽的一侧，所述硼注入层设置在所述场截止注入层远离所述衬底的一侧，所述金属电极设置在所述硼注入层远离所述衬底的一侧。
本申请第二方面的实施例提出了一种功率器件的制作方法，制作如第一方面任一实施例中的功率器件，制作方法的步骤包括：
提供衬底，在所述衬底的一侧表面形成多个沟槽，在所述沟槽的内壁形成栅极氧化层，并在所述沟槽内填充栅极多晶硅；
回刻所述栅极多晶硅，并刻蚀一部分位于所述沟槽内的所述栅极多晶硅；
在所述衬底靠近所述沟槽一侧的表面形成P阱区，在所述P阱区靠近所述沟槽的开口部位形成N+区；
在所述P阱区的表面形成隔离层，其中一部分所述隔离层延伸至所述沟槽内。
在本申请的一些实施例中，位于所述沟槽内的所述隔离层在所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。
在本申请的一些实施例中，所述在所述P阱区的表面形成隔离层，其中一部分所述隔离层延伸至所述沟槽内之后的步骤还包括：
在所述衬底靠近所述P阱区的一侧形成金属层，所述金属层覆盖所述隔离层和一部分所述衬底。
在本申请的一些实施例中，所述制作方法的步骤还包括：
对所述衬底远离所述沟槽的一侧进行背面减薄，并在所述衬底远离所述沟槽的一侧形成场截止注入层；
在所述场截止注入层远离所述衬底的一侧形成硼注入层；
在所述硼注入层远离所述衬底的一侧形成金属电极。
本申请第三方面的实施例提出了一种电子器件，包括第一方面任一实施例中的功率器件。
根据本申请实施例中的电子器件，由于其具有第一方面任一实施例中的功率器件，因此其也具备第一方面任一实施例的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
图1为相关技术中功率器件的结构示意图；
图2为相关技术中其中一种功率器件的俯视图；
图3为相关技术中另外一种功率器件的俯视图；
图4为本申请实施例中的功率器件的结构示意图；
图5为制作本申请实施例中的功率器件的流程示意图（衬底上形成沟槽，并在沟槽内填充栅极多晶硅）；
图6为制作本申请实施例中的功率器件的流程示意图（栅极多晶硅的回刻）；
图7为制作本申请实施例中的功率器件的流程示意图（刻蚀一部分位于沟槽内的栅极多晶硅）；
图8为制作本申请实施例中的功率器件的流程示意图（衬底上形成P阱区和N+区）；
图9为制作本申请实施例中的功率器件的流程示意图（形成阻隔层和金属层）；
图10为本申请实施例中的功率器件的制作方法的流程图。
附图标记如下：
10金属；20孔；30栅极多晶硅；
100衬底；101P阱区；102漂移区；103N+区；104场截止注入层；105硼注入层；110沟槽；
200栅极氧化层；300栅极多晶硅；400隔离层；500金属层；600金属电极；900光刻胶；
M衬底的厚度方向。
具体实施方式
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。
如图1至图3所示，图1为相关技术中IGBT的结构示意图，图2为相关技术中IGBT的俯视图。在相关技术中，Dummy trench是IGBT常见的制作工艺，由于IGBT的电流密度很大，所以有时为了保证IGBT的短路能力，需要在保证IGBT Bvces不变的前提下，降低其电流密度，来提升短路能力。其中，Bvces指的是在栅极G和发射极E短路时，在加一定的IC下，IGBT的集电极C和发射极E之间的击穿电压。
目前，对于沟槽型的IGBT，通常在不改变沟槽（trench）密度下，也就是不改变沟槽30数量的前提下，取消一部分沟槽30的导电能力，从而降低IGBT的电流密度。但是，现有的IGBT功率器件的制作均会改变工作区沟槽30的结构，而且还需要在工作区沟槽30的连接位置做相应处理，使得版图的设计较为复杂。请参照图2和图3，图3相关技术中改变功率器件工作区沟槽30的结构后的俯视图，沟槽型的IGBT功率器件中，在沟槽内填充有多晶硅30，多晶硅30的顶部与金属10连接，多晶硅30之间形成有孔20。当改变工作区沟槽30的结构后，还需要在工作区沟槽30的连接位置做相应处理，图2为原始的连接位置，图3为改变沟槽30结构后的连接位置，如此，使得版图的设计较为复杂，且需要改变多块光刻版，这无疑提高了功率器件的制作成本。
鉴于此，如图4所示，本申请第一方面的实施例提出了一种功率器件，功率器件包括衬底100、栅极氧化层200、栅极多晶硅300和隔离层400。衬底100包括层叠设置的漂移区102和P阱区101，且衬底100靠近P阱区101一侧的表面形成有多个沟槽110，多个沟槽110穿透P阱区101并延伸至漂移区102；栅极氧化层200设置在沟槽110的内壁；栅极多晶硅300设置在沟槽110内，且栅极多晶硅300位于栅极氧化层200远离衬底100的一侧；隔离层400设置在P阱区101远离漂移区102的一侧，且隔离层400延伸至一部分沟槽110内，衬底100的P阱区101靠近隔离层400的一侧形成有N+区103。
在本实施例中，功率器件为沟槽型IGBT，功率器件的衬底100可以为硅基衬底100，其包括漂移区102和P阱区101（P-well）。请参照图5至图9，在制作本实施例的功率器件时，如图5所示，首先在衬底100的一侧表面形成多个沟槽110，并在沟槽110的内壁形成栅极氧化层200，接着在沟槽110的内部填充栅极多晶硅300，接着，如图6所示，对沟槽110外部的栅极多晶硅300进行回刻，以使得衬底100靠近沟槽110一侧的表面平整。接着，如图7所示，继续刻蚀一部分位于沟槽110内的栅极多晶硅300，示例性的，可以在衬底100靠近沟槽110的一侧表面涂覆光刻胶900，并利用光刻的方式刻蚀一部分位于沟槽110内的栅极多晶硅300。接着，如图8所示，在衬底100靠近沟槽110一侧的表面形成P阱区101，并在P阱区101靠近沟槽110的开口部位形成N+区103。接着，如图9所示，在衬底100的P阱区101的表面形成隔离层400（ILD, 层间介质隔离），而且，隔离层400延伸至一部分沟槽110的内部，也就是说，有一部分沟槽110的内部设置有隔离层400，以此能够降低或阻隔电子迁移。接着，在衬底100靠近隔离层400的一侧沉积金属层500。需要注意的是，隔离层400位于金属层500与N+区103之间，以对金属层500与N+区103形成隔离。
根据本申请实施例中的功率器件，其通过刻蚀掉一部分沟槽110内的栅极多晶硅300，并在刻蚀掉栅极多晶硅300的部位填充一部分隔离层400，以此能够降低或取消一部分沟槽110内的栅极多晶硅300的导电能力，从而降低工作时功率器件的电流密度，提升短路能力。制作本申请实施例中的功率器件时，其仅需在制作过程中刻蚀一部分栅极多晶硅300，即可改变功率器件的导电能力，进而提升短路能力。也就是说，制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽110结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。
在本申请的一些实施例中，位于沟槽110内的隔离层400沿衬底的厚度方向M的尺寸与P阱区101沿衬底的厚度方向M的尺寸相同。在本实施例中，功率器件沟槽110内的隔离层400沿衬底的厚度方向MM的尺寸等同于P阱区101沿衬底的厚度方向M的尺寸，这样，通过在沟槽110内设置隔离层400，能够完全取消该沟槽110内的栅极多晶硅300的导电能力，从而提升功率器件的短路能力。
在本申请另外一些实施例中，位于沟槽110内的隔离层400沿衬底的厚度方向M的尺寸大于P阱区101沿衬底的厚度方向M的尺寸。
在本申请的一些实施例中，一部分沟槽110内填充有栅极多晶硅300和隔离层400，另外一部分沟槽110内仅填充有栅极多晶硅300。在本实施例中，仅填充有栅极多晶硅300的沟槽110具有完全的导电能力，而填充有栅极多晶硅300和隔离层400的沟槽110，不具有导电能力或具有一部分导电能力，如此，能够降低功率器件的电流密度，提升短路能力。示例性的，本实施例中的功率器件中，可以有三分之二的沟槽110仅填充有栅极多晶硅300，另外三分之一的沟槽110填充有栅极多晶硅300和隔离层400，如此，功率器件中三分之二的沟槽110便具有导电能力。此外，在一些实施例中，仅填充有栅极多晶硅300的沟槽110数与全部沟槽110数的比例还可以为四分之三、五分之二、五分之三等。
在本申请的一些实施例中，填充有栅极多晶硅300和隔离层400的沟槽110与仅填充有栅极多晶硅300的沟槽110间隔设置。在本实施例中，填充有栅极多晶硅300和隔离层400的沟槽110不具备导电能力或具有一部分导电能力，通过设置这部分沟槽110能够降低功率器件的电流密度。而仅填充有栅极多晶硅300的沟槽110具有完全导电能力。通过将填充有栅极多晶硅300和隔离层400的沟槽110与仅填充有栅极多晶硅300的沟槽110间隔设置，能够使得功率器件的电流密度分别较为均匀，避免局部电流密度过大，进而提高功率器件的使用寿命。
在本申请的一些实施例中，功率器件还包括场截止注入层104、硼注入层105和金属电极600，场截止注入层104设置在衬底100远离沟槽110的一侧，硼注入层105设置在场截止注入层104远离衬底100的一侧，金属电极600设置在硼注入层105远离衬底100的一侧。在本实施例中，当形成功率器件的正面结构后，也就是形成衬底100靠近沟槽110一侧的结构后，可以对衬底100远离沟槽110的一侧进行背面减薄，接着，可以在衬底100远离沟槽110的一侧形成场截止注入层104，在场截止注入层104远离衬底100的一侧形成硼注入层105，在硼注入层105远离衬底100的一侧形成金属电极600。金属电极600即为功率器件的集电极C。此外，在进行功率器件的背面制作之前，还可以在隔离层400远离衬底100的一侧形成金属层500，该金属层500可以覆盖一部分衬底100。
如图10所示，本申请第二方面的实施例提出了一种功率器件的制作方法，用于制作抵第一方面任一实施例的功率器件，功率器件的制作方法的步骤包括：
S10,提供衬底100，在衬底100的一侧表面形成多个沟槽110，在沟槽110的内壁形成栅极氧化层200，并在沟槽110内填充栅极多晶硅300；
S20,回刻栅极多晶硅300，并刻蚀一部分位于沟槽110内的栅极多晶硅300；
S30,在衬底100靠近沟槽110一侧的表面形成P阱区101，在P阱区101靠近沟槽110的开口部位形成N+区103；
S40,在P阱区101的表面形成隔离层400，其中一部分隔离层400延伸至沟槽110内。
请参照图5至图9，在制作本实施例的功率器件时，如图5所示，首先在衬底100的一侧表面形成多个沟槽110，并在沟槽110的内壁形成栅极氧化层200，接着在沟槽110的内部填充栅极多晶硅300，接着，如图6所示，对沟槽110外部的栅极多晶硅300进行回刻，以使得衬底100靠近沟槽110一侧的表面平整。接着，如图7所示，继续刻蚀一部分位于沟槽110内的栅极多晶硅300，示例性的，可以在衬底100靠近沟槽110的一侧表面涂覆光刻胶900，并利用光刻的方式刻蚀一部分位于沟槽110内的栅极多晶硅300。接着，如图8所示，在衬底100靠近沟槽110一侧的表面形成P阱区101，并在P阱区101靠近沟槽110的开口部位形成N+区103。接着，如图9所示，在衬底100的P阱区101的表面形成隔离层400（ILD, 层间介质隔离），而且，隔离层400延伸至一部分沟槽110的内部，也就是说，有一部分沟槽110的内部设置有隔离层400，以此能够降低或阻隔电子迁移。接着，在衬底100靠近隔离层400的一侧沉积金属层500。需要注意的是，隔离层400位于金属层500与N+区103之间，以对金属层500与N+区103形成隔离。
根据本申请实施例中的功率器件，其通过刻蚀掉一部分沟槽110内的栅极多晶硅300，并在刻蚀掉栅极多晶硅300的部位填充一部分隔离层400，以此能够降低或取消一部分沟槽110内的栅极多晶硅300的导电能力，从而降低工作时功率器件的电流密度，提升短路能力。制作本申请实施例中的功率器件时，其仅需在制作过程中刻蚀一部分栅极多晶硅300，即可改变功率器件的导电能力，进而提升短路能力。也就是说，制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽110结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。
在本申请的一些实施例中，位于沟槽110内的隔离层400在衬底的厚度方向M的尺寸与P阱区101沿衬底的厚度方向M的尺寸相同。在本实施例中，功率器件沟槽110内的隔离层400沿衬底的厚度方向M的尺寸等同于P阱区101沿衬底的厚度方向M的尺寸，这样，通过在沟槽110内设置隔离层400，能够完全取消该沟槽110内的栅极多晶硅300的导电能力，从而提升功率器件的短路能力。
在本申请另外一些实施例中，位于沟槽110内的隔离层400沿衬底的厚度方向M的尺寸大于P阱区101沿衬底的厚度方向M的尺寸。
请参照图9，在本申请的一些实施例中，在P阱区101的表面形成隔离层400，其中一部分隔离层400延伸至沟槽110内之后的步骤还包括：S41,在衬底100靠近P阱区101的一侧形成金属层500，金属层500覆盖隔离层400和一部分衬底100。
请参照图4，在本申请的一些实施例中，功率器件的制作方法的步骤还包括：
S50，对衬底100远离沟槽110的一侧进行背面减薄，并在衬底100远离沟槽110的一侧形成场截止注入层104；
在场截止注入层104远离衬底100的一侧形成硼注入层105；
在硼注入层105远离衬底100的一侧形成金属电极600。
在本实施例中，当形成功率器件的正面结构后，也就是形成衬底100靠近沟槽110一侧的结构后，可以对衬底100远离沟槽110的一侧进行背面减薄，接着，可以在衬底100远离沟槽110的一侧形成场截止注入层104，在场截止注入层104远离衬底100的一侧形成硼注入层105，在硼注入层105远离衬底100的一侧形成金属电极600。金属电极600即为功率器件的集电极C。
本申请第三方面的实施例提出了一种电子器件，包括第一方面任一实施例中的功率器件。
根据本申请实施例中的电子器件，由于其包括第一方面任一实施例中的功率器件，因此，其也具备第一方面任一实施例的有益效果，具体而言，根据本申请实施例中的功率器件，其通过刻蚀掉一部分沟槽110内的栅极多晶硅300，并在刻蚀掉栅极多晶硅300的部位填充一部分隔离层400，以此能够降低或取消一部分沟槽110内的栅极多晶硅300的导电能力，从而降低工作时功率器件的电流密度，提升短路能力。制作本申请实施例中的功率器件时，其仅需在制作过程中刻蚀一部分栅极多晶硅300，即可改变功率器件的导电能力，进而提升短路能力。也就是说，制作本实施例中的功率器件时，无需对功率器件的版图做额外的改变，与相关技术中通过改变沟槽110结构且对功率器件的版图进行相应改变相比，本实施例中的功率器件能够极大的节约成本。而具有该功率器件的电子器件也具有节约成本的有益效果。
本发明是通过几个具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换和等同替代。另外，针对特定情形或具体情况，可以对本发明做各种修改，而不脱离本使用新型的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。
Claims (10)
1.一种功率器件，其特征在于，包括：
衬底，所述衬底包括层叠设置的漂移区和P阱区，且所述衬底靠近所述P阱区一侧的表面形成有多个沟槽，多个所述沟槽穿透所述P阱区并延伸至所述漂移区；
栅极氧化层，所述栅极氧化层设置在所述沟槽的内壁；
栅极多晶硅，所述栅极多晶硅设置在所述沟槽内，且所述栅极多晶硅位于所述栅极氧化层远离所述衬底的一侧；
隔离层，所述隔离层设置在所述P阱区远离所述漂移区的一侧，且所述隔离层延伸至一部分所述沟槽内，所述衬底的所述P阱区靠近所述隔离层的一侧形成有N+区。
2.根据权利要求1所述的功率器件，其特征在于，位于所述沟槽内的所述隔离层沿所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。
3.根据权利要求1所述的功率器件，其特征在于，一部分所述沟槽内填充有所述栅极多晶硅和所述隔离层，另外一部分所述沟槽内仅填充有所述栅极多晶硅。
4.根据权利要求3所述的功率器件，其特征在于，填充有所述栅极多晶硅和所述隔离层的所述沟槽与仅填充有所述栅极多晶硅的所述沟槽间隔设置。
5.根据权利要求1所述的功率器件，其特征在于，所述功率器件还包括场截止注入层、硼注入层和金属电极，所述场截止注入层设置在所述衬底远离所述沟槽的一侧，所述硼注入层设置在所述场截止注入层远离所述衬底的一侧，所述金属电极设置在所述硼注入层远离所述衬底的一侧。
6.一种功率器件的制作方法，其特征在于，制作如权利要求1至5中任一项所述的功率器件，所述制作方法的步骤包括：
提供衬底，在所述衬底的一侧表面形成多个沟槽，在所述沟槽的内壁形成栅极氧化层，并在所述沟槽内填充栅极多晶硅；
回刻所述栅极多晶硅，并刻蚀一部分位于所述沟槽内的所述栅极多晶硅；
在所述衬底靠近所述沟槽一侧的表面形成P阱区，在所述P阱区靠近所述沟槽的开口部位形成N+区；
在所述P阱区的表面形成隔离层，其中一部分所述隔离层延伸至所述沟槽内。
7.根据权利要求6所述的功率器件的制作方法，其特征在于，位于所述沟槽内的所述隔离层在所述衬底的厚度方向的尺寸与所述P阱区沿所述衬底的厚度方向的尺寸相同。
8.根据权利要求6所述的功率器件的制作方法，其特征在于，所述在所述P阱区的表面形成隔离层，其中一部分所述隔离层延伸至所述沟槽内之后的步骤还包括：
在所述衬底靠近所述P阱区的一侧形成金属层，所述金属层覆盖所述隔离层和一部分所述衬底。
9.根据权利要求8所述的功率器件的制作方法，其特征在于，所述制作方法的步骤还包括：
对所述衬底远离所述沟槽的一侧进行背面减薄，并在所述衬底远离所述沟槽的一侧形成场截止注入层；
在所述场截止注入层远离所述衬底的一侧形成硼注入层；
在所述硼注入层远离所述衬底的一侧形成金属电极。
10.一种电子器件，其特征在于，包括根据权利要求1至5中任一项所述的功率器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211605387.4A CN115881776A (zh) | 2022-12-14 | 2022-12-14 | 功率器件及其制作方法和电子器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211605387.4A CN115881776A (zh) | 2022-12-14 | 2022-12-14 | 功率器件及其制作方法和电子器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115881776A true CN115881776A (zh) | 2023-03-31 |
Family
ID=85767395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211605387.4A Pending CN115881776A (zh) | 2022-12-14 | 2022-12-14 | 功率器件及其制作方法和电子器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115881776A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080073707A1 (en) * | 2006-09-27 | 2008-03-27 | Darwish Mohamed N | Power MOSFET with recessed field plate |
| US20110210391A1 (en) * | 2010-02-26 | 2011-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104299995A (zh) * | 2013-07-16 | 2015-01-21 | 株式会社东芝 | 半导体装置 |
| US20170069741A1 (en) * | 2015-09-08 | 2017-03-09 | Magnachip Semiconductor, Ltd. | Power semiconductor device |
| CN111341772A (zh) * | 2018-12-19 | 2020-06-26 | 富士电机株式会社 | 半导体装置 |
| CN111373547A (zh) * | 2017-11-24 | 2020-07-03 | 罗姆股份有限公司 | 半导体装置 |
| CN111627995A (zh) * | 2020-06-05 | 2020-09-04 | 中芯集成电路制造(绍兴)有限公司 | 半导体器件及其形成方法 |
| CN114823886A (zh) * | 2022-05-26 | 2022-07-29 | 江苏中科君芯科技有限公司 | 提升转换效率的沟槽型rc-igbt器件及制备方法 |
| CN114975621A (zh) * | 2022-05-31 | 2022-08-30 | 江苏中科君芯科技有限公司 | 能提升短路能力的igbt器件及制备方法 |
-
2022
- 2022-12-14 CN CN202211605387.4A patent/CN115881776A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080073707A1 (en) * | 2006-09-27 | 2008-03-27 | Darwish Mohamed N | Power MOSFET with recessed field plate |
| US20110210391A1 (en) * | 2010-02-26 | 2011-09-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104299995A (zh) * | 2013-07-16 | 2015-01-21 | 株式会社东芝 | 半导体装置 |
| US20150021656A1 (en) * | 2013-07-16 | 2015-01-22 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20170069741A1 (en) * | 2015-09-08 | 2017-03-09 | Magnachip Semiconductor, Ltd. | Power semiconductor device |
| CN111373547A (zh) * | 2017-11-24 | 2020-07-03 | 罗姆股份有限公司 | 半导体装置 |
| CN111341772A (zh) * | 2018-12-19 | 2020-06-26 | 富士电机株式会社 | 半导体装置 |
| CN111627995A (zh) * | 2020-06-05 | 2020-09-04 | 中芯集成电路制造(绍兴)有限公司 | 半导体器件及其形成方法 |
| CN114823886A (zh) * | 2022-05-26 | 2022-07-29 | 江苏中科君芯科技有限公司 | 提升转换效率的沟槽型rc-igbt器件及制备方法 |
| CN114975621A (zh) * | 2022-05-31 | 2022-08-30 | 江苏中科君芯科技有限公司 | 能提升短路能力的igbt器件及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7566931B2 (en) | Monolithically-integrated buck converter | |
| US10269953B2 (en) | Semiconductor device having a trench gate | |
| US6455378B1 (en) | Method of manufacturing a trench gate power transistor with a thick bottom insulator | |
| US6737704B1 (en) | Transistor and method of manufacturing the same | |
| US10685955B2 (en) | Trench diode and method of forming the same | |
| JP4024503B2 (ja) | 半導体装置及びその製造方法 | |
| US6365942B1 (en) | MOS-gated power device with doped polysilicon body and process for forming same | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| US20060157779A1 (en) | Semiconductor device and manufacturing method of the same | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| KR100304716B1 (ko) | 모스컨트롤다이오드및그제조방법 | |
| KR20040030621A (ko) | Ｅｓｄ 보호를 위해 제너 다이오드를 갖는 ｄｍｏｓ | |
| US8552428B2 (en) | Power semiconductor device | |
| CN112635540B (zh) | Ldmos器件及其制备方法 | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| CN114141621A (zh) | 具有***栅的载流子存储槽栅双极型晶体管及其制备方法 | |
| US20040108547A1 (en) | Power switching transistor with low drain to gate capacitance | |
| US6914270B2 (en) | IGBT with PN insulation and production method | |
| CN115881776A (zh) | 功率器件及其制作方法和电子器件 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN114023823A (zh) | 一种具有esd保护的mosfet结构及制造方法 | |
| US20050116287A1 (en) | Power semiconductor component | |
| CN216719955U (zh) | 一种具有esd保护的mosfet结构 | |
| CN116313807B (zh) | 一种双层侧墙结构的超结功率mosfet器件的制备方法及超结功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230331 |