JP2010500758A - エッチング処理を実行する前のマスク層処理方法 - Google Patents

エッチング処理を実行する前のマスク層処理方法 Download PDF

Info

Publication number
JP2010500758A
JP2010500758A JP2009523873A JP2009523873A JP2010500758A JP 2010500758 A JP2010500758 A JP 2010500758A JP 2009523873 A JP2009523873 A JP 2009523873A JP 2009523873 A JP2009523873 A JP 2009523873A JP 2010500758 A JP2010500758 A JP 2010500758A
Authority
JP
Japan
Prior art keywords
plasma
mask layer
electron beam
output
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009523873A
Other languages
English (en)
Other versions
JP5271267B2 (ja
Inventor
エル．ジー． ヴェントゼック，ピーター
チェン，リー
公 輿石
郁夫 沢田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/499,679 external-priority patent/US7572386B2/en
Priority claimed from US11/499,680 external-priority patent/US7642193B2/en
Priority claimed from US11/499,678 external-priority patent/US7449414B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2010500758A publication Critical patent/JP2010500758A/ja
Application granted granted Critical
Publication of JP5271267B2 publication Critical patent/JP5271267B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/3233—Discharge generated by other radiation using charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

下地の薄膜をエッチングする前にマスク層を前処理する方法が記載されている。たとえば誘電体膜のような薄膜が、弾道電子ビームによって改善されるプラズマを用いてエッチングされる。パターン画定の損失-たとえばライン端部の粗さ効果-を減少させるため、前記マスク層は、前記エッチング処理を進める前に、酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマによって処理される。

Description

本発明はプラズマ処理システム内で基板上の薄膜をエッチングする方法に関する。より詳細には本発明は、弾道電子ビームによって支援されるプラズマを用いた薄膜のエッチングを行う前に薄膜上のマスク層を処理する方法に関する。
半導体処理中、シリコン基板上にパターニングされた、微細線に沿って、又はビア若しくはコンタクト内部の材料を除去すなわちエッチングするのに（ドライ）エッチングプロセスが利用されて良い。プラズマエッチング処理は一般的に、処理チャンバ内に、パターニングされた保護層-たとえばフォトレジスト層-で覆われた半導体基板を設ける工程を有する。一旦基板がチャンバ内に設けられると、電離可能でかつ分解可能な気体混合物が、所定の流速でチャンバ内部に導入される。その一方で周辺のプロセス圧力に到達するように真空ポンプが絞られる。
その後、存在する気体種の一部が、加熱された電子によって電離するときに、プラズマが生成される。その加熱は、容量的若しくは誘導的に高周波(RF)出力が輸送されることにより、又はたとえば電子サイクロトロン共鳴(ECR)を用いたマイクロ波出力によって、実現される。しかも加熱された電子は、周辺の気体種の一部を分解し、かつ露出した表面のエッチングを行う化学的性質に適した（複数の）反応種を生成する役割を果たす。一旦プラズマが生成されると、基板の選択された表面はそのプラズマによってエッチングされる。その処理は適切な条件を実現するように調節される。適切な条件には、その基板の選択された領域で様々な特徴部位（たとえば溝、ビア、コンタクト等）をエッチングするために必要な反応物及びイオン数の適切な濃度が含まれる。エッチングが必要な係る基板材料には、二酸化シリコン(SiO2)、low-k及び超low-k誘電材料、多結晶シリコン、シリコンカーバイド、及びシリコン窒化物が含まれる。
米国特許出願第11/156559号明細書 米国特許出願第2006/0037701A1号明細書 国際公開第2008/016747号パンフレット
本発明の目的は改善された誘電体のエッチング方法及びシステムを提供することである。
本発明の他の目的は、エッチング処理を助けるためにパターニングされたマスク層の改善された処理方法及びシステムを提供することである。
本発明のこれら及び/又は他の目的は、基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法によって供される。当該方法は、酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって前記マスク層を処理する工程、及び前記マスク層の処理後、前記薄膜に前記マスク層のパターンを転写するために前記薄膜をエッチングする工程、を有する。前記エッチング工程は、処理気体からプラズマ処理システム内にプラズマを生成する工程、前記プラズマ処理システム内の電極に直流(DC)出力を結合して、前記エッチング工程中に前記プラズマを支援する電子ビームを前記プラズマ処理システム内部に生成する工程、及び前記基板を前記プラズマと前記電子ビームに曝露する工程、を有する。
本発明の他の態様は、基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法を有する。当該方法は、プラズマ及び弾道電子ビームを生成するように備えられているプラズマ処理システム内の基板ホルダ上に基板を供する工程、並びに、酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって、弾道電子ビームを生成することなく前記マスク層を処理する工程、を有する。さらに前記のマスク層を処理する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために前記プラズマ処理システム内にプラズマ及び弾道電子ビームを生成する。
さらに他の態様では、基板をエッチングするように備えられているプラズマ処理システムは、処理チャンバ、該処理チャンバへ気体を供給するように備えられた気体供給システム、前記処理チャンバと結合して前記基板を処理するように備えられている基板ホルダ、及び前記処理チャンバ内部に供された電極、を有する。AC出力システムは、前記処理チャンバ内部にプラズマを生成するため、前記処理チャンバと結合し、かつ前記基板及び/又は前記電極へ少なくとも1つのAC信号を結合するように備えられている。DC出力システムは、前記プラズマを介して電子ビームを生成するため、前記処理チャンバと結合し、かつ前記電極へDC電圧を結合するように備えられている。制御装置は、前記気体供給システム、前記AC出力システム、及び前記DC出力システムを制御して、前記気体供給システム、前記AC出力システム、及び前記DC出力システムに以下の工程を実行させるように備えられている。前記以下の工程とは：酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって、弾道電子ビームを生成することなく前記マスク層を処理する工程；及び、前記のマスク層を処理する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために前記プラズマ処理システム内にプラズマ及び弾道電子ビームを生成する工程；である。
本発明の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマ処理システムの概略図を示している。 本発明の他の実施例によるプラズマを用いた基板処理方法を示している。
以降の説明では、限定ではない説明を目的として、たとえばプラズマ処理システムの構造や様々な処理の説明といった具体的詳細について説明する。しかし本発明は、これらの具体的詳細から逸脱した他の実施例においても実施可能であることに留意して欲しい。
材料処理方法においては、パターンエッチングは、エッチング中に基板上に設けられた下地の薄膜にこのパターンを転写するためのマスクを供するため、後でパターニングされる基板の上側表面に感光性材料-たとえばフォトレジスト-の薄い層を塗布する手順を有する。感光性材料のパターニングは一般的に、たとえばマイクロリソグラフィを用いた感光性材料のレチクル（及び関連光学系）を介する放射線源による露光、及びそれに続く、現像溶液を用いた感光性材料の照射領域（ポジのレジストの場合）又は非照射領域（ネガのレジストの場合）の除去を有する。しかもこのマスク層は複数の層を有して良い。
パターンエッチング中、ドライエッチング処理がよく利用される。ドライエッチングプロセスでは、電子を加熱し、かつそれに続くプロセスガスの原子及び/又は分子組成物の電離並びに分解を引き起こすために、そのプロセスガスに電磁(EM)エネルギー-たとえば高周波(RF)出力のような-を結合することによって、そのプロセスガスからプラズマが生成される。さらに、RFサイクルの一部が行われている間、つまり結合RF出力の正の半周期の間、に基板表面を照射する弾道電子ビームを生成するため、負の高電圧直流(DC)出力がプラズマ処理システムに結合されて良い。弾道電子ビームは、たとえば（エッチングされる）下地の薄膜とマスク層との間でのエッチング選択性を改善することによって、ドライプラズマエッチングプロセスの特性を改善することができる。それによってたとえば電子シェーディングダメージのような荷電損傷が減少する。弾道電子ビームの発生に関しての更なる詳細は、特許文献1及び2に開示されている。
ここで図1を参照すると、弾道電子ビームを備えたプラズマ処理システムの概略図が供されている。当該プラズマ処理システムは、処理チャンバ内部で互いに対向するように設けられている第1電極120と第2電極172を有する。第1電極120は基板125を支持するように備えられている。第1電極120が、第1RF周波数でRF出力を供するように備えられている第1RF発生装置140と結合する。他方第2電極172は、第2RF周波数でRF出力を供するように備えられている第2RF発生装置170と結合する。たとえば第2RF周波数は第1RF周波数と同一であっても良いし、又は異なっていても良い。たとえば第2RF周波数は第1RF周波数よりも高くて良い。第1及び第2電極へのRF出力の結合はプラズマ130の生成を助ける。
それに加えて当該プラズマ処理システムは、第2電極172にDC電圧を供するように備えられているDC出力供給体150を有する。ここで第2電極172への負のDC電圧の結合は、弾道電子ビーム135の生成を助ける。（たとえば）第2電極172への負のDC電圧の結合は弾道電子ビーム135の生成を助ける。電子ビーム出力は第2電極172での負のDC電圧の重ね合わせから得られる。特許文献2に記載されているように、当該プラズマ処理システムへの負のDC出力の印加は、基板125の表面を照射する弾道（衝突が起こらない）電子ビームの生成に影響を及ぼす。
一般的には、後述するように、弾道電子ビームは、任意の種類のプラズマ処理システムによって実装されて良い。この例では、負のDC電圧が、RF出力容量性結合プラズマ(CCP)処理システムで重ね合わせられる。従って本発明はこの例によって限定されない。この例は単なる例示目的に過ぎない。
弾道電子ビームがエッチング特性にとって重要であるが、本発明者らは、多くの場合では、弾道電子ビームを用いることで、ストライエーション又はパターンの異常（通常「ラインエッジラフネス」(LER)と呼ばれる）のマスク層内部での進展が引き起こされることを観察した。特に発明者らは、LERが、低ポリマー生成（たとえばCF2ラジカル含有量が比較的少ない）エッチング用化学物質（たとえばCF4）で頻繁に生じ、かつ高ポリマー生成（たとえばCF2ラジカル含有量が比較的多い）エッチング用化学物質（たとえばC4F8又はC5F8）では頻繁には生じないことを観察した。係るパターンの異常及び側壁の粗さは、現在及び/又は後続のエッチングプロセス中に下地層へ転写される恐れがある。たとえば結合を破壊するような励起を有するエッチングプロセス-たとえば弾道電子ビーム支援プラズマ-へ最初に基板を曝露する間、マスク層は変化し、それによりそのマスク層中に形成されたパターンは側壁粗さ（すなわちパターン異常）を示す恐れがある。その側壁粗さは、エッチングプロセスが進行することで、エッチングされる膜へ転写されてしまう。この結果、製造歩留まりの減少、及び/又は素子の性能や信頼性が低くなってしまう恐れがある。
本発明者らは、上述したLER問題の原因を特定するため、弾道電子ビーム支援プラズマの特性について研究してきた。マスク層-たとえばフォトレジスト層-が強力な（たとえば約100eV超の電子エネルギーを有する）電子ビームに曝露される時間を長くすることで、そのマスク層が変化する結果、上述したようにエッチングプロセスが改善されるにもかかわらず、電子ビームへの最初の曝露が、ハロゲン原子種が存在するときにはマスク層内にストライエーション（以降LERと呼ぶ）を生成してしまう恐れのある損傷-電子誘起欠陥を含む-を引き起こす、と本発明者らは考えている。たとえばマスク層が、上記のフッ素含有エッチング用化学物質に曝露されるとき、マスク層の表面層での化学結合の破壊は、フッ素の酸化、並びに、マスク層表面から（入射電子のエネルギーによって決定される深さまで）の炭素、水素、及び酸素の除去を引き起こす。一般的には、従来の弾道電子ビームエッチングプロセスにおいては、たとえ弾道電子ビームの存在下でハロゲン原子種への曝露が続けて行われることがエッチングプロセスにとって有利であるとしても、弾道電子ビームの存在下でのハロゲン原子種へのマスク層の最初の曝露こそがLERを引き起こす、と本発明者らは考えている。
よって本発明者らは、エッチングプロセスを行う前にマスク層を処理することで、エッチングプロセス中でのLERの進展を減少させることができると予想している。マスク層は、シリコン含有層を有しても良いし、又は非シリコン含有層を有しても良い。それに加えてマスク層は、たとえばフォトレジストのような感光性材料を有して良い。たとえばマスク層は、248ナノメートル(nm)のフォトレジスト、913ナノメートル(nm)のフォトレジスト、157ナノメートル(nm)のフォトレジスト、若しくはEUV（極紫外フォトレジスト）、又はこれらを混合したフォトレジストを有して良い。
一の実施例によると、パターニングされたマスク層は、そのマスク層内で形成されたパターンを下地の薄膜へ転写するエッチングプロセスを実行する前に、酸素含有プラズマ、若しくはハロゲンプラズマ、若しくは希ガスプラズマ、又はこれらの混合プラズマに曝露される。マスク層は、結合を破壊するような励起-たとえば強力な電子又は光子-が起こらない状態で、酸素含有プラズマ、若しくはハロゲンプラズマ、若しくは希ガスプラズマ、又はこれらの混合プラズマによって処理される。処理プラズマは、パターニングされたマスク上にほとんど又は全く強くないイオン（つまり基板において低エネルギーのイオン）を衝突させるプラズマであることが好ましい。よってプラズマ源へ供される高周波(RF)又はマイクロ波出力は、酸素又はハロゲンガスを分解及びイオン化し、かつ希ガスをイオン化するのに十分な出力レベルで供されることが好ましい。一の実施例では、プラズマ源への出力は約2000W以下であり、かつプラズマ源への出力は約500W以下であることが望ましい。それに加えて、基板電極へのバイアス出力は約500W未満であり、かつ基板電極へのバイアス出力は約100W未満であることが望ましく、かつバイアス出力は基板電極へ実質的に出力を印加しないことがより望ましい。さらに処理プラズマは約1〜30秒間行われ、かつ処理プラズマは約2〜20秒間-たとえば約10秒間-行われることが望ましい。
マスク層の曝露は、エッチングプロセスに利用されるプラズマ処理システム-たとえば図1に図示されたプラズマ処理システム-内部で行われて良い。あるいは曝露は、内部でエッチングプロセスが行われるプラズマ処理システム以外の基板処理システム内で行われても良い。プラズマは、エッチングプロセス中でのプラズマの生成を助けるプラズマ生成システムを用いることによって、その場で生成されて良い。あるいはプラズマは、内部でエッチングプロセスが行われるプラズマ処理システム、又は別個の基板処理システムと結合する離れた場所に位置するプラズマ生成システムを用いることによって、係る曝露が行われるプラズマ処理チャンバ外で生成されても良い。
酸素含有プラズマは、O2、CO、CO2、NO、N2O、若しくはNO2、又はこれら2種類以上の混合気体から生成されて良い。酸素含有気体は、約10sccm（標準状態でのcl3/分）〜約1000sccm-たとえば約100sccm〜300sccm-の流速を有して良い。チャンバ圧力は約1mTorr〜約1000mTorrであって良い。また望ましくは、チャンバ圧力は約50mTorr〜約500mTorrであって良い。またより望ましくは、チャンバ圧力は約100mTorr〜約500mTorrであって良い。酸素含有プラズマは、不活性ガス、希ガス、N2、H2、又はCNをさらに有して良い。本発明者らは、酸素含有プラズマを用いることによって、酸素濃度が増大したマスク層内部での副次層(sub-layer)の生成を促進することができると考えている。このように処理されたマスク層が、以降のエッチングプロセスにおいてマスク層中でのLERの減少を助けることを、本発明者らは予想している。たとえばシリコン含有マスク層の場合では、LERの生成に対して特に耐性を有することが期待される「ガラス状」（つまりSiOx）副次層が形成されて良い。
一例では、酸素含有プラズマによるマスク層の処理は、内部でエッチングプロセスが行われるプラズマ処理チャンバ中で行われる。プロセス条件は、約100scc〜約500sccmの範囲である酸素含有気体の流速、約100mTorr以上であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約500Wである上部電極（又は誘導コイル）へのRF出力、及び約10秒である処理時間、を有して良い。他の例では、酸素含有プラズマによるマスク層の処理は、エッチングプロセスが行われるプラズマ処理チャンバ外のプラズマ源（つまりリモートプラズマ源）-たとえばマイクロ波出力プラズマ源-を用いて行われる。プロセス条件は、約100scc〜約500sccmの範囲である酸素含有気体の流速、約100mTorr以上であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約1000Wである上部電極（又は誘導コイル）へのRF出力、及び約10秒である処理時間、を有して良い。
ハロゲン含有プラズマは、Cl2、Br2、F2、HBr、HCl、HF、C2H4Br2、ClF3、NF3、SiCl4、若しくはSF6、又はこれら2種類以上の気体の混合物から生成されて良い。ハロゲン含有気体は、約10sccm〜約1000sccm-たとえば約100sccm〜300sccm-の流速を有して良い。チャンバ圧力は約1mTorr〜約1000mTorrであって良い。また望ましくは、チャンバ圧力は約20mTorr〜約500mTorrであって良い。またより望ましくは、チャンバ圧力は約20mTorr〜約100mTorrであって良い。ハロゲン含有プラズマは、希ガス、N2、H2、又はCNをさらに有して良い。それに加えてハロゲン含有プラズマは、酸素含有プラズマをさらに有して良い。強力電子ビームが存在しない状態でマスク層をハロゲン含有プラズマへ曝露することによってマスク層の表面層が不活性化し、それによって以降のエッチングプロセスにおいてはマスク層中でのLERの減少が助けられる、と本発明者らは予想している。
一例では、ハロゲン含有プラズマによるマスク層の処理は、内部でエッチングプロセスが行われるプラズマ処理チャンバ中で行われる。プロセス条件は、約100scc〜約500sccmの範囲であるハロゲン含有気体の流速、約25mTorrから約50mTorrの範囲であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約100W〜約500Wである上部電極（又は誘導コイル）へのRF出力、及び約10秒である処理時間、を有して良い。他の例では、ハロゲン含有プラズマによるマスク層の処理は、エッチングプロセスが行われるプラズマ処理チャンバ外の（つまりそのチャンバから離れた）プラズマ源-たとえばマイクロ波出力プラズマ源-を用いて行われる。プロセス条件は、約100scc〜約500sccmの範囲であるハロゲン含有気体の流速、約100mTorr以上であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約1000Wである上部電極（又は誘導コイル）へのRF出力、及び約10秒である処理時間、を有して良い。
希ガスプラズマは、希ガス-たとえばHe、Ne、Ar、Xe、Kr、又はこれら2種類以上の混合気体-から生成されて良い。希ガスは、約10sccm〜約1000sccm-たとえば約100sccm〜300sccm-の流速を有して良い。チャンバ圧力は約1mTorr〜約1000mTorrであって良い。また望ましくは、チャンバ圧力は約50mTorr〜約500mTorrであって良い。またより望ましくは、チャンバ圧力は約50mTorr〜約200mTorrであって良い。希ガスプラズマを用いることによって、炭素が豊富な、すなわち「炭素化」された、マスク層上の表面層（つまりたとえばO及びHが欠損した表面層）の生成が促進される、と本発明者らは考えている。その「炭素化」された表面層は、マスク層に衝突するイオンのイオンエネルギーに依存して、マスク層へ数ナノメートル(nm)（たとえば1〜10nm）だけ深く進展して良い。たとえば約25〜約50eVの範囲のエネルギーを有するイオンは、約1nm〜約2nmの深さまで入り込むはずである。このように処理されたマスク層は、以降のエッチングプロセスにおいてはマスク層中でのLERの減少を助ける、と本発明者らは予想している。
一例では、希ガスプラズマによるマスク層の処理は、内部でエッチングプロセスが行われるプラズマ処理チャンバ中で行われる。プロセス条件は、約100scc〜約300sccmの範囲である希ガスの流速、約25mTorrから約50mTorrの範囲であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約100W〜約500Wである上部電極（又は誘導コイル）へのRF出力、及び約10秒である処理時間、を有して良い。他の例では、ハロゲン含有プラズマによるマスク層の処理は、エッチングプロセスが行われるプラズマ処理チャンバ外の（つまりそのチャンバから離れた）プラズマ源-たとえばマイクロ波出力プラズマ源-を用いて行われる。プロセス条件は、約100scc〜約500sccmの範囲である酸素含有気体の流速、約100mTorr以上であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約500W〜約1000Wである上部電極（又は誘導コイル）へのRF出力、及び約10秒である処理時間、を有して良い。
他の実施例によると、保護層が、マスク層中に生成されたパターンを下地の薄膜へ転写するエッチングプロセスを実行する前に、そのマスク層上に形成される。マスク層上に形成される保護層は、エッチングプロセス中に（部分的に）消滅可能な材料層を有して良い。それによって保護層は、エッチングプロセスの初期の段階中にマスク層を保護することができる。あるいはその代わりにマスク層上に形成される保護層は、エッチングプロセス中、特にエッチングプロセスの初期段階でのエッチング耐性を増大させて良い。
マスク層上での保護層の形成は、エッチングプロセスに利用されるプラズマ処理システム-たとえば図1に図示されたプラズマ処理システム-内部で行われて良い。あるいは曝露は、内部でエッチングプロセスが行われるプラズマ処理システム以外の基板処理システム内で行われても良い。プラズマは、エッチングプロセス中でのプラズマの生成を助けるプラズマ生成システムを用いることによって、その場で生成されて良い。あるいはプラズマは、内部でエッチングプロセスが行われるプラズマ処理システム、又は別個の基板処理システムと結合する離れた場所に位置するプラズマ生成システムを用いることによって、係る曝露が行われるプラズマ処理チャンバ外で生成されても良い。
マスク層上に保護層を形成するとき、堆積気体プラズマが利用される。その堆積気体プラズマへマスク層を曝露する結果が、基板表面上での正味の材料の堆積となる。マスク層上での保護層の形成は、堆積気体プラズマへのマスク層の曝露を含む。堆積気体プラズマとはたとえば、炭化水素含有プラズマ（つまりCxHy含有プラズマ。xとyは1以上の整数を表す。）、若しくはフルオロカーボン含有プラズマ（つまりCxFz含有プラズマ。xとzは1以上の整数を表す。）、若しくはハイドロフルオロカーボン含有プラズマ（つまりCxHyFz含有プラズマ。x、yとzは1以上の整数を表す。）、又はこれら2種類以上の混合プラズマである。マスク層は、結合を破壊するような励起-たとえば強力な電子又は光子-が存在しない状態で、気体プラズマを堆積することによって処理される。CxHy含有プラズマは、C2H4、CH4、C2H6、C3H4、C3H6、C3H8、C4H6、C4H8、C5H8、C5H10、C6H6、C6H10、若しくはC6H12、又はこれら2種類以上の混合物を用いることによって生成されて良い。CxFz含有プラズマは、C2F6、CF4、C3F8、C4F8、C5F8、若しくはC4F6、又はこれら2種類以上の混合物を用いることによって生成されて良い。CxHyFz含有プラズマは、CH3F、C2HF5、CH2F3、若しくはCHF3、又はこれら2種類以上の混合物を用いることによって生成されて良い。
プロセス条件は、上述した1種類以上の堆積気体を用いることによって、マスク層上に、ハイドロカーボンの、若しくはフルオロカーボンの、又はこれらの混合物の保護層を形成するように選ばれる。プロセス条件は、マスク層中に形成されるパターンが閉じこめられない、すなわち封鎖されないように選ばれなければならない。保護層は平坦な領域を覆って良い。それに加えて保護層は、パターン上にある程度の突出部を有して良く、さらにはマスク層中のパターンの側壁を被覆する部分をある程度有しても良い。たとえばプロセス条件は、ほとんど又は全くスパッタリングをしない（つまり基板表面でのイオンエネルギーが低い）イオン堆積プラズマを生成するように選ばれなければならない。堆積気体は、約10sccm〜約1000sccmの流速を有して良い。望ましくは、堆積気体は、約100sccm〜300sccm-たとえば200sccm-の流速を有して良い。チャンバ圧力は約1mTorr〜約1000mTorrであって良い。また望ましくは、チャンバ圧力は約50mTorr〜約500mTorrであって良い。またより望ましくは、チャンバ圧力は約100mTorr〜約500mTorrであって良い。それに加えて堆積気体プラズマは、たとえば希ガスのような希釈気体をさらに有して良い。たとえば堆積気体の流速は気体混合物の約1%から約20%の範囲であって良い一方で、残りの成分は希釈気体の流速を有する。それに加えてたとえば堆積気体の流速は気体混合物の約5%から約10%の範囲であって良い一方で、残りの成分は希釈気体の流速を有する。さらに堆積気体はまた、H2、O2、CO、CO2、NO、NO2、N2、CN、若しくは不活性ガス、又はこれら2種類以上の混合気体をも有して良い。
一例では、CF（つまりCxFz）ポリマーを堆積するときには、堆積気体-たとえばC4F8又はC4F6のようなものでCF4を有していても良いし有していなくても良い-が用いられて良い。プロセス条件は、約100scc〜約500sccmの範囲である希釈気体の流速、希釈気体流速の約1%から約20%の範囲である堆積気体の流速、約50mTorr〜約200mTorrの範囲であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約500W〜約1000Wである上部電極（又は誘導コイル）へのRF出力、及び約数nm〜約200nmの厚さを有する膜を生成するのに十分な処理時間、を有して良い。
他の例では、CH（つまりCxHy）ポリマーを堆積するときには、プロセス条件は、約100scc〜約500sccmの範囲である希釈気体の流速、希釈気体流速の約1%から約20%の範囲である堆積気体の流速、約50mTorr〜約200mTorrの範囲であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約500W〜約1500Wである上部電極（又は誘導コイル）へのRF出力、及び約数nm〜約200nmの厚さを有する膜を生成するのに十分な処理時間、を有して良い。
必要とされる保護層の厚さは、CF膜よりもCH膜の方が厚くなると考えられる。その理由は、CF膜がエッチングプロセス中では比較的強いエッチング耐性を供することができる、と本発明者らは考えているからである。保護層の最小厚さは、エッチングプロセスにおける荷電種の進行深さに従って選ばれなければならない。たとえば、1keVの電子ビームに対しては約50nmの厚さを有する膜が必要となり、1.5keVの電子ビームに対しては約100nmの厚さを有する膜が必要となると考えられる。
さらに他の例では、マスク層上での保護層の形成は、たとえばメタノールやエタノールといったアルコールにマスク層を浸漬させる工程を含んで良い。
炭化水素ベースの化学物質又はハイドロフルオロカーボンベースの化学物質を用いることによってマスク層上に保護層を形成することで、マスク層表面での水素含有量が増大し、その結果エッチングプロセス初期段階中での強力な電子が弱められる、と本発明者らは予想している。これらのエッチングプロセス初期段階中での強力な電子の損傷効果を緩和することによって、犠牲層は、以降のエッチングプロセスにおけるマスク層中でのLERの減少を助けることができる。それに加えて、はハイドロフルオロカーボンベースの化学物質又はフルオロカーボンベースの化学物質を用いることによってマスク層上に保護層を形成することは、エッチングプロセス中でのマスク層にさらなるエッチング耐性を供するポリマー膜の生成を助ける。改質されたマスク層に対するエッチング選択性を改善することは、以降のエッチングプロセスにおけるマスク層中でのLERの減少の一助となる。
さらに他の実施例によると、マスク層は、エッチングプロセスを行う前に、ハロゲン原子種（つまりF、Cl、Br等）が存在しない状態で、電子ビームによって処理される。ハロゲン原子種が存在しない状態で、マスク層を電子ビームに曝露することによって、そのマスク層の表面は「硬化」すなわち硬くなり、その結果そのマスク層は、エッチングプロセス中にLERの生成に対して影響を受けにくくなる、と本発明者らは予想している。
電子ビームへのマスク層の曝露は、内部でエッチングプロセスが行われるプラズマ処理システム-たとえば図1に図示されたプラズマ処理システム-内で行われて良い。あるいは曝露は、内部でエッチングプロセスが行われるプラズマ処理システム以外のプラズマ処理システム内で行われても良い。たとえば電子ビーム源は、（エッチングプロセス用である）プラズマ処理システム、又は他の基板処理システムと結合して良い。またたとえば電子ビーム源は、マスク層を処理するための電子ビームを発生させるように備えられて良い。
あるいはその代わりにたとえば、電子ビームは、直流(DC)出力を（図1及び2〜7に図示されたような）プラズマ処理システム内部の電極へ結合し、かつプラズマを生成することによって、そのプラズマ処理システム内部で発生させて良い。図1を参照すると、エッチング前プラズマは、交流(AC)出力-たとえば高周波(RF)出力-を第1電極120及び/又は第2電極172へ結合することによって生成されて良い。またエッチング前電子ビームは、DC出力を第2電極172へ結合することによって生成されて良い。
エッチング前電子ビームを用いることによって、マスク層の表面層はエッチングプロセス前に処理することができる。処理深さは約1nm〜約100nmの範囲であって良い。望ましくは、処理深さは約5nm〜約50nmの範囲-たとえば10nm-であって良い。これらの進行深さは、約500eV〜約1.5keVの範囲である電子ビームエネルギーを用いることによって実現可能である。エッチング前電子ビームのエネルギーは最大約1.5keVであって良い。望ましくは、エッチング前電子ビームのエネルギーは約200eV〜約1.5keVの範囲-たとえば500eV-であって良い。エッチング前電子ビーム露光は、約1014/1平方センチメートルあたり(cm-2)〜約1016cm-2の範囲の電子照射量を生成するように選ばれて良い。
一例では、エッチング前電子ビームは図1のプラズマ処理システム内で生成される。プロセス条件は、約100scc〜約300sccmの範囲である希ガスの流速、約20mTorrから約100mTorrの範囲であるチャンバ圧力、（基板上に存在する）下部電極へ全く又はほとんど印加されないRFバイアス出力、約500W〜約1000Wである上部電極（又は誘導コイル）へのRF出力、約-500V〜約-1000Vの範囲である上部電極へのDC電圧、及び約10秒である処理時間、を有して良い。
エッチング前プラズマは、たとえば希ガス（つまりHe、Ne、Ar、Xe、Kr）のような不活性ガスを用いることによって生成されて良い。それに加えてエッチング前プラズマはCHF3をさらに有して良い。プラズマ存在下で、CHF3の分解は、多くのCF2（ポリマー生成ラジカル）と（イオン結合性）HFを生成しようとする。ポリマー形成ラジカルは、上述したように犠牲層を供することによって、マスク層の処理にとって有利となりうる。しかし、上述のLER問題を緩和しながらマスク層を処理するため、（（複数の種類の）不活性プラズマ生成気体へ）追加される気体は、プラズマの存在下でハロゲン原子種が存在しないように選ばれなければならない。
マスク層は、エッチング前電子ビーム及びエッチング前プラズマによって、所定期間-たとえば約10秒-処理されて良い。さらにエッチング前電子ビームは約1〜30秒間実行される。望ましくは、エッチング前電子ビームは約2〜20秒間-たとえば約10秒間-実行される。この処理後、エッチング用プラズマはエッチング用気体を用いることによって生成されて良く、エッチング用電子ビームが生成されて良く、かつエッチングプロセスは、処理されるマスク層を有する基板を、エッチング用プラズマとエッチング用電子ビームへ曝露することによって進められて良い。エッチング前電子ビームのエネルギーは、エッチング用電子ビームのエネルギーにほぼ等しい値に選ばれて良い。あるいはその代わりに、エッチング前電子ビームのエネルギーは、エッチング用電子ビームのエネルギー未満の値に選ばれて良い。たとえばエッチング前電子ビームのエネルギーは約500eVであって良い。他方エッチング用電子ビームのエネルギーは約1500eVであって良い。電子ビームのエネルギー（又は図1の第2電極172へ印加される電圧）は、エッチング前処理中にステップ状に上昇して良い。あるいは電子ビームのエネルギーは、エッチング前処理中に一定の割合で上昇しても良い。それに加えて電子ビームのエネルギー（又は図1の第2電極172へ印加される電圧）はパルス状であって良い。たとえば第2電極172へ印加される電圧は約0V〜約-2000Vの間のパルスであって良い。あるいは望ましくは、その電圧は約-100V〜約-1500Vの間のパルスであって良い。あるいはより望ましくは、その電圧は約-500V〜約-1500Vの間のパルスであって良い。
マスク層のエッチング前電子ビーム処理はまた、酸素含有プラズマ、又はハロゲン含有プラズマ、又は希ガスプラズマを用いたマスク層の処理に先立って行われても良い。それに加えてマスク層のエッチング前電子ビーム処理もまた、マスク層上の保護層の形成に先立って行われて良い。たとえばエッチング前電子ビームは、保護層の形成中にポリマーを成長するため、マスク層の表面を処理して良い。
これらの実施例は、後述するように如何なる種類のプラズマ処理システムに実装されても良い。
ここで図2を参照すると、弾道電子ビームによって改善されたプラズマを用いて下地層をエッチングする前に、マスク層を処理するように備えられたプラズマ処理システムが、本発明に従って与えられている。プラズマ処理システム1は、プラズマの生成を助けるように備えられたプラズマ処理チャンバ8、該プラズマ処理チャンバ8と結合して基板3を支持するように備えられている基板ホルダ2、及び前記プラズマ処理チャンバ8と結合して前記プラズマと接するように備えられている電極9を有する。それに加えてプラズマ処理システム1は、前記プラズマ処理チャンバ8と結合して、前記プラズマを生成するために前記基板ホルダ2及び/又は前記電極9に少なくとも一のAC信号を結合するように備えられているAC出力システム4、並びに、前記プラズマ処理チャンバ8と結合し、かつ前記プラズマを介して弾道電子ビームを生成するためにDC電圧を前記電極9と結合するように備えられているDC出力システム5をさらに有する。
さらにプラズマ処理システム1は、前記プラズマ処理チャンバ8と結合して、かつ上記実施例に記載された任意の気体を導入するように備えられているプロセスガス分配システム6を有する。さらにプラズマ処理システム1は、前記プラズマ処理チャンバ8と結合して、かつ前記処理チャンバから気体を排気するように備えられている真空排気システム（図示されていない）を有する。
任意で、プラズマ処理システム1は制御装置7をさらに有する。前記制御装置7は、プラズマ処理チャンバ8、基板ホルダ2、AC出力システム4、DC出力システム5、及びAC出力変調システム6と結合し、かつプラズマ処理チャンバ8内で基板3を処理するプロセスを実行するために、上記構成部品の各々とデータのやり取りを行うように備えられている。プラズマ処理システム1は、基板3上のマスク層の処理、及び/又は基板3のエッチングプロセスを助けることができる。
図3は、本発明の他の実施例によるプラズマ処理システムの概略図を示している。プラズマ処理システム1aは、プラズマ処理チャンバ10、被処理基板25が固定される基板ホルダ20、及び真空排気システム30を有する。基板25は、半導体基板、ウエハ、又は液晶ディスプレイであって良い。プラズマ処理チャンバ10は、基板25の表面に隣接する処理領域15内でのプラズマを助けるように備えられて良い。電離可能気体又は複数の気体の混合物が、気体注入システム（図示されていない）を介して導入され、処理圧力が調節される。たとえば制御機構（図示されていない）は、真空排気システム30を絞るのに用いられて良い。プラズマは、所定の材料処理に固有の材料の生成、及び/又は基板25の露出表面からの材料の除去の補助に利用されて良い。プラズマ処理システム1aは、如何なるサイズの基板-たとえば200mm基板、300mm基板、又はそれ以上の基板-をも処理するように備えられて良い。
基板25は静電固定システムによって基板ホルダ20に固定されて良い。さらに基板ホルダ20は、再循環流体流を含む加熱システム又は冷却システムを有して良い。その再循環流体流は、冷却時には、基板ホルダ20から熱を受け取り、かつ熱を熱交換システム（図示されていない）へ輸送する。またその再循環流体流は、加熱時には、熱交換システムから流体流へ熱を輸送する。しかも基板25と基板ホルダ20との間の気体ギャップ熱伝導を改善するため、気体は、背面気体システムを介して基板25の背面へ供給されて良い。係るシステムは、昇温又は降温での基板の温度制御が必要なときに利用されて良い。たとえば背面気体システムは、2領域気体分配システムを有して良い。このシステムでは、背面気体（たとえばヘリウム）圧力は、基板25の中心と端部との間で独立に変化して良い。他の実施例では、加熱/冷却素子-たとえば抵抗加熱素子又は熱電ヒータ/冷却器-は、プラズマ処理チャンバ10のチャンバ壁やプラズマ処理システム1a内部の他の部品だけではなく、基板ホルダ20内にも含まれて良い。
図3に図示された実施例では、基板ホルダ20は電極を有して良く、その電極を介してRF出力は処理空間15内の処理プラズマと結合する。たとえば基板ホルダ20は、RF発生装置40から任意のインピーダンス整合ネットワーク42を経由して基板ホルダ20に至るRF出力伝送線を介して、RF電圧によるバイアスがかけられて良い。RFバイアスは、電子を加熱してプラズマを生成及び保持する役割を果たすか、かつ/又はシース内部でのイオンエネルギー分配関数に影響を及ぼす役割を果たして良い。この構成では、そのシステムは反応性イオンエッチング(RIE)反応装置として動作して良い。RIE反応装置では、チャンバ及び上部気体注入電極は接地面として機能する。RFバイアスの典型的な周波数は0.1MHzから100MHzの範囲であって良い。プラズマ処理用のRFシステムは当業者にとって既知である。
さらに基板ホルダ20と結合するRF出力の振幅は、基板25に対する電子ビーム束の空間分布の変化に影響を及ぼすために変調されて良い。付加的詳細は特許文献3に記載されている。
しかもインピーダンス整合ネットワーク42は、反射出力を減少させることによって、プラズマ処理チャンバ10内のプラズマへのRF出力の輸送を改善する役割を果たす。整合ネットワークの接続形態（たとえばL型、π型、T型等）及び自動制御方法は、当業者にとって周知である。
さらに図3を参照すると、プラズマ処理システム1aは、基板25に対向する上部電極52と結合する直流(DC)出力供給体50をさらに有する。上部電極52は電極板を有して良い。その電極板はシリコンを含む電極板を有して良い。しかも電極板はドーピングされたシリコン電極板を有して良い。DC出力供給体は可変DC出力供給体を有して良い。それに加えてDC出力供給体は双極性DC出力供給体を有して良い。DC出力供給体50は、該DC出力供給体50の極性、電流、電圧、若しくはオン/オフ状態の監視、及び/又は調節、及び/又は制御を行うように備えられたシステムをさらに有して良い。一旦プラズマが生成されると、DC出力供給体50は弾道電子ビームの生成を助ける。DC出力供給体50からRF出力を分離するのに電気フィルタが利用されて良い。
たとえばDC出力供給体50によって電極52に印加されるDC電圧は、約-2000ボルト(V)から約1000Vの範囲であって良い。望ましくはDC電圧の絶対値は約100V以上の値を有する。より望ましくはDC電圧の絶対値は約500V以上の値を有する。それに加えてDC電圧は負の極性を有することが望ましい。さらにDC電圧は、上部電極52表面上で発生する自己バイアスよりも大きな絶対値を有する負の電圧であることが望ましい。基板ホルダ20に対向する上部電極52の表面にはシリコン含有材料が含まれて良い。
真空排気システム30はたとえば、最大で5000l/sec（以上）の排気速度での排気が可能なターボ分子真空ポンプ(TMP)及びチャンバ圧力をしぼるゲートバルブを有して良い。ドライプラズマエッチングに用いられる従来のプラズマ処理装置では、1000〜3000l/secのTMPが一般に用いられている。TMPは、典型的には50mTorr未満の低圧処理にとって有用である。高圧（約100mTorrよりも高い圧力）での処理については、メカニカルブースターポンプ及びドライ粗引きポンプが用いられて良い。さらにチャンバ圧力の監視装置（図示されていない）が、プラズマ処理チャンバ10と結合して良い。圧力を測定する装置はたとえば、MKSインスツルメンツによって市販されている628B型のバラトロン絶対キャパシタンスマノメータであって良い。
さらに図3を参照すると、プラズマ処理システム1aは制御装置90をさらに有する。制御装置90は、マイクロプロセッサ、メモリ、及びデジタルI/Oポートを有する。デジタルI/Oポートは、プロセスシステム100からの出力を監視するのみならず、処理システム1aの入力をやり取りし、かつ活性化させるのに十分な制御電圧を発生させる能力を有する。しかも制御装置90は、RF発生装置40、インピーダンス整合ネットワーク42、DC出力供給体50、気体注入システム（図示されていない）、真空排気システム30、背面気体供給システム（図示されていない）、基板/基板ホルダ温度測定システム（図示されていない）、及び/又は静電固定システム（図示されていない）と結合し、これらの構成部品と情報をやり取りして良い。メモリ内に記憶されたプログラムは、薄膜のエッチング方法を実行するためのプロセスレシピに従ってプラズマ処理システム1aの上述した構成部品への入力を活性化させるのに利用されて良い。制御装置90の一例はデルコーポレーションから販売されているDELL PRECISION WORKSTATION610（商標）である。
制御装置90は、プラズマ処理システム1aに対して局所的に設置されても良いし、又はインターネット又はイントラネットを介して処理システム1に対して離れた場所に設置されても良い。よって制御装置90は、直接接続、イントラネット、インターネット及びワイヤレス接続のうちの少なくとも1を用いることによってプラズマ処理システム1aとのデータのやり取りをして良い。制御装置90は、たとえば顧客側（つまりデバイスメーカー等）のイントラネットと結合して良いし、又はたとえば売り手側（つまり装置製造者等）のイントラネットと結合しても良い。さらに別なコンピュータ（つまり制御装置、サーバー等）が、たとえば制御装置とアクセスすることで、直接接続、イントラネット及びインターネットのうちの少なくとも1つを介してデータのやり取りをして良い。
図4に図示された実施例では、プラズマ処理システム1bは、図2又は3の実施例と似ていると考えることができる。さらにプラズマ処理システム1bは、図3に記載されたこれらの構成部品に加えて、プラズマ密度の増大、及び/又はプラズマ処理の均一性の改善を可能にするため、静的又は機械的若しくは電気的に回転する磁場システム60を有して良い。しかも制御装置90は、回転速度及び磁場強度を制御するため、磁場システム60と結合して良い。回転磁場システムの設計及び実装は当業者には周知である。
図5に図示された実施例では、プラズマ処理システム1cは、図2又は3の実施例と似ていると考えることができる。さらにプラズマ処理システム1cはさらにRF発生装置70を有して良い。RF発生装置70は、任意のインピーダンス整合ネットワーク72を介してRF出力を上部電極52と結合させるように備えられている。上部電極52へのRF出力の印加に係る典型的な周波数は、約0.1MHzから約200MHzの範囲であって良い。それに加えて基板ホルダ20（すなわち下部電極）へのRF出力の印加に係る典型的な周波数は、約0.1MHzから約100MHzの範囲であって良い。たとえば上部電極52と結合するRF周波数は、基板ホルダ20と結合するRF周波数よりも高くて良い。さらに、RF発生装置70から上部電極52へのRF出力は振幅変調であって良い。あるいはRF発生装置40から基板ホルダ20へのRF出力は振幅変調であっても良い。あるいは、RF発生装置70から上部電極52へのRF出力とRF発生装置40から基板ホルダ20へのRF出力の両方が振幅変調であっても良い。高いRF周波数でのRF出力は振幅変調であることが望ましい。しかも制御装置90は、上部電極52へのRF出力の印加を制御するため、RF発生装置70及びインピーダンス整合ネットワーク72と結合する。上部電極の設計及び実装は当業者には周知である。
さらに図5を参照すると、DC出力供給体50は上部電極52と直接結合して良い。あるいはDC出力供給体50は、インピーダンス整合ネットワーク72の出力端から上部電極52へ延びるRF伝送線と結合しても良い。DC出力供給体50からRF出力を分離するのに電気フィルタが利用されて良い。
図6に図示された実施例では、プラズマ処理システム1dは、たとえば図2、3、及び4の実施例と似ていると考えることができる。またプラズマ処理システム1dは誘導コイル80をさらに有して良い。任意のインピーダンス整合ネットワーク84を介したRF発生装置82によって、RF出力は誘導コイル80と結合する。RF出力は、誘導コイル80から誘電体窓（図示されていない）を介してプラズマ処理領域15に誘導結合する。誘導コイル80へのRF出力の印加に係る典型的な周波数は、約10MHzから約100MHzの範囲であって良い。同様にチャック電極への出力の印加に係る典型的な周波数は、約0.1MHzから約100MHzの範囲であって良い。それに加えて、スロット付きファラデーシールド（図示されていない）が、誘導コイル80とプラズマとの間の容量結合を減少させるのに用いられて良い。しかも誘導コイル80への出力の印加を制御するため、制御装置90は、RF発生装置82及びインピーダンス整合ネットワーク84と結合する。代替実施例では、誘導コイル80は、変成器結合プラズマ(TCP)反応装置のように、上方からプラズマ処理領域15とのやり取りをする“螺旋状”又は“ホットケーキ型”コイルであって良い。誘導結合プラズマ(ICP)源、又は変成器結合(TCP)プラズマ源の設計及び実装は当業者には周知である。
あるいはその代わりに、プラズマは、電子サイクロトロン共鳴(ECR)を用いて生成されて良い。さらに他の実施例では、プラズマは、ヘリコン波を発生することで生成される。さらに他の実施例では、プラズマは、表面波を伝播させることで生成される。上述した各プラズマ源は当業者には既知である。
図7に図示された実施例では、プラズマ処理システム1eは、たとえば図3、4、及び5の実施例と似ていると考えることができる。またプラズマ処理システム1eは第2RF発生装置44をさらに有して良い。第2RF発生装置44は、他の任意のインピーダンス整合ネットワーク46を介して基板ホルダ20へRF出力を結合するように備えられている。第1RF発生装置40及び/又は第2RF発生装置44にとって、基板ホルダ20へのRF出力の印加に係る典型的な周波数は、約0.1MHzから約200MHzの範囲であって良い。第2RF発生装置44にとってのRF周波数は、第1RF発生装置40にとってのRF周波数よりも高くて良い。さらに、第1RF発生装置40から基板ホルダ20へのRF出力は振幅変調であって良い。あるいは第2RF発生装置44から基板ホルダ20へのRF出力は振幅変調であっても良い。あるいは、第1RF発生装置40から基板ホルダ20へのRF出力も第2RF発生装置44から基板ホルダ20へのRF出力の両方とも振幅変調であっても良い。高いRF周波数でのRF出力は振幅変調であることが望ましい。しかも制御装置90は、基板ホルダ20へのRF出力の印加を制御するため、第2RF発生装置44及びインピーダンス整合ネットワーク46と結合する。基板ホルダについてのRFシステムの設計及び実装は当業者には周知である。
以降の議論では、弾道電子ビームを備えるプラズマ処理システムを利用した薄膜のエッチング方法が示されている。たとえば当該プラズマ処理システムは様々な構成部品-たとえば図1〜7に記載された部品及びこれらの組合せ-を有して良い。
図8は、本発明の実施例による薄膜のエッチング方法に係るフローチャートを表している。手順500は、基板上のマスク層を覆い、かつ内部にパターンを有するマスク層を処理する手順510で開始される。
マスク層は上記実施例のいずれを用いて処理されても良い。たとえばマスク層の処理は、酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへそのマスク層の曝露を含んで良い。あるいはその代わりにマスク層の処理は、そのマスク層上への保護層の形成を含んで良い。あるいはその代わりにマスク層の処理は、ハロゲン原子種が存在しない状態での、マスク層の電子ビームへの曝露を含んで良い。あるいはその代わりにマスク層の処理は、上述したこれらの処理の2つ以上の組合せを有して良い。
手順520では、被処理マスク層を有する基板が、マスク層中に形成されたパターンを下地の薄膜へ転写するため、強力（弾道）電子ビームによって支援されるドライエッチングプラズマに曝露される。それと同時にたとえばLERのようなパターン異常を減少させる。プラズマ処理システムでは、（処理）プラズマが、出力を処理気体へ結合（してその処理気体を電離及び分解）することによって、その処理気体から生成される。DC出力を当該プラズマ処理システム内部の電極へ結合し、かつプラズマを生成することによって、強力（弾道）電子ビームが生成される。その強力（弾道）電子ビームのエネルギーレベルは、電極へ印加されるDC電圧の大きさに依存する。
DC出力は当該プラズマ処理システムと結合する。たとえばDC出力供給体によって当該プラズマ処理システムに印加されるDC電圧は、約-2000ボルト(V)から約1000Vの範囲であって良い。望ましくはDC電圧の絶対値は約100V以上の値を有する。より望ましくはDC電圧の絶対値は約500V以上の値を有する。それに加えてDC電圧は負の極性を有することが望ましい。さらにDC電圧は、当該プラズマ処理システムの電極表面上で発生する自己バイアス電圧よりも大きな絶対値を有する負の電圧であることが望ましい。
たとえ本発明のある特定の実施例のみが詳細に説明されたとしても、当業者は、本発明の新規な教示及び利点からほとんど逸脱することなく、多くの修正型が可能であることをすぐに理解する。従って多くの係る修正型は、本発明の技術的範囲内に含まれるものと解される。

Claims (67)

  1. 基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法であって、
    当該方法は：
    酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって前記マスク層を処理する工程；及び
    前記マスク層の処理後、前記薄膜に前記マスク層のパターンを転写するために前記薄膜をエッチングする工程；
    を有し、
    前記エッチング工程は：
    処理気体からプラズマ処理システム内にプラズマを生成する工程；
    前記プラズマ処理システム内の電極に直流(DC)出力を結合して、前記エッチング工程中に前記プラズマを支援する電子ビームを前記プラズマ処理システム内部に生成する工程；及び
    前記基板を前記プラズマと前記電子ビームに曝露する工程；
    を有する、
    方法。
  2. 前記のマスク層を処理する工程が、O2、CO、CO2、NO、N2O、若しくはNO2、又はこれら2種類以上の混合気体を用いて生成されるプラズマへ前記マスク層を曝露する工程を有する、請求項1に記載の方法。
  3. 前記のマスク層を処理する工程が、N2、H2、CN、若しくは不活性ガス、又はこれら2種類以上の混合気体へ前記マスク層を曝露する工程をさらに有する、請求項2に記載の方法。
  4. 前記のマスク層を処理する工程が、ハロゲン含有気体へ前記マスク層を曝露する工程をさらに有する、請求項2に記載の方法。
  5. 前記のマスク層を処理する工程が、Cl2、Br2、F2、HBr、HCl、HF、C2H4Br2、ClF3、NF3、SiCl4、若しくはSF6、又はこれら2種類以上の気体の混合物を用いて生成されるプラズマへ前記マスク層を曝露する工程をさらに有する、請求項1に記載の方法。
  6. 前記のマスク層を処理する工程が、N2、H2、CN、若しくは不活性ガス、又はこれら2種類以上の混合気体へ前記マスク層を曝露する工程をさらに有する、請求項5に記載の方法。
  7. 前記のマスク層を処理する工程が、酸素含有気体へ前記マスク層を曝露する工程をさらに有する、請求項5に記載の方法。
  8. 前記のマスク層を処理する工程が、前記電極、若しくは該電極以外の他の電極、若しくは基板ホルダ、又は上記2つ以上へAC出力を結合することによって前記プラズマ処理システム内部に生成されるプラズマへ前記マスク層を曝露する工程を有する、請求項1に記載の方法。
  9. 前記のマスク層を処理する工程が、約500W以下の出力レベルを用いて生成される低出力プラズマへ前記マスク層を曝露する工程を有する、請求項8に記載の方法。
  10. 前記のマスク層を処理する工程が、前記プラズマ処理システムと結合するリモートプラズマ源内に生成されるプラズマへ前記マスク層を曝露する工程を有する、請求項1に記載の方法。
  11. 前記のDC出力を結合する工程が、約-2000ボルト(V)から約1000Vの範囲であるDC電圧を結合する工程を有する、請求項1に記載の方法。
  12. 前記のDC出力を結合する工程が、負の極性を有する絶対値が約500V以上のDC電圧を結合する工程を有する、請求項1に記載の方法。
  13. 前記のDC出力を結合する工程が、基板ホルダ上に供されていて前記基板に対向する上部電極へDC出力を結合する工程を有する、請求項1に記載の方法。
  14. 前記のプラズマを生成する工程が、前記電極、若しくは該電極以外の他の電極、若しくは基板ホルダ、又は上記2つ以上へ高周波(RF)出力を結合する工程を有する、請求項1に記載の方法。
  15. 前記のRF出力を結合する工程が：
    第1RF周波数で第1RF出力を前記上部電極と結合する工程；及び
    前記第1RF周波数未満である第2RF周波数で第2RF出力を前記基板ホルダと結合する工程；
    を有する、請求項14に記載の方法。
  16. 前記電子ビームの電子ビーム束の空間分布を調節するために、前記RF出力の振幅を変調する工程をさらに有する、請求項14に記載の方法。
  17. 前記エッチング前に、前記酸素含有プラズマ又は前記ハロゲンガス含有プラズマへ前記マスク層を曝露する工程が、前記エッチング中に前記マスク層内に生成されるラインエッジラフネスを減少させる、請求項1に記載の方法。
  18. 前記のマスク層を処理する工程は、前記のパターニングされたマスク層が、前記エッチング中に前記マスク層内に生成されるラインエッジラフネスに対して耐性を有するようになるための所定の期間行われる、請求項1に記載の方法。
  19. 前記のマスク層を処理する工程が、He、Ne、Ar、Xe、Kr、又はこれら2種類以上の混合気体を用いて生成されるプラズマへ前記マスク層を曝露する工程を有する、請求項1に記載の方法。
  20. 前記マスク層を変化させるため、ハロゲン原子種が存在しない状態で、酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって前記マスク層を処理する前に、エッチング前電子ビームによって前記マスク層を前処理する工程をさらに有する、請求項1に記載の方法。
  21. 酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって前記マスク層を処理する工程が：
    第1RF周波数で第1RF出力を前記上部電極と結合する工程；及び
    前記第1RF周波数未満である第2RF周波数で第2RF出力を前記基板ホルダと結合する工程；
    を有し、かつ
    前記第2RF出力が約100W以下である、
    請求項1に記載の方法。
  22. 前記第2RF出力が実質的にゼロである、請求項21に記載の方法。
  23. 基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法であって：
    プラズマ及び弾道電子ビームを生成するように備えられているプラズマ処理システム内の基板ホルダ上に基板を供する工程；
    酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって、弾道電子ビームを生成することなく前記マスク層を処理する工程；並びに
    前記のマスク層を処理する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために前記プラズマ処理システム内にプラズマ及び弾道電子ビームを生成する工程；
    を有する方法。
  24. 基板をエッチングするように備えられているプラズマ処理システムであって：
    処理チャンバ；
    該処理チャンバへ気体を供給するように備えられた気体供給システム；
    前記処理チャンバと結合して前記基板を処理するように備えられている基板ホルダ；及び
    前記処理チャンバ内部に供された電極；
    前記処理チャンバ内部にプラズマを生成するため、前記処理チャンバと結合し、かつ前記基板及び/又は前記電極へ少なくとも1つのAC信号を結合するように備えられているAC出力システム；
    前記プラズマを介して電子ビームを生成するため、前記処理チャンバと結合し、かつ前記電極へDC電圧を結合するように備えられているDC出力システム；
    前記気体供給システム、前記AC出力システム、及び前記DC出力システムを制御する制御装置であって、前記気体供給システム、前記AC出力システム、及び前記DC出力システムに：
    酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって、弾道電子ビームを生成することなく前記マスク層を処理する工程；及び、
    前記のマスク層を処理する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために前記プラズマ処理システム内にプラズマ及び弾道電子ビームを生成する工程；
    を実行させるように備えられている、制御装置；
    を有するプラズマ処理システム。
  25. 基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法であって、
    当該方法は：
    前記マスク層を保護するために前記マスク層上に保護層を形成する工程；及び
    前記保護層の形成後、前記薄膜に前記マスク層のパターンを転写するために前記薄膜をエッチングする工程；
    を有し、
    前記エッチング工程は：
    処理気体からプラズマ処理システム内にプラズマを生成する工程；
    前記プラズマ処理システム内の電極に直流(DC)出力を結合して、前記エッチング工程中に前記プラズマを支援する電子ビームを前記プラズマ処理システム内部に生成する工程；及び
    前記基板を前記プラズマと前記電子ビームに曝露する工程；
    を有する、
    方法。
  26. 前記の保護層を形成する工程が、前記基板を堆積気体プラズマへ曝露する工程を有する、請求項25に記載の方法。
  27. 前記の保護層を形成する工程が、炭化水素含有プラズマ、フルオロカーボン含有プラズマ、若しくはハイドロフルオロカーボン含有プラズマ、又は上記2種類以上の混合プラズマへ前記マスク層を曝露する工程を有する、請求項26に記載の方法。
  28. 前記の保護層を形成する工程が、C2H4、CH4、C2H6、C3H4、C3H6、C3H8、C4H6、C4H8、C5H8、C5H10、C6H6、C6H10、若しくはC6H12、又はこれら2種類以上の混合物を用いることによって生成されたプラズマへ前記マスク層を曝露する工程を有する、請求項26に記載の方法。
  29. 前記の保護層を形成する工程が、H2、O2、CO、CO2、NO、NO2、N2、CN、若しくは不活性ガス、又はこれら2種類以上の混合気体へ前記マスク層を曝露する工程をさらに有する、請求項28に記載の方法。
  30. 前記の保護層を形成する工程が、アルコールにマスク層を浸漬させる工程をさらに有する、請求項26に記載の方法。
  31. 前記の保護層を形成する工程が、エタノール及び/又はメタノールにマスク層を浸漬させる工程をさらに有する、請求項26に記載の方法。
  32. 前記の犠牲層を形成する工程が、前記電極、若しくは該電極以外の他の電極、若しくは基板ホルダ、又は上記2つ以上へAC出力を結合することによって、前記プラズマ処理システム内部に生成されるプラズマへ前記マスク層を曝露する工程をさらに有する、請求項26に記載の方法。
  33. 前記マスク層をプラズマへ曝露する工程が、約500W以下の出力レベルを用いて生成される低出力プラズマへ前記マスク層を曝露する工程をさらに有する、請求項32に記載の方法。
  34. 前記のマスク層をプラズマへ曝露する工程が、前記プラズマ処理システムと結合するリモートプラズマ源内に生成されるプラズマへ前記マスク層を曝露する工程を有する、請求項26に記載の方法。
  35. 前記のDC出力を結合する工程が、約-2000ボルト(V)から約1000Vの範囲であるDC電圧を結合する工程を有する、請求項25に記載の方法。
  36. 前記のDC出力を結合する工程が、負の極性を有する絶対値が約500V以上のDC電圧を結合する工程を有する、請求項1に記載の方法。
  37. 前記のDC出力を結合する工程が、基板ホルダ上に供されていて前記基板に対向する上部電極へDC出力を結合する工程を有する、請求項25に記載の方法。
  38. 前記のプラズマを生成する工程が、前記電極、若しくは該電極以外の他の電極、若しくは基板ホルダ、又は上記2つ以上へ高周波(RF)出力を結合する工程を有する、請求項37に記載の方法。
  39. 前記のRF出力を結合する工程が：
    第1RF周波数で第1RF出力を前記上部電極と結合する工程；及び
    前記第1RF周波数未満である第2RF周波数で第2RF出力を前記基板ホルダと結合する工程；
    を有する、請求項38に記載の方法。
  40. 前記電子ビームの電子ビーム束の空間分布を調節するために、前記RF出力の振幅を変調する工程をさらに有する、請求項38に記載の方法。
  41. 前記の犠牲層を形成する工程は、前記のパターニングされたマスク層が、前記エッチング中に前記マスク層内に生成されるラインエッジラフネスに対して耐性を有するようになるための所定の期間行われる、請求項25に記載の方法。
  42. 酸素含有プラズマ、若しくはハロゲンガス含有プラズマ、若しくは希ガス含有プラズマ、又はこれらの2種類以上の混合プラズマへ前記マスク層を曝露することによって前記保護層を形成する工程が：
    第1RF周波数で第1RF出力を前記上部電極と結合する工程；及び
    前記第1RF周波数未満である第2RF周波数で第2RF出力を前記基板ホルダと結合する工程；
    を有し、かつ
    前記第2RF出力が約100W以下である、
    請求項25に記載の方法。
  43. 前記第2RF出力が実質的にゼロである、請求項42に記載の方法。
  44. 基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法であって、
    当該方法は：
    前記パターニングされたマスク層上に、弾道電子ビーム支援プラズマエッチングプロセス中に前記マスク層を保護するように備えられた所定の厚さを有する犠牲層を形成する工程；及び
    前記の犠牲層を形成する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために、前記基板上で前記弾道電子ビーム支援プラズマエッチングを実行する工程；
    を有し、
    前記所定の厚さが約1nm〜約200nmの範囲である、
    方法。
  45. 前記所定の厚さが約50nm〜約100nmの範囲である、請求項44に記載の方法。
  46. 基板をエッチングするように備えられているプラズマ処理システムであって、
    当該プラズマ処理システムは：
    処理チャンバ；
    該処理チャンバへ気体を供給するように備えられた気体供給システム；
    前記処理チャンバと結合して前記基板を処理するように備えられている基板ホルダ；
    前記処理チャンバ内部に供された電極；
    を有し、
    AC出力システムは、前記処理チャンバ内部にプラズマを生成するため、前記処理チャンバと結合し、かつ前記基板及び/又は前記電極へ少なくとも1つのAC信号を結合するように備えられ、
    DC出力システムは、前記プラズマを介して電子ビームを生成するため、前記処理チャンバと結合し、かつ前記電極へDC電圧を結合するように備えられ、
    前記気体供給システム、前記AC出力システム、及び前記DC出力システムを制御する制御装置であって、前記気体供給システム、前記AC出力システム、及び前記DC出力システムに：
    前記マスク層を保護するために該マスク層上に保護層を形成する工程；及び、
    前記の保護層を形成する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために前記プラズマ処理システム内にプラズマ及び弾道電子ビームを生成する工程；
    を実行させる、制御装置
    プラズマ処理システム。
  47. 基板上に形成され、かつ上にパターニングされたマスク層を有する薄膜のエッチング方法であって、
    当該方法は：
    前記マスク層を変化させるため、ハロゲン原子種が存在しない状態で、エッチング前電子ビームによって前記マスク層を処理する工程；及び
    前記マスク層の処理後、前記薄膜に前記マスク層のパターンを転写するために前記薄膜をエッチングする工程；
    を有し、
    前記エッチング工程は：
    エッチング気体からエッチング用プラズマを生成する工程；
    前記プラズマ処理システム内の電極に直流(DC)出力を結合して、前記エッチング工程中に前記プラズマを支援する電子ビームを前記プラズマ処理システム内部に生成する工程；及び
    前記基板を前記プラズマと前記電子ビームに曝露する工程；
    を有する、
    方法。
  48. 前記のエッチング前電子ビームによってマスク層を処理する工程が：
    前記プラズマ処理システム内に前記基板を設ける工程；及び
    前記プラズマ処理システムに結合する電子ビーム源を用いて前記マスク層を処理する工程；
    を有する、請求項47に記載の方法。
  49. 前記のエッチング前電子ビームによってマスク層を処理する工程が：
    前記プラズマ処理システム以外の基板処理システム内に前記基板を設ける工程；及び
    前記プラズマ処理システムに結合する電子ビーム源を用いて前記マスク層を処理する工程；
    を有する、請求項47に記載の方法。
  50. 前記のエッチング前電子ビームによってマスク層を処理する工程が：
    前記プラズマ処理システム内部の基板ホルダ上に前記基板を設ける工程；
    エッチング前気体から前記プラズマ処理システム内にエッチング前プラズマを生成する工程；
    前記プラズマ処理システム内部の電極にDC出力を結合して前記エッチング前電子ビームを生成する工程；及び
    前記エッチング前プラズマと前記エッチング前電子ビームに前記基板を曝露する工程；
    を有する、
    請求項47に記載の方法。
  51. 前記のエッチング前プラズマを生成する工程が、1種類以上の希ガスから前記エッチング前プラズマを生成する工程を有する、請求項50に記載の方法。
  52. 前記のエッチング前プラズマを生成する工程が、1種類以上の希ガス及びCHF3の混合物から前記エッチング前プラズマを生成する工程を有する、請求項51に記載の方法。
  53. 前記のエッチング前電子ビームを生成する工程が、前記基板ホルダ上の前記基板に対向する上部電極へDC出力を結合する工程を有する、請求項50に記載の方法。
  54. 前記のエッチング前電子ビームを生成する工程が、負の極性を有する絶対値が約500V以上のDC電圧を結合する工程を有する、請求項50に記載の方法。
  55. 前記のエッチング前電子ビームを生成する工程が、前記電極、若しくは該電極以外の他の電極、若しくは基板ホルダ、又は上記2つ以上へ、全出力が500W以下である高周波(RF)出力を結合する工程を有する、請求項50に記載の方法。
  56. 前記のエッチング前電子ビームを生成する工程が、約-2000ボルト(V)から約1000Vの範囲であるDC電圧を結合する工程を有する、請求項50に記載の方法。
  57. 前記のエッチング用電子ビームを生成する工程が、負の極性を有する絶対値が約500V以上のDC電圧を結合する工程を有する、請求項47に記載の方法。
  58. 前記のエッチング用電子ビームを生成する工程が、基板ホルダ上に供されていて前記基板に対向する上部電極へDC出力を結合する工程を有する、請求項47に記載の方法。
  59. 前記のエッチング用電子ビームを生成する工程が、前記電極、若しくは該電極以外の他の電極、若しくは基板ホルダ、又は上記2つ以上へ高周波(RF)出力を結合する工程を有する、請求項58に記載の方法。
  60. 前記のRF出力を結合する工程が：
    第1RF周波数で第1RF出力を前記上部電極と結合する工程；及び
    前記第1RF周波数未満である第2RF周波数で第2RF出力を前記基板ホルダと結合する工程；
    を有する、請求項59に記載の方法。
  61. 前記電子ビームの電子ビーム束の空間分布を調節するために、前記RF出力の振幅を変調する工程をさらに有する、請求項59に記載の方法。
  62. 前記のエッチング工程前にエッチング前電子ビームによってマスク層を処理する工程が、前記エッチング中に前記マスク層内に生成されるラインエッジラフネスを減少させる、請求項47に記載の方法。
  63. 前記のマスク層を処理する工程は、前記のパターニングされたマスク層が、前記エッチング中に前記マスク層内に生成されるラインエッジラフネスに対して耐性を有するようになるための所定の期間行われる、請求項47に記載の方法。
  64. 前記のエッチング前電子ビームの電子ビームエネルギーが、前記エッチング用電子ビームの電子ビームエネルギー未満である、請求項47に記載の方法。
  65. 前記のエッチング前電子ビームの電子ビームエネルギーが、前記のエッチング前電子ビームによる前記マスク層の処理中に、ステップ状又は一定の割合で上昇する、請求項47に記載の方法。
  66. 弾道電子ビームを有するプラズマ処理システムを用いて基板上の薄膜をエッチングする方法であって：
    前記薄膜上にパターンを有するマスク層を形成する工程；
    ハロゲン原子種が存在しない状態で第1電子ビームを生成する工程；
    前記のマスク層を有する基板を前記第1電子ビームへ曝露することによって前記マスク層を処理する工程；
    前記プラズマ処理システム内でエッチング用気体からエッチング用プラズマを生成する工程；
    前記プラズマ処理システム内に第2電子ビームを生成する工程；及び
    前記パターンを前記薄膜へ転写するため、前記エッチング用プラズマと前記第2電子ビームに前記基板を曝露する工程；
    を有する方法。
  67. 基板上のマスク層を有する薄膜をエッチングするように備えられているプラズマ処理システムであって、
    当該プラズマ処理システムは：
    処理チャンバ；
    該処理チャンバへ気体を供給するように備えられた気体供給システム；
    前記処理チャンバと結合して前記基板を処理するように備えられている基板ホルダ；
    前記処理チャンバ内部に供された電極；
    を有し、
    AC出力システムは、前記処理チャンバ内部にプラズマを生成するため、前記処理チャンバと結合し、かつ前記基板及び/又は前記電極へ少なくとも1つのAC信号を結合するように備えられ、
    DC出力システムは、前記プラズマを介して電子ビームを生成するため、前記処理チャンバと結合し、かつ前記電極へDC電圧を結合するように備えられ、
    前記気体供給システム、前記AC出力システム、及び前記DC出力システムを制御する制御装置であって、前記気体供給システム、前記AC出力システム、及び前記DC出力システムに：
    前記マスク層を変化させるために、ハロゲン原子種が存在しない状態で、エッチング前電子ビームによって前記マスク層を処理する工程；及び、
    前記のマスク層を処理する工程に続いて、前記薄膜をエッチングし、かつ前記パターニングされたマスク層のパターンを前記薄膜へ転写するために前記プラズマ処理システム内にプラズマ及び弾道電子ビームを生成する工程；
    を実行させる、制御装置
    プラズマ処理システム。
JP2009523873A 2006-08-07 2007-06-05 エッチング処理を実行する前のマスク層処理方法 Expired - Fee Related JP5271267B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US11/499,678 2006-08-07
US11/499,679 2006-08-07
US11/499,679 US7572386B2 (en) 2006-08-07 2006-08-07 Method of treating a mask layer prior to performing an etching process
US11/499,680 US7642193B2 (en) 2006-08-07 2006-08-07 Method of treating a mask layer prior to performing an etching process
US11/499,678 US7449414B2 (en) 2006-08-07 2006-08-07 Method of treating a mask layer prior to performing an etching process
US11/499,680 2006-08-07
PCT/US2007/070375 WO2008021609A1 (en) 2006-08-07 2007-06-05 Method of treating a mask layer prior to performing an etching process

Publications (2)

Publication Number Publication Date
JP2010500758A true JP2010500758A (ja) 2010-01-07
JP5271267B2 JP5271267B2 (ja) 2013-08-21

Family

ID=39082334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523873A Expired - Fee Related JP5271267B2 (ja) 2006-08-07 2007-06-05 エッチング処理を実行する前のマスク層処理方法

Country Status (4)

Country Link
JP (1) JP5271267B2 (ja)
KR (1) KR101346897B1 (ja)
TW (2) TWI443743B (ja)
WO (1) WO2008021609A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199243A (ja) * 2010-02-24 2011-10-06 Tokyo Electron Ltd エッチング処理方法
KR20150067738A (ko) * 2013-12-10 2015-06-18 도쿄엘렉트론가부시키가이샤 에칭 방법
US9373521B2 (en) 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
KR20170140078A (ko) 2016-06-10 2017-12-20 도쿄엘렉트론가부시키가이샤 에칭 처리 방법
WO2023223860A1 (ja) * 2022-05-20 2023-11-23 東京エレクトロン株式会社 改質方法及び改質装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5171683B2 (ja) 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
CN102543687B (zh) * 2011-11-30 2015-08-05 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
US9368368B2 (en) * 2014-07-21 2016-06-14 Tokyo Electron Limited Method for increasing oxide etch selectivity
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503029A (ja) * 1998-02-04 2002-01-29 ラム リサーチ コーポレーション プラズマエッチング中のマスクの腐食を軽減する方法
JP2005072518A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置の製造方法およびその装置
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム　リサーチ　コーポレーション プラズマエッチングのパフォーマンスを改善する方法
JP2006270019A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2006270017A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2007266291A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP2009545890A (ja) * 2006-07-31 2009-12-24 東京エレクトロン株式会社 Ｒｆ変調によって弾道電子ビームの均一性を制御する方法及びシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641234A (en) * 1979-09-10 1981-04-17 Asahi Chem Ind Co Ltd Novel molding dope composition
US5597438A (en) * 1995-09-14 1997-01-28 Siemens Aktiengesellschaft Etch chamber having three independently controlled electrodes
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002503029A (ja) * 1998-02-04 2002-01-29 ラム リサーチ コーポレーション プラズマエッチング中のマスクの腐食を軽減する方法
JP2006514783A (ja) * 2002-10-11 2006-05-11 ラム　リサーチ　コーポレーション プラズマエッチングのパフォーマンスを改善する方法
JP2005072518A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置の製造方法およびその装置
JP2006270019A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2006270017A (ja) * 2004-06-21 2006-10-05 Tokyo Electron Ltd プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2007180358A (ja) * 2005-12-28 2007-07-12 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2007266291A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
JP2009545890A (ja) * 2006-07-31 2009-12-24 東京エレクトロン株式会社 Ｒｆ変調によって弾道電子ビームの均一性を制御する方法及びシステム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199243A (ja) * 2010-02-24 2011-10-06 Tokyo Electron Ltd エッチング処理方法
JP2015043470A (ja) * 2010-02-24 2015-03-05 東京エレクトロン株式会社 エッチング処理方法
US9373521B2 (en) 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
US9496150B2 (en) 2010-02-24 2016-11-15 Tokyo Electron Limited Etching processing method
TWI567822B (zh) * 2010-02-24 2017-01-21 東京威力科創股份有限公司 蝕刻處理方法
KR20150067738A (ko) * 2013-12-10 2015-06-18 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2015115410A (ja) * 2013-12-10 2015-06-22 東京エレクトロン株式会社 エッチング方法
KR102304163B1 (ko) * 2013-12-10 2021-09-17 도쿄엘렉트론가부시키가이샤 에칭 방법
KR20170140078A (ko) 2016-06-10 2017-12-20 도쿄엘렉트론가부시키가이샤 에칭 처리 방법
US10600654B2 (en) 2016-06-10 2020-03-24 Tokyo Electron Limited Etching process method
WO2023223860A1 (ja) * 2022-05-20 2023-11-23 東京エレクトロン株式会社 改質方法及び改質装置

Also Published As

Publication number Publication date
TW201419411A (zh) 2014-05-16
TWI445074B (zh) 2014-07-11
TWI443743B (zh) 2014-07-01
JP5271267B2 (ja) 2013-08-21
TW200828432A (en) 2008-07-01
WO2008021609A1 (en) 2008-02-21
KR101346897B1 (ko) 2014-01-02
KR20090037495A (ko) 2009-04-15

Similar Documents

Publication Publication Date Title
JP5271267B2 (ja) エッチング処理を実行する前のマスク層処理方法
US7449414B2 (en) Method of treating a mask layer prior to performing an etching process
JP5205378B2 (ja) Ｒｆ変調によって弾道電子ビームの均一性を制御する方法及びシステム
KR102510737B1 (ko) 원자층 에칭 방법
JP4657473B2 (ja) プラズマ処理装置
US7344993B2 (en) Low-pressure removal of photoresist and etch residue
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP4648900B2 (ja) 基板からフォトレジストを除去する方法
US7572386B2 (en) Method of treating a mask layer prior to performing an etching process
US7642193B2 (en) Method of treating a mask layer prior to performing an etching process
TWI525692B (zh) Plasma etching method, control program and computer memory media
KR102280572B1 (ko) 플라즈마 처리 방법
KR20200115273A (ko) 텅스텐 또는 다른 금속층의 원자층 에칭
JP2024026599A (ja) プラズマ処理装置
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP6840041B2 (ja) エッチング方法
JP4865373B2 (ja) ドライエッチング方法
JP3172340B2 (ja) プラズマ処理装置
JP4128365B2 (ja) エッチング方法及びエッチング装置
JP2020177958A (ja) 基板処理方法及び基板処理装置
JP2003332317A (ja) プラズマを用いたレジスト剥離装置及び方法
JP2001035836A (ja) ドライエッチング方法および装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130510

R150 Certificate of patent or registration of utility model

Ref document number: 5271267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees