JP5578782B2 - プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体 - Google Patents

Description

本発明は、容量結合型のプラズマ処理装置において被処理基板にエッチング加工を施すプラズマ処理方法に係り、特にエッチングマスクに用いるレジストパターンのエッチング耐性を強化して薄膜加工の精度向上・安定化をはかるプラズマ処理方法およびコンピュータ読み取り可能な記憶媒体に関する。

半導体デバイスやＦＰＤ（Flat Panel Display）の製造プロセスで用いられているエッチングは、リソグラフィ技術により形成したレジストパターンをマスクとして、被処理基板（半導体ウエハ、ガラス基板等）の表面の薄膜を所望の回路パターンに加工する。従来より、枚葉式のエッチングには容量結合型のプラズマエッチング装置が多用されている。

一般に、容量結合型のプラズマエッチング装置は、真空チャンバとして構成される処理容器内に上部電極と下部電極とを平行に配置し、下部電極の上に被処理基板を載置し、両電極間に高周波を印加する。そうすると、両電極の間で処理ガスの高周波放電によるプラズマが発生し、プラズマ中のラジカルやイオンによって基板表面に所望のパターンでエッチング加工が施される。

ところで、現在の最先端ＬＳＩプロセスでは、フォトリソグラフィにＡrＦエキシマレーザ露光技術が用いられ、レジストにはＡrＦエキシマレーザ光の波長（１９３ｎｍ）に適した化学増幅系のレジスト（ＡrＦレジスト）が用いられている。しかしながら、ＡrＦレジストは、高感度、高解像性を容易に得られる反面、プラズマ耐性またはエッチング耐性が弱く、しかも超微細な寸法でパターニングされるため、プラズマエッチング時にレジストパターンが倒れたり、表面が荒れたり、パターン側壁がでこぼこになって、いわゆるＬＥＲ（Line Edge Roughness）やＬＷＲ（Line Width Roughness）等の凹凸変形や蛇行変形を来たすことが問題になっている。

これまで、ＡrＦレジストのエッチング耐性を高めるための技法として、電子ビーム照射、ＵＶ照射、Ｈ₂またはＨＢrプラズマ照射、イオンビーム照射等によってレジストを改質する方法が知られている。
特開２００５−２４３６８１

しかしながら、上記のような従来のレジスト改質法は、いずれも専用の処理容器（チャンバ）を用いるものであり、装置コストの増大とスループットの低下を伴っている。また、露光前に、電子ビーム照射法、ＵＶ照射法あるいはイオンビーム照射法を用いると、レジストの光透過性が膜質変化によって変わり、露光性能を悪化させやすい。一方で、露光後は、イオンビーム照射法を用いるとイオン衝撃によってレジストパターンがダメージを受けやすく、電子ビーム照射法やＵＶ照射法を用いるとレジストパターンがテーパ状の収縮変形やＣＤ変化を起こしやすいといった問題がある。また、Ｈ₂またはＨＢrプラズマ照射法は、チャンバ内に水素が残存してプロセスの再現性をとるのが難しく、運用安定性または量産性の面で課題がある。

本発明は、かかる従来技術の問題点に鑑みてなされたものであって、容量結合型のプラズマ処理装置を利用し、簡便かつ効果的なレジスト改質法によりレジストパターンのエッチング耐性を強化して、薄膜加工の精度・安定性を向上させるプラズマ処理方法およびコンピュータ読み取り可能な記憶媒体を提供することを目的とする。

上記の目的を達成するために、本発明の第１の観点におけるプラズマ処理方法は、真空可能な処理容器内でプラズマに曝される電極表面がＳiを含有する第１の電極と第２の電極とを所定の間隔を空けて平行に配置し、前記第１の電極に対向させて被処理基板を第２の電極で支持し、前記処理容器内を所定の圧力に真空排気し、前記第１の電極と前記第２の電極との間の処理空間にエッチャントガスを含む第１の処理ガスを供給し、前記第１の電極または第２の電極に第１の高周波を印加して前記処理空間で前記第１の処理ガスのプラズマを生成し、前記プラズマの下で前記基板上の被加工膜をその被加工膜の上に形成されたレジストパターンをマスクとしてエッチングするプラズマ処理方法であって、前記レジストパターンのエッチング耐性を向上させるために、前記第１の電極と前記第２の電極との間の処理空間にＣＦ ₄ ガスを含む第２の処理ガスを供給するとともに前記第１の電極または前記第２の電極に前記第１の高周波を印加して、前記処理空間で前記第２の処理ガスのプラズマを生成し、前記処理容器内で前記基板から離れた場所でプラズマに曝される所定のＤＣ印加部材に負極性の直流電圧を印加し、前記ＤＣ印加部材より放出された電子を前記基板上のレジストパターンに打ち込む工程とを有する。

上記第１の観点におけるプラズマ処理方法は、基板上の被加工膜に対するエッチング加工に先立って、同一のハードウェアを利用して、プラズマに晒される基板上のレジストパターンにγ放電によって第１の電極（対向電極）から放出される２次電子を打ち込んで電子の浸入した部分（表層部ないし内奥部）を改質する。同一のハードウェアを利用しつつも、本来のエッチング加工と独立して行うので、処理条件を任意に選定することが可能であり、特にＤＣ印加部材に印加する負極性直流電圧の絶対値を任意に選定し、改質層の厚さを任意に制御することができる。また、従来技術の問題点、つまり基板上の被加工膜に対するエッチング加工に先立つプラズマ処理（前処理）として、イオンビーム照射法を用いる場合の問題点（イオン衝撃によってレジストパターンがダメージを受けやすいこと）、単独の電子ビーム照射法やＵＶ照射法を用いる場合の問題点（レジストパターンがテーパ状の収縮変形やＣＤ変化を起こしやすいこと）およびＨ₂またはＨＢrプラズマ照射法を用いる場合の問題点（チャンバ内に水素が残存してプロセスの再現性をとるのが難しく、運用安定性または量産性の面で課題があること）を解決することができる。また、上記プラズマ処理（前処理）においては、第２の処理ガスがＣＦ ₄ ガスを含むことにより、この処理ガスの高周波放電におけるＣＦ ₄ ガスの解離・電離からハロゲン原子種つまりフッ素が生成され、このフッ素は第１の電極の電極面に付着しているポリマーのエッチングに費やされる。

好適には、ＤＣ印加部材より放出された電子が１０００ｅＶ以上のエネルギーで前記レジストパターンに打ち込まれるように、負極性直流電圧の絶対値を好ましくは１０００Ｖ以上に選定してよく、それによって厚さ数十ｎｍ以上の改質層を得ることができる。

さらに好ましくは、ＤＣ印加部材より放出された電子が１５００ｅＶ以上のエネルギーでレジストパターンに打ち込まれるように、負極性直流電圧の絶対値を好ましくは１５００Ｖ以上に選定してよく、それによって厚さ１００ｎｍ以上の改質層が得られる。

また、上記レジスト改質処理において、第１の電極にプラズマ生成用の第１の高周波を所望のパワーで印加し、第２の電極にイオン引き込み制御用の第２の高周波を印加する場合は、第２の電極上のイオンシースがレジストパターンに打ち込まれる電子のエネルギーを低下させる方向に作用する。したがって、第２の電極上に形成される自己バイアスは極力低くてよく、１００Ｖ以下が好ましい。また、第２高周波のパワーは極力低くてよく、好適には５０Ｗ以下にしてよく、更に好適には０Ｗにするか、第２の電極には高周波を印加しないようにしてもよい。

また、本発明の好適な一態様においては、上記レジスト改質処理の後で被加工膜のエッチング処理の前に、同一の処理容器内でレジストパターンをパターン面と平行な横方向で所望のサイズに削るトリミング処理が行われる。このトリミング処理は、一種のプラズマエッチング加工であり、処理容器内を所定の圧力に真空排気する工程と、第１の電極と第２の電極との間の処理空間にエッチャントガスを含む第３の処理ガスを供給する工程と、第１の電極または第２の電極に第１の高周波を印加して処理空間で第３の処理ガスのプラズマを生成する工程と、生成されたプラズマの下でレジストパターンを所望のパターンまでエッチングする工程とを含む。この場合、処理対象のレジストパターンは、前工程のレジスト改質処理を受けて改質層のエッチング耐性またはプラズマ耐性が向上しているので、肩落ち等の形崩れが少なく、所望の縮小率で高精度のトリミング加工を受けることができる。

本発明のプラズマ処理方法において、ＤＣ印加部材は典型的には基板と真正面に向かい合う第１の電極であるが、基板と斜めに向かい合う部材（たとえば容器側壁）をＤＣ印加部材に使用または兼用することも可能である。

第１の電極の材質は、Ｓiを含有する導電材料を好適に使用できるが、被加工膜に対するエッチングのプロセスを基準に任意の材質を選定することができる。また、第１の電極がＳi含有導電材料からなる場合は、その電極面にポリマーが堆積するのを防止して直流的な導電性を安定に保つうえで、レジスト改質処理用の第２の処理ガスとしてハロゲンガスを含むガス（たとえばフロロカーボンガス）を好適に使用することができる。

本発明の第２の観点におけるプラズマ処理方法は、真空可能な処理容器内で第１の電極と第２の電極とを所定の間隔を空けて平行に配置し、前記第１の電極に対向させて被処理基板を第２の電極で支持し、前記処理容器内を所定の圧力に真空排気し、前記第１の電極と前記第２の電極との間の処理空間にエッチャントガスを含む処理ガスを供給し、前記第１の電極または第２の電極に第１の高周波を印加して前記処理空間で前記処理ガスのプラズマを生成し、前記プラズマの下で前記基板上の被加工膜をその被加工膜の上に形成されたレジストパターンをマスクとしてエッチングするプラズマ処理方法であって、（１）前記処理容器内で前記基板に対して前記被加工膜のエッチングが行われている最中に、前記レジストパターンのエッチング耐性を向上させるように、前記処理容器内で前記基板から離れた場所でプラズマに曝される所定のＤＣ印加部材に負極性の直流電圧を印加し、前記ＤＣ印加部材より放出された電子を前記基板上のレジストパターンに打ち込み、（２）前記被加工膜のエッチングと並行して前記レジストパターンがパターン面と平行な横方向で所望のサイズまで削られるように、前記処理容器内のガス圧力を１００mTorr以上に選定し、エッチング時間を２０秒以上に選定する。

本発明の第２の観点におけるプラズマ処理方法においては、基板上の被加工膜に対して本来のプラズマエッチング処理を施しながら、同一の処理容器内で同一のプラズマの下で基板上のエッチングマスクに用いられているレジストパターンに電子を打ち込んで改質効果によりそのエッチング耐性を強化させ、マスク選択比を向上させるとともに、ガス圧力を１００mTorr以上およびエッチング時間を２０秒以上に選定することにより、レジストパターンに肩落ちの少ないトリミング処理を施すことができる。

また、本発明におけるコンピュータ読み取り可能な記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、本発明の上記プラズマ処理方法が行われるようにプラズマ処理装置を制御する。

本発明のプラズマ処理方法またはコンピュータ読み取り可能な記憶媒体によれば、上記のような構成および作用により、容量結合型のプラズマエッチング装置を利用し、簡便かつ効果的なレジスト改質法によりレジストパターンのエッチング耐性を強化して、薄膜加工の精度・安定性を向上させることができる。

以下、添付図を参照して本発明の好適な実施の形態を説明する。

図１に、本発明のプラズマ処理方法で使用するプラズマ処理装置の構成を示す。このプラズマ処理装置は、容量結合型のプラズマエッチング装置として構成されており、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒型チャンバ（処理容器）１０を有している。チャンバ１０は保安接地されている。

チャンバ１０内には、被処理基板としてたとえば半導体ウエハＷを載置する円板状のサセプタ１２が下部電極として水平に配置されている。このサセプタ１２は、たとえばアルミニウムからなり、チャンバ１０の底から垂直上方に延びる絶縁性の筒状支持部１４に支持されている。この筒状支持部１４の外周に沿ってチャンバ１０の底から垂直上方に延びる導電性の筒状支持部（内壁部）１６とチャンバ１０の側壁との間に環状の排気路１８が形成されており、この排気路１８の入口にリング状の排気リング（バッフル板）２０が取り付けられ、排気路１８の底に排気口２２が設けられている。排気口２２には排気管２４を介して排気装置２６が接続されている。排気装置２６は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内の処理空間を所望の真空度まで減圧することができる。チャンバ１０の側壁には、半導体ウエハＷの搬入出口を開閉するゲートバルブ２８が取り付けられている。

サセプタ１２には、高周波電源３０が整合器３２および下部給電棒３６を介して電気的に接続されている。ここで、高周波電源３０は、サセプタ１２上の半導体ウエハＷに対するイオンの引き込みに寄与する周波数（通常１３．５６ＭＨｚ以下）の高周波ＬＦを出力する。整合器３２は、高周波電源３０側のインピーダンスと負荷（主に電極、プラズマ、チャンバ）側のインピーダンスとの間でマッチングをとり、かつ自動的にマッチングポイントを調整できるように構成されている。

サセプタ１２は半導体ウエハＷよりも一回り大きな直径または口径を有している。サセプタ１２の上には、処理対象の半導体ウエハＷが載置され、その半導体ウエハＷを囲むようにフォーカスリング（補正リング）３８が設けられる。

サセプタ１２の上面には、ウエハ吸着用の静電チャック４０が設けられている。この静電チャック４０は、膜状または板状の誘電体の中にシート状またはメッシュ状のＤＣ電極を挟んでいる。該ＤＣ電極にはチャンバ１０の外に配置される直流電源４２がスイッチ４４および高圧給電線４６を介して電気的に接続されている。直流電源４２より直流電圧がＤＣ電極に印加されることにより、クーロン力で半導体ウエハＷを静電チャック４０上に吸着保持することができる。

サセプタ１２の内部には、たとえば円周方向に延びる環状の冷媒室４８が設けられている。この冷媒室４８には、チラーユニット（図示せず）より配管５０，５２を介して所定温度の冷媒たとえば冷却水が循環供給される。冷媒の温度によって静電チャック４０上の半導体ウエハＷの温度を制御できる。そして、サセプタ１２に半導体ウエハＷを熱的に結合させるたに、伝熱ガス供給部（図示せず）からの伝熱ガスたとえばＨeガスが、ガス供給管５４およびサセプタ１２内部のガス通路５６を介して静電チャック４０と半導体ウエハＷとの接触界面に供給される。

チャンバ１０の天井には、サセプタ１２と平行に向かい合ってシャワーヘッドを兼ねる上部電極６０が設けられている。この上部電極（シャワーヘッド）６０は、サセプタ１２と向かい合う電極板６２と、この電極板６２をその背後（上）から着脱可能に支持する電極支持体６４を有し、電極支持体６４の内部にガス拡散室６６を設け、このガス拡散室６６からサセプタ１２側に貫ける多数のガス吐出孔６８を電極支持体６４および電極板６２に形成している。電極板６２とサセプタ１２との間の空間がプラズマ生成空間または処理空間ＰＳとなる。ガス拡散室６６は、ガス供給管７０を介して処理ガス供給部７２に接続されている。

上部電極６０において、処理時にプラズマに曝される電極板６２の材質は重要である。この電極板６２は、この実施形態では、ＤＣ印加部材として機能するため、電極表面が直流的な導電性を維持でき、かつプラズマからのイオンの入射によってスパッタされてもプロセスに悪影響を与えないような材質が好ましく、たとえばＳi、ＳiＣ等のＳi含有導電材やＣ（カーボン）を好適に使用できる。電極支持体６４はたとえばアルマイト処理されたアルミニウムで構成されてよい。上部電極６０とチャンバ１０との間にはリング状の絶縁体６５が挿入され、上部電極６０は電気的にフローティング状態でチャンバ１０に取り付けられている。

上部電極６０には、高周波電源７４が整合器７６および上部給電棒７８を介して電気的に接続されている。この高周波電源７４は、プラズマの生成に寄与する周波数（通常４０ＭＨｚ以上）の高周波ＨＦを出力する。整合器７６は、高周波電源７４側のインピーダンスと負荷（主に電極、プラズマ、チャンバ）側のインピーダンスとの間でマッチングをとり、かつ自動的にマッチングポイントを調整できるように構成されている。

チャンバ１０の外に設置される可変直流電源８０の出力端子は、スイッチ８２および直流給電ライン８４を介して上部電極６０に電気的に接続されている。可変直流電源８０はたとえば−２０００〜＋１０００Ｖの直流電圧Ｖ_DCを出力できるように構成されている。

直流給電ライン８４の途中に設けられるフィルタ回路８６は、可変直流電源８０からの直流電圧Ｖ_DCをスルーで上部電極６０に印加する一方で、サセプタ１２から処理空間ＰＳおよび上部電極６０を通って直流給電ライン８４に入ってきた高周波を接地ラインへ流して可変直流電源８０側へは流さないように構成されている。

また、チャンバ１０内で処理空間ＰＳに面する適当な箇所としてたとえばバッフル板２０の上面あるいは導電性支持部材１６の頂部付近あるいは上部電極６０の半径方向外側に、たとえばＳi，ＳiＣ等の導電性材料からなるリング状のＤＣグランドパーツ（直流接地電極）８８が取り付けられている。このＤＣグランドパーツ８８は、接地ライン９０を介して常時接地されている。

このプラズマ処理装置内の各部たとえば排気装置２６、高周波電源３０，７４、スイッチ４４，８２、処理ガス供給部７２、可変直流電源８０、チラーユニット（図示せず）、伝熱ガス供給部（図示せず）等の個々の動作および装置全体の動作（シーケンス）は、たとえばマイクロコンピュータからなる制御部１１０（図１９）によって制御される。

このプラズマ処理装置において、サセプタ１２上の半導体ウエハＷに対してエッチング加工を行なうには、処理ガス供給部７２よりエッチャントガスを含む処理ガスを所定の流量でチャンバ１０内に導入し、排気装置２６によりチャンバ１０内の圧力を設定値に調節する。さらに、高周波電源７４よりプラズマ生成用の第１高周波ＨＦ（４０ＭＨｚ以上）を整合器７６および上部給電棒７８を介して上部電極６０に印加すると同時に、高周波電源３０よりイオン引き込み制御用の第２高周波ＬＦ（１３．５６ＭＨｚ以下）を整合器３２および下部給電棒３６を介してサセプタ１２に印加する。また、スイッチ４４をオンにし、静電吸着力によって、静電チャック４０と半導体ウエハＷとの間の接触界面に伝熱ガス（Ｈeガス）を閉じ込める。シャワーヘッド６０より吐出された処理ガスは両電極１２，６０間で高周波の放電によってプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷ上の被エッチング膜が所望のパターンにエッチングされる。

このプラズマ処理装置は、高周波電源７４より上部電極６０に４０ＭＨｚ以上（より好ましくは６０ＭＨｚ以上）というプラズマ生成に適した比較的高い周波数の第１高周波ＨＦを印加することにより、プラズマを好ましい解離状態で高密度化し、より低圧の条件下でも高密度プラズマを形成することができる。それと同時に、サセプタ１２に１３．５６ＭＨｚ以下というイオン引き込みに適した比較的低い周波数の第２高周波ＬＦを印加することにより、半導体ウエハＷの被エッチング膜に対して選択性の高い異方性のエッチングを施すことができる。もっとも、プラズマ生成用の第１高周波ＨＦは如何なるプラズマプロセスでも必ず使用されるが、イオン引き込み制御用の第２高周波ＬＦはプロセスによっては使用されないことがある。

さらに、プラズマエッチングの最中に上部電極６０に可変直流電源８０より直流電圧が（通常は−９００Ｖ〜０Ｖの範囲内で）印加されることにより、プラズマ着火安定性、レジスト選択性、エッチング速度、エッチング均一性等を向上させることもできる。

上記のようなプラズマエッチングにおいて、半導体ウエハＷ表面の被加工膜をパターニングするためのエッチングマスクには、該被加工膜の上に予めフォトリソグラフィによって形成されているレジストパターンが用いられる。ここで、フォトリソグラフィが高解像度を得るために露光用ビームにたとえばＡrＦエキシマレーザ光（波長１９３ｎｍ）を採用するときは、それに適した高感度な化学増幅系のレジスト（ＡrＦレジスト）が用いられる。
［第１の実施形態］

次に、本発明の第１の実施形態におけるプラズマ処理方法を説明する。この実施形態では、チャンバ１０に搬入された処理対象の半導体ウエハＷに対して、上記のような被加工膜に対するプラズマエッチング処理に先立ち、前処理として、レジストパターンに対してレジスト改質処理とトリミング処理を順次行う。

図２につき、多層レジスト法におけるトリミング処理の一例を説明する。図中、最上層（第１層）の膜１００はＡrＦレジストのレジストパターン、第２層の膜１０２はＢＡＲＣ（反射防止膜：第１の被エッチング膜）、第３層の膜１０４は最終マスクとなるＳiＮ層（第２の被エッチング膜）、最下層の膜１０６は本来（最終）の被加工膜たとえばＳiＯ₂層（第３の被エッチング膜）である。ＳiＮ膜１０４およびＢＡＲＣ１０２の成膜にはＣＶＤ（化学的真空蒸着法）あるいはスピンオンによる塗布法が用いられ、フォトレジスト１００のパターニングにはフォトリソグラフィが用いられる。

トリミング処理は、図２の（Ａ）に示すように、フォトリソグラフィで形成されたレジストパターン１００をパターン面と平行な横方向で削って図２の（Ｂ）に示すような一回り細い所望サイズのパターンに成形する加工である。この細く成形されたレジストパターン１００をマスクにしてＢＡＲＣ１０２およびＳiＮ膜１０４を順次エッチングすると、図２の（Ｃ）に示すようにレジストパターン１００と同じ細いパターンをＳiＮ膜１０４に作成または転写することができる。この後は、図示省略するが、アッシングによりレジストパターン１００およびＢＡＲＣ１０２の残膜を取り除いて、ＳiＮパターン１０４をマスクとして下地膜（ＳiＯ₂層）１０６をエッチングする。

レジストプロセスにおいて最初から所望の細めのサイズでレジストパターンを形成しようとすると、フォトリソグラフィ工程の中（特に現像時）でレジスト倒壊を起こすことがある。そのような場合は、フォトリソグラフィ工程の後に上記のようなトリミング処理によってレジストパターンを目的の寸法まで細める手法がとられている。かかるトリミング処理は、本来の被加工膜をエッチングするためのプラズマエッチング装置を利用して実施できる。

ところが、従来は、ＡrＦレジストのエッチング耐性（プラズマ耐性）が弱いため、トリミング処理のためのプラズマエッチングを行うことによってレジストパターン１００が肩崩れ等の形状変化を起こしながら過分に削られやすく、トリミングの加工精度が良くなかった。

そこで、この実施形態では、トリミング処理に先立ち、同じプラズマ処理装置（図１）内でレジストパターン１００のエッチング耐性を強化するためのレジスト改質処理を行う。このレジスト改質処理は、図３に示すように、レジストパターン１００に高エネルギーの電子ｅ^-を打ち込んで、ＡrＦレジストの樹脂を表層から望ましくは内奥まで深く変質させるものであり、一種のプラズマ処理として行われる。

すなわち、処理ガス供給部７２より所定の処理ガスを適当な流量でチャンバ１０内に導入し、排気装置２６によりチャンバ１０内の圧力を設定値に調節し、高周波電源７４よりプラズマ生成用の第１高周波ＨＦ（４０ＭＨｚ以上）を整合器７６および上部給電棒７８を介して上部電極６０に印加する。また、必要に応じて、高周波電源３０よりイオン引き込み制御用の第２高周波ＬＦ（１３．５６ＭＨｚ以下）を整合器３２および下部給電棒３６を介してサセプタ１２に印加する。また、スイッチ４４をオンにし、静電吸着力によって、静電チャック４０と半導体ウエハＷとの間の接触界面に伝熱ガス（Ｈeガス）を閉じ込める。シャワーヘッド６０より吐出された処理ガスが両電極１２，６０間で高周波放電により解離・電離してプラズマＰＲが生成される。

ここで、図４に示すように、可変直流電源８０より直流電圧Ｖ_DCを負極性の高圧（後述するように、好ましくは絶対値で１０００Ｖ以上、更に好ましくは絶対値で１５００Ｖ以上）で上部電極６０に印加すると、上部電極６０とプラズマＰＲとの間に形成される上部イオンシースＳＨ_Uが厚くなり、そのシース電圧Ｖ_Uは直流電圧Ｖ_DCに略等しい大きさになる。これにより、プラズマＰＲ中のイオン(+)が上部イオンシースＳＨ_Uの電界で加速されて上部電極６０（電極板６２）にぶつかる際のイオン衝撃エネルギーが増し、γ放電によって電極板６２より放出される２次電子ｅ^-が多くなる。そして、電極板６２より放出された２次電子ｅ^-は、上部イオンシースＳＨ_Uの電界でイオンとは逆方向に加速されてプラズマＰＲを通り抜け、さらに下部イオンシースＳＨ_Lを横断して、図３に示すようにサセプタ１２上の半導体ウエハＷ表面のレジストパターン１００に所定の高エネルギーで打ち込まれる。この際、２次電子ｅ^-は、電界の無いプラズマＰＲの中を等速度で通過するが、下部イオンシースＳＨ_L内では逆向きの電界で減速され、電子エネルギーの一部を失う。したがって、サセプタ１２上に形成される下部イオンシースＳＨ_Lのシース電圧Ｖ_Lまたは自己バイアスＶ_dcは低いほどよく、通常は１００Ｖ以下が望ましい。したがって、サセプタ１２に印加される第２高周波ＬＦ（１３．５６ＭＨｚ以下）のパワーを５０Ｗ以下に選定してよく、より好ましくは０Ｗにしてよい。

この実施形態におけるレジスト改質処理法によれば、図４の原理から、上部電極６０に印加する負極性直流電圧Ｖ_DCの絶対値を大きくするほど、半導体ウエハＷ上のレジストパターンに打ち込まれる電子のエネルギーを大きくし、レジストパターンにおける電子の浸入深さ、つまり改質深さを大きくすることができる。

図５に、この実施形態におけるレジスト改質処理の実験で得られた改質効果をＳＥＭ写真で示す。主な処理条件は下記のとおりである。
レジスト： アクリレートベース用のＡrＦレジスト
処理前のレジスト膜厚： ２６１ｎｍ
処理ガス： ＣＦ₄＝１００sccm
チャンバ内の圧力： １００mTorr
高周波電力： ６０ＭＨｚ／１３ＭＨｚ＝１０００／３０Ｗ
直流電圧Ｖ_DC： ０Ｖ，−５００Ｖ，−１０００Ｖ，−１５００Ｖ（４通り）
処理時間： ６０秒

図５に示すように、上記レジスト改質処理によって得られた最終改質層の厚みは、Ｖ_DC＝０Ｖのときは０ｎｍ、Ｖ_DC＝−５００Ｖのときは２２ｎｍ、Ｖ_DC＝−１０００Ｖのときは８３ｎｍ、Ｖ_DC＝−１５００Ｖのときは１７３ｎｍであった。また、初期状態（処理前）のレジスト表面からの改質厚さは、Ｖ_DC＝０Ｖのときは０ｎｍ、Ｖ_DC＝−５００Ｖのときは１９ｎｍ、Ｖ_DC＝−１０００Ｖのときは６１ｎｍ、Ｖ_DC＝−１５００Ｖのときは１１３ｎｍであった。

図５に示すようにレジスト改質処理によってレジストの膜厚（特に改質層）が増大するのは、レジストの高分子が電子のエネルギーを吸収して組成変化や構造変化、架橋反応などを起こすためである。また、処理ガスにフロロカーボンガス（ＣＦ₄）を用いたのは、上部電極６０の電極板６２に堆積しやすいポリマーをフッ素のエッチング作用により除去して電極面を清浄に保つことを重視したためである。上部電極６０におけるイオン照射および２次電子放出だけを考慮するのであれば、Ａｒ等の稀ガスやＯ₂，Ｎ₂等のガスも使用可能である。

因みに、Ｖ_DC＝−１５００Ｖでレジスト改質処理を行った後のレジストパターンを斜め切削して段差測定をしたところ、図６に示すような測定結果が得られ、図５のＳＥＭ写真と同じ深さ（１７３ｎｍ）で段差（界面）を確認できた。

また、フーリエ変換赤外分光法（ＦＴＩＲ）によってレジスト改質処理前後の赤外吸収スペクトルを調べた結果、図７Ａおよび図７Ｂに示すように、レジスト改質処理によって（改質効果が大きいほど）、アダマンチル基（Ｃ₁₁−Ｈ₁₇）、ラクトン基（Ｃ₄Ｈ₅Ｏ₂）等が大幅に減少しており、化学反応が進んでいることが裏付けられている。

一般的には、電子がレジストに打ち込まれたときの電子エネルギーと電子浸入深さとの間には、図８に示すような関数（グラフ）で略比例関係にあることが理論的に知られている。この理論によれば、電子エネルギーが６００ｅＶのときの浸入深さは約３０ｎｍであり、電子エネルギーが１０００ｅＶのときの浸入深さは約５０ｎｍであり、電子エネルギーが１５００ｅＶのときの浸入深さは約１２０ｎｍである。

また、図９に、レジストパターンへの電子の打ち込みにおいて電子が停止した深さと停止した電子の割合との関係（シミュレーション）をグラフで示す。このグラフによれば、電子エネルギーが５００ｅＶのときは少なくとも約３０ｎｍ（最大で約５０ｎｍ）まで浸入し、電子エネルギーが１０００ｅＶのときは少なくとも約６０ｎｍ（最大で約９０ｎｍ）まで浸入し、電子エネルギーが１５００ｅＶのときは少なくとも約１１０ｎｍ（最大で約１７０ｎｍ）まで浸入する。

図１０に、上記シミュレーションによる電子の浸入深さ（図９）と上記実験結果の改質深さ（図５）との関係を示す。図示のように、両者の間には良好な符合関係がある。

なお、図４の原理から、この実施形態のレジスト改質処理において、サセプタ１２上の半導体ウエハＷ表面のレジストパターン１００に打ち込まれる電子のエネルギーは、上部イオンシースＳＨ_Uのシース電圧Ｖ_Uと下部イオンシースＳＨ_Lのシース電圧Ｖ_Lとの差分（Ｖ_U−Ｖ_L）によって規定されることがわかる。ここで、上部シース電圧Ｖ_Uは上部電極６０に印加される負極性直流電圧Ｖ_DCに略等しく、下部シース電圧Ｖ_Lはサセプタ１２上に生成される自己バイアス電圧Ｖ_dcに略等しい。したがって、サセプタ１２上の自己バイアス電圧Ｖ_dcがたとえば１００Ｖである場合、レジストパターンにおける改質深さを確実に６０ｎｍ以上にしたいときは負極性直流電圧Ｖ_DCの絶対値を１１００Ｖ以上に設定してよく、改質深さを確実に１１０ｎｍ以上にしたいときは負極性直流電圧Ｖ_DCの絶対値を１６００Ｖ以上に設定してよい。

サセプタ１２にイオン引き込み制御用の第２高周波ＬＦを印加しない場合は、自己バイアス電圧Ｖ_dcは負極性直流電圧Ｖ_DCに比して無視できるほど小さく、これを０Ｖとみなせば、たとえば改質深さを確実に１１０ｎｍ以上にしたいときは負極性直流電圧Ｖ_DCの絶対値を１５００Ｖ以上に設定してよい。

図１１に、この実施形態において半導体ウエハＷ上のレジストパターンに対して上記のようなレジスト改質処理を施してからトリミング処理を行った場合の結果（パターン断面形状）を比較例と対比してＳＥＭ写真で示す。このトリミング処理における主な処理条件は下記のとおりである。
処理ガス： Ｎ₂／Ｏ₂＝１００／２０sccm
チャンバ内の圧力： １０mTorr
高周波電力： ６０ＭＨｚ／１３ＭＨｚ＝１０００／０Ｗ
処理時間： １７秒

図１１の（Ｂ）に示すように、上記のようなレジスト改質処理を行わずにトリミング処理を行った場合（比較例）は、レジストパターンが肩崩れの形状変化を起こしながら目的の寸法（内側の点線で示す輪郭）よりも過分に削られることがわかる。

これに対し、直流電圧Ｖ_DC＝−１５００Ｖで上記レジスト改質処理を行ってから上記条件でトリミング処理を行った場合は、図１１の（Ｄ）に示すように、レジストパターンの形状変化が少ないうえ目的の寸法に近いトリミング成形がなされていることがわかる。すなわち、トリミング成形のためのプラズマエッチングにおいてレジストパターンが肩崩れを起こさないほどそのエッチング耐性またはプラズマ耐性が十分にあったことがわかる。

もっとも、直流電圧Ｖ_DC＝−０Ｖで上記レジスト改質処理を行ってから上記条件でトリミング処理を行った場合（参考例）は、図１１の（Ｃ）に示すように、上記レジスト改質処理を行わなかった場合よりも良くない結果が出ている。つまり、直流電圧Ｖ_DC＝−０Ｖとした場合の上記レジスト改質処理においては、半導体ウエハＷ上のレジストパターンに電子を打ち込むことは殆どできないため改質層が形成されなかったばかりか、処理ガスにフロロカーボンガス（ＣＦ₄）が使用されたため、フッ素のラジカルでレジストパターンが等方的に削られてパターンサイズが縮小したものと考えられる。

この実施形態では、図２の（Ｃ）におけるＳiＮ膜１０４に対するエッチング加工の実験も行った。主なエッチング条件は下記のとおりである。
処理ガス： ＣＦ₄／ＣＨＦ₃／Ａr／Ｏ₂／＝２２５／１２５／６００／６０sccm
チャンバ内の圧力： ７５mTorr
温度： 上部電極／チャンバ側壁／下部電極＝６０／６０／３０℃
高周波電力： ４０ＭＨｚ／１３ＭＨｚ＝１００／１０００Ｗ
直流電圧Ｖ_DC： −３００Ｖ
処理時間： ３０秒

実験結果として、上記ＳiＮエッチングの終了後に半導体ウエハＷ上の残存レジストパターンをアッシングにより剥離（除去）したところ、図１２Ａに示すようなＳiＮ膜パターン（ＳＥＭ写真）が得られた。このＳiＮ膜パターンのＬＷＲは最大値が７．７で、平均値は５．９である。

図１２Ｂに、比較例として、実施形態のレジスト改質処理を行わずに上記ＳiＮ膜のエッチング加工を行って得られたＳiＮ膜パターン（平面写真）を示す。このＳiＮ膜パターンのＬＷＲは最大値が９．２で、平均値は６．９である。

このように、この実施形態のプラズマ処理方法によれば、多層レジスト法において最終マスクとなるＳiＮパターンのＬＷＲを効果的に低減できることが確認できた。

上述した第１の実施形態は、上部電極６０に印加する直流電圧Ｖ_DCの最適値をレジスト改質処理用と本来のエッチング用とに分けて独立に選定できるという利点がある。

本発明のプラズマ処理方法で用いる容量結合型プラズマ処理装置は、図１に示すように上部電極６０にプラズマ生成用の第１高周波ＨＦを印加し、サセプタ（下部電極）１２にイオン引き込み制御用の第２高周波ＲＦを印加する上下部２周波印加方式に限定されるものではなく、たとえばサセプタ（下部電極）１２に第１高周波ＨＦと第２高周波ＲＦとを重畳して印加する下部２周波重畳印加方式や、上部電極もしくは下部電極に第１高周波ＨＦのみを印加する単一周波印加方式等も可能である。

図１３に、下部２周波重畳印加方式を採る容量結合型プラズマ処理装置の構成例を示す。図中、図１のプラズマ処理装置と同様の構成または機能を有する部品または構成要素には同一の符号を附している。
［第２の実施形態］

以下に説明する本発明の第２の実施形態は、レジスト改質処理を主エッチング加工と同時に、つまり主エッチング加工の最中にレジスト改質処理も併せて行い、レジストパターンのエッチング耐性を強化してマスク選択比を向上させるものである。

この実施形態の一実験例として、上記のような多層レジスト法（図２）において、ＢＡＲＣ１０２のエッチングと同時にレジストパターン１２に対するレジスト改質処理を行い（第１工程）、次いでＳiＮ膜１０４のエッチングを実施し（第２工程）、ＳiＮエッチングにおけるマスク選択比を計測した。この実験には、下部２周波重畳印加方式のプラズマ処理装置（図１３）を使用した。

第１工程（ＢＡＲＣエッチング／レジスト改質処理）における主な条件は下記のとおりである。
レジスト： アクリレートベース用のＡrＦレジスト
ＢＡＲＣ： 有機膜
処理ガス： ＣＦ₄／Ｏ₂＝２５０／１３sccm
チャンバ内の圧力： ３０mTorr
温度： 上部電極／チャンバ側壁／下部電極＝６０／６０／３０℃
高周波電力： ４０ＭＨｚ／１３ＭＨｚ＝４００／０Ｗ
直流電圧Ｖ_DC： ０Ｖ，−５００Ｖ，−１０００Ｖ，−１５００Ｖ，−１８００Ｖ（５通り）
処理時間： ２０秒

第２工程（ＳiＮエッチング）における主な条件は下記のとおりである。
処理ガス： ＣＦ₄／ＣＨＦ₃／Ａr／Ｏ₂＝２２５／１２５／６００／６０sccm
チャンバ内の圧力： ７５mTorr
温度： 上部電極／チャンバ側壁／下部電極＝６０／６０／３０℃
高周波電力： ４０ＭＨｚ／１３ＭＨｚ＝１００／１０００Ｗ
直流電圧Ｖ_DC： −３００Ｖ
処理時間： ３０秒

図１４に、上記の実験で得られたパターン断面形状をＳＥＭ写真で示す。上記実験では、第１工程（ＢＡＲＣエッチング／レジスト改質処理）において上部電極６０に印加される直流電圧Ｖ_DCをパラメータとし、Ｖ_DC＝０Ｖの場合（Ａ）を比較基準（スタンダード：ＳＴＤ）としている。図中、点線のラインＬ_a，Ｌ_cは、比較基準（ＳＴＤ）における第１工程終了後のレジストパターン１００の頂部のレベルおよび下地膜（ＳiＮ膜）１０４の上面のレベルをそれぞれ示す。点線のラインＬ_bは、第１工程前のＢＡＲＣ１０２の上面のレベルを示す。また、点線のラインＬ_d，Ｌ_eは、比較基準（ＳＴＤ）における第２工程終了後のレジストパターン１００の頂部のレベルおよびＢＡＲＣ１０２とＳiＮ膜１０４との界面のレベルをそれぞれ示す。

第２工程（ＳiＮエッチング）におけるマスク選択比は、Ｖ_DC＝０Ｖのときは２．１１、Ｖ_DC＝−５００Ｖのときは１．９５、Ｖ_DC＝−１０００Ｖのときは１．８９、Ｖ_DC＝−１５００Ｖのときは２．５１、Ｖ_DC＝−１８００Ｖのときは３．０１であった。すなわち、Ｖ_DCの絶対値が１５００Ｖ以上（電子エネルギーが１５００ｅＶ以上）でマスク選択比が顕著に向上し、Ｖ_DCの絶対値が大きいほどマスク選択比が高くなることが確認された。

また、図１４に示すように、Ｖ_DC＝−５００Ｖ〜−１８００Ｖでは、レジストパターン１００の表層から内奥にかけてレジスト改質層１０７が形成されており、改質層１０７と非改質層１０８との界面１０９がパターン断面形状（ＳＥＭ写真）の中で視認できることと、Ｖ_DCの絶対値が大きいほど改質層１０７の厚み（特に縦方向の厚み）が増すことがわかる。

図１５は、レジストパターン１２における改質層１０７と非改質層１０８とを画像処理（２値化処理）により明確に表したものである。

図１６に、実験結果として、上記第１工程終了後のレジストパターン［ＡＲＣ］、上記第２工程終了後のレジストパターン［ＳiＮ］、アッシング終了後のＳiＮパターン［Ａｓｈ］をＳＥＭ写真で示す。図示のように、いずれの段階でも、Ｖ_DCの絶対値を１５００以上にすると、パターン側壁の凹凸変形が顕著に少なくなることが視認できる。

因みに、最終マスクとなるＳiＮパターン［Ａｓｈ］のＬＷＲは、３σの平均値で、Ｖ_DC＝０Ｖのときは９．１、Ｖ_DC＝−５００Ｖのときは１２．１、Ｖ_DC＝−１０００Ｖのときは１３．１、Ｖ_DC＝−１５００Ｖのときは９．４、Ｖ_DC＝−１８００Ｖのときは８．３であった。
［第３の実施形態］

次に、本発明の第３の実施形態は、レジスト改質処理およびトリミング処理を主エッチング加工と同時に、つまり主エッチング加工の最中にレジスト改質処理だけでなくトリミング処理も併せて行い、工程数の削減つまり処理効率の向上を図るものである。

この実施形態では、一実験例として、上記のような多層レジスト法（図２）において、ＢＡＲＣ１０２のエッチングと同時にレジストパターン１００に対するレジスト改質処理とトリミング処理を行い（第１工程）、次いでＳiＮ膜１０４のエッチングを実施し（第２工程）、トリミング後にレジストパターン１００のライン幅サイズを計測し、ＳiＮエッチングにおけるマスク選択比を計測した。この実験には、下部２周波重畳印加方式のプラズマエッチング装置（図１３）を使用した。

第１工程（ＢＡＲＣエッチング／レジスト改質処理／トリミング処理）における主な条件は下記のとおりである。
レジスト： アクリレートベース用のＡrＦレジスト
ＢＡＲＣ： 有機膜
処理ガス： ＣＦ₄／Ｏ₂＝２５０／１３sccm
チャンバ内の圧力： ３０mTorr，１００mTorr（２通り）
温度： 上部電極／チャンバ側壁／下部電極＝６０／６０／３０℃
高周波電力： ４０ＭＨｚ／１３ＭＨｚ＝４００／０Ｗ
直流電圧Ｖ_DC： ０Ｖ，−１８００Ｖ（２通り）
処理時間： ２０秒，４７秒（２通り）

第２工程（ＳiＮエッチング）における主な条件は下記のとおりである。
処理ガス： ＣＦ₄／ＣＨＦ₃／Ａr／Ｏ₂＝２２５／１２５／６００／６０sccm
チャンバ内の圧力： ７５mTorr
温度： 上部電極／チャンバ側壁／下部電極＝６０／６０／３０℃
高周波電力： ６０ＭＨｚ／１３ＭＨｚ＝１００／１０００Ｗ
直流電圧Ｖ_DC： −３００Ｖ
処理時間： ３０秒

図１７に、上記の実験で得られたパターン断面形状をＳＥＭ写真で示す。上記実験では、第１工程（ＢＡＲＣエッチング／レジスト改質処理／トリミング処理）において上部電極６０に印加される直流電圧Ｖ_DC、ガス圧力、処理時間をパラメータとし、Ｖ_DC＝０Ｖ、ガス圧力＝３０mTorr、処理時間＝２０秒の場合（ａ）を主比較基準（ＳＴＤ）、Ｖ_DC＝−１８００Ｖ、ガス圧力＝３０mTorr、処理時間＝２０秒の場合（ｂ）を準比較基準（ＳＴＤ’）としている。

図中、点線のラインＬ_a，Ｌ_cは、主比較基準（ＳＴＤ）における第１工程終了後のレジストパターン１２の頂部のレベルおよび下地膜（ＳiＮ層）１０４の上面のレベルをそれぞれ示す。点線のラインＬ_bは、第１工程前のＢＡＲＣ１０２の上面のレベルを示す。また、点線のラインＬ_d，Ｌ_eは、主比較基準（ＳＴＤ）における第２工程終了後のレジストパターン１００の頂部のレベルおよびＢＡＲＣ１０２とＳiＮ膜１０４との界面のレベルをそれぞれ示す。

図１７の上段に示すように、レジストパターン１００の幅寸法は、初期状態で１３１ｎｍのところ、第１工程終了後に、条件（ａ）の場合は１２３ｎｍに、条件（ｂ）の場合は１１８ｎｍに、条件（ｃ）つまりＶ_DC＝−１８００Ｖ、ガス圧力＝１００mTorr、処理時間＝２０秒の場合は９９ｎｍに、条件（ｄ）つまりＶ_DC＝−１８００Ｖ、ガス圧力＝１００mTorr、処理時間＝４７秒の場合は８３ｎｍにそれぞれ縮小した。

このように、第１工程においては、ガス圧力を高くし、処理時間を長くすることによって、トリミング量が顕著に増大することと、それによって縦方向の損失が特に増すわけでもなく、しかも肩落ちの少ない良好なパターン断面形状が得られることがわかる。

ここで、ガス圧力を高くすることによって、レジストパターン１００のトリミング量が増大するのは、フッ素ラジカルが増えて横方向のラジカルエッチングが増速されるためであり、処理時間が長いと横方向のエッチング量が時間に比例して増すものと考えられる。

また、レジストパターン１００において横方向の削り量が増えても縦方向の削り量が増えないのは、縦方向と横方向とでは改質度合いが異なるためである。すなわち、本発明のレジスト改質処理によって高エネルギーの電子が半導体ウエハＷ表面のレジストパターン１００に略垂直に打ち込まれるとともに、イオンも略垂直に打ち込まれる効果も相乗して、レジストパターン１００が横方向よりも縦方向でより強固に改質するためであり、しかも時間の経過と共に改質度合いが一層強まるためである。もっとも、レジストパターン１００の周縁部（エッジ）はイオンが集中するので削れやすく、結果的には縦方向で側壁と略面一になる。

なお、第１工程では、サセプタ（下部電極）１２にプラズマ生成用の第１高周波ＨＦだけを印加し、イオン引き込み制御用の第２高周波ＬＦを印加してはいないが、第１高周波ＨＦの印加に基づく自己バイアスが発生し、プラズマ中の正イオンがイオンシースの電界によって半導体ウエハＷに引き込まれて、レジストパターン１００に入射する。

第２工程におけるマスク選択比は、図１７の下段に示すように、条件（ａ）のときは２．１１、条件（ｂ）のときは３．０１、条件（ｃ）のときは３．０９、条件（ｄ）のときは３．４５であった。この結果から、Ｖ_DC条件（絶対値で１５００Ｖ以上）がマスク選択比を向上させるための主たる要件であること、つまりレジストパターン１００のエッチング耐性を高めるための支配的な要件であることがわかる。また、第１工程の処理時間が長いほど、マスク選択比が向上すること、つまりレジストパターン１００のエッチング耐性がより強固になっていることがわかる。

図１８に、この実施形態における実験結果として、上記第１工程終了後のレジストパターン［ＡＲＣ］、上記第２工程終了後のレジストパターン［ＳiＮ］、アッシング終了後のＳiＮパターン［Ａｓｈ］をＳＥＭ写真で示す。図示のように、条件（ｂ）（ｃ）（ｄ）の間では、いずれの段階でも、第１工程における圧力が高くて処理時間が長いほど、パターン側壁の平坦性が向上することが視認できる。

因みに、最終マスクとなるＳiＮパターン［Ａｓｈ］のＬＷＲは、３σの平均値で、条件（ａ）のときは９．１、条件（ｂ）のときは８．３、条件（ｃ）のときは８．１、条件（ｄ）のときは７．１であった。

図１９に、上記実施形態におけるプラズマ処理方法を行うために上記プラズマ処理装置（図１、図１３）の各部の制御および全体のシーケンスを制御する制御部１１０の構成例を示す。

この構成例の制御部１１０は、バス１５０を介して接続されたプロセッサ（ＣＰＵ）１５２、メモリ（ＲＡＭ）１５４、プログラム格納装置（ＨＤＤ）１５６、フロッピドライブあるいは光ディスクなどのディスクドライブ（ＤＲＶ）１５８、キーボードやマウスなどの入力デバイス（ＫＥＹ）１６０、表示装置（ＤＩＳ）１６２、ネットワーク・インタフェース（ＣＯＭ）１６４、および周辺インタフェース（Ｉ／Ｆ）１６６を有する。

プロセッサ（ＣＰＵ）１５２は、ディスクドライブ（ＤＲＶ）１５８に装填されたＦＤあるいは光ディスクなどの記憶媒体１６８から所要のプログラムのコードを読み取って、ＨＤＤ１５６に格納する。あるいは、所要のプログラムをネットワークからネットワーク・インタフェース１６４を介してダウンロードすることも可能である。そして、プロセッサ（ＣＰＵ）１５２は、各段階または各場面で必要なプログラムのコードをＨＤＤ１５６からワーキングメモリ（ＲＡＭ）１５４上に展開して各ステップを実行し、所要の演算処理を行って周辺インタフェース１６６を介して装置内の各部（特に、排気装置２６、高周波電源３０，７４、処理ガス供給部７２、可変直流電源８０、スイッチ８２等）を制御する。上記実施形態で説明したプラズマ処理方法を実施するためのプログラムは全てこのコンピュータシステムで実行される。

上記した実施形態では上部電極６０をＤＣ印加部材に利用したが、本発明においてはチャンバ内でサセプタと鉛直方向または斜め方向で対向してプラズマに曝される任意の導電部材をＤＣ印加部材に使用または兼用することが可能であり、上部電極６０以外にもたとえばチャンバ側壁等をＤＣ印加部材に利用することも可能である。ＤＣ印加部材に印加する直流電圧は必ずしも始終一定電圧レベルに保たれなくてもよく、たとえば低周波の交流電圧を重畳することも可能である。

本発明における被処理基板は半導体ウエハに限るものではなく、フラットパネルディスプレイ用の各種基板や、フォトマスク、ＣＤ基板、プリント基板等も可能である。また、本発明は特にＡrＦレジストを用いるプラズマエッチング加工に好適に適用可能であるが、他のレジストを用いるプラズマエッチング加工その他のプラズマ処理または微細加工にも適用可能である。

本発明のプラズマ処理方法で用いるプラズマ処理装置の構成を示す縦断面図である。 トリミング処理を行う場合の加工手順を模式的に示す断面図である。 半導体ウエハ上のレジストパターンに電子を打ち込むレジスト改質処理の作用を模式的に説明するための断面図である。 半導体ウエハ上のレジストパターンに電子を打ち込むレジスト改質処理の原理を模式的に説明するための側面図である。 第１の実施形態におけるレジスト改質処理の実験で得られた改質効果をＳＥＭ写真で示す図である。 第１の実施形態におけるレジスト改質処理の実験で得られた改質効果を斜め切削の段差測定で確認した図である。 第１の実施形態におけるレジスト改質処理の実験で得られた改質効果をフーリエ変換赤外分光法（ＦＴＩＲ）で確認した図である。 第１の実施形態におけるレジスト改質処理の実験で得られた改質効果をフーリエ変換赤外分光法（ＦＴＩＲ）で確認した図である。 電子がレジストに打ち込まれたときの電子エネルギーと電子浸入深さとの理論的な関係をグラフで示す図である。 レジストパターンへの電子の打ち込みにおいて電子が停止した深さと停止した電子の割合との関係についてシミュレーションで求めた結果をグラフで示す図である。 上記シミュレーションと上記実験結果との符合関係を示す図である。 第１の実施形態においてレジスト改質処理後にトリミング処理を行った場合のパターン断面形状を比較例と対比してＳＥＭ写真で示す図である。 第１の実施形態においてレジスト改質処理後にＳiＮ膜のエッチングを行った場合のパターン平面形状をＳＥＭ写真で示す図である。 第１の実施形態においてレジスト改質処理を行わずにＳiＮ膜のエッチングを行った場合（比較例）のパターン平面形状をＳＥＭ写真で示す図である。 本発明のプラズマ処理方法で用いるプラズマ処理装置の別の構成を示す縦断面図である。 第２の実施形態における実験で得られた各工程終了後のパターン断面形状をＳＥＭ写真で示す図である。 図１４のパターン断面形状（ＳＥＭ写真）における改質層と非改質層とを画像処理により２値化して明瞭に表した図である。 第２の実施形態において各段階のパターンの平面形状をＳＥＭ写真で示す図である。 第３の実施形態における実験で得られた各工程終了後のパターン断面形状をＳＥＭ写真で示す図である。 第３の実施形態において各段階のパターンの平面形状をＳＥＭ写真で示す図である。 実施形態における制御部の構成例を示すブロック図である。

符号の説明

１０ チャンバ（処理容器）
１２ サセプタ（下部電極）
２６ 排気装置
３０ イオン引き込み用の高周波電源
６０ 上部電極
７２ 処理ガス供給部
７４ プラズマ生成用の高周波電源
８０ 可変直流電源
１１０ 制御部

Claims (19)

1. 真空可能な処理容器内でプラズマに曝される電極表面がＳiを含有する第１の電極と第２の電極とを所定の間隔を空けて平行に配置し、前記第１の電極に対向させて被処理基板を第２の電極で支持し、前記処理容器内を所定の圧力に真空排気し、前記第１の電極と前記第２の電極との間の処理空間にエッチャントガスを含む第１の処理ガスを供給し、前記第１の電極または第２の電極に第１の高周波を印加して前記処理空間で前記第１の処理ガスのプラズマを生成し、前記プラズマの下で前記基板上の被加工膜をその被加工膜の上に形成されたレジストパターンをマスクとしてエッチングするプラズマ処理方法であって、
   前記処理容器内で前記基板に対して前記被加工膜のエッチング処理よりも前に行われるレジスト改質処理として、
   前記処理容器内を所定の圧力に真空排気する工程と、
   前記レジストパターンのエッチング耐性を向上させるために、前記第１の電極と前記第２の電極との間の処理空間にＣＦ ₄ ガスを含む第２の処理ガスを供給するとともに前記第１の電極または前記第２の電極に前記第１の高周波を印加して、前記処理空間で前記第２の処理ガスのプラズマを生成し、前記処理容器内で前記基板から離れた場所でプラズマに曝される所定のＤＣ印加部材に負極性の直流電圧を印加し、前記ＤＣ印加部材より放出された電子を前記基板上のレジストパターンに打ち込む工程と
   を有するプラズマ処理方法。
2. 前記レジスト改質処理において、前記ＤＣ印加部材より放出された電子が１０００ｅＶ以上のエネルギーで前記レジストパターンに打ち込まれるように、前記負極性直流電圧の絶対値を選定する、請求項１に記載のプラズマ処理方法。
3. 前記負極性直流電圧の絶対値を１０００Ｖ以上に選定する、請求項１に記載のプラズマ処理方法。
4. 前記レジスト改質処理において、前記ＤＣ印加部材より放出された電子が１５００ｅＶ以上のエネルギーで前記レジストパターンに打ち込まれるように、前記負極性直流電圧の絶対値を選定する、請求項１に記載のプラズマ処理方法。
5. 前記負極性直流電圧の絶対値を１５００Ｖ以上に選定する、請求項１に記載のプラズマ処理方法。
6. 前記レジスト改質処理において、前記第１の電極にプラズマ生成用の前記第１の高周波を印加し、前記第２の電極上に形成される自己バイアスが１００Ｖ以下になるように前記第２の電極にイオン引き込み制御用の第２の高周波を印加する、請求項１〜５のいずれか一項に記載のプラズマ処理方法。
7. 前記レジスト改質処理において、前記第１の電極にプラズマ生成用の前記第１の高周波を所望のパワーで印加し、前記第２の電極にイオン引き込み制御用の第２の高周波を５０Ｗ以下のパワーで印加する、請求項１〜５のいずれか一項に記載のプラズマ処理方法。
8. 前記レジスト改質処理において、前記第１の電極にプラズマ生成用の前記第１の高周波を印加し、前記第２の電極には高周波を印加しない、請求項１〜５のいずれか一項に記載のプラズマ処理方法。
9. 前記レジスト改質処理の後で前記被加工膜のエッチング処理の前に、前記処理容器内で前記レジストパターンをパターン面と平行な横方向で所望のサイズに削るトリミング処理を行う、請求項１〜８のいずれか一項に記載のプラズマ処理方法。
10. 前記トリミング処理は、
    前記処理容器内を所定の圧力に真空排気する工程と、
    前記第１の電極と前記第２の電極との間の処理空間にエッチャントガスを含む第３の処理ガスを供給する工程と、
    前記第１の電極または前記第２の電極に前記第１の高周波を印加して前記処理空間で前記第３の処理ガスのプラズマを生成する工程と、
    前記プラズマの下で前記レジストパターンを前記所望のパターンまでエッチングする工程と
    を含む、請求項９に記載のプラズマ処理方法。
11. 前記ＤＣ印加部材が前記第１の電極である、請求項１〜１０のいずれか一項に記載のプラズマ処理方法。
12. 真空可能な処理容器内で第１の電極と第２の電極とを所定の間隔を空けて平行に配置し、前記第１の電極に対向させて被処理基板を第２の電極で支持し、前記処理容器内を所定の圧力に真空排気し、前記第１の電極と前記第２の電極との間の処理空間にエッチャントガスを含む処理ガスを供給し、前記第１の電極または第２の電極に第１の高周波を印加して前記処理空間で前記処理ガスのプラズマを生成し、前記プラズマの下で前記基板上の被加工膜をその被加工膜の上に形成されたレジストパターンをマスクとしてエッチングするプラズマ処理方法であって、
    （１）前記処理容器内で前記基板に対して前記被加工膜のエッチングが行われている最中に、前記レジストパターンのエッチング耐性を向上させるように、前記処理容器内の前記基板から離れた場所でプラズマに曝される所定のＤＣ印加部材に負極性の直流電圧を印加して、前記ＤＣ印加部材より放出された電子を前記基板上のレジストパターンに打ち込み、
    （２）前記被加工膜のエッチングと並行して前記レジストパターンがパターン面と平行な横方向で所望のサイズまで削られるように、前記処理容器内のガス圧力を１００mTorr以上に選定し、エッチング時間を２０秒以上に選定する、
    プラズマ処理方法。
13. 前記エッチング時間を４７秒以上に選定する、請求項１２に記載のプラズマ処理方法。
14. 前記ＤＣ印加部材より放出された電子が１５００ｅＶ以上のエネルギーで前記レジストパターンに打ち込まれるように、前記負極性直流電圧の絶対値を選定する、請求項１２または請求項１３に記載のプラズマ処理方法。
15. 前記第１の電極にプラズマ生成用の前記第１の高周波を印加し、前記第２の電極にイオン引き込み制御用の第２の高周波を印加する、請求項１２〜１４のいずれか一項に記載のプラズマ処理方法。
16. 前記第２の電極にプラズマ生成用の前記第１の高周波とイオン引き込み制御用の第２の高周波とを重畳して印加する、請求項１２〜１４のいずれか一項に記載のプラズマ処理方法。
17. 前記ＤＣ印加部材が前記第１の電極である、請求項１２〜１６のいずれか一項に記載のプラズマ処理方法。
18. 前記レジストパターンが、露光ビームにＡrＦエキシマレーザ光を用いるレジストからなる、請求項１〜１７のいずれか一項に記載のプラズマ処理方法。
19. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、請求項１〜１８のいずれか一項に記載のプラズマ処理方法が行われるようにプラズマ処理装置を制御することを特徴とするコンピュータ読み取り可能な記憶媒体。

Images