TWI445074B - 在蝕刻處理前施行之遮罩層處理方法 - Google Patents

在蝕刻處理前施行之遮罩層處理方法 Download PDF

Info

Publication number
TWI445074B
TWI445074B TW096129002A TW96129002A TWI445074B TW I445074 B TWI445074 B TW I445074B TW 096129002 A TW096129002 A TW 096129002A TW 96129002 A TW96129002 A TW 96129002A TW I445074 B TWI445074 B TW I445074B
Authority
TW
Taiwan
Prior art keywords
plasma
mask layer
etching
electron beam
etching method
Prior art date
Application number
TW096129002A
Other languages
English (en)
Other versions
TW200828432A (en
Inventor
Peter L G Ventzek
Lee Chen
Akira Koshiishi
Ikuo Sawada
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/499,678 external-priority patent/US7449414B2/en
Priority claimed from US11/499,680 external-priority patent/US7642193B2/en
Priority claimed from US11/499,679 external-priority patent/US7572386B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200828432A publication Critical patent/TW200828432A/zh
Application granted granted Critical
Publication of TWI445074B publication Critical patent/TWI445074B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/3233—Discharge generated by other radiation using charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

在蝕刻處理前施行之遮罩層處理方法
本發明係關於在電漿處理系統中蝕刻在基板上之薄膜的方法，特別是關於在使用以彈道電子束輔助的電漿去蝕刻薄膜之前，處理在薄膜上的遮罩層。
在半導體的處理中，(乾式)電漿蝕刻處理可以用來移除或是蝕刻沿著在基板上圖案化的邊線的材料、或是在通孔中的材料、或是接觸中的材料。電漿蝕刻處理大致上涉及在處理室中放置具有底面圖案化的保護層(例如光阻層)之一半導體基板。一但基板位於處理室中，可離子化且可解離的氣體混合物就以預定的流動速度被引入處理室中，同時調節真空幫浦以達到周圍環境的處理壓力。
之後，當現有的氣體物種的一部份被加熱電子離子化，就會形成電漿。加熱電子是藉由電感性地或是電容性地轉移射頻(RF)電源的功率、或是例如使用電子迴旋加速震盪器(ECR)所轉移的微波功率來加熱的。此外，加熱電子是用來解離周圍氣體物種的一些物種，並產生適合於暴露表面之蝕刻化學品的反應物種。一但電漿形成，擇出之基板表面就被電漿蝕刻。調整處理到適當的條件，包括在基板之所擇出的區域蝕刻不同特徵部(例如，渠溝、通孔、接觸等者)之適當的所欲反應物濃度及離子濃度。需要蝕刻的例示性基板材料包括二氧化矽(SiO2 )、低k介電材料、聚合矽、及氮化矽。
本發明之一目的是為蝕刻介電質提供改進的方法及系統。
本發明之另一目的是為處理圖案化的遮罩層提供改進的方法及系統，以促進蝕刻處理。
本發明這些及/或其他的目的是藉由蝕刻形成在基板上並具有圖案化的遮罩層於其上的薄膜的方法而提供的。此方法包括藉由暴露遮罩層於含氧電漿、或是含鹵素電漿、或是惰性氣體、或是其中兩者或更多者的組合之中來處理遮罩層，接著處理遮罩層，為了要轉移遮罩層的圖案到薄膜，蝕刻此薄膜。蝕刻包括在電漿處理系統中從處理氣體形成電漿；耦合直流(DC)電源到電漿處理系統中的電極以在電漿處理系統中形成在蝕刻時輔助電漿的電子束；及暴露基板於電漿及電子束中。
本發明之另一實施態樣包括形成在基板上並具有圖案化的遮罩層於其上的的薄膜之蝕刻方法。此方法包括在用來形成電漿及彈道電子束的電漿處理系統中設置基板在基板支座上，及在電漿處理系統中，藉由暴露遮罩層於含氧電漿、或是含鹵素電漿、或是惰性氣體電漿、或是其中兩者或是更多者的組合中，來處理遮罩層，且不用形成彈道電子束。更進一步，在處理遮罩層之後，為了要蝕刻薄膜並轉移圖案化的遮罩的圖案至薄膜，在電漿處理系統中形成電漿及彈道電子束。
在又另一實施態樣中，用來蝕刻基板的電漿處理系統包括處理室、供應氣體到處理室的氣體供應系統、耦合於處理室且用來支撐基板的基板支座、設置於處理室內部的電極。為了要在處理室中形成電漿，一AC電源系統耦合於處理室且耦合至少一個AC信號到基板支座、或是電極或是此二者，為了要形成通過電漿的彈道電子束，一DC電源系統耦合於處理室且耦合DC電壓到電極。控制器是用來控制氣體供應系統、AC電源系統、及DC電源系統以施行下列步驟：在電漿處理系統中，藉由暴露遮罩層於含氧電漿、或是含鹵素電漿、或是惰性氣體電漿、或是其中兩者或是更多者的組合中來處理遮罩層，且不用形成彈道電子束；及在處理遮罩層之後，為了要蝕刻薄膜並轉移圖案化遮罩的圖案至薄膜，在電漿處理系統中形成電漿及彈道電子束。
在以下的描述中，為了解釋性目的而非限制性目的而先設定特定的細節，例如電漿處理系統的幾何方法及不同的處理。然而，應了解者為，本發明在脫離這些特定的細節的情況下，仍能以其他的實施例實現。
在材料處理方法論中，為了要在蝕刻時轉移圖案至下方之基板上的薄膜，圖案蝕刻包含施加光感性材料(例如光阻)薄層到將被圖案化的基板的上表面。光阻材料的圖案化大致上涉及藉由發射光源通過初縮光罩(及相關的光學儀器)的光阻材料的曝光，利用，例如微影蝕刻系統，接著使用顯影溶液來移除照光區域(若為正光阻的情況)或是未照光區域(若為負光阻的情況)的光感性材料。此外，遮罩層可以包含多重次級層。舉例而言，遮罩層可以包括光感性材料層，例如光阻、及底層的抗反射塗佈(ARC)層。
在圖案蝕刻中，經常使用乾式蝕刻處理，其中為了要加熱電子並導致接續的處理氣體的原子及/或分子離子化並解離，藉由耦合電磁(EM)能量[例如射頻(RF)電源]到處理氣體以從處理氣體形成電漿。更進一步，為了要產生能在RF週期的一部份中，例如耦合的RF電源的正半週，衝擊基板表面的高能(彈道)電子束，負高壓直流(DC)電源可以耦合於電漿處理系統。已知藉由例如增加在底層(將被蝕刻的)的薄膜及遮罩層之間的選擇度，彈道電子束可以加強乾式電漿蝕刻處理的特性、減少衝擊損害，例如電子遮蔽損害等者。相信是因為彈道電子改質遮罩層所以使乾式電漿蝕刻處理加強，例如，遮罩層對蝕刻處理更有抵抗性導致加強的蝕刻選擇度。關於產生彈道電子束的額外細節揭露於待判決的美國專利申請案第11/156559號，其發明名稱為「電漿處理設備及方法」，並公開於美國專利申請案第2006/0037701A1號中，其全部內容在此作為參考資料。
現在參照圖1，設置一種結合彈道電子束的電漿處理系統的概略圖。電漿處理系統包含互相對立在處理室中的第一電極120及第二電極172，其中第一電極120是用來支撐基板125。第一電極120耦合於第一RF產生器140，以第一RF頻率提供RF電源，且第二電極耦合於第二RF產生器170，以第二RF頻率提供RF電源，第二RF頻率可與第一RF頻率相同或是不同。舉例而言，第二RF頻率可以是相對第一RF頻率而言較高的頻率。耦合RF電源至第一及第二電極可以促進電漿130的形成。
此外，電漿處理系統包含用來供應DC電壓到第二電極172的DC電源供應器150。(舉例而言)負DC電壓耦合到第二電極172可以促進彈道電子束135的形成。電子束的電源是從負DC電壓重疊到第二電極172得到的。如美國專利申請案第2006/0037701A1號所公開的內容，負DC電源施加於電漿處理系統會影響衝擊基板125之表面的彈道(或是無碰撞)電子束的形成。
大致上，彈道電子束可以與任何類型的電漿處理系統一起使用，如以下所述。在此範例中，負DC電壓重疊在RF驅動的電容性耦合電漿(CCP)處理系統。因此，本發明並不被此範例所限制。此範例只是用於描述性的目的。
彈道電子束對於加強蝕刻特性來說是很重要的，而發明人也發現在使用彈道電子束的許多情況中會導致在遮罩層中形成之條紋或圖案異常(通常被稱為「線緣粗度」(LER))。明確而言，發明人發現LER最常發生在相對的低聚合形成中(例如，相對低的CF2 基含量)蝕刻化學物(例如CF4 化學物)，且較不常發生在相對的高聚合形成中(例如相對高的CF2 基含量)蝕刻化學物(例如C4 F8 或是C5 F8 化學物)。在正進行的蝕刻處理及/或是接續的蝕刻處理中，圖案的異常及側壁粗度會轉移到下面的層中。舉例而言，在初始的基板暴露於具有激發破壞鍵，例如彈道電子束輔助的電漿中，遮罩層可以被改質以使形成在遮罩層中的圖案表現出當蝕刻處理進行時被轉移到蝕刻薄膜的側壁粗度(或是圖案異常)。這會減少製造產量及/或低劣的裝置性能及可靠度。
發明人為了判定上述LER問題的原因，努力研究過彈道電子束輔助的電漿的特徵。發明人相信即使延長遮罩層(例如光阻層)暴露於能改質遮罩層以增進如上述的蝕刻處理的高能電子束(例如電子能量超出大約100 eV)的時間，當鹵素原子出現時，初始的暴露於電子束中會造成導致遮罩層中的條紋形成(被稱為LER)之損害，例如電子所引發的缺陷。舉例而言，當遮罩層暴露於上述的含氟蝕刻化學物時，遮罩層之表面層化學鍵的瓦解會導致氟的氧化(藉由氟原子)、及從遮罩層的表面移除碳、氫、及氧(至由衝擊電子的能量所決定的深度)。大致上而言，發明人相信在習知的彈道電子束蝕刻處理中，即使接續暴露於具有對蝕刻處理有益的鹵素原子物種的彈道電子束中，遮罩層的初始暴露於出現鹵素原子物種的彈道電子束會導致LER。
因此，發明人期望在施行蝕刻處理之前處理遮罩層能夠減少在蝕刻處理時引發的LER。此遮罩層包含含矽層、或是不含矽層。此外，此遮罩層包含光感性材料，例如光阻。例如，遮罩層可包含248奈米(nm)的光阻、193 nm的光阻、157 nm的光阻、或是EUV(超紫外光)光阻、或是其中兩者或更多者的組合。
根據一實施例，在施行轉移形成在遮罩層之中的圖案到下面的薄膜的蝕刻處理之前，圖案化的遮罩層暴露於含氧電漿、或是含鹵素電漿、或是惰性氣體電漿、或是其中兩者或更多者組合之中。遮罩層以缺少激發破壞鍵的含氧電漿、或是含鹵素電漿、或是惰性氣體電漿、或是其中兩者或更多者組合來處理，例如高能電子或是高能光子。較佳者為，處理電漿是導致少數或是沒有離子撞上圖案化遮罩(亦即，基板的低能量離子)的電漿。因此，設置於電漿源的射頻(RF)或是微波電源較佳者為是以足夠解離並離子化氧氣或是鹵素氣體、及能離子化惰性氣體的功率位準所設置的。在一實施例中，電漿源的功率是大約2000 W或更少，且所欲電漿源的功率是大約500 W或更少。此外，基板電極的偏壓功率少於大約500 W，且所欲偏壓功率為少於大約100 W，更欲者為，偏壓功率包含實際上沒有加在基板電極的功率。更進一步，電漿處理實施大約1到30秒，所欲者為電漿處理實施大約2到20秒，例如大約10秒。
遮罩層的暴露可以在用於蝕刻處理的電漿處理系統中實施，例如圖1中所示之電漿處理系統，或者暴露可以在不同於施行蝕刻處理的電漿處理系統中的另一基板處理系統中實施。電漿可以使用在蝕刻處理時促進電漿形成的電漿產生系統在原位產生。或者電漿也可以使用耦合於施行蝕刻處理的電漿處理系統的或是分開的基板處理系統的遠端電漿源在不是原位之處產生。
含氧電漿可以從O2 、CO、CO2 、NO、N2 O、或是NO2 、或是其中兩者或是更多者的組合形成。含氧氣體的流動速度大約是10 sccm(每分鐘的標準立方公分)到大約1000 sccm，舉例而言，大約是100到300 sccm。室壓力可以是大約1 mTorr到大約1000 mTorr，所欲者為室壓力是大約50 mTorr到大約500 mTorr。含氧電漿可進一步包含惰性氣體、鈍氣、N2 、H2 、或是CN。發明人相信使用含氧電漿會促進在具有增加的氧濃度的遮罩層中的次級層形成。發明人期望處理過之遮罩層能夠幫助減少在接續的蝕刻處理中的遮罩層中的LER。舉例而言，在含矽遮罩層的情況中，可以形成對LER的形成特別有抗性的「玻璃似的」(亦即SiOx )次級層。
在一範例中，在電漿處理系統中施行藉由含氧電漿實施的遮罩層處理。處理的條件包括：含氧氣體的流動速度範圍從大約100 sccm到大約500 sccm；室壓力大於或是等於大約100 mTorr；施加小或是無RF偏壓功率於下電極(基板放置於其上)；施加大約500 W的RF功率於上電極(或是感應線圈)；且處理時間大約是10秒。在另一範例中，藉由含氧電漿施行的遮罩層處理是使用移位(或是遠端)電漿源，例如微波動力電漿源。處理條件包括：含氧電氣體的流動速度範圍從大約100 sccm到大約500 sccm；室壓力大於或是等於大約100 mTorr；施加小或是無RF偏壓功率於下電極(基板放置於其上)；微波功率大約是1000 W；且處理時間大約是10秒。
含鹵素電漿可以從Cl2 、Br2 、F2 、HBr、HCl、HF、C2 H4 Br2 、ClF3 、NF3 、SiCl4 、SF6 、或是其中兩者或是更多者的組合形成。含鹵素氣體的流動速度大約是10 sccm到大約1000 sccm，例如大約是100到300 sccm。室壓力在大約1 mTorr到大約1000 mTorr，所欲者為室壓力在大約20 mTorr到大約500 mTorr，更欲者為室壓力在20 mTorr到大約100 mTorr。含鹵素電漿更包含惰性氣體、鈍氣、N2 、H2 、或是CN。此外，含鹵素電漿更包含含氧氣體。發明人期望遮罩層暴露於缺少高能電子束的含鹵素電漿可以鈍化遮罩層的表面層，藉此幫助減少接下來的蝕刻處理中的遮罩層中的LER形成。
在一範例中，藉由含鹵素電漿的遮罩層處理係施行在實施蝕刻處理的電漿處理系統之中。處理條件包括：含鹵素氣體的流動速度在大約100 sccm到大約500 sccm；室壓力範圍在大約25 mTorr到大約50 mTorr；施加小或是無RF偏壓功率於下電極(基板放置於其上)；施加大約100 W到大約500 W的RF功率在上電極(或是感應線圈)；且處理時間大約是10秒。在另一範例中，藉由含鹵素電漿的遮罩層處理是使用移位(或是遠端)電漿源來實施的，例如微波動力電漿源。處理條件包括：含鹵素氣體的流動速度範圍在大約100 sccm到大約500 sccm；室壓力大於或是等於大約100 mTorr；施加小或是無RF偏壓功率於下電極(基板放置於其上)；微波功率大約是1000W；且處理時間大約是10秒。
惰性氣體電漿可以從惰性氣體，例如He、Ne、Ar、Xe、Kr或是其中兩者或更多者的組成形成。惰性氣體的流動速度大約是10 sccm到大約1000 sccm，例如大約是100到300 sccm。室壓力在大約1 mTorr到大約1000 mTorr，所欲者為室壓力在大約50 mTorr到大約500 mTorr，更欲者為室壓力在大約50 mTorr到大約200 mTorr。發明人相信惰性氣體的使用可以促進富含碳，或是「碳化的」遮罩層上的表面層的形成(亦即，例如耗盡O及H)。取決於衝擊遮罩層的離子的離子能量，「碳化的」表面層可以延伸好幾奈米(nm)到遮罩層之中(例如1到10 nm)。舉例而言，能量範圍在大約25到大約50 eV的離子應該可以穿透大約1 nm到大約2 nm。發明人期望此處理過的遮罩層可以幫助減少在接續的蝕刻處理中的遮罩層中的LER。
在一範例中，藉由惰性氣體電漿的遮罩層處理是在施行蝕刻處理的電漿處理系統中執行。處理條件包括：惰性氣體的流動速度範圍在大約100 sccm到大約300 sccm；室壓力範圍在大約25 mTorr到大約50 mTorr；施加小或是無RF偏壓功率於下電極(基板放置於其上)；施加大約500 W到大約1000 W的RF功率於上電極(或是感應線圈)；且處理時間大約是10秒。
根據另一範例，在實施轉移形成在遮罩層中的圖案到底層的薄膜之前，先在遮罩層上形成保護層。形成在遮罩層上的保護層包含在蝕刻處理時被消耗掉或是部分消耗掉的材料層，且藉此可在蝕刻處理的早期保護遮罩層。或者，形成在遮罩層上的保護層可以提供在蝕刻處理時的增加的蝕刻抗性，特別是在蝕刻處理早期時提供增加的蝕刻抗性。
遮罩層上的保護層的形成可以在實施蝕刻處理的電漿處理系統中施行，例如圖1中所示之電漿處理系統，或者，暴露也可以在不同於實施電漿處理系統的另一基板處理系統中施行。可以用在蝕刻處理時促進電漿形成的電漿產生系統在原位形成電漿，或是可以用耦合於實施蝕刻處理的電漿處理系統、或是分開的基板處理系統的遠端電漿產生系統來移位地形成電漿。
在遮罩層之上形成保護層時，使用沉積氣體電漿，其中遮罩層暴露於沉積氣體電漿會導致材料淨沉積在基板表面上。遮罩層上的保護層的形成可以包括暴露遮罩層於沉積氣體電漿中，例如含碳氫化合物電漿(亦即，含Cx Hy 電漿，其中x及y是大於或是等於1的整數)、或是含氟碳化合物電漿(含Cx Fz 電漿，其中x及z是大於或是等於1的整數)、或是含碳氫氟電漿(含Cx Hy Fz 電漿，其中x、y及z是大於或是等於1的整數)、或是其中兩者或更多者的組合。遮罩層在缺少激發破壞鍵(例如高能的電子或是高能的光子)的情況下以沉積氣體電漿處理。含Cx Hy 電漿可以用C2 H4 、CH4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 、C6 H12 、或是其中兩者或是更多者的組合形成。含Cx Fz 電漿可以用C2 F6 、CF4 、C3 F8 、C4 F8 、C5 F8 、C4 F6 、或是其中兩者或是更多者的組合形成。含Cx Hy Fz 電漿可以用CH3 F、C2 HF5 、CH2 F2 、或是CHF3 或是其中兩者或更多者的組合形成。
選擇處理的條件以在使用上述的一或更多個沉積氣體的遮罩層上形成碳氫保護層、或是碳氟保護層、或是其組合。應該選擇處理條件以使形成在遮罩層中的圖案不被蓋上或是被「夾止」。保護層可以覆蓋平坦的平板。此外，保護層可以包含圖案上的一些突出，還能更包含一些遮罩層圖案側壁的覆蓋。舉例而言，應選擇處理條件以用來形成具有少許噴濺或是不具噴濺(亦即，在基板表面上時是低離子能量)的離子驅動沉積電漿(亦即，離子化物種的沉積)。沉積氣體的流動速度大約是10 sccm到大約1000 sccm，所欲者為流動速度的範圍在大約100 sccm到大約300 sccm，例如大約200 sccm。室壓力可以在大約1 mTorr到大約1000 mTorr，所欲者為室壓力在大約50 mTorr到大約500 mTorr，更欲者為室壓力在大約50 mTorr到大約200 mTorr。此外，沉積氣體電漿更包含稀釋氣體，例如惰性氣體。舉例而言，沉積氣體的流動速度範圍在氣體混合物的流動速度的大約1%到大約20%，且餘者包括稀釋氣體的流動速度。此外，舉例而言，沉積氣體的流動速度範圍在氣體混合物的大約5%到大約10%，且餘者包括稀釋氣體的流動速度。更進一步而言，沉積氣體亦可包括H2 、O2 、CO、CO2 、NO、N2 O、NO2 、N2 、CN、或是鈍氣、或是其中兩者或更多的組合。
在一範例中，在沉積CF(亦即CX FZ )聚合物時，可以使用例如包含或是不包含CF4 的C4 F8 或是C4 F6 的沉積氣體。處理條件包括：稀釋氣體的流動速度範圍在大約100 sccm到大約500 sccm；沉積氣體的流動速度範圍在稀釋氣體流動速度範圍的大約1%到大約20%；室壓力的範圍在大約50 mTorr到大約200 mTorr；施加小或是無RF偏壓功率於下電極(基板設置於其上)；施加大約500 W到大約1500 W的RF功率到上電極(或是感應線圈)；且處理時間足以形成厚度範圍在大約好幾nm到大約200 nm的薄膜。
在另一範例中，沉積CH(亦即Cx Hy )聚合物時，處理條件包括：稀釋氣體的流動速度範圍在大約100 sccm到大約500 sccm；沉積氣體的流動速度是稀釋氣體流動速度範圍的大約1%到大約20%；室壓力的範圍在大約50 mTorr到大約200 mTorr；施加小或是無RF偏壓功率於下電極(基板設置於其上)；施加大約500 W到大約1500 W的RF功率到上電極(或感應線圈)；且處理時間足以形成厚度範圍在大約好幾nm到大約200 nm的薄膜。
既然發明人相信CF薄膜在蝕刻處理中提供相對更高的蝕刻抗性，因此相對於CF薄膜來說，CH薄膜保護層所需之厚度較大。保護層的最小厚度應該根據蝕刻處理中的帶電物種的穿透厚度來選擇。舉例而言，具有大約50 nm厚度的薄膜會需要1 keV的電子束，具有大約100 nm厚度的薄膜會需要1.5 keV的電子束。
在又另一範例中，遮罩層上之保護層的形成包括把遮罩層浸在醇類中，例如甲醇或是乙醇。
發明人期望使用碳氫基化學物或是碳氫氟基化合物的遮罩層上的保護層的形成會增加遮罩層的表面的氫含量，藉此在蝕刻處理的初期調變高能的電子。藉著在蝕刻處理的初期減輕高能電子造成的損害，保護層可以幫助減少在接下來的蝕刻處理中的遮罩層中的LER。此外，發明人期望使用碳氫基化學物或是碳氫氟基化合物的遮罩層上的保護層的形成可以促進在蝕刻處理時提供額外蝕刻抗性的聚合物薄膜的形成。增加改質後的遮罩層的蝕刻選擇度可以幫助在接下來的蝕刻處理中減少遮罩層中的LER。
根據又另一實施例，在施行蝕刻處理之前，遮罩層是在缺少原子狀態之鹵素物種(亦即F、Cl、Br等者)的情況下，藉由電子束所處理的。發明人期望暴露遮罩層於缺少原子狀態之鹵素物種的電子束中會「治癒」或是硬化遮罩層之表面層，因此使遮罩層在蝕刻處理中較不易形成LER。
暴露遮罩層於電子束可以在施行蝕刻處理的電漿處理系統中執行，例如圖1所示之電漿處理系統，或者暴露步驟也可以在不同於施行蝕刻處理的電漿處理系統的另一基板處理系統中實施。舉例而言，電子束源可以耦合於(以蝕刻處理為目的之)電漿處理系統或是其他基板處理系統，且能用來產生處理遮罩層的電子束。
或者，舉例而言，電子束可以藉由耦合直流(DC)電源至電漿處理系統(如圖1、及以下的圖2到圖7所示的)中之電極而在電漿處理系統中產生，並產生電漿。參照圖1，可以藉由耦合交流(AC)電源，例如射頻(RF)電源，至第一電極120、或是第二電極172、或是此二者，以形成預先蝕刻電漿，且可以藉由耦合DC電源至第二電極172以形成電子束。
使用預先蝕刻電子束，可以在蝕刻處理之前先處理遮罩層的表面層。處理深度的範圍從大約1 nm到大約100 nm，所欲者為處理深度範圍從大約5 nm到大約50 nm，例如10 nm。可以利用能量範圍在大約500 eV到大約1.5 keV的電子束來達成該穿透深度。預先蝕刻電子束的能量可高達1.5 keV，且所欲範圍為大約200 eV到大約1.5 keV，例如500 eV。可選擇預先蝕刻電子束暴露以製造劑量範圍在大約1014 個電子每平方公分(cm－2 )到大約1016 個電子cm－2 。
在一範例中，預先蝕刻電子束是形成在圖1的電漿處理系統中。處理條件包括：惰性氣體的流動速度範圍在大約100 sccm到大約300 sccm；室壓力範圍在大約20 mTorr到大約100 mTorr；施加小或是無RF偏壓功率於下電極(基板設置於其上)；施加範圍大約在500 W到大約1000 W的RF功率於上電極(或是感應線圈)；施加範圍在大約－500 V到大約－1000 V的DC電壓於上電極；且處理時間大約是10秒。
可以用惰性氣體形成預先蝕刻電漿，例如鈍氣(亦即He、Ne、Ar、Xe、Kr)。此外，預先蝕刻電漿更包含CHF3 。在電漿的出現中，CHF3 的解離有產生CF2 (例如，形成聚合物的自由基)及(離子化連接的)HF的傾向。形成聚合物的自由基對於藉由設置如上述的犧牲層的遮罩層處理有益處。然而，重要的是，為了要在減少上述的LER問題時處理遮罩層。應該選擇(除了形成電漿的惰性氣體之外的)額外氣體以使電漿中缺少原子狀態之鹵素物種。
可以藉由預先蝕刻電子束及預先蝕刻電漿處理遮罩層一段預定的時間，例如10秒。更進一步，執行預先蝕刻電子束大約1到30秒，所欲者為執行預先蝕刻電子束大約2到20秒，例如大約10秒。在此處理之後，利用蝕刻氣體形成蝕刻電漿、蝕刻電子束，且藉由暴露基板與處理過的遮罩層於蝕刻電子束及蝕刻電漿中來進行蝕刻處理。預先蝕刻電子束的能量可以選擇接近等於蝕刻電子束的能量，或是預先蝕刻電子束的能量可以選擇少於蝕刻電子束的能量。例如，預先蝕刻電子束的能量可以是大約500 eV，而蝕刻電子束的能量可以是大約1500 eV。電子束的能量(或是施加於圖1中的第二電極172的電壓)可以在預先蝕刻處理的時候以如階梯方式增大，或是能在預先蝕刻處理的時候斜坡式增大。此外，電子束的能量(或是施加於圖1中的第二電極172的電壓)可以是脈衝式的。例如，施加於第二電極172的電壓可以在大約0 V及大約－1500 V之間脈衝，所欲者為電壓可以在大約－100 V及大約－1500 V之間脈衝，或是更欲者為，電壓可以在大約－500 V及大約－1500 V之間脈衝。
遮罩層的預先蝕刻電子束處理亦可使用含氧電漿、或是含鹵素電漿、或是惰性氣體電漿作為遮罩層之前處理。此外，亦可在遮罩層上之保護層的形成之前達成遮罩層的預先蝕刻電子束處理。例如，預先處理電子束可以在保護層之形成時，為了聚合物的成長預備遮罩層之表面。
這些實施例可以用於任何如下所示之類型的電漿處理系統中。
參照圖2，根據本發明之實施例，顯示出一種用來在以彈道式電子束加強電漿來蝕刻底下層之前處理遮罩層的電漿處理系統。電漿處理系統1包含促進電漿形成的電漿處理室8、基板支座2，耦合於電漿處理室8且用來支撐基板3、電極9，耦合於電漿處理室8並用來接觸電漿。此外，電漿處理系統1包含AC電源系統4，耦合於電漿處理室8並為了形成電漿而耦合至少一個AC信號至基板支座2、或是電極9、或是兩者皆是、及DC電源系統5，耦合於電漿處理室8並為了形成通過電漿的彈道電子束而耦合DC電壓至電極9。
更進一步，電漿處理系統1包含處理氣體分佈系統6，耦合於電漿處理室8，且用來引入任何上述實施例中的氣體至電漿處理室8。更進一步之另一者，電漿處理系統1包含真空幫浦系統(未顯示)，耦合於電漿處理室8，並用來從處理室消除氣體。
選擇性的，電漿處理系統1更包含控制器7，耦合於電漿處理室8、基板支座2、AC電源系統4、DC電源系統5、及處理氣體分佈系統6，並為了在電漿處理室8中執行處理基板3的處理，與這些元件交換資料。電漿處理系統1可以促進基板3上之遮罩層的處理、或是基板3之蝕刻處理、或是兩者皆是。
圖3顯示根據另一實施例之電漿處理系統。電漿處理系統1a包含電漿處理室10、固定將被處理之基板25在其上之基板支座20、及真空幫浦系統30。基板25可以是半導體基板、晶圓、或是液晶顯示器。電漿處理室10可以促進鄰近基板25表面之處理區域15的電漿產生。通過氣體注入系統(未顯示)引入可離子化的氣體或是氣體混合物，並調整處理壓力。舉例而言，控制機構(未顯示)可以用來調節真空幫浦系統30。電漿可以用來製造特別用於預定材料處理中的材料、及/或輔助從基板25之暴露表面移除材料。電漿處理系統1a可以用來處理任何尺寸之基板，例如200 mm的基板、300 mm的基板、或是更大的基板。
基板25通過電子穩態箝位系統固定於基板支座20。更進一步，基板支座20更包含含有在冷卻時從基板支座20接收熱量並把熱量轉換到熱量交換系統(未顯示)的循環液流的冷卻系統、或是在加熱時從熱量交換系統轉換熱量到液流的加熱系統。此外，可以通過後側氣體系統輸送氣體至基板25之後側，以改善基板25及基板支座20之間的氣隙熱傳導。可以在基板需要溫度控制在升高的或是降低的溫度時使用此種系統。舉例而言，後側氣體系統可以包含雙區氣體分佈系統，其中後側氣體(例如氦)壓力可以在基板25的中央及邊緣之間獨立地變更。在其他實施例中，加熱/冷卻元件，例如阻抗性加熱元件或是電熱式加熱器/冷卻器，可以包含於基板支座20中，而電漿處理室10的室壁及任何其他電漿處理系統1a中的元件也能包含於電漿處理系統1a中。
如圖3所示之實施例中，基板支座20包含一電極，在處理區域15之內RF電源通過此電極耦合於處理電漿。例如，可以使RF產生器40之RF功率通過耦合於基板支座20的擇用的阻抗匹配網路42轉移至基板支座20，而使基板支座20電偏壓於RF電壓。RF偏壓可用於加熱電子以形成並維持電漿、或是影響在其中的離子能量分佈函數、或是兩者皆是。在此組成中，系統可以操作如同反應離子蝕刻(RIE)反應器，其中處理室可以作為接地面。電型的RF偏壓頻率範圍大概是從0.1 MHz到100 MHz。電漿處理所使用之RF系統是熟知此技藝者所廣知的。
更進一步，為了要影響基板25的電子束通量的空間分佈，可以調變耦合於基板支座20的RF電源的振幅。額外的細節可在在2006年7月31日所提出之美國專利申請案第11/XXXXXX號中找到，其發明名稱為「藉由RF調變來控制彈道電子束的均勻度的方法及系統」；其全部內容在此作為參考資料。
更進一步，阻抗匹配網路42可藉由減少反射能量來改善在電漿處理室10中的RF能量轉換成電漿。匹配網路拓樸學(例如L型、π型、T型等者)及自動化控制方法是熟知本技藝者所廣知的。
仍然參照圖3，電漿處理系統1a更包含耦合於面對著基板25的上電極52的直流(DC)電源供應器50。上電極52可以包含電極板。電極板可以包含含矽電極板。此外，電極板可以包含摻雜的矽電極板。DC電源供應器可以包括可變的DC電源供應器。此外，DC電源供應器可以包括雙極性DC電源供應器。DC電源供應器50可以更包含用來實施監視、調整或是控制極性、電流、電壓、及DC電源供應器50的on/off狀態其中至少一個的系統。一但電漿形成，DC電源供應器50促進彈道電子束的形成。可以用電濾波器來從DC電源供應器50退耦RF電源。
舉例而言，由DC電源供應器50施加於電極52的DC電壓的範圍從大約－2000伏特(V)到大約1000 V。所欲者為，DC電壓的絕對值等於或是大於大約100 V，且更欲者為，DC電壓的絕對值等於或是大於大約500 V。此外，所欲者為DC電壓具有負極性。更進一步，是負電壓的DC電壓具有大於從上電極52的表面所產生的自身偏壓的絕對值。面對基板支座20之上電極52的表面可以包含於含矽材料中。
真空幫浦系統30可以包括幫浦速度高達每秒5000公升(及更大)的渦輪分子真空幫浦(TMP)、及調節室壓力的閘門閥。在習知的用於乾式電漿蝕刻的電漿處理裝置中，可以用每秒1000到3000公升的TMP。TMP可以用在較低的壓力處理，通常少於50 mTorr。在高壓力處理(亦即大於100 mTorr)，可以使用機械推進器幫浦及乾式粗抽幫浦。更進一步，可以耦合用來監視室壓力的裝置(未顯示)於電漿處理室10。壓力測量裝置可以是，例如從MKS Instruments,Inc.(Andover,MA)商業上可獲得的Type 628B Baratron絕對電容壓力計。
仍然參照圖3，電漿處理系統1a更包含含有微處理器、記憶體、數位I/O埠的控制器90，控制器9O能夠產生足以傳達並啟動電漿處理系統1a的輸入、並肩式電漿處理系統1a的輸出的控制電壓。此外，控制器90可以耦合於RF產生器40、阻抗匹配網路42、DC電源供應器50、氣體注入系統(未顯示)、真空幫浦系統30、後側氣體傳送系統(未顯示)、基板/基板支座溫度量測系統(未顯示)、及/或是電子穩態箝位系統(未顯示)，並與其交換資訊。為了要實施蝕刻薄膜的方法，儲存於記憶體中的程式可以根據處理的教示來啟動上述之電漿處理系統之元件。控制器90的一例為從Dell Corporation,Austin,Texas可獲得的DELL PRECISION WOPKSTATION 610TM 。
控制器90可以位於電漿處理系統1a的相對近端，或是也能通過網路或是內部網路而位於電漿處理系統1a的相對遠端。因此，控制器90可以使用直接連結、內部網路、或是網路的其中至少一個與電漿處理系統1a交換資料。控制器90可以耦合於客戶端(亦即裝置製造商等者)的內部網路、或是耦合於販賣端(亦及設備製造商)。更進一步，另一台電腦(亦及控制器、伺服器等者)可以通過直接連結、內部網路、或是網路的其中至少一個來存取控制器90以交換資料。
在圖4所示的實施例中，電漿處理系統1b類似於圖2或3所示之實施例，且為了要潛在地增加電漿密度及/或是改善電漿處理的均勻度，除了如參照圖2所述之元件之外，更包含靜止部、或是機械或是電力旋轉的磁場系統60。此外，為了要調整旋轉速度及場強度，控制器90可以耦合於磁場系統60。旋轉磁場的設計及應用是熟知本技藝者所廣知的。
在圖5所示的實施例中，電漿處理系統1c類似於圖2及圖3所示之實施例，且更包含通過選用的阻抗匹配網路72耦合RF電源到上電極52的RF產生器70。典型應用在上電極52的RF電源頻率範圍在大約0.1 MHz到大約200 MHz。此外，典型應用在基板支座2O的電源頻率範圍在大約0.1 MHz到大約100 MHz。舉例而言，耦合於上電極52的RF頻率可以是相對高於耦合於基板支座20的RF頻率。更進一步，RF產生器70產生到上電極52的RF電源可以是振幅調變的、或是RF產生器40產生到基板支座20的RF電源可以是振幅調變的、或是二RF電源皆可是振幅調變的。所欲者為，較高RF頻率之RF電源為振幅調變的。此外，為了要控制RF電源施加於上電極70，控制器90耦合於RF產生器70及阻抗匹配網路72。上電極的設計及應用式熟知本技藝者所廣知的。
仍然參照圖5，DC電源供應器50可以直接耦合至上電極52、或也可以耦合至從阻抗匹配網路72之輸出端延伸出的RF傳輸線以連接至上電極52。可以用電濾波器來從DC電源供應器退耦RF電源。
在圖6所示之實施例中，電漿處理系統1d可以類似於圖2、3、及4所示之實施例，且能更包含經由RF產生器82通過選用的阻抗匹配器84耦合RF電源的感應線圈80。RF電源係從感應線圈80通過介電窗(未顯示)感應地耦合於處理區域15。典型應用於感應線圈80的RF頻率範圍在大約10 MHz到大約100 MHz。相似地，典型應用於基板支座20的電源頻率範圍在大約0.1 MHz到大約100 MHz。此外，可以使用切槽式Faraday屏蔽(未顯示)以降低在感應線圈80及電漿之間的電容性耦合。此外，為了要控制施加至感應線圈80的電源，控制器90耦合於RF產生器82及阻抗匹配網路84。在替換性的實施例中，感應線圈80可以是如變壓器耦合電漿(TCP)反應器中之從上面與處理區域15連接的「螺線管形」線圈或是「薄餅狀」線圈。感應耦合電漿(ICP)源、或是電漿耦合變壓器(TCP)源的設計及應用式熟知本技藝者所廣知的。
或者，電漿可以用電子迴旋加速震盪器(ECR)形成。在又另一實施例中，電漿從發射Helicon波而形成。在又另一實施例中，電漿係從傳播表面波形成。上述之各個電漿源是熟知本技藝者所廣知的。
在圖7所示之實施例中，電漿處理系統1e可以，例如，類似於圖3、4、及5所示之實施例，且能更包含第二RF產生器44，通過另一個選用的阻抗匹配網路46耦合RF電源至基板支座20。不論是第一RF產生器40或是第二RF產生器44或是兩者同時，典型應用於基板固持20的RF電源頻率範圍在大約0.1 MHz到大約200 MHz。第二RF產生器44的RF頻率可以相對大於第一RF產生器40的頻率。更進一步，從RF產生器40施加於基板支座20的RF電源可以是振幅調變的，或是從RF產生器44施加於基板支座20的RF電源可以是振幅調變的，或是兩者RF電源皆是振幅調變的。所欲者為，較高RF頻率之RF電源為振幅調變的。此外，為了控制施加於基板支座20之RF電源，控制器90耦合於第二RF產生器44及阻抗匹配電路46。基板支座之RF系統的設計及應用是熟知本技藝者所廣知的。
在以下的討論中，呈現利用具有彈道電子束的電漿處理系統來蝕刻薄膜的方法。舉例而言，電漿處理系統可以包含不同元件，例如圖1到圖7中之元件及其組合。
圖8顯示根據本發明一實施例之蝕刻薄膜方法之流程圖。步驟500以處理遮罩層的510作為開始，遮罩層具有圖案形成於其中，且位在基板上的一薄膜之上方。
遮罩層可以用任何前述的實施例來處理。舉例而言，遮罩層的處理包括暴露遮罩層於含氧電漿、或是含鹵素電漿、或是惰性氣體電漿、或是其中兩者或更多者的組合。或者，遮罩層的處理可以包括形成保護層在遮罩層上。又或是另外一者，遮罩層的處理可以包括暴露遮罩層於缺少原子狀態之鹵素物種的電子束中。又或是另外一者，遮罩層的處理包含上述任何處理之組合。
在520中，為了要把形成在遮罩層中的圖案轉移到底下的薄膜，具有處理過的遮罩層的基板暴露於由高能的(彈道)電子束輔助的乾式蝕刻電漿中，並同時減少圖案的異常，例如LER。在電漿處理系統中，(處理)電漿是藉由耦合電源至處理氣體(以導致處理氣體分子的離子化及解離)而從處理氣體形成的。藉由耦合DC電源到電漿處理系統中的電極及藉由形成電漿，可以製造具有能量位準取決於施加在電極之DC電壓大小的高能(彈道)電子束。
DC電源是耦合至電漿處理系統。舉例而言，藉由DC電源供應器施加於電漿處理系統之DC電壓範圍在大約一2000伏特(V)到大約1000 V。所欲者為，DC電壓的絕對值等於或是大於大約100 V，更欲者為，DC電壓的絕對值等於或是大於大約500 V。此外，所欲者為，DC電壓具有負極性。更進一步，所欲者為DC電壓是具有絕對值大於由電漿處理系統之電極表面所產生的自身偏壓電壓的負電壓。
即使以上已經詳細描述某些特定實施例，熟知本技藝者當可輕易了解，在不脫離本發明之新穎教示及優點之內，仍能具有許多可能的改型。因此，全部的改型皆包含在本發明的範圍之中。
1．．．電漿處理系統
1a．．．電漿處理系統
1b．．．電漿處理系統
1c．．．電漿處理系統
1d．．．電漿處理系統
1e．．．電漿處理系統
2．．．基板支座
3．．．基板
4．．．AC電源系統
5．．．DC電源系統
6．．．氣體分佈系統
7．．．控制器
8．．．電漿處理室
9．．．電極
10．．．電漿處理室
15．．．電漿處理區域
20．．．基板支座
25．．．基板
30．．．真空幫浦系統
40．．．RF產生器
42．．．阻抗匹配網路
44．．．第二RF產生器
46．．．阻抗匹配網路
50．．．DC電源供應器
52．．．上電極
60．．．磁場系統
70．．．RF產生器
72．．．阻抗匹配網路
80．．．感應線圈
82．．．RF產生器
84．．．阻抗匹配網路
90．．．控制器
120．．．第一電極
125．．．基板
130．．．電漿
135．．．彈道電子束
140．．．第一RF產生器
150．．．DC電源供應器
170．．．第二RF產生器
172．．．第二電極
500．．．步驟
510．．．處理在基板上之一遮罩層
520．．．在處理該遮罩層之後，使用電子束輔助的電將來蝕刻該基板
在附圖中：圖1是根據本發明之實施例的電漿處理系統的概略表示圖；圖2是根據本發明之另一實施例的電漿處理系統的概略圖；圖3顯示根據本發明之另一實施例的電漿處理系統的概略圖；圖4顯示根據本發明之另一實施例的電漿處理系統的概略圖；圖5顯示根據本發明之另一實施例的電漿處理系統的概略圖；圖6顯示根據本發明之另一實施例的電漿處理系統的概略圖；圖7顯示根據本發明之另一實施例的電漿處理系統的概略圖；及圖8顯示使用根據本發明之一實施例的電漿的基板處理方法。
1．．．電漿處理系統
2．．．基板支座
3．．．基板
4．．．AC電源系統
5．．．DC電源系統
6．．．氣體分佈系統
7．．．控制器
8．．．電漿處理室
9．．．電極

Claims (67)

  1. 一種蝕刻方法，用以蝕刻形成在一基板上且於其上方具有圖案化遮罩層之一薄膜，該蝕刻方法包含：遮罩層處理步驟，藉由將該遮罩層暴露於一含氧電漿、一含鹵素電漿、或一惰性氣體電漿、或是其中兩者或更多者的組合之中來處理該遮罩層，該遮罩層處理步驟係執行於該遮罩層未暴露於直流(DC)電源加速電子束之狀態；及蝕刻步驟，在該遮罩層處理步驟之後，為了要轉移該遮罩層之一圖案到該薄膜，而蝕刻該薄膜，該蝕刻步驟包含：電漿形成步驟，在一電漿處理系統中從一處理氣體形成電漿；DC電源耦合步驟，耦合一直流(DC)電源到該電漿處理系統中的一電極以在該電漿處理系統中形成一電子束，俾於該蝕刻中輔助該電漿；及基板暴露步驟，將該基板暴露於該電漿及該電子束中。
  2. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟包含將該遮罩層暴露於利用O2 、CO、CO2 、NO、N2 O、NO2 、或是其中兩者或更多者所形成的電漿之中。
  3. 如申請專利範圍第2項之蝕刻方法，其中該遮罩層處理步驟更包含將該遮罩層暴露於N2 、H2 、CN、鈍氣、或是其中兩者或更多者的組合之中。
  4. 如申請專利範圍第2項之蝕刻方法，其中該遮罩層處理步驟更包含將該遮罩層暴露於一含鹵素氣體中。
  5. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟包含將該遮罩層暴露於利用Cl2 、Br2 、F2 、HBr、HCl、HF、C2 H4 Br2 、 SiCl4 、NF3 、SF6 、或是其中兩者或更多者的組合所形成的電漿之中。
  6. 如申請專利範圍第5項之蝕刻方法，其中該遮罩層處理步驟更包含將該遮罩層暴露於N2 、H2 、CN、鈍氣、或是其中兩者或更多者的組合之中。
  7. 如申請專利範圍第5項之蝕刻方法，其中該遮罩層處理步驟更包含將該遮罩層暴露於一含氧氣體中。
  8. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟包含將該遮罩層暴露於在該電漿處理系統中形成的電漿中，該電漿係藉由將AC電源耦合到該電極、或是耦合到該電極以外的另一電極、或是耦合到一基板支座、或是耦合到上述中之兩者或更多者的組合之中而形成。
  9. 如申請專利範圍第8項之蝕刻方法，其中該遮罩層處理步驟包含將該遮罩層暴露於利用功率位準低於或是等於500W所形成之一低功率電漿中。
  10. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟包含將該遮罩層暴露於形成在耦合至該電漿處理系統的一遠端電漿源中的電漿。
  11. 如申請專利範圍第1項之蝕刻方法，其中該DC電源耦合步驟包含電壓範圍在大約-2000V到大約1000V的DC電源之耦合。
  12. 如申請專利範圍第1項之蝕刻方法，其中該DC電源耦合步驟 包含耦合具有負極性的DC電源，其中該DC電源之絕對值大於或等於大約500V。
  13. 如申請專利範圍第1項之蝕刻方法，其中該DC電源耦合步驟包含耦合DC電源到面對著設置在一基板支座上之該基板的一上電極。
  14. 如申請專利範圍第13項之蝕刻方法，其中該電漿形成步驟包含射頻(RF)電源耦合步驟，其係將一射頻電源耦合到該電極、或是耦合到該電極以外的另一電極、或是耦合到該基板支座、或是耦合到上述中之兩者或更多者的組合之中。
  15. 如申請專利範圍第14項之蝕刻方法，其中該射頻(RF)電源耦合步驟包含以一第一RF頻率耦合第一RF電源到該上電極、及以低於該第一RF頻率的一第二RF頻率耦合一第二RF電源到該基板支座。
  16. 如申請專利範圍第14項之蝕刻方法，更包含：調變該RF電源之振幅，以調整該電子束之電子束通量的空間分佈。
  17. 如申請專利範圍第1項之蝕刻方法，其中在該蝕刻步驟之前，該將該遮罩層暴露於該含氧電漿或是該含鹵素電漿中使於該蝕刻步驟時形成在該遮罩層中的線緣粗度減小。
  18. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟實施了預定的時間，以在該蝕刻時使該圖案化的遮罩阻止線緣粗度形成於遮罩層中。
  19. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟包含將該遮罩層暴露在以He、Ne、Ar、Xe、Kr、或是其中兩者或更多者的組合所形成的電漿中。
  20. 如申請專利範圍第1項之蝕刻方法，更包含：在該遮罩層處理步驟之前，為了要改質該遮罩層，而以缺少原子狀態的鹵素物種的一預先蝕刻電子束預先處理該遮罩層。
  21. 如申請專利範圍第1項之蝕刻方法，其中該遮罩層處理步驟包含以一第一RF頻率耦合一第一RF電源到該上電極、及以低於該第一RF頻率之一第二RF頻率耦合一第二RF電源到該基板支座，且其中該第二RF電源小於或等於大約100W。
  22. 如申請專利範圍第21項之蝕刻方法，其中該第二RF電源實際上為零。
  23. 一種蝕刻方法，用以蝕刻形成在一基板上且於其上方具有圖案化遮罩層之一薄膜，該蝕刻方法包含：基板設置步驟，將一基板設置在用來形成一電漿及一彈道電子束之一電漿處理系統中的一基板支座上；遮罩層處理步驟，藉由將該電漿處理系統中之該遮罩層暴露於一含氧電漿、一含鹵素電漿、或一惰性氣體電漿、或是其中兩者或更多者的組合之中來處理該遮罩層，且不形成一彈道電子束，該遮罩層處理步驟係執行於該遮罩層未暴露於直流電源加速電子束之狀態；及電漿及彈道電子束形成步驟，在該遮罩層處理步驟之後，為了要蝕刻該薄膜及轉移該圖案化遮罩之一圖案到該薄膜，而在該電漿處理系統中形成一電漿及一彈道電子束。
  24. 一種電漿處理系統，用來蝕刻一基板，包含：一處理室；一氣體供應系統，用來供應一氣體到該處理室中；一基板支座，耦合於該處理室且用來支撐該基板；一電極，設置於該處理室之內部；一AC電源系統，耦合於該處理室，且為了要在該處理室中形成一電漿，而耦合至少一個AC信號到該基板支座、或是到該電極或是到此二者；一DC電源系統，耦合於該處理室，且為了要形成通過該電漿之一彈道電子束，而將一DC電壓耦合到該電極；及一控制器，用來控制該氣體供應系統、該AC電源系統、及該DC電源系統以施行以下步驟：遮罩層處理步驟，藉由將該電漿處理系統中之該遮罩層暴露於一含氧電漿、一含鹵素電漿、或一惰性氣體電漿、或是其中兩者或更多者的組合之中來處理該遮罩層，且不形成一彈道電子束，該遮罩層處理步驟係執行於該遮罩層未暴露於直流電源加速電子束之狀態；及電漿及彈道電子束形成步驟，在該遮罩層處理步驟之後，為了要蝕刻該薄膜及轉移該圖案化遮罩之一圖案到該薄膜，而在該電漿處理系統中形成一電漿及一彈道電子束。
  25. 一種蝕刻方法，用以蝕刻形成在一基板上且於其上方具有圖案化遮罩層之一薄膜，該蝕刻方法包含：保護層形成步驟，在該遮罩層上形成一保護層以保護該遮罩層，該保護層形成步驟係執行於該保護層未暴露於直流電源加速電子束之狀態；及薄膜蝕刻步驟，在該保護層形成步驟之後，蝕刻該薄膜，以將該遮罩層之一圖案轉移到該薄膜；該薄膜蝕刻步驟包含：電漿形成步驟，在一電漿處理系統中從一處理氣體形成 電漿；直流(DC)電源耦合步驟，將一直流電源耦合到該電漿處理系統中之一電極，以在該電漿處理系統中形成一電子束，俾於該蝕刻時輔助該電漿；及基板暴露步驟，將該基板暴露於該電漿及該電子束中。
  26. 如申請專利範圍第25項之蝕刻方法，其中該保護層形成步驟包含將該基板暴露於一沉積氣體電漿中。
  27. 如申請專利範圍第26項之蝕刻方法，其中該保護層形成步驟包含將該遮罩層暴露於一含碳氫化合物電漿、一含氟碳化合物電漿、一含碳氟氫化物電漿、或是其中兩者或是更多者的組合中。
  28. 如申請專利範圍第26項之蝕刻方法，其中該保護層形成步驟包含將該遮罩層暴露於由C2 H4 、CH4 、C2 H2 、C2 H6 、C3 H4 、C3 H6 、C3 H8 、C4 H6 、C4 H8 、C4 H10 、C5 H8 、C5 H10 、C6 H6 、C6 H10 、C6 H12 、C2 F6 、CF4 、C3 F8 、C4 F8 、C5 F8 、C4 F6 、CH2 F2 、CHF3 、CH3 F、C2 HF5 、或是其中兩者或更多者所形成的電漿之中。
  29. 如申請專利範圍第28項之蝕刻方法，其中該保護層形成步驟更包含將該遮罩層暴露於H2 、O2 、CO、CO2 、NO、N2 O、NO2 、N2 、CN、鈍氣或是其中兩者或更多者的組成中。
  30. 如申請專利範圍第26項之蝕刻方法，其中該保護層形成步驟包含將該遮罩層浸入醇類中。
  31. 如申請專利範圍第26項之蝕刻方法，其中該保護層形成步驟包含將該遮罩層浸入乙醇、或是甲醇、或此二者中。
  32. 如申請專利範圍第26項之蝕刻方法，其中該保護層形成步驟包含將該遮罩層暴露於在該電漿處理系統中形成之電漿中，該電漿係藉由將AC電源耦合到該電極、或是耦合到該電極以外的另一電極、或是耦合到一基板支座、或是耦合到上述中之兩者或更多者的組合之中而形成。
  33. 如申請專利範圍第32項之蝕刻方法，其中該將該遮罩層暴露於電漿中包含將該遮罩層暴露於使用一功率位準大於或是等於大約500W之一電源所形成的一低功率電漿中。
  34. 如申請專利範圍第26項之蝕刻方法，其中該將該遮罩層暴露於電漿中包含將該遮罩層暴露於在耦合於該電漿處理系統的一遠端電漿源中形成的電漿中。
  35. 如申請專利範圍第25項之蝕刻方法，其中該直流(DC)電源耦合步驟包含電壓範圍在大約-2000V到大約1000V的DC電源之耦合。
  36. 如申請專利範圍第25項之蝕刻方法，其中該直流(DC)電源耦合步驟包含具有負極性的DC電源之耦合，其中該DC電源的絕對值大於或是等於大約500V。
  37. 如申請專利範圍第25項之蝕刻方法，其中該直流(DC)電源耦合到該電極之步驟包含將DC電源耦合到面對著一基板支座上之該基板之一上電極。
  38. 如申請專利範圍第37項之蝕刻方法，其中該電漿形成步驟包含射頻(RF)電源耦合步驟，將射頻(RF)電源耦合到該電極、或是到除了該電極之外的另一電極、或是到該基板支座、 或是到上述其中之兩者或更多者的組合之中。
  39. 如申請專利範圍第38項之蝕刻方法，其中該射頻(RF)電源耦合步驟包含以一第一RF頻率耦合一第一RF電源到該上電極、及以低於該第一RF頻率之一第二RF頻率耦合一第二RF電源到該基板支座。
  40. 如申請專利範圍第38項之蝕刻方法，更包含：調變該RF電源之振幅，以調整該電子束之電子束通量的空間分佈。
  41. 如申請專利範圍第25項之蝕刻方法，其中於該蝕刻之前，在該遮罩層上形成該保護層的步驟，減小蝕刻時在該遮罩層中的線緣粗度。
  42. 如申請專利範圍第25項之蝕刻方法，其中該保護層形成步驟包含藉由以一第一RF頻率耦合一第一RF電源到該上電極、及以低於該第一RF頻率之一第二RF頻率耦合一第二RF電源到該基板支座來形成一沉積電漿，且其中該第一RF電源大於或是等於大約500W，該第二RF電源小於或是等於100W。
  43. 如申請專利範圍第42項之蝕刻方法，其中該第二RF電源實際上為零。
  44. 一種蝕刻方法，用以蝕刻形成在一基板上且於其上方具有圖案化遮罩層之一薄膜，該蝕刻方法包含：在該圖案化的遮罩層上形成一保護層，該保護層具有在一彈道電子束輔助電漿蝕刻處理時用以保護該遮罩層的預定厚度，該形成步驟係執行於該保護層未暴露於直流電源加速電子 束之狀態；及在該形成該保護層之後，為了要蝕刻該薄膜及轉移該遮罩之一圖案至該薄膜，而在該基板上施行該彈道電子束輔助的電漿蝕刻處理，其中該預定的厚度範圍係在大約1nm到大約200nm。
  45. 如申請專利範圍第44項之蝕刻方法，其中該預定的厚度範圍從大約50nm到大約100nm。
  46. 一種電漿處理系統，用來蝕刻一基板，該電漿處理系統包含：一處理室；一氣體供應系統，用來供應一氣體到該處理室中；一基板支座，耦合於該處理室，且用以支撐該基板；一電極，設置於該處理室之內部；一AC電源系統，耦合於該處理室，且用來耦合至少一個AC信號到該基板支座、或該電極、或是此二者，以在該處理室中形成一電漿；一DC電源系統，耦合於該處理室，且用來耦合一DC電壓到該電極，以形成通過該電漿之一彈道電子束；及一控制器，用來控制該氣體供應系統、該AC電源系統、及該DC電源系統以施行以下步驟：在該遮罩層之上形成一保護層，以保護該遮罩層，該形成步驟係執行於該保護層未暴露於直流電源加速電子束之狀態；及於該形成該保護層之後，在該電漿處理系統中形成一電漿及一彈道電子束，以蝕刻該薄膜及轉移該圖案化遮罩之一圖案到該薄膜。
  47. 一種蝕刻方法，用以蝕刻形成在一基板上且於其上方具有圖案 化遮罩層之一薄膜，該蝕刻方法包含：在該遮罩層上形成一圖案；遮罩層處理步驟，為了要改質該圖案化遮罩層，而以缺少原子狀態的鹵素物種的一預先蝕刻第一電子束處理該圖案化遮罩層，該預先蝕刻第一電子束係藉由耦合負極性直流電源至一電漿處理系統中的一電極而加以形成；及蝕刻步驟，在該遮罩層處理步驟之後，為了要轉移該遮罩之一圖案到該薄膜，而在該電漿處理系統中蝕刻該薄膜，該蝕刻步驟包含：從一蝕刻氣體中形成一蝕刻電漿；藉由在該電漿處理系統中耦合直流(DC)電源至一電極，形成一第二彈道電子束以於該蝕刻期間輔助該蝕刻電漿；及將該基板暴露於該蝕刻電漿及該第二彈道電子束中。
  48. 如申請專利範圍第47項之蝕刻方法，其中該遮罩層處理步驟包含：將該基板配置於該電漿處理系統中，及利用耦合於該電漿處理系統之一電子束源處理該遮罩層。
  49. 如申請專利範圍第47項之蝕刻方法，其中該遮罩層處理步驟包含：將該基板配置於該電漿處理系統以外的另一基板處理系統中，及利用耦合於該基板處理系統之一電子束源處理該遮罩層。
  50. 如申請專利範圍第47項之蝕刻方法，其中該遮罩層處理步驟包含：基板配置步驟，將該基板配置於該電漿處理系統中之一基板支座之上；預先蝕刻電漿形成步驟，在該電漿處理系統中，從一預先蝕刻氣體形成一預先蝕刻電漿； 預先蝕刻電子束形成步驟，耦合DC電源至該電漿處理系統中之該電極，以形成該預先蝕刻電子束；及基板暴露步驟，將該基板暴露於該預先蝕刻電漿及該預先蝕刻電子束中。
  51. 如申請專利範圍第50項之蝕刻方法，其中該預先蝕刻電漿形成步驟包含從一或更多種惰性氣體形成該預先蝕刻電漿。
  52. 如申請專利範圍第51項之蝕刻方法，其中該預先蝕刻電漿形成步驟包含從一或更多種惰性氣體及CHF3 的混合物形成該預先蝕刻電漿。
  53. 如申請專利範圍第50項之蝕刻方法，其中該預先蝕刻電子束形成步驟包含將DC電源耦合到面對著該基板支座上之該基板之一上電極。
  54. 如申請專利範圍第50項之蝕刻方法，其中該預先蝕刻電子束形成步驟包含具有負極性的DC電源之耦合，其中該DC電源的絕對值大於或是等於大約500V。
  55. 如申請專利範圍第50項之蝕刻方法，其中該預先蝕刻電漿形成步驟包含將射頻(RF)電源耦合到該電極、或是耦合到該電極以外的另一電極、或是耦合到該基板支座、或是耦合到上述中的兩者或是更多者的組合，該RF電源具有的總功率位準小於或是等於500W。
  56. 如申請專利範圍第47項之蝕刻方法，其中該預先蝕刻電子束形成步驟包含電壓範圍從大約-2000V到大約1000V的DC電源之耦合。
  57. 如申請專利範圍第47項之蝕刻方法，其中該預先蝕刻電子束形成步驟包含具有負極性的DC電源之耦合，其中該DC電源的電壓之絕對值大於或是等於500V。
  58. 如申請專利範圍第47項之蝕刻方法，其中該預先蝕刻電子束形成步驟包含將DC電源耦合至面對著設置在一基板支座上之該基板的一上電極。
  59. 如申請專利範圍第58項之蝕刻方法，其中該預先蝕刻電漿形成步驟包含將射頻(RF)電源耦合到該電極、或是耦合到該電極以外的另一電極、或是耦合到該基板支座、或是耦合到上述中之兩者或是更多者的組合。
  60. 如申請專利範圍第59項之蝕刻方法，其中該RF電源之耦合步驟包含以一第一RF頻率耦合一第一RF電源至該上電極，及以低於該第一RF頻率的一第二RF頻率耦合一第二RF電源至該基板支座。
  61. 如申請專利範圍第59項之蝕刻方法，更包含：調變該RF電源之振幅，以調整該電子束之電子束通量的空間分佈。
  62. 如申請專利範圍第47項之蝕刻方法，其中在該蝕刻步驟之前使用該預先蝕刻電子束所施行的該遮罩層處理步驟，可減少在蝕刻時形成於該遮罩層中的線緣粗度。
  63. 如申請專利範圍第47項之蝕刻方法，其中該遮罩層處理步驟施行一段預定時間，以在該蝕刻時使該圖案化的遮罩阻止線緣粗度形成於遮罩層中。
  64. 如申請專利範圍第47項之蝕刻方法，其中該預先蝕刻電子束的電子束能量小於該蝕刻電子束的電子束能量。
  65. 如申請專利範圍第47項之蝕刻方法，其中該預先蝕刻電子束之該電子束能量在使用該預先蝕刻電子束處理該遮罩層時，成一或更多個梯級狀增大或是斜坡式增大。
  66. 一種蝕刻方法，利用具有一彈道電子束和一電漿的電漿處理系統來蝕刻在一基板上之一薄膜，該蝕刻方法包含：在該薄膜上形成包含一圖案的一遮罩層；藉由耦合負極性直流電源至該電漿中之一電極，形成缺少原子狀態的鹵素物種之一第一彈道電子束；將具有該遮罩層之該基板暴露於該第一彈道電子束中，以處理該遮罩層；在該電漿處理系統中，從一蝕刻氣體形成一蝕刻電漿；藉由耦合負極性直流電源至該電漿中之一電極，在該電漿處理系統中，形成一第二彈道電子束；及將該基板暴露於該蝕刻電漿及該第二彈道電子束中，以轉移該圖案至該薄膜。
  67. 一種電漿處理系統，用以蝕刻在一基板上的具有一遮罩層之一薄膜，該電漿處理系統包含：一處理室；一氣體供應系統，用來供應一氣體至該處理室；一基板支座，耦合於該處理室，且用來支撐該基板；一電極，設置於該處理室內部；一AC電源系統，耦合於該處理室，用來將至少一個AC信號耦合至該基板支座、或是該電極、或是該二者，以在該處理室中形成一電漿； 一DC電源系統，耦合於該處理室，且用來將一DC電壓耦合至該電極，以形成通過該電漿之一彈道電子束；及一控制器，用來控制該氣體供應系統、該AC電源系統、及該DC電源系統以執行下列步驟：在該遮罩層形成一圖案；遮罩層處理步驟，利用缺少原子狀態的鹵素物種的一預先蝕刻第一電子束處理該圖案化遮罩層，以改質該圖案化遮罩層，該預先蝕刻第一電子束係藉由耦合負極性直流電源至該電漿處理系統中之該電極；及在該遮罩層處理步驟之後，於該電漿處理系統中形成一電漿及一第二彈道電子束，以蝕刻該薄膜並將該圖案化的遮罩之一圖案轉移至該薄膜。
TW096129002A 2006-08-07 2007-08-07 在蝕刻處理前施行之遮罩層處理方法 TWI445074B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/499,678 US7449414B2 (en) 2006-08-07 2006-08-07 Method of treating a mask layer prior to performing an etching process
US11/499,680 US7642193B2 (en) 2006-08-07 2006-08-07 Method of treating a mask layer prior to performing an etching process
US11/499,679 US7572386B2 (en) 2006-08-07 2006-08-07 Method of treating a mask layer prior to performing an etching process

Publications (2)

Publication Number Publication Date
TW200828432A TW200828432A (en) 2008-07-01
TWI445074B true TWI445074B (zh) 2014-07-11

Family

ID=39082334

Family Applications (2)

Application Number Title Priority Date Filing Date
TW096129002A TWI445074B (zh) 2006-08-07 2007-08-07 在蝕刻處理前施行之遮罩層處理方法
TW102148013A TWI443743B (zh) 2006-08-07 2007-08-07 在蝕刻處理前施行之遮罩層處理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102148013A TWI443743B (zh) 2006-08-07 2007-08-07 在蝕刻處理前施行之遮罩層處理方法

Country Status (4)

Country Link
JP (1) JP5271267B2 (zh)
KR (1) KR101346897B1 (zh)
TW (2) TWI445074B (zh)
WO (1) WO2008021609A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
JP5171683B2 (ja) * 2009-02-18 2013-03-27 東京エレクトロン株式会社 プラズマ処理方法
US9373521B2 (en) 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5662079B2 (ja) * 2010-02-24 2015-01-28 東京エレクトロン株式会社 エッチング処理方法
CN102543687B (zh) * 2011-11-30 2015-08-05 中微半导体设备(上海)有限公司 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法
JP6243722B2 (ja) * 2013-12-10 2017-12-06 東京エレクトロン株式会社 エッチング処理方法
US9368368B2 (en) * 2014-07-21 2016-06-14 Tokyo Electron Limited Method for increasing oxide etch selectivity
JP6587580B2 (ja) 2016-06-10 2019-10-09 東京エレクトロン株式会社 エッチング処理方法
US10020183B1 (en) * 2017-06-29 2018-07-10 Lam Research Corporation Edge roughness reduction
JP2023170791A (ja) * 2022-05-20 2023-12-01 東京エレクトロン株式会社 改質方法及び改質装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5641234A (en) * 1979-09-10 1981-04-17 Asahi Chem Ind Co Ltd Novel molding dope composition
US5597438A (en) * 1995-09-14 1997-01-28 Siemens Aktiengesellschaft Etch chamber having three independently controlled electrodes
US6093332A (en) * 1998-02-04 2000-07-25 Lam Research Corporation Methods for reducing mask erosion during plasma etching
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP4672456B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマ処理装置
JP4672455B2 (ja) * 2004-06-21 2011-04-20 東京エレクトロン株式会社 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
US7829243B2 (en) * 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
JP4827081B2 (ja) * 2005-12-28 2011-11-30 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5011782B2 (ja) * 2006-03-28 2012-08-29 東京エレクトロン株式会社 半導体装置の製造方法、プラズマ処理装置及び記憶媒体。
US8083961B2 (en) * 2006-07-31 2011-12-27 Tokyo Electron Limited Method and system for controlling the uniformity of a ballistic electron beam by RF modulation

Also Published As

Publication number Publication date
KR20090037495A (ko) 2009-04-15
TW200828432A (en) 2008-07-01
JP5271267B2 (ja) 2013-08-21
TWI443743B (zh) 2014-07-01
KR101346897B1 (ko) 2014-01-02
TW201419411A (zh) 2014-05-16
JP2010500758A (ja) 2010-01-07
WO2008021609A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI445074B (zh) 在蝕刻處理前施行之遮罩層處理方法
US7449414B2 (en) Method of treating a mask layer prior to performing an etching process
KR101333924B1 (ko) 에칭 방법, 컴퓨터 판독 가능한 기록 매체, 및 플라즈마 처리 시스템
JP4657473B2 (ja) プラズマ処理装置
CN107431011B (zh) 用于原子层蚀刻的方法
US7416677B2 (en) Exhaust assembly for plasma processing system and method
US7572386B2 (en) Method of treating a mask layer prior to performing an etching process
US20060201911A1 (en) Methods of etching photoresist on substrates
US7642193B2 (en) Method of treating a mask layer prior to performing an etching process
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
CN117293007A (zh) 等离子体处理装置及等离子体处理方法
JP3172340B2 (ja) プラズマ処理装置
TW200300578A (en) Etching method and plasma etching apparatus
JP4605940B2 (ja) プラズマエッチング装置、プラズマエッチング方法および半導体装置の製造方法
KR20230008099A (ko) 레지스트 기저층 도포를 위한 탄화규소 필름의 건식 에칭 방법
JP4332230B2 (ja) 反応性イオンエッチング方法及び装置
JP2003332317A (ja) プラズマを用いたレジスト剥離装置及び方法
JPH0794482A (ja) ドライエッチング方法
JPH08124908A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees