JP2015126053A - 配線基板、配線基板の製造方法及び電子装置 - Google Patents

配線基板、配線基板の製造方法及び電子装置 Download PDF

Info

Publication number
JP2015126053A
JP2015126053A JP2013268591A JP2013268591A JP2015126053A JP 2015126053 A JP2015126053 A JP 2015126053A JP 2013268591 A JP2013268591 A JP 2013268591A JP 2013268591 A JP2013268591 A JP 2013268591A JP 2015126053 A JP2015126053 A JP 2015126053A
Authority
JP
Japan
Prior art keywords
conductor
land
resin
hole
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013268591A
Other languages
English (en)
Inventor
赤星 知幸
Tomoyuki Akaboshi
知幸 赤星
水谷 大輔
Daisuke Mizutani
大輔 水谷
谷 元昭
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013268591A priority Critical patent/JP2015126053A/ja
Priority to US14/564,251 priority patent/US20150189751A1/en
Publication of JP2015126053A publication Critical patent/JP2015126053A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】信頼性の高い配線基板を実現する。
【解決手段】配線基板1は、コア基板11の貫通孔11c内壁に設けられた導体12と、その内側に設けられた樹脂13と、導体12上及び樹脂13上に設けられた、例えばランド14を含む。ランド14上にはビア22が設けられる。ビア22は、ランド14の、貫通孔11cの導体12と樹脂13に跨る複数の接続領域22aに接続される。このような複数の接続領域22aに接続されるビア22でランド14を押さえ、樹脂13のランド14側への熱膨張、それによるランド14の破断を抑制する。
【選択図】図1

Description

本発明は、配線基板、配線基板の製造方法及び電子装置に関する。
配線基板の1つに、所定の層や基板等の絶縁部を貫通しその絶縁部を挟んで設けられる配線やビア等の導体間を接続する導体部(スルーホール、ビア等と称される)を有するものが知られている。
このような導体部として、絶縁部を貫通する貫通孔の内壁にメッキ法等を用いて導体を形成した形態のものが知られている。また、このような形態の導体部に関し、貫通孔内壁の導体より内側の貫通孔内に樹脂を充填する技術、貫通孔内壁の導体とその内側に充填した樹脂を覆うように別の導体(ランド、配線、蓋メッキ等と称される)を設ける技術等が知られている。
特開2002−290031号公報 特開2002−305377号公報 特開2001−244635号公報
絶縁部の貫通孔内壁に導体を設けその内側に樹脂を設けた構造を有する配線基板では、用いられる材料、即ち、絶縁材料、導体材料及び樹脂材料に熱膨張率差がある。樹脂は比較的大きく熱膨張しその後の冷却で収縮するため、絶縁部の貫通孔内壁の導体とその内側の樹脂の上に更に別の導体を設ける場合、その導体に、貫通孔内の樹脂の膨張と収縮に起因して破断が生じる可能性がある。
本発明の一観点によれば、第1絶縁部と、前記第1絶縁部に設けられた第1貫通孔と、前記第1貫通孔の内壁に設けられた第1導体部と、前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、前記第2導体部上に設けられた第2絶縁部と、前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部とを含む配線基板が提供される。
また、本発明の一観点によれば、上記のような配線基板の製造方法、及び上記のような配線基板を備える電子装置が提供される。
開示の技術によれば、絶縁部の貫通孔内の樹脂部上に設けられる導体部の破断を抑制し、信頼性の高い配線基板を実現することが可能になる。また、そのような配線基板を備えた、信頼性の高い電子装置を実現することが可能になる。
配線基板の一例を示す図である。 別形態に係る配線基板の一例を示す図である。 別形態に係る配線基板の別例を示す図である。 配線基板の第1形成工程の説明図である。 配線基板の第2形成工程の説明図である。 配線基板の第3形成工程の説明図である。 配線基板の第4形成工程の説明図である。 配線基板の第5形成工程の説明図である。 配線基板の第6形成工程の説明図である。 レーザー照射装置を用いた貫通孔形成工程の説明図である。 レーザー照射装置を用いた貫通孔形成フローの例を示す図(その1)である。 レーザー照射装置を用いた貫通孔形成フローの例を示す図(その2)である。 ビアの配置例を示す図である。 異なるランド上のビアの配置例を示す図(その1)である。 異なるランド上のビアの配置例を示す図(その2)である。 異なるランド上のビアの配置例を示す図(その3)である。 上下層のビアの配置例を示す図(その1)である。 上下層のビアの配置例を示す図(その2)である。 配線基板の別例を示す図である。 電子装置の一例を示す図である。 電子装置の別例を示す図である。
図1は配線基板の一例を示す図である。図1には、配線基板の一例の要部断面を模式的に図示している。
図1には、配線基板1として、上下層の導体間がビアで接続されるビア接続構造1aを有するビルドアップ基板を例示している。図1に示す配線基板1は、コア層10と、コア層10の両主面(上面及び下面)に設けられたビルドアップ層20及びビルドアップ層30とを有する。
コア層10は、コア基板11、導体(ビア)12、樹脂13、ランド14及びランド15を含む。
コア基板11には、例えば、ガラスエポキシ基板、ポリイミド基板、ビスマレイミドトリアジン基板等の有機系絶縁基板、又はセラミック基板等の無機系絶縁基板を用いることができる。コア基板11には、その上面11aと下面11bの間を貫通するように、貫通孔11cが設けられる。
導体12は、コア基板11の貫通孔11cの内壁に所定の厚みで設けられる。導体12により、コア基板11の上面11a側と下面11b側が導通される。導体12は、コア基板11の上下に設けられる導体間(ランド14等とランド15等の間)を電気的に接続するビアとして機能する。導体12には、各種導体材料を用いることができる。導体12には、例えば、銅(Cu)を用いることができる。また、導体12には、銅のほか、銀(Ag)、金(Au)、アルミニウム(Al)等の導体材料を用いることもできる。
樹脂13は、内壁に導体12が設けられた貫通孔11cの、その導体12より内側の領域に、充填される。樹脂13には、エポキシ樹脂等の樹脂材料を用いることができる。
ランド14は、コア基板11の上面11a側に設けられる。ランド14は、貫通孔11cに設けられた樹脂13及び導体12の上、並びに貫通孔11c周辺部のコア基板11の上に、設けられる。
ランド15は、コア基板11の下面11b側に設けられる。ランド15は、貫通孔11cに設けられた樹脂13及び導体12の下、並びに貫通孔11c周辺部のコア基板11の下に、設けられる。
ランド14及びランド15は、貫通孔11cに設けられた樹脂13及び導体12を覆い、導体12に電気的に接続される。ランド14及びランド15には、各種導体材料を用いることができる。ランド14及びランド15には、例えば、銅を用いることができる。
ランド14及びランド15は、例えば、平面円形状等の孤立した島状パターンとされる。或いは、ランド14及びランド15は、コア基板11の上面11a及び下面11bに設けられる所定パターンの配線の一部であってもよい。
コア層10の上面(コア基板11の上面11a)側に設けられるビルドアップ層20は、絶縁層21、複数のビア22、及びランド23を含む。
絶縁層21は、コア基板11の上面11aに、ランド14を覆うように設けられる。絶縁層21には、例えば、ガラスフィラー、ガラス繊維、炭素繊維等を含有する、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の樹脂材料(プリプレグ)を用いることができる。
複数のビア22はそれぞれ、絶縁層21の貫通孔21c内に設けられ、コア基板11の貫通孔11cに設けられた導体12及び樹脂13を覆っているランド14に接続される。各ビア22は、ランド14との接続領域22aが、そのランド14の、貫通孔11cに設けられた導体12と樹脂13に跨る領域(導体12と樹脂13の境界が含まれる領域)に位置するように設けられ、ランド14と電気的に接続される。
ランド23は、絶縁層21上に、複数のビア22を覆うように設けられ、それら複数のビア22と電気的に接続される。ランド23は、例えば、平面円形状等の孤立した島状パターンとされる。或いは、ランド23は、絶縁層21上に設けられる所定パターンの配線の一部であってもよい。
絶縁層21上には、絶縁層24が設けられる。絶縁層24には、例えば、絶縁層21と同様に、プリプレグが用いられる。図1では図示を省略するが、絶縁層24には、ビア、ランド、配線等が設けられ得る。
コア層10の下面(コア基板11の下面11b)側に設けられるビルドアップ層30も同様に、絶縁層31、複数のビア32、及びランド33を含む。
絶縁層31は、コア基板11の下面11bに、ランド15を覆うように設けられる。絶縁層31には、例えば、プリプレグを用いることができる。
複数のビア32はそれぞれ、絶縁層31の貫通孔31c内に設けられ、コア基板11の貫通孔11cに設けられた導体12及び樹脂13を覆っているランド15に接続される。各ビア32は、ランド15との接続領域32aが、そのランド15の、貫通孔11cに設けられた導体12と樹脂13に跨る領域(導体12と樹脂13の境界が含まれる領域)に位置するように設けられ、ランド15と電気的に接続される。
ランド33は、絶縁層31下に、複数のビア32を覆うように設けられ、それら複数のビア32と電気的に接続される。ランド33は、例えば、平面円形状等の孤立した島状パターンとされる。或いは、ランド33は、絶縁層31下に設けられる所定パターンの配線の一部であってもよい。
絶縁層31下には、絶縁層34が設けられる。絶縁層34には、例えば、プリプレグが用いられ、図1では図示を省略するが、ビア、ランド、配線等が設けられ得る。
尚、図1には1つのビア接続構造1aを例示するが、配線基板1には複数のビア接続構造1aが含まれ得る。
配線基板1のビア接続構造1aは、例えば、配線基板1に搭載される電子部品に電源を供給するための電源供給用として、或いは、配線基板1に搭載される電子部品をグランド(GND)に接続するためのGND接続用として、用いることができる。
配線基板1のビア接続構造1aでは、上記のように、上面11a側のランド14に、複数のビア22が接続され、各ビア22とランド14の接続領域22aは、ランド14の、貫通孔11cに設けられた導体12と樹脂13に跨る領域に、位置する。下面11b側のランド15には、複数のビア32が接続され、各ビア32とランド15の接続領域32aは、ランド15の、貫通孔11cに設けられた導体12と樹脂13に跨る領域に、位置する。
配線基板1では、このようなビア接続構造1aにより、コア基板11、導体12、ランド14及びランド15の熱膨張率に比べて、樹脂13の熱膨張率が大きい場合でも、加熱時の樹脂13の膨張が抑制される。即ち、配線基板1は、ランド14及びランド15が、貫通孔11cに設けられた導体12と樹脂13に跨る領域を、それぞれ複数のビア22及びビア32で押さえられる構造となっていることで、樹脂13のランド14側及びランド15側への熱膨張が抑制される。
ここで比較のため、別形態のビア接続構造を有する配線基板について述べる。図2は別形態に係る配線基板の一例を示す図である。図2には、別形態に係る配線基板の一例の要部断面を模式的に図示している。図2(A)は加熱前の状態の一例を示す図、図2(B)は加熱後の状態の一例を示す図である。
図2(A)に示すように、配線基板100Aは、コア層10のランド14及びランド15にそれぞれ単一のビア110及びビア120が接続されたビア接続構造100Aaを有している点で、上記の配線基板1と相違する。
配線基板100Aでは、ランド14の、樹脂13の中央部上方の位置に、ビア110が接続され、ランド15の、樹脂13の中央部下方の位置に、ビア120が接続される。
ビア110は、例えば図2(A)に示すように、ランド14との接続領域110aが、コア基板11の貫通孔11c(それに充填される樹脂13)よりも小さな平面サイズとなるように設けられる。ビア120は、例えば図2(A)に示すように、ランド15との接続領域120aが、コア基板11の貫通孔11c(それに充填される樹脂13)よりも小さな平面サイズとなるように設けられる。ビア110(接続領域110a)、ビア120(接続領域120a)の平面サイズが、コア基板11の貫通孔11c程度まで大きくなると、例えばビア110及びビア120をメッキ法で形成する際、長時間を要したり、内部にボイドが発生したりする恐れがある。
配線基板100Aでは、コア基板11の貫通孔11cに充填される樹脂13の熱膨張率がコア基板11等に比べて大きいと、配線基板100Aの加熱時に、例えば図2(B)に示すように、樹脂13がランド14側及びランド15側に熱膨張し得る。
このような熱膨張が生じると、ランド14の、ビア110との接続領域110aと貫通孔11c内壁の導体12との間の部位P、或いは、ランド15の、ビア120との接続領域120aと貫通孔11c内壁の導体12との間の部位Qで、破断が生じる可能性がある。即ち、樹脂13は、加熱により膨張してその後冷却されて収縮するが、加熱時に樹脂13の膨張に伴って変形したランド14、ランド15が、全体的に冷却時の樹脂13の収縮に追従できず、部位P、部位Qで破断してしまう場合がある。
ランド14の部位P、ランド15の部位Qで破断が生じると、コア基板11の上面11a側のビア110と下面11b側のビア120との間の、貫通孔11c内壁の導体12を介した導通が不能になってしまう、或いは抵抗値が増大してしまう可能性がある。
一方、図3は別形態に係る配線基板の別例を示す図である。図3には、別形態に係る配線基板の別例の要部断面を模式的に図示している。
図3に示す配線基板100Bは、樹脂13を覆うランド14から配線130で引き出されたランド140にビア110を接続し、樹脂13を覆うランド15から配線150で引き出されたランド160にビア120を接続した構造を有する。このように配線基板100Bは、ランド14の、樹脂13の中央部上方から外れた位置に、ビア110を設け、ランド15の、樹脂13の中央部下方から外れた位置に、ビア120を設ける点で、上記図2に示した配線基板100Aと相違する。
この配線基板100Bのような構造を採用した場合も、上記配線基板100Aで述べたのと同様に、加熱時に樹脂13の膨張に伴って変形したランド14、ランド15が、全体的に冷却時の樹脂13の収縮に追従できずに破断することは起こり得る。しかし、配線基板100Bでは、樹脂13を覆うランド14、ランド15が破断しても、コア基板11上下のビア110とビア120との間の、導体12を介した(即ちランド140、配線130、導体12、配線150、ランド160による)導通は維持され得る。
但し、配線基板100Bでは、ビア110、ビア120を樹脂13の外側に引き出す配線130及びランド140、配線150及びランド160を設けることで、ビア110と導体12の間、ビア120と導体12の間の、抵抗値が上昇してしまう場合がある。また、ビア110、ビア120を樹脂13の外側に引き出すことで、樹脂13の上方、下方に設ける場合に比べて、ビア接続構造100Baの占有面積の増大、それを複数設ける場合にはそれらのピッチの増大を招き、インダクタンス値が上昇してしまう場合がある。このように配線基板100Bでは、ビア110、ビア120をそれぞれ樹脂13の上方、下方に設ける配線基板100Aに比べ、抵抗値やインダクタンス値といった電気特性の低下が生じる可能性がある。
これに対し、上記図1に示した配線基板1では、ランド14の、導体12と樹脂13に跨る領域に、複数のビア22を接続し、ランド15の、導体12と樹脂13に跨る領域に、複数のビア32を接続する。これら複数のビア22及びビア32によってそれぞれランド14及びランド15が押さえられる。
配線基板1では、ランド14及びランド15が、貫通孔11cの樹脂13の上方及び下方に対応する領域を、それぞれ複数のビア22及びビア32によって押さえられるため、加熱時の樹脂13の膨張が抑制され、ランド14及びランド15の破断が抑制される。更に、ランド14及びランド15が、貫通孔11cの導体12の上方及び下方に対応する領域を、それぞれ複数のビア22及びビア32によって押さえられるため、ランド14及びランド15と導体12との破断(剥離)も抑制される。ランド14及びランド15の、導体12と樹脂13に跨る領域に、それぞれ複数のビア22及びビア32を接続することで、樹脂13の熱膨張を抑制し、樹脂13の熱膨張に起因するランド14及びランド15の破断を抑制することができる。
また、複数のビア22及びビア32を、導体12と樹脂13に跨る領域に接続するため、樹脂13を覆うランド14及びランド15との接続領域を配線等で樹脂13の外側に引き出す場合に比べて、ビア接続構造1aの占有面積が抑えられる。そのため、配線基板1では、ビア接続構造1aを複数設ける場合のピッチの増大、抵抗値やインダクタンス値の上昇といった電気特性の低下を抑制することができる。更に、ビア接続構造1aの占有面積が抑えられることで、配線基板1のサイズを小型にしたり、或いは、他の配線等の配置自由度を高めたりすることができる。
上記のようなビア接続構造1aを採用することで、信頼性の高い配線基板1を実現することが可能になる。更に、ビア接続構造1aの占有面積が小さく、良好な電気特性を有する配線基板1を実現することが可能になる。
尚、ここではコア基板11の上面11a側のランド14と下面11b側のランド15の双方にそれぞれ複数のビア22とビア32を接続するビア接続構造1aを例示した。このほか、樹脂13の上下のいずれか一方には樹脂13を覆うようなランドが設けられないビア接続構造が採用される場合には、樹脂13を覆うランドにのみ、そのランドの、導体12と樹脂13に跨る領域に、複数のビアを接続することが可能である。
また、配線基板1では、上記のようなビア接続構造1aを採用し、更に、樹脂13にシリカ(SiO2)やガラス等の絶縁性フィラー、金属等の導電性フィラーを含有させることもできる。例えば、所定の絶縁性フィラーを含有させることで、樹脂13の熱膨張を抑制することが可能になり、所定の導電性フィラーを含有させることで、樹脂13に導電性を付与することが可能になる。
続いて、配線基板1の形成方法の例について、以下の図4〜図9及び図10〜図18を参照して説明する。
図4は配線基板の第1形成工程の説明図である。図4(A)は基板準備工程の一例の要部断面模式図、図4(B)は貫通孔形成工程の一例の要部断面模式図、図4(C)は導体形成工程の一例の要部断面模式図である。
まず、図4(A)に示すような、上面11a及び下面11bに導体12aが設けられたコア基板11を準備する。例えば、樹脂基板やセラミック基板といったコア基板11の上面11a及び下面11bに、導体12aとして銅箔を張り付けた、両面銅張板(銅張積層板)を準備する。例えば、厚みが0.4mm〜0.8mmのコア基板11の上面11a及び下面11bに、厚みが0.02mm〜0.03mmの導体12aを設けたものを準備する。
次いで、図4(B)に示すように、導体12aが設けられたコア基板11の所定の位置(ここでは一例として2箇所)に、貫通孔11cを形成する。貫通孔11cは、例えば、形成する貫通孔11cの開口サイズ(径)に相当する径のドリルを用い、導体12aが設けられたコア基板11にドリルで孔開け加工を行うことで、形成する。例えば、所定の径のドリルを用い、開口径が0.15mm〜0.25mmの貫通孔11cを形成する。
ドリルを用いて貫通孔11cを形成する際には、例えば、形成する配線基板1の仕様に基づき、導体12aが設けられたコア基板11の、貫通孔11cを形成する領域の中心座標に、用いるドリルの中心を合わせ、貫通孔11cを形成する。
貫通孔11cの形成後は、図4(C)に示すように、コア基板11に形成した貫通孔11cの内壁に、導体12を形成する。例えば、無電解メッキ法を用いて、或いは無電解メッキ法と電解メッキ法を用いて、コア基板11の貫通孔11cの内壁に、導体12を形成する。導体12は、貫通孔11cの内壁のほか、コア基板11の上面11a及び下面11bの導体12a(図4(A)及び図4(B))上にも形成される。図4(C)では、便宜上、コア基板11の上面11a及び下面11bの導体を、単層の導体12で図示している。例えば、貫通孔11cの内壁からの厚みが0.015mm〜0.030mmとなるように、導体12を形成する。
導体12の形成により、コア基板11の上面11a側と下面11b側が導通する状態が得られる。
図5は配線基板の第2形成工程の説明図である。図5(A)は樹脂配設工程の一例の要部断面模式図、図5(B)は研磨工程の一例の要部断面模式図である。
導体12の形成後、図5(A)に示すように、内壁に導体12を形成した貫通孔11cに、樹脂13aを設ける。樹脂13aには、例えば、熱硬化性樹脂、熱可塑性樹脂、又は紫外線硬化性樹脂を用いることができる。樹脂13aを、その種類に応じた方法で流動化して貫通孔11cに供給し、その後、貫通孔11cに供給された樹脂13aを、その種類に応じた方法で硬化する。この時点で貫通孔11cに設けられる樹脂13aは、図5(A)に示すように、貫通孔11cの上方、下方に突出していても構わない。
図5(A)には、貫通孔11cの部分に選択的に樹脂13aが設けられている場合を例示するが、樹脂13aは、貫通孔11cの部分のほか、コア基板11の上面11a及び下面11bに設けられた導体12を覆うように設けられてもよい。
貫通孔11cに樹脂13aを設けた後は、図5(B)に示すように、貫通孔11cの上方、下方に突出する樹脂13a(樹脂13aが上面11a及び下面11bの導体12を覆っている場合はその導体12上の部分を含む)を除去し、平坦化する。例えば、コア基板11の上面11a及び下面11bの導体12に沿って研磨を行うことで、樹脂13aの不要な部分を除去する。
樹脂13aの配設及びその不要部分の除去により、導体12が設けられたコア基板11の貫通孔11cに樹脂13が充填された状態が得られる。
尚、後述のように、コア基板11の貫通孔11cの内壁に実際に設けられた導体12の厚み(実測値)に基づき、絶縁層21の貫通孔21c及び絶縁層31の貫通孔31cの形成領域を設定する方法を用いる場合がある。このような方法を用いる場合には、例えば、上記の図4(C)に示した導体12の形成後、図5(A)に示した樹脂13aの形成後、又は図5(B)に示した樹脂13の形成後に、貫通孔11cの内壁に実際に設けられている導体12の厚みを測定する。
図6は配線基板の第3形成工程の説明図である。図6(A)は導体形成工程の一例の要部断面模式図、図6(B)は導体パターニング工程の一例の要部断面模式図である。
樹脂13の形成後、図6(A)に示すように、コア基板11の上面11aの導体12上に導体14aを形成し、下面11bの導体12上に導体15aを形成する。例えば、無電解メッキ法を用いて、或いは無電解メッキ法と電解メッキ法を用いて、コア基板11の上面11a及び下面11bの導体12上に、それぞれ導体14a及び導体15aを形成する(蓋メッキ処理)。導体14a及び導体15aの形成により、コア基板11の貫通孔11cに設けられた樹脂13は、その上端及び下端がそれぞれ導体14a及び導体15aで覆われる。
導体14a及び導体15aの形成後は、図6(B)に示すように、コア基板11の上面11aの導体12及び導体14a、下面11bの導体12及び導体15aを、それぞれ所定の形状にパターニングする。例えば、フォトリソグラフィ技術とエッチング技術を用いてパターニングを行う。パターニングにより、上面11a側に、貫通孔11cに設けた導体12及び樹脂13と貫通孔11cの周辺部とを覆うランド14を形成し、下面11b側に、貫通孔11cに設けた導体12及び樹脂13と貫通孔11cの周辺部とを覆うランド15を形成する。
図6(B)には、パターニングによってランド14及びランド15を形成する場合を例示するが、コア基板11上には、このパターニングにより、図示しない所定の形状の配線及びランドが形成され得る。また、ランド14、ランド15は、図示しない配線の、その一部として、形成されてもよい。
ランド14及びランド15の形成により、図6(B)に示すような構造を有するコア層10が得られる。
図7は配線基板の第4形成工程の説明図である。図7(A)は絶縁層形成工程の一例の要部断面模式図、図7(B)は貫通孔形成工程の一例の要部断面模式図である。
上記図4〜図6に示したようにしてコア層10を形成した後、図7(A)に示すように、そのコア基板11の上面11a側及び下面11b側に、それぞれ1層目の絶縁層21及び絶縁層31を形成する。例えば、絶縁層21及び絶縁層31に用いるシート状のプリプレグを準備し、準備したプリプレグを、上記のようにしてランド14及びランド15等の形成まで行ったコア基板11の上面11a及び下面11bに、それぞれラミネートする。その際は、例えば、コア基板11にプリプレグを真空ラミネートし、その後、熱処理する。
このようにして、ランド14及びランド15等の形成まで行ったコア基板11の上面11a及び下面11bに、それぞれ絶縁層21及び絶縁層31を形成する。
絶縁層21及び絶縁層31の形成後は、図7(B)に示すように、絶縁層21に、ランド14に通じる複数の貫通孔21cを形成し、絶縁層31に、ランド15に通じる複数の貫通孔31cを形成する。その際は、図7(B)のように、1つのランド14につき複数の貫通孔21cを形成し、1つのランド15につき複数の貫通孔31cを形成する。複数の貫通孔21cは、ランド14の、コア基板11の貫通孔11cに設けられた導体12と樹脂13に跨る領域に通じるように、形成する。複数の貫通孔31cは、ランド15の、コア基板11の貫通孔11cに設けられた導体12と樹脂13に跨る領域に通じるように、形成する。
ここでは一例として、1つのランド14につき2つの貫通孔21cが形成され、1つのランド15につき2つの貫通孔31cが形成される状態を図示している。貫通孔21c及び貫通孔31cの配置(貫通孔21c及び貫通孔31cに形成されるビア22及びビア32の配置)の詳細については後述する。
複数の貫通孔21c及び貫通孔31cは、例えば、レーザーを絶縁層21及び絶縁層31に照射することで、形成する。レーザーには、炭酸ガスレーザー、エキシマレーザー、UV(Ultra Violet)レーザー、YAG(Yttrium Aluminum Garnet)レーザー等を用いることができる。所定のレーザーを照射するレーザー照射装置を用いて、絶縁層21の所定の位置に複数の貫通孔21cを形成し、絶縁層31の所定の位置に複数の貫通孔31cを形成する。例えば、絶縁層21及び絶縁層31に、開口径が0.04mm〜0.06mmの複数の貫通孔21c及び貫通孔31cを形成する。
ここで、レーザー照射装置を用いた貫通孔形成について、図10〜図12を参照して説明する。図10はレーザー照射装置を用いた貫通孔形成工程の説明図、図11及び図12はレーザー照射装置を用いた貫通孔形成フローの例を示す図である。
図10に示すように、レーザー照射装置200は、レーザー200aを照射する照射部210と、照射部210からのレーザー200aの照射(スポット位置等)を制御する制御部220とを備える。制御部220は、演算部221及び記憶部222を含む。演算部221は、照射部210から照射するレーザー200aのスポット位置等を演算する。記憶部222は、演算部221での演算に用いられる各種情報、演算部221で演算された各種情報が記憶される。例えば、記憶部222には、配線基板1の仕様、貫通孔11cの中心O1の座標及び半径R1、樹脂13の半径R2、導体12の厚みT(設計値又は実測値)、導体12と樹脂13の境界Bの座標、レーザー200aのスポット中心O2等の情報が記憶される。制御部220には、1つ又は複数のプロセッサ、メモリ等を備えるコンピュータを用いることができる。
レーザー照射装置200を用いて形成する複数の貫通孔21c及び貫通孔31cの各形成領域(レーザー200aのスポット位置)は、コア基板11の貫通孔11cの内壁に設けられる導体12の厚みTに基づき、設定することができる。
例えば、レーザー照射装置200が、形成する配線基板1の仕様に基づき、貫通孔11cの中心O1の座標と半径R1(又は直径)を示す情報(設計情報)、及び貫通孔11cの内壁に設ける導体12の厚みTの設計値を示す情報(設計情報)を取得する(図11;ステップS10)。尚、厚みTの設計値は、形成する配線基板1の仕様或いは設計情報に含まれる、貫通孔11cの半径R1(又は直径)と、樹脂13の半径R2(又は直径)との差分を演算することで取得してもよい。
レーザー照射装置200は、取得した設計情報を用いて、貫通孔11cに設けられる導体12と樹脂13の境界Bの座標を示す情報(境界情報)を演算する(図11;ステップS11)。
レーザー照射装置200は、演算した境界Bの座標を示す境界情報を用い、その境界Bを含む所定の領域に、レーザー200aのスポット位置を設定する(図11;ステップS12)。例えば、その境界B上に、レーザー200aのスポット中心O2を設定する。
レーザー照射装置200は、このようにして設定されたスポット位置の情報に基づき、絶縁層21及び絶縁層31に対し、レーザー200aを照射する(図11;ステップS13)。
このような方法によって、絶縁層21及び絶縁層31にそれぞれ、ランド14及びランド15の、コア基板11の貫通孔11cに設けられた導体12と樹脂13に跨る領域に通じる、複数の貫通孔21c及び貫通孔31cを形成することができる。
また別例として、導体12の厚みTの実測値を用いる方法もある。この場合は、まず、貫通孔11cの内壁に実際に設けられた導体12の厚みTが測定される(図12;ステップS20)。
導体12の実際の厚みTは、上記の図4(C)、図5(A)又は図5(B)に示したような工程後(導体12の形成後で導体14a及び導体15aの形成前)に測定することができる。例えば、貫通孔11cの内壁に実際に設けられた導体12の厚みTを直接測定する方法を用いる。或いは、実際に導体12を形成した後の貫通孔11cに残る空洞部、又は貫通孔11c内に実際に設けられた樹脂13の半径R2(又は直径)を測定し、貫通孔11cの半径R1(又は直径)との差分から、間接的に導体12の厚みTを測定する方法を用いる。
レーザー照射装置200は、形成する配線基板1の仕様に基づき、貫通孔11cの中心O1の座標と半径R1(又は直径)を示す情報(設計情報)を取得し、ステップ20で測定された導体12の厚みTの実測値を示す情報(実測情報)を取得する(図12;ステップS21)。
レーザー照射装置200は、取得した設計情報及び実測情報を用いて、貫通孔11cに設けられた導体12と樹脂13の境界Bの座標を示す情報(境界情報)を演算する(図12;ステップS22)。
レーザー照射装置200は、演算した境界Bの座標を示す境界情報を用い、その境界Bを含む所定の領域に、レーザー200aのスポット位置を設定する(図12;ステップS23)。例えば、その境界B上に、レーザー200aのスポット中心O2を設定する。
レーザー照射装置200は、このようにして設定されたスポット位置の情報に基づき、絶縁層21及び絶縁層31に対し、レーザー200aを照射する(図12;ステップS24)。
このような方法によっても、絶縁層21及び絶縁層31にそれぞれ、ランド14及びランド15の、コア基板11の貫通孔11cに設けられた導体12と樹脂13に跨る領域に通じる、複数の貫通孔21c及び貫通孔31cを形成することができる。
ここでは、形成する配線基板1の仕様に基づいて、コア基板11の、貫通孔11cの中心O1の座標と半径R1(又は直径)を示す設計情報を取得するようにした。このほか、コア基板11の貫通孔11cの形成後、実際に形成された貫通孔11cの中心O1、半径R1(又は直径)等を測定し、その実測値を用いて、レーザー200aのスポット位置を設定するようにしてもよい。
図8は配線基板の第5形成工程の説明図である。図8(A)は導体形成工程の一例の要部断面模式図、図8(B)は導体パターニング工程の一例の要部断面模式図である。
絶縁層21及び絶縁層31にそれぞれ複数の貫通孔21c及び貫通孔31cを形成した後は、図8(A)に示すように、各貫通孔21c内及び絶縁層21上に導体25を形成し、各貫通孔31c内及び絶縁層31上に導体35を形成する。例えば、電解メッキ法を用いて、或いは無電解メッキ法と電解メッキ法を用いて、導体25及び導体35を形成する。
導体25は、各貫通孔21c内の部分と絶縁層21上の部分とを一括で形成することができるほか、各貫通孔21c内の部分を形成した後に、絶縁層21上の部分を形成することもできる。同様に、導体35は、各貫通孔31c内の部分と絶縁層31上の部分とを一括で形成することができるほか、各貫通孔31c内の部分を形成した後に、絶縁層31上の部分を形成することもできる。
導体25及び導体35の形成後は、図8(B)に示すように、絶縁層21上に形成された導体25、及び絶縁層31上に形成された導体35を、それぞれ所定の形状にパターニングする。
このパターニングにより、絶縁層21上にランド23及び配線26が形成される。絶縁層21の複数の貫通孔21c内に形成された各導体25は、ビア22として機能し、ランド23とランド14とを接続する。同様に、このパターニングにより、絶縁層31上にランド33及び配線36が形成される。絶縁層31の複数の貫通孔31c内に形成された各導体35は、ビア32として機能し、ランド33とランド15とを接続する。
これにより、ビルドアップ層20の1層目のビア22、ランド23及び配線26、並びに、ビルドアップ層30の1層目のビア32、ランド33及び配線36が形成される。
図9は配線基板の第6形成工程の説明図である。図9(A)は絶縁層形成工程の一例の要部断面模式図、図9(B)は導体パターン形成工程の一例の要部断面模式図である。
上記のようにしてビア22、ランド23及び配線26、並びに、ビア32、ランド33及び配線36の形成まで行った後は、上記図7(A)の例に従い、図9(A)に示すように、2層目の絶縁層24、絶縁層34を形成する。
そして、上記図7(B)、図8(A)及び図8(B)で述べたような工程を実施し、図9(B)に示すような構造を得る。即ち、図7(B)の例に従い、複数の貫通孔24c及び貫通孔34cの形成を行い、図8(A)及び図8(B)の例に従い、導体を形成し、パターニングする。複数の貫通孔24c及び貫通孔34cは、図10〜図12に示すような処理の例に従って、形成することができる。
これにより、ビルドアップ層20の2層目のビア27、ランド28及び配線29、並びに、ビルドアップ層30のビア37、ランド38及び配線39が形成される。
複数の貫通孔24cに形成される各ビア27は、ランド28とランド23とを接続し、複数の貫通孔34cに形成される各ビア37は、ランド38とランド33とを接続する。貫通孔24c及び貫通孔34cの配置、それらに形成されるビア27及びビア37の配置の詳細については後述する。
例えば、この図9(A)及び図9(B)に例示するような工程を、所定の回数だけ繰り返し、所定の導体パターンを含む、所定の層数のビルドアップ層20及びビルドアップ層30を積層した、配線基板1を得る。
以上説明したような配線基板1の形成工程において、例えば、コア層10のランド14に接続される1層目の複数のビア22、及びランド15に接続される1層目の複数のビア32は、次の図13に示すような配置とすることができる。
図13はビアの配置例を示す図である。図13(A)〜図13(D)はそれぞれ、ランド上のビアの配置を、ビア側から見た場合の平面模式図である。
便宜上、図13(A)〜図13(D)ではそれぞれ、上記のランド14又はランド15に相当するものをランド40とし、上記のビア22又はビア32に相当するものをビア50としている。ランド40の下には、コア基板11の貫通孔11cの内壁に設けられた導体12、及びその内側に設けられた樹脂13が存在する。
図13(A)に示す例では、ランド40(ランド14又はランド15に相当)上に接続されるビア50(ビア22又はビア32に相当)が、ランド40の、その下に存在する導体12と樹脂13に跨る2箇所の領域に位置するように、配置されている。ビア50を2箇所に設ける場合には、ビア50同士が最も離れる位置に(互いに一定の間隔で)、2つのビア50を配置することが好ましい。このような配置とすることで、2つのビア50でランド40を平均的に押さえ、貫通孔11c内の樹脂13の熱膨張を抑制する。
図13(B)〜図13(D)に示す例では、ランド40の、その下に存在する導体12と樹脂13に跨る3箇所、4箇所、8箇所の領域に、それぞれビア50が配置されている。このようにビア50は、ランド40の、貫通孔11cの導体12と樹脂13に跨る3箇所以上の領域に配置することもできる。ビア50を3箇所以上に設ける場合には、隣接するビア50同士が最も離れる位置に(互いに一定の間隔で)、ビア50を配置することが好ましい。このような配置とすることで、3つ以上のビア50でランド40を平均的に押さえ、貫通孔11c内の樹脂13の熱膨張を抑制する。
また、同一層内の、異なる領域に設けられるランド40上には、例えば次の図14〜図16に示すようにしてビア50を配置することができる。
図14〜図16は異なるランド上のビアの配置例を示す図である。図14〜図16はそれぞれ、同一層内の、異なる領域に設けられるランド上のビアの配置を、ビア側から見た場合の平面模式図である。
配線基板1内部の同一層内には、図14に示すように、異なる領域にランド40(ランド14又はランド15に相当)が設けられ得る。このように異なる領域に設けられるランド40にそれぞれ、複数のビア50(ビア22又はビア32に相当)を配置する場合には、隣接するランド40でビア50の配置を変えることができる。
例えば、図14に示すように、1つのランド40につき2つのビア50を設ける場合には、一方のランド40の所定領域に2つのビア50を配置し、それらのビア50の配置を90°回転させた配置で、もう一方のランド40の所定領域に2つのビアを設ける。このような配置とすることで、配線基板1の層内におけるビア50の配置密度の平均化を図ることが可能になる。即ち、図15(A)に示すように、隣接するランド40に設けるビア50の配置を、上記図14のように異ならせることで、ビア50の配置を同じにした図15(B)のような場合に比べて、配線基板1の層内におけるビア50の配置密度が平均化されるようになる。
また、図16に示すように、1つのランド40につき3つのビア50を設ける場合には、一方のランド40の所定領域に3つのビア50を配置し、それらのビア50の配置を60°回転させた配置で、もう一方のランド40の所定領域に3つのビアを設ける。これにより、配線基板1の層内におけるビア50の配置密度の平均化を図ることが可能になる。
これらの例に従い、1つのランド40につき4つ以上のビア50を設ける場合にも、隣接するビア50について、互いのビア50の配置を所定の角度だけ回転させた配置関係とすることで、上記同様の効果を得ることが可能である。
上記図7(B)(及び図10〜図12)の工程では、ランド14及びランド15(ランド40)上に形成するビア22及びビア32(ビア50)の配置に基づき、例えばレーザーのスポット位置を設定し、貫通孔21c及び貫通孔31cを形成する。そして、図8(A)及び図8(B)の工程で、形成した貫通孔21c及び貫通孔31cに、それぞれ導体25及び導体35を形成し、1層目のビア22及びビア32を形成する。
また、配線基板1の、2層目のビア27及びビア37は、次の図17又は図18に示すような配置とすることができる。
図17及び図18は上下層のビアの配置例を示す図である。図17(A)及び図18(A)は2層のビア接続部の断面模式図、図17(B)及び図18(B)は下層側のビア配置を示す平面模式図、図17(C)及び図18(C)は上層側のビア配置を示す平面模式図である。
便宜上、図17(A)〜図17(C)及び図18(A)〜図18(C)ではそれぞれ、上記のランド14又はランド15に相当するものをランド40とし、上記の1層目のビア22又はビア32に相当するものをビア50としている。更に、上記のランド23又はランド33に相当するものをランド60とし、上記の2層目のビア27又はビア37に相当するものをビア70とし、上記のランド28又はランド38に相当するものをランド80としている。更に、上記の絶縁層21又は絶縁層31に相当するものを絶縁層91とし、上記の絶縁層24又は絶縁層34に相当するものを絶縁層94としている。
ここでは、1つのランド40につき2つのビア50が接続され、1つのランド60につき2つのビア70が接続される場合を例にして説明する。
例えば、図17(A)〜図17(C)に示すように、1層目の2つのビア50と、2層目の2つのビア70とに、同じ配置関係(図17(B)及び図17(C))を採用し、1層目の各ビア50の上方に2層目の各ビア70がそれぞれ配置されるようにする(図17(A))。即ち、ランド40の、貫通孔11cの導体12と樹脂13に跨る領域に、1層目のビア50(接続領域50a)が配置され、ランド60の、ビア50の上方の位置に、2層目のビア70(接続領域70a)が配置される。
この図17(A)〜図17(C)の配置では、ランド60の上下に接続される各々2つのビア50とビア70のうち、対応する位置のビア50とビア70が直線的に配置されるようになる。その結果、配線基板1の厚み方向について、屈曲点の存在を抑えた導通経路を実現することが可能になる。
また、図18(A)〜図18(C)に示すように、1層目の2つのビア50と、2層目の2つのビア70とに、異なる配置関係(図18(B)及び図18(C))を採用し、1層目の各ビア50と2層目の各ビア70の位置をずらして配置することもできる(図18(A))。この場合、2層目の2つのビア70は、ランド40の下に存在する導体12と樹脂13の境界の上方に配置することができる。図18(B)及び図18(C)に示すように、2層目の2つのビア70は、1層目の2つのビア50を90°回転させた配置で、設けることができる。即ち、ランド40の、貫通孔11cの導体12と樹脂13に跨る領域に、1層目のビア50(接続領域50a)が配置され、ランド60の、ビア50(接続領域50a)の上方とは異なる領域に、2層目のビア70(接続領域70a)が配置される。
この図18(A)〜図18(C)のような配置では、ランド40を押さえている1層目の2つのビア50上に設けられるランド60を、それら2つのビア50とは異なる位置で、2層目の2つのビア70が押さえる構造になる。その結果、ランド40を、その上方から、より平均的に押さえて、貫通孔11c内の樹脂13の熱膨張を抑制することが可能になる。
ここでは1つのランドにつき2つのビアが接続される場合を例にしたが、3つ以上のビアが接続される場合も同様に、1層目と2層目のビア配置を同じにし、又は異ならせて、上記同様の効果を得ることが可能である。
上記図9(B)(及び図10〜図12)の工程では、ランド23及びランド33(ランド60)上に形成するビア27及びビア37(ビア70)の配置に基づき、例えばレーザーのスポット位置を設定し、貫通孔24c及び貫通孔34cを形成する。そして、形成した貫通孔24c及び貫通孔34cに、それぞれ2層目のビア27及びビア37を形成する。
ここでは1層目と2層目のビア配置を例にしたが、3層目以上のビア配置についても同様にすることができる。例えば、1層目と2層目を同じビア配置とした場合には、3層目以上のビア配置も、1層目及び2層目と同じビア配置とすればよい。また、1層目と2層目を異なるビア配置とした場合には、3層目を1層目と同じビア配置とし、4層目を2層目と同じビア配置とするといったように、隣接して積層される2層間のビア配置を異ならせるようにすればよい。
以上の説明では、例えばコア基板11の貫通孔11cに設けられる樹脂13を覆うランド14及びランド15にそれぞれ、複数のビア22及びビア32を接続するようにした。ここで、隣接して配置されるビア22同士は、必ずしも絶縁層21内で分離されていることを要せず、隣接して配置されるビア32同士は、必ずしも絶縁層31内で分離されていることを要しない。
図19は配線基板の別例を示す図である。図19には、配線基板の別例の要部断面を模式的に図示している。
図19に示すように、配線基板1の、樹脂13を覆うランド14に接続される複数のビア22は、隣接して配置されるビア22同士(貫通孔21c同士)が部分的に繋がった形状のものを含んでいてもよい。同様に、配線基板1の、樹脂13を覆うランド15に接続される複数のビア32は、隣接して配置されるビア32同士(貫通孔31c同士)が部分的に繋がった形状のものを含んでいてもよい。
このような場合でも、複数の接続領域22a及び接続領域32aがそれぞれ、ランド14及びランド15の、貫通孔11cの導体12と樹脂13に跨る領域に位置する。そのため、ランド14及びランド15はそれぞれ、複数の接続領域22a及び接続領域32aの部位で押さえられ、これにより、樹脂13のランド14側及びランド15側への熱膨張、それによるランド14及びランド15の破断が抑制される。
ランド23及びランド33にそれぞれ接続される上記の複数のビア27及びビア37についても同様に、隣接するビア27同士(貫通孔24c同士)及び隣接するビア37同士(貫通孔34c同士)が部分的に繋がった形状のものが含まれていてもよい。配線基板1内に設けられる、一のランドに接続される複数のビアについては、このように隣接するビア同士(貫通孔同士)が部分的に繋がった形状のものが含まれていても構わない。
また、以上の説明では、絶縁層21の貫通孔21c及び絶縁層31の貫通孔31c、並びに、絶縁層24の貫通孔24c及び絶縁層34の貫通孔34c等、ビアを設けるための貫通孔を、絶縁層にレーザーを照射して形成するようにした。このほか、ビアを設ける絶縁層の種類(材料)によっては、レーザーのほか、フォトリソグラフィ技術、エッチング技術を用いて、貫通孔を形成することもできる。例えば、絶縁層を形成した後、その上にレジストマスクを形成し、それをマスクにして絶縁層をエッチングすることで、貫通孔を形成する。或いは、感光性材料で絶縁層を形成し、露光及び現像を行って、貫通孔を形成する。このようにして形成した貫通孔に導体を形成することで、絶縁層内にビアを設けることができる。
以上、配線基板1について説明した。
配線基板1には、各種電子部品を搭載することができる。
図20は電子装置の一例を示す図である。図20には、電子装置の一例の要部断面を模式的に図示している。
図20に示す電子装置300は、配線基板1と、配線基板1に搭載された電子部品310を含む。配線基板1の表裏面には、ソルダーレジスト等の保護膜4が設けられる。配線基板1に搭載される電子部品310としては、半導体素子(半導体チップ)、半導体素子を含む半導体装置(半導体パッケージ)、別の配線基板等が挙げられる。電子部品310の電極311と、配線基板1の電極2とが、半田等の接合材320を用いて接合され、電子部品310と配線基板1とが電気的に接続される。
ここでは配線基板1に1つの電子部品310を搭載する場合を例示したが、配線基板1には、複数の電子部品310が搭載されてもよい。また、配線基板1には、電子部品310として例えば半導体チップや半導体パッケージが搭載される場合には、チップコンデンサ等のチップ部品が更に搭載されてもよい。
配線基板1では、上記のように、複数のビア22及びビア32等を設けることで、樹脂13の熱膨張が抑制され、樹脂13を覆うランド14及びランド15の破断が抑制される。また、ビア接続構造1aを複数設ける場合のピッチの増大、抵抗値やインダクタンス値の上昇といった電気特性の低下が抑制される。このような配線基板1を用いることで、信頼性が高く、良好な電気特性を有する電子装置300を実現することが可能になる。
電子装置300は、更に別の配線基板に搭載することもできる。
図21は電子装置の別例を示す図である。図21には、電子装置の別例の要部断面を模式的に図示している。
図21に示す電子装置500は、配線基板510と、配線基板510に搭載された電子装置300を含む。電子装置300は、上記図20に示したように、配線基板1と、配線基板1に搭載された電子部品310を含む。電子装置300に含まれる配線基板1の電極3と、配線基板510の電極511とが、半田等の接合材520を用いて接合され、電子装置300と配線基板510とが電気的に接続される。
配線基板1を用いることで、電子装置300を含む、信頼性が高く、良好な電気特性を有する電子装置500が実現される。
以上説明した実施の形態に関し、更に以下の付記を開示する。
(付記1) 第1絶縁部と、
前記第1絶縁部に設けられた第1貫通孔と、
前記第1貫通孔の内壁に設けられた第1導体部と、
前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
前記第2導体部上に設けられた第2絶縁部と、
前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
を含むことを特徴とする配線基板。
(付記2) 前記第3導体部は、前記複数の第1領域にそれぞれ接続された複数のビアを含むことを特徴とする付記1に記載の配線基板。
(付記3) 前記複数の第1領域は、互いに一定の間隔で位置することを特徴とする付記1又は2に記載の配線基板。
(付記4) 前記第3導体部上に設けられた第4導体部と、
前記第4導体部上に設けられた第3絶縁部と、
前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方にそれぞれ位置する複数の第2領域に接続された第5導体部と
を更に含むことを特徴とする付記1乃至3のいずれかに記載の配線基板。
(付記5) 前記第3導体部上に設けられた第4導体部と、
前記第4導体部上に設けられた第3絶縁部と、
前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方とは異なる領域に位置する複数の第2領域に接続された第5導体部と
を更に含むことを特徴とする付記1乃至3のいずれかに記載の配線基板。
(付記6) 前記第1絶縁部の、前記第1貫通孔とは異なる位置に設けられた第2貫通孔と、
前記第2貫通孔の内壁に設けられた第6導体部と、
前記第6導体部より内側の前記第2貫通孔内に設けられた第2樹脂部と、
前記第6導体部上及び前記第2樹脂部上に設けられた第7導体部と
を更に含み、
前記第2絶縁部は、前記第2導体部上及び前記第7導体部上に設けられ、
前記第2絶縁部内に設けられ、前記第7導体部の、前記第6導体部と前記第2樹脂部とに跨る複数の第3領域に接続され、前記複数の第3領域が、平面視で前記複数の第1領域の配置を90°以下の角度だけ回転させた配置である第8導体部を更に含む
ことを特徴とする付記1乃至5のいずれかに記載の配線基板。
(付記7) 前記第1導体部下及び前記第1樹脂部下に設けられた第9導体部と、
前記第9導体部下に設けられた第4絶縁部と、
前記第4絶縁部内に設けられ、前記第9導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第4領域に接続された第10導体部と
を更に含むことを特徴とする付記1乃至6のいずれかに記載の配線基板。
(付記8) 第1絶縁部に第1貫通孔を形成する工程と、
前記第1貫通孔の内壁に第1導体部を形成する工程と、
前記第1導体部より内側の前記第1貫通孔内に第1樹脂部を形成する工程と、
前記第1導体部上及び前記第1樹脂部上に第2導体部を形成する工程と、
前記第2導体部上に第2絶縁部を形成する工程と、
前記第2絶縁部内に、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続される第3導体部を形成する工程と
を含むことを特徴とする配線基板の製造方法。
(付記9) 前記第2絶縁部内に前記第3導体部を形成する工程は、
形成された前記第2絶縁部に、前記複数の第1領域に通じる第3貫通孔を形成する工程と、
形成された前記第3貫通孔内に、前記第3導体部を形成する工程と
を含むことを特徴とする付記8に記載の配線基板の製造方法。
(付記10) 前記第2絶縁部内に前記第3導体部を形成する工程は、
前記第1導体部の、前記第1貫通孔の内壁からの厚みに関する情報を用いて、前記複数の第1領域の位置を設定する工程と、
設定された前記複数の第1領域の位置に、前記第3導体部を形成する工程と
を含むことを特徴とする付記8又は9に記載の配線基板の製造方法。
(付記11) 前記情報は、前記第1導体部の、前記第1貫通孔の内壁からの厚みの設計値であることを特徴とする付記10に記載の配線基板の製造方法。
(付記12) 前記第1導体部を形成する工程後に、形成された前記第1導体部の、前記第1貫通孔の内壁からの厚みを測定する工程を更に含み、
前記情報は、測定された当該厚みの測定値であることを特徴とする付記10に記載の配線基板の製造方法。
(付記13) 配線基板と、
前記配線基板に搭載された電子部品と
を含み、
前記配線基板は、
第1絶縁部と、
前記第1絶縁部に設けられた第1貫通孔と、
前記第1貫通孔の内壁に設けられた第1導体部と、
前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
前記第2導体部上に設けられた第2絶縁部と、
前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
を含むことを特徴とする電子装置。
1,100A,100B,510 配線基板
1a,100Aa,100Ba ビア接続構造
2,3,311,511 電極
4 保護膜
10 コア層
11 コア基板
11a 上面
11b 下面
11c,21c,24c,31c,34c 貫通孔
12,12a,14a,15a,25,35 導体
13,13a 樹脂
14,15,23,28,33,38,40,60,80,140,160 ランド
20,30 ビルドアップ層
21,31,24,34,91,94 絶縁層
22,27,32,37,50,70,110,120 ビア
22a,32a,50a,70a,110a,120a 接続領域
26,29,36,39,130,150 配線
200 レーザー照射装置
200a レーザー
210 照射部
220 制御部
221 演算部
222 記憶部
300,500 電子装置
310 電子部品
320,520 接合材

Claims (7)

  1. 第1絶縁部と、
    前記第1絶縁部に設けられた第1貫通孔と、
    前記第1貫通孔の内壁に設けられた第1導体部と、
    前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
    前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
    前記第2導体部上に設けられた第2絶縁部と、
    前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
    を含むことを特徴とする配線基板。
  2. 前記第3導体部上に設けられた第4導体部と、
    前記第4導体部上に設けられた第3絶縁部と、
    前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方にそれぞれ位置する複数の第2領域に接続された第5導体部と
    を更に含むことを特徴とする請求項1に記載の配線基板。
  3. 前記第3導体部上に設けられた第4導体部と、
    前記第4導体部上に設けられた第3絶縁部と、
    前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方とは異なる領域に位置する複数の第2領域に接続された第5導体部と
    を更に含むことを特徴とする請求項1に記載の配線基板。
  4. 前記第1絶縁部の、前記第1貫通孔とは異なる位置に設けられた第2貫通孔と、
    前記第2貫通孔の内壁に設けられた第6導体部と、
    前記第6導体部より内側の前記第2貫通孔内に設けられた第2樹脂部と、
    前記第6導体部上及び前記第2樹脂部上に設けられた第7導体部と
    を更に含み、
    前記第2絶縁部は、前記第2導体部上及び前記第7導体部上に設けられ、
    前記第2絶縁部内に設けられ、前記第7導体部の、前記第6導体部と前記第2樹脂部とに跨る複数の第3領域に接続され、前記複数の第3領域が、平面視で前記複数の第1領域の配置を90°以下の角度だけ回転させた配置である第8導体部を更に含む
    ことを特徴とする請求項1乃至3のいずれかに記載の配線基板。
  5. 第1絶縁部に第1貫通孔を形成する工程と、
    前記第1貫通孔の内壁に第1導体部を形成する工程と、
    前記第1導体部より内側の前記第1貫通孔内に第1樹脂部を形成する工程と、
    前記第1導体部上及び前記第1樹脂部上に第2導体部を形成する工程と、
    前記第2導体部上に第2絶縁部を形成する工程と、
    前記第2絶縁部内に、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続される第3導体部を形成する工程と
    を含むことを特徴とする配線基板の製造方法。
  6. 前記第2絶縁部内に前記第3導体部を形成する工程は、
    前記第1導体部の、前記第1貫通孔の内壁からの厚みに関する情報を用いて、前記複数の第1領域の位置を設定する工程と、
    設定された前記複数の第1領域の位置に、前記第3導体部を形成する工程と
    を含むことを特徴とする請求項5に記載の配線基板の製造方法。
  7. 配線基板と、
    前記配線基板に搭載された電子部品と
    を含み、
    前記配線基板は、
    第1絶縁部と、
    前記第1絶縁部に設けられた第1貫通孔と、
    前記第1貫通孔の内壁に設けられた第1導体部と、
    前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
    前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
    前記第2導体部上に設けられた第2絶縁部と、
    前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
    を含むことを特徴とする電子装置。
JP2013268591A 2013-12-26 2013-12-26 配線基板、配線基板の製造方法及び電子装置 Ceased JP2015126053A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013268591A JP2015126053A (ja) 2013-12-26 2013-12-26 配線基板、配線基板の製造方法及び電子装置
US14/564,251 US20150189751A1 (en) 2013-12-26 2014-12-09 Wiring board, method for fabricating the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013268591A JP2015126053A (ja) 2013-12-26 2013-12-26 配線基板、配線基板の製造方法及び電子装置

Publications (1)

Publication Number Publication Date
JP2015126053A true JP2015126053A (ja) 2015-07-06

Family

ID=53483577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013268591A Ceased JP2015126053A (ja) 2013-12-26 2013-12-26 配線基板、配線基板の製造方法及び電子装置

Country Status (2)

Country Link
US (1) US20150189751A1 (ja)
JP (1) JP2015126053A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034193A (ja) * 2015-08-05 2017-02-09 富士通株式会社 配線基板及びその製造方法、並びに電子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9706639B2 (en) * 2015-06-18 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
KR102565119B1 (ko) * 2016-08-25 2023-08-08 삼성전기주식회사 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
JP6730960B2 (ja) * 2017-05-24 2020-07-29 日本特殊陶業株式会社 配線基板
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
JP6869209B2 (ja) * 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
CN115066985A (zh) * 2020-11-18 2022-09-16 株式会社藤仓 布线基板
KR20230101135A (ko) * 2021-12-29 2023-07-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20240074053A1 (en) * 2022-08-25 2024-02-29 Nvidia Corporation Clustered microvia structure for a high-density interface pcb

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076636A (ja) * 2000-09-01 2002-03-15 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2003179352A (ja) * 2001-12-13 2003-06-27 Ngk Spark Plug Co Ltd 配線基板
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2012028730A (ja) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd 多層回路基板及び多層回路基板の製造方法
JP2015095615A (ja) * 2013-11-14 2015-05-18 イビデン株式会社 プリント配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362438B1 (en) * 1999-12-15 2002-03-26 Intel Corporation Enhanced plated-through hole and via contact design
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
JP2004282033A (ja) * 2003-02-28 2004-10-07 Ngk Spark Plug Co Ltd 樹脂製配線基板
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP2006216711A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
US8319111B2 (en) * 2006-10-04 2012-11-27 Ngk Spark Plug Co., Ltd. Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
JP2008135645A (ja) * 2006-11-29 2008-06-12 Toshiba Corp 多層プリント配線板および多層プリント配線板の層間接合方法
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076636A (ja) * 2000-09-01 2002-03-15 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2003179352A (ja) * 2001-12-13 2003-06-27 Ngk Spark Plug Co Ltd 配線基板
JP2006216714A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2012028730A (ja) * 2010-07-21 2012-02-09 Samsung Electro-Mechanics Co Ltd 多層回路基板及び多層回路基板の製造方法
JP2015095615A (ja) * 2013-11-14 2015-05-18 イビデン株式会社 プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017034193A (ja) * 2015-08-05 2017-02-09 富士通株式会社 配線基板及びその製造方法、並びに電子装置

Also Published As

Publication number Publication date
US20150189751A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
JP2015126053A (ja) 配線基板、配線基板の製造方法及び電子装置
KR102072846B1 (ko) 임베디드 패키지 및 제조 방법
US10098243B2 (en) Printed wiring board and semiconductor package
TWI543676B (zh) 印刷電路板及其製造方法
KR20160002069A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20150092881A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2008192999A (ja) 多層配線基板の製造方法
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
US9601422B2 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2009277916A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
US9723728B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2018032657A (ja) プリント配線板およびプリント配線板の製造方法
US10306759B2 (en) Wiring substrate
JP5762376B2 (ja) 配線基板及びその製造方法
JP4268560B2 (ja) 電子部品内蔵モジュールおよびその製造方法
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
TW201444440A (zh) 配線基板及其製造方法
JP5791078B2 (ja) 配線基板
US11792937B2 (en) Component built-in wiring substrate
KR101269903B1 (ko) 다이스택 패키지 및 제조 방법
KR20150003505A (ko) 인쇄회로기판 및 이의 제조방법
KR101311707B1 (ko) 다이스택 패키지 및 제조 방법
JP2006049762A (ja) 部品内蔵基板及び部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20180424