JP2015126053A - 配線基板、配線基板の製造方法及び電子装置 - Google Patents
配線基板、配線基板の製造方法及び電子装置 Download PDFInfo
- Publication number
- JP2015126053A JP2015126053A JP2013268591A JP2013268591A JP2015126053A JP 2015126053 A JP2015126053 A JP 2015126053A JP 2013268591 A JP2013268591 A JP 2013268591A JP 2013268591 A JP2013268591 A JP 2013268591A JP 2015126053 A JP2015126053 A JP 2015126053A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- land
- resin
- hole
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】配線基板1は、コア基板11の貫通孔11c内壁に設けられた導体12と、その内側に設けられた樹脂13と、導体12上及び樹脂13上に設けられた、例えばランド14を含む。ランド14上にはビア22が設けられる。ビア22は、ランド14の、貫通孔11cの導体12と樹脂13に跨る複数の接続領域22aに接続される。このような複数の接続領域22aに接続されるビア22でランド14を押さえ、樹脂13のランド14側への熱膨張、それによるランド14の破断を抑制する。
【選択図】図1
Description
図1には、配線基板1として、上下層の導体間がビアで接続されるビア接続構造1aを有するビルドアップ基板を例示している。図1に示す配線基板1は、コア層10と、コア層10の両主面(上面及び下面)に設けられたビルドアップ層20及びビルドアップ層30とを有する。
コア基板11には、例えば、ガラスエポキシ基板、ポリイミド基板、ビスマレイミドトリアジン基板等の有機系絶縁基板、又はセラミック基板等の無機系絶縁基板を用いることができる。コア基板11には、その上面11aと下面11bの間を貫通するように、貫通孔11cが設けられる。
ランド14は、コア基板11の上面11a側に設けられる。ランド14は、貫通孔11cに設けられた樹脂13及び導体12の上、並びに貫通孔11c周辺部のコア基板11の上に、設けられる。
絶縁層21は、コア基板11の上面11aに、ランド14を覆うように設けられる。絶縁層21には、例えば、ガラスフィラー、ガラス繊維、炭素繊維等を含有する、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等の樹脂材料(プリプレグ)を用いることができる。
絶縁層31は、コア基板11の下面11bに、ランド15を覆うように設けられる。絶縁層31には、例えば、プリプレグを用いることができる。
尚、図1には1つのビア接続構造1aを例示するが、配線基板1には複数のビア接続構造1aが含まれ得る。
ビア110は、例えば図2(A)に示すように、ランド14との接続領域110aが、コア基板11の貫通孔11c(それに充填される樹脂13)よりも小さな平面サイズとなるように設けられる。ビア120は、例えば図2(A)に示すように、ランド15との接続領域120aが、コア基板11の貫通孔11c(それに充填される樹脂13)よりも小さな平面サイズとなるように設けられる。ビア110(接続領域110a)、ビア120(接続領域120a)の平面サイズが、コア基板11の貫通孔11c程度まで大きくなると、例えばビア110及びビア120をメッキ法で形成する際、長時間を要したり、内部にボイドが発生したりする恐れがある。
図3に示す配線基板100Bは、樹脂13を覆うランド14から配線130で引き出されたランド140にビア110を接続し、樹脂13を覆うランド15から配線150で引き出されたランド160にビア120を接続した構造を有する。このように配線基板100Bは、ランド14の、樹脂13の中央部上方から外れた位置に、ビア110を設け、ランド15の、樹脂13の中央部下方から外れた位置に、ビア120を設ける点で、上記図2に示した配線基板100Aと相違する。
図4は配線基板の第1形成工程の説明図である。図4(A)は基板準備工程の一例の要部断面模式図、図4(B)は貫通孔形成工程の一例の要部断面模式図、図4(C)は導体形成工程の一例の要部断面模式図である。
図5は配線基板の第2形成工程の説明図である。図5(A)は樹脂配設工程の一例の要部断面模式図、図5(B)は研磨工程の一例の要部断面模式図である。
尚、後述のように、コア基板11の貫通孔11cの内壁に実際に設けられた導体12の厚み(実測値)に基づき、絶縁層21の貫通孔21c及び絶縁層31の貫通孔31cの形成領域を設定する方法を用いる場合がある。このような方法を用いる場合には、例えば、上記の図4(C)に示した導体12の形成後、図5(A)に示した樹脂13aの形成後、又は図5(B)に示した樹脂13の形成後に、貫通孔11cの内壁に実際に設けられている導体12の厚みを測定する。
樹脂13の形成後、図6(A)に示すように、コア基板11の上面11aの導体12上に導体14aを形成し、下面11bの導体12上に導体15aを形成する。例えば、無電解メッキ法を用いて、或いは無電解メッキ法と電解メッキ法を用いて、コア基板11の上面11a及び下面11bの導体12上に、それぞれ導体14a及び導体15aを形成する(蓋メッキ処理)。導体14a及び導体15aの形成により、コア基板11の貫通孔11cに設けられた樹脂13は、その上端及び下端がそれぞれ導体14a及び導体15aで覆われる。
図7は配線基板の第4形成工程の説明図である。図7(A)は絶縁層形成工程の一例の要部断面模式図、図7(B)は貫通孔形成工程の一例の要部断面模式図である。
絶縁層21及び絶縁層31の形成後は、図7(B)に示すように、絶縁層21に、ランド14に通じる複数の貫通孔21cを形成し、絶縁層31に、ランド15に通じる複数の貫通孔31cを形成する。その際は、図7(B)のように、1つのランド14につき複数の貫通孔21cを形成し、1つのランド15につき複数の貫通孔31cを形成する。複数の貫通孔21cは、ランド14の、コア基板11の貫通孔11cに設けられた導体12と樹脂13に跨る領域に通じるように、形成する。複数の貫通孔31cは、ランド15の、コア基板11の貫通孔11cに設けられた導体12と樹脂13に跨る領域に通じるように、形成する。
絶縁層21及び絶縁層31にそれぞれ複数の貫通孔21c及び貫通孔31cを形成した後は、図8(A)に示すように、各貫通孔21c内及び絶縁層21上に導体25を形成し、各貫通孔31c内及び絶縁層31上に導体35を形成する。例えば、電解メッキ法を用いて、或いは無電解メッキ法と電解メッキ法を用いて、導体25及び導体35を形成する。
図9は配線基板の第6形成工程の説明図である。図9(A)は絶縁層形成工程の一例の要部断面模式図、図9(B)は導体パターン形成工程の一例の要部断面模式図である。
複数の貫通孔24cに形成される各ビア27は、ランド28とランド23とを接続し、複数の貫通孔34cに形成される各ビア37は、ランド38とランド33とを接続する。貫通孔24c及び貫通孔34cの配置、それらに形成されるビア27及びビア37の配置の詳細については後述する。
便宜上、図13(A)〜図13(D)ではそれぞれ、上記のランド14又はランド15に相当するものをランド40とし、上記のビア22又はビア32に相当するものをビア50としている。ランド40の下には、コア基板11の貫通孔11cの内壁に設けられた導体12、及びその内側に設けられた樹脂13が存在する。
図14〜図16は異なるランド上のビアの配置例を示す図である。図14〜図16はそれぞれ、同一層内の、異なる領域に設けられるランド上のビアの配置を、ビア側から見た場合の平面模式図である。
図17及び図18は上下層のビアの配置例を示す図である。図17(A)及び図18(A)は2層のビア接続部の断面模式図、図17(B)及び図18(B)は下層側のビア配置を示す平面模式図、図17(C)及び図18(C)は上層側のビア配置を示す平面模式図である。
例えば、図17(A)〜図17(C)に示すように、1層目の2つのビア50と、2層目の2つのビア70とに、同じ配置関係(図17(B)及び図17(C))を採用し、1層目の各ビア50の上方に2層目の各ビア70がそれぞれ配置されるようにする(図17(A))。即ち、ランド40の、貫通孔11cの導体12と樹脂13に跨る領域に、1層目のビア50(接続領域50a)が配置され、ランド60の、ビア50の上方の位置に、2層目のビア70(接続領域70a)が配置される。
図19に示すように、配線基板1の、樹脂13を覆うランド14に接続される複数のビア22は、隣接して配置されるビア22同士(貫通孔21c同士)が部分的に繋がった形状のものを含んでいてもよい。同様に、配線基板1の、樹脂13を覆うランド15に接続される複数のビア32は、隣接して配置されるビア32同士(貫通孔31c同士)が部分的に繋がった形状のものを含んでいてもよい。
配線基板1には、各種電子部品を搭載することができる。
図20は電子装置の一例を示す図である。図20には、電子装置の一例の要部断面を模式的に図示している。
図21は電子装置の別例を示す図である。図21には、電子装置の別例の要部断面を模式的に図示している。
以上説明した実施の形態に関し、更に以下の付記を開示する。
前記第1絶縁部に設けられた第1貫通孔と、
前記第1貫通孔の内壁に設けられた第1導体部と、
前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
前記第2導体部上に設けられた第2絶縁部と、
前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
を含むことを特徴とする配線基板。
(付記3) 前記複数の第1領域は、互いに一定の間隔で位置することを特徴とする付記1又は2に記載の配線基板。
前記第4導体部上に設けられた第3絶縁部と、
前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方にそれぞれ位置する複数の第2領域に接続された第5導体部と
を更に含むことを特徴とする付記1乃至3のいずれかに記載の配線基板。
前記第4導体部上に設けられた第3絶縁部と、
前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方とは異なる領域に位置する複数の第2領域に接続された第5導体部と
を更に含むことを特徴とする付記1乃至3のいずれかに記載の配線基板。
前記第2貫通孔の内壁に設けられた第6導体部と、
前記第6導体部より内側の前記第2貫通孔内に設けられた第2樹脂部と、
前記第6導体部上及び前記第2樹脂部上に設けられた第7導体部と
を更に含み、
前記第2絶縁部は、前記第2導体部上及び前記第7導体部上に設けられ、
前記第2絶縁部内に設けられ、前記第7導体部の、前記第6導体部と前記第2樹脂部とに跨る複数の第3領域に接続され、前記複数の第3領域が、平面視で前記複数の第1領域の配置を90°以下の角度だけ回転させた配置である第8導体部を更に含む
ことを特徴とする付記1乃至5のいずれかに記載の配線基板。
前記第9導体部下に設けられた第4絶縁部と、
前記第4絶縁部内に設けられ、前記第9導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第4領域に接続された第10導体部と
を更に含むことを特徴とする付記1乃至6のいずれかに記載の配線基板。
前記第1貫通孔の内壁に第1導体部を形成する工程と、
前記第1導体部より内側の前記第1貫通孔内に第1樹脂部を形成する工程と、
前記第1導体部上及び前記第1樹脂部上に第2導体部を形成する工程と、
前記第2導体部上に第2絶縁部を形成する工程と、
前記第2絶縁部内に、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続される第3導体部を形成する工程と
を含むことを特徴とする配線基板の製造方法。
形成された前記第2絶縁部に、前記複数の第1領域に通じる第3貫通孔を形成する工程と、
形成された前記第3貫通孔内に、前記第3導体部を形成する工程と
を含むことを特徴とする付記8に記載の配線基板の製造方法。
前記第1導体部の、前記第1貫通孔の内壁からの厚みに関する情報を用いて、前記複数の第1領域の位置を設定する工程と、
設定された前記複数の第1領域の位置に、前記第3導体部を形成する工程と
を含むことを特徴とする付記8又は9に記載の配線基板の製造方法。
(付記12) 前記第1導体部を形成する工程後に、形成された前記第1導体部の、前記第1貫通孔の内壁からの厚みを測定する工程を更に含み、
前記情報は、測定された当該厚みの測定値であることを特徴とする付記10に記載の配線基板の製造方法。
前記配線基板に搭載された電子部品と
を含み、
前記配線基板は、
第1絶縁部と、
前記第1絶縁部に設けられた第1貫通孔と、
前記第1貫通孔の内壁に設けられた第1導体部と、
前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
前記第2導体部上に設けられた第2絶縁部と、
前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
を含むことを特徴とする電子装置。
1a,100Aa,100Ba ビア接続構造
2,3,311,511 電極
4 保護膜
10 コア層
11 コア基板
11a 上面
11b 下面
11c,21c,24c,31c,34c 貫通孔
12,12a,14a,15a,25,35 導体
13,13a 樹脂
14,15,23,28,33,38,40,60,80,140,160 ランド
20,30 ビルドアップ層
21,31,24,34,91,94 絶縁層
22,27,32,37,50,70,110,120 ビア
22a,32a,50a,70a,110a,120a 接続領域
26,29,36,39,130,150 配線
200 レーザー照射装置
200a レーザー
210 照射部
220 制御部
221 演算部
222 記憶部
300,500 電子装置
310 電子部品
320,520 接合材
Claims (7)
- 第1絶縁部と、
前記第1絶縁部に設けられた第1貫通孔と、
前記第1貫通孔の内壁に設けられた第1導体部と、
前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
前記第2導体部上に設けられた第2絶縁部と、
前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
を含むことを特徴とする配線基板。 - 前記第3導体部上に設けられた第4導体部と、
前記第4導体部上に設けられた第3絶縁部と、
前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方にそれぞれ位置する複数の第2領域に接続された第5導体部と
を更に含むことを特徴とする請求項1に記載の配線基板。 - 前記第3導体部上に設けられた第4導体部と、
前記第4導体部上に設けられた第3絶縁部と、
前記第3絶縁部内に設けられ、前記第4導体部の、前記複数の第1領域の上方とは異なる領域に位置する複数の第2領域に接続された第5導体部と
を更に含むことを特徴とする請求項1に記載の配線基板。 - 前記第1絶縁部の、前記第1貫通孔とは異なる位置に設けられた第2貫通孔と、
前記第2貫通孔の内壁に設けられた第6導体部と、
前記第6導体部より内側の前記第2貫通孔内に設けられた第2樹脂部と、
前記第6導体部上及び前記第2樹脂部上に設けられた第7導体部と
を更に含み、
前記第2絶縁部は、前記第2導体部上及び前記第7導体部上に設けられ、
前記第2絶縁部内に設けられ、前記第7導体部の、前記第6導体部と前記第2樹脂部とに跨る複数の第3領域に接続され、前記複数の第3領域が、平面視で前記複数の第1領域の配置を90°以下の角度だけ回転させた配置である第8導体部を更に含む
ことを特徴とする請求項1乃至3のいずれかに記載の配線基板。 - 第1絶縁部に第1貫通孔を形成する工程と、
前記第1貫通孔の内壁に第1導体部を形成する工程と、
前記第1導体部より内側の前記第1貫通孔内に第1樹脂部を形成する工程と、
前記第1導体部上及び前記第1樹脂部上に第2導体部を形成する工程と、
前記第2導体部上に第2絶縁部を形成する工程と、
前記第2絶縁部内に、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続される第3導体部を形成する工程と
を含むことを特徴とする配線基板の製造方法。 - 前記第2絶縁部内に前記第3導体部を形成する工程は、
前記第1導体部の、前記第1貫通孔の内壁からの厚みに関する情報を用いて、前記複数の第1領域の位置を設定する工程と、
設定された前記複数の第1領域の位置に、前記第3導体部を形成する工程と
を含むことを特徴とする請求項5に記載の配線基板の製造方法。 - 配線基板と、
前記配線基板に搭載された電子部品と
を含み、
前記配線基板は、
第1絶縁部と、
前記第1絶縁部に設けられた第1貫通孔と、
前記第1貫通孔の内壁に設けられた第1導体部と、
前記第1導体部より内側の前記第1貫通孔内に設けられた第1樹脂部と、
前記第1導体部上及び前記第1樹脂部上に設けられた第2導体部と、
前記第2導体部上に設けられた第2絶縁部と、
前記第2絶縁部内に設けられ、前記第2導体部の、前記第1導体部と前記第1樹脂部とに跨る複数の第1領域に接続された第3導体部と
を含むことを特徴とする電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013268591A JP2015126053A (ja) | 2013-12-26 | 2013-12-26 | 配線基板、配線基板の製造方法及び電子装置 |
US14/564,251 US20150189751A1 (en) | 2013-12-26 | 2014-12-09 | Wiring board, method for fabricating the same, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013268591A JP2015126053A (ja) | 2013-12-26 | 2013-12-26 | 配線基板、配線基板の製造方法及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015126053A true JP2015126053A (ja) | 2015-07-06 |
Family
ID=53483577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013268591A Ceased JP2015126053A (ja) | 2013-12-26 | 2013-12-26 | 配線基板、配線基板の製造方法及び電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150189751A1 (ja) |
JP (1) | JP2015126053A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017034193A (ja) * | 2015-08-05 | 2017-02-09 | 富士通株式会社 | 配線基板及びその製造方法、並びに電子装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9706639B2 (en) * | 2015-06-18 | 2017-07-11 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
KR102565119B1 (ko) * | 2016-08-25 | 2023-08-08 | 삼성전기주식회사 | 전자 소자 내장 기판과 그 제조 방법 및 전자 소자 모듈 |
JP6819268B2 (ja) * | 2016-12-15 | 2021-01-27 | 凸版印刷株式会社 | 配線基板、多層配線基板、及び配線基板の製造方法 |
JP6730960B2 (ja) * | 2017-05-24 | 2020-07-29 | 日本特殊陶業株式会社 | 配線基板 |
CN109673112B (zh) * | 2017-10-13 | 2021-08-20 | 鹏鼎控股(深圳)股份有限公司 | 柔性电路板以及柔性电路板的制作方法 |
JP6869209B2 (ja) * | 2018-07-20 | 2021-05-12 | 日本特殊陶業株式会社 | 配線基板 |
CN115066985A (zh) * | 2020-11-18 | 2022-09-16 | 株式会社藤仓 | 布线基板 |
KR20230101135A (ko) * | 2021-12-29 | 2023-07-06 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
US20240074053A1 (en) * | 2022-08-25 | 2024-02-29 | Nvidia Corporation | Clustered microvia structure for a high-density interface pcb |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076636A (ja) * | 2000-09-01 | 2002-03-15 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
JP2003179352A (ja) * | 2001-12-13 | 2003-06-27 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2006216714A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
JP2012028730A (ja) * | 2010-07-21 | 2012-02-09 | Samsung Electro-Mechanics Co Ltd | 多層回路基板及び多層回路基板の製造方法 |
JP2015095615A (ja) * | 2013-11-14 | 2015-05-18 | イビデン株式会社 | プリント配線板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6362438B1 (en) * | 1999-12-15 | 2002-03-26 | Intel Corporation | Enhanced plated-through hole and via contact design |
JP4181510B2 (ja) * | 2003-02-28 | 2008-11-19 | 日本特殊陶業株式会社 | 樹脂製配線基板 |
JP2004282033A (ja) * | 2003-02-28 | 2004-10-07 | Ngk Spark Plug Co Ltd | 樹脂製配線基板 |
TWI335195B (en) * | 2003-12-16 | 2010-12-21 | Ngk Spark Plug Co | Multilayer wiring board |
JP2006216711A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
US8319111B2 (en) * | 2006-10-04 | 2012-11-27 | Ngk Spark Plug Co., Ltd. | Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers |
JP2008135645A (ja) * | 2006-11-29 | 2008-06-12 | Toshiba Corp | 多層プリント配線板および多層プリント配線板の層間接合方法 |
US8093506B2 (en) * | 2006-12-21 | 2012-01-10 | Ngk Spark Plug Co., Ltd. | Multilayer wiring board and power supply structure to be embedded in multilayer wiring board |
JP2009290124A (ja) * | 2008-05-30 | 2009-12-10 | Fujitsu Ltd | プリント配線板 |
JP2010045134A (ja) * | 2008-08-11 | 2010-02-25 | Shinko Electric Ind Co Ltd | 多層配線基板、半導体パッケージ及び製造方法 |
JP6133549B2 (ja) * | 2012-04-26 | 2017-05-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
-
2013
- 2013-12-26 JP JP2013268591A patent/JP2015126053A/ja not_active Ceased
-
2014
- 2014-12-09 US US14/564,251 patent/US20150189751A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076636A (ja) * | 2000-09-01 | 2002-03-15 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
JP2003179352A (ja) * | 2001-12-13 | 2003-06-27 | Ngk Spark Plug Co Ltd | 配線基板 |
JP2006216714A (ja) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | 多層プリント配線板 |
JP2012028730A (ja) * | 2010-07-21 | 2012-02-09 | Samsung Electro-Mechanics Co Ltd | 多層回路基板及び多層回路基板の製造方法 |
JP2015095615A (ja) * | 2013-11-14 | 2015-05-18 | イビデン株式会社 | プリント配線板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017034193A (ja) * | 2015-08-05 | 2017-02-09 | 富士通株式会社 | 配線基板及びその製造方法、並びに電子装置 |
Also Published As
Publication number | Publication date |
---|---|
US20150189751A1 (en) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015126053A (ja) | 配線基板、配線基板の製造方法及び電子装置 | |
KR102072846B1 (ko) | 임베디드 패키지 및 제조 방법 | |
US10098243B2 (en) | Printed wiring board and semiconductor package | |
TWI543676B (zh) | 印刷電路板及其製造方法 | |
KR20160002069A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
KR20150092881A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
JP2008192999A (ja) | 多層配線基板の製造方法 | |
TWI479972B (zh) | Multi - layer flexible printed wiring board and manufacturing method thereof | |
US9706663B2 (en) | Printed wiring board, method for manufacturing the same and semiconductor device | |
US9601422B2 (en) | Printed wiring board, semiconductor package, and method for manufacturing printed wiring board | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
US9723728B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
JP2018032657A (ja) | プリント配線板およびプリント配線板の製造方法 | |
US10306759B2 (en) | Wiring substrate | |
JP5762376B2 (ja) | 配線基板及びその製造方法 | |
JP4268560B2 (ja) | 電子部品内蔵モジュールおよびその製造方法 | |
JP2018082084A (ja) | プリント配線板およびプリント配線板の製造方法 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
JP5791078B2 (ja) | 配線基板 | |
US11792937B2 (en) | Component built-in wiring substrate | |
KR101269903B1 (ko) | 다이스택 패키지 및 제조 방법 | |
KR20150003505A (ko) | 인쇄회로기판 및 이의 제조방법 | |
KR101311707B1 (ko) | 다이스택 패키지 및 제조 방법 | |
JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171226 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20180424 |