JPH0750487A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JPH0750487A
JPH0750487A JP3286094A JP3286094A JPH0750487A JP H0750487 A JPH0750487 A JP H0750487A JP 3286094 A JP3286094 A JP 3286094A JP 3286094 A JP3286094 A JP 3286094A JP H0750487 A JPH0750487 A JP H0750487A
Authority
JP
Japan
Prior art keywords
hole
layer
printed wiring
blind via
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3286094A
Other languages
English (en)
Inventor
Kunio Setsuda
国男 説田
Katsumi Kosaka
克己 匂坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP3286094A priority Critical patent/JPH0750487A/ja
Publication of JPH0750487A publication Critical patent/JPH0750487A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676Single layer compositions

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 電気的特性に優れたブラインド・バイアホー
ルを有する多層プリント配線板を提供すること。 【構成】 内層導体パターン12を設けた内層基板7に
接着層4を介して一体的に接合した外層基板5とよりな
ると共に,該外層基板5には上記内層導体パターン12
に開口したブラインド・バイアホール14を有し,かつ
該ブラインド・バイアホール14にはその内面と上記内
層導体パターン12と外層導体パターン11との三者を
一体的かつ電気的に接続する化学銅めっき10を有する
多層プリント配線板において,上記ブラインド・バイア
ホール14は,その側壁が上記外層基板5と上記接着層
4を貫通して形成された貫通孔により構成され,また,
上記接着層4はノンフロータイプのプリプレグを用いて
なる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,各種電子機器の電子部
品を実装するために使用される多層プリント配線板に関
し,特に非貫通孔(以下,ブラインド・バイアホールと
称す)を有する多層プリント配線板に関する。
【0002】
【従来技術】従来のプリント配線板は,部品挿入用の孔
やバイアホールを貫通させて,めっき等によって孔内壁
に導体層を形成するのが一般的である。しかし,近年,
電子機器の性能上及び経済上のニーズから実装の高密度
化が進んでおり,プリント配線板においてもより一層高
密度化への要求が高まってきている。
【0003】ところが,バイアホールを貫通孔で設ける
従来の多層プリント配線板にあっては,このバイアホー
ルによって,高密度化のための配線密度が著しく阻害さ
れるという問題が生じる。また,高多層化を招来して,
アスペクト比(外層基材の厚さと当該外層基材に穴明け
する穴径の比)が増加し,スルーホールの信頼性ならび
経済性も必ずしも満足するものではなかった。
【0004】これに対して,ブラインド・バイアホール
によって配線密度を向上させる設計が提案されており,
これをブラインド・バイアホールの製造上から考慮する
と,次の2つの試みがなされている。
【0005】即ち,その第1の試みは,ドリルによって
ブラインド・バイアホールを形成する方法であり,この
方法は,多層基板を形成後,ドリルによって必要なブラ
インド・バイアホールを形成するものである。この場合
には,多層基板の厚み方向に対してドリルの深さを制御
する必要がある。しかし,多層基板の製造時にはロット
間の板の厚みの変動は避けられず,ブラインド・バイア
ホールの底部と次の層の導体回路との距離が変動し,電
気的特性の変動が大きくなるという欠点がある。また,
片面ずつ穴明けし,さらに貫通孔を穴明けせざるを得な
いという制約があり,量産するには不向きであった。
【0006】第2の試みは,あらかじめバイアホールを
設けたプリント配線板を,プリプレグを介して積層する
方法である。しかし,この方法は,最外層にバイアホー
ルを設けたプリント配線板を使用するため,最外層の銅
めっき厚みが大きくなって,ファインパターンには不適
当であり,また,経済的にもニーズを満足するものでは
なかった。
【0007】また,上記プリプレグの接着層を用いる場
合においても,基板を積層し,加熱圧着したとき,この
接着層がブラインド・バイアホール用の貫通孔内に流出
し,貫通孔の直下の導体パターンが接着層で汚れて(覆
われる)しまうことがあった。
【0008】上記の導体パターンが,流出した接着層で
汚れると,貫通孔及びその直下の導体パターン上にブラ
インド・バイアホール用の化学銅めっきを施したとき,
この化学銅めっきが形成されない部分を生ずる。そのた
め内層基板の導体パターンとブラインド・バイアホール
との間の電気的接続性が低下し,ブラインド・バイアホ
ールの電気的特性が悪化してしまう。
【0009】
【解決しようとする課題】本発明は,かかる従来の問題
点に鑑み,電気的特性に優れたブラインド・バイアホー
ルを有する多層プリント配線板を提供しようとするもの
である。
【0010】
【課題の解決手段】本発明は,表面側に内層導体パター
ンを設けた内層基板と,該内層基板の表面側に接着層を
介して一体的に接合した外層基板とよりなると共に,該
外層基板には上記内層導体パターンに開口したブライン
ド・バイアホールを有し,かつ該ブラインド・バイアホ
ールにはその内面と上記内層導体パターンと外層基板上
の外層導体パターンとの三者を一体的かつ電気的に接続
する化学銅めっきを有する多層プリント配線板におい
て,上記ブラインド・バイアホールは,その側壁が上記
外層基板と上記接着層を貫通して形成された貫通孔によ
り構成され,また,上記接着層はノンフロータイプのプ
リプレグを用いてなることを特徴とする多層プリント配
線板にある。
【0011】次に,本発明の多層プリント配線板につい
て,その製造方法と共に,図面を用いて詳細に説明す
る。図1は,片面銅張積層板3の樹脂基材2側に,前記
ノンフロータイプの接着シート4からなる接着層を仮接
着した後に,ドリルによって穴明けした外層基材5を示
した部分拡大断面図である。ここに重要なことは,上記
接着層として,ノンフロータイプのプリプレグを用いた
ことである。また,上記貫通孔6がブラインド・バイア
ホールを形成する穴であり,最外層の外層導体パターン
11と次の層の内層導体パターン12とを電気的に接続
する孔である。
【0012】図2は,前記外層基材5を,公知の方法に
より形成された内層基板7上の所望の導体パターンに位
置合わせして積み重ねた後加熱加圧して接着し,目的の
層数の積層基板8を形成する工程を示した部分拡大断面
図である。図3は,公知の方法により,前記積層基板8
にスルーホール9を穴明けし,銅めっき10を行なって
外層導体パターンを形成した,目的とする多層プリント
配線板の部分拡大断面図である。なお,本発明に示す内
層基板7は,少なくとも一層の導体回路を有する基板を
意味するものである。
【0013】
【作用及び効果】本発明にあっては,外層基材と内層基
板との接合に当たって,接着層としてノンフロータイプ
のプリプレグを用いている。そのため,内層基板と外層
基材とを加熱圧着する場合においては,従来の接着剤の
ごとく流出することがない。そのため,接着層が内層基
板の導体パターンに開口している上記貫通孔の内部,つ
まり該貫通孔の直下にある内層基板の導体パターン上に
は,接着層が流出して来ていない。
【0014】それ故,貫通孔内の上記化学銅めっきは貫
通孔の側壁面は勿論のこと,該貫通孔の直下の導体パタ
ーン上にも連続して形成されている。したがって,ブラ
インド・バイアホールは電気的特性に優れている。した
がって,本発明によれば,電気的特性に優れたブライン
ド・バイアホールを有する多層プリント配線板を提供す
ることができる。
【0015】
【実施例】次に本発明の実施例につき,図1〜図3を用
いて説明する。本例の多層プリント配線板は図2,図3
に示すごとく,表面側に内層導体パターン12を設けた
内層基板7と,該内層基板7の表面側に接着層(ノンフ
ロータイプのプリプレグの接着シート4)を介して一体
的に接合した外層基板5とよりなると共に,該外層基板
5には上記内層導体パターン12に開口したブラインド
・バイアホール14を有する。
【0016】該ブラインド・バイアホール14にはその
内面と内層導体パターン12と外層基板5上の外層導体
パターン11との三者を一体的かつ電気的に接続する化
学銅めっき10を有する。そして,ここに注目すべきこ
とは,上記ブラインド・バイアホール14は,その側壁
が上記外層基板5と上記接着層とを貫通して形成された
貫通孔6により構成され,また上記接着層はノンフロー
タイプのプリプレグからなる接着シート4を用いている
ことである。
【0017】上記多層プリント配線板についてその製法
を示せば,まず,ガラスエポキシ片面銅張積層板(0.
1mm厚,銅箔厚さ18μm)3を用い,その樹脂基材
2側に,ノンフロータイプのプリプレグであって厚さ4
0μmの接着シート4(ニッカン工業製,商品名:SA
F)を一枚,50℃の温度で,10kg/cm2 の圧力
を約20分間かけて仮接着させた。これにより,片面銅
張積層板3の樹脂基材2側に接着シート4からなる接着
層を仮接着した。
【0018】その後,外層基材5における所定の位置
に,直径0.4mmの貫通孔6をドリルによって穴明け
し,図1に示す外層基材5を得た。なお,図1におい
て,符号1は銅箔である。一方,厚さ0.4mm(銅箔
厚さ18μm)のガラスエポキシ銅張積層板に,テンテ
ィング法で内層導体パターン12(図3)を形成した2
枚の基板7aを,ガラスエポキシプリプレグ7bを介し
て積層し,加熱圧着して厚さ1.2mmの内層基板7を
得た。
【0019】次に,基準穴にピンを立てて外層基材5の
上記貫通孔6と,内層基板7の所望の内層導体パターン
12とを位置合わせして積層した後,150℃の温度
で,20kg/cm2 の圧力をかけて,20分間加熱圧
着して積層基板8とした(図2)。その後,図3に示す
ごとく,上記積層基板8における所定の位置にスルーホ
ール9をドリルによって穴明けした。次いで,公知の化
学銅めっき10及び電気銅めっき10を施し,エッチン
グ処理によって,積層基板8の最外層の外層導体パター
ン11を形成した。
【0020】これにより,前記したごとき,本発明に係
る6層の多層プリント配線板(図3)を得た。上記のご
とく,本例においては,接着層としてノンフロータイプ
のプリプレグからなる接着シート4を用いている。その
ため,上記加熱圧着時に接着層がブラインド・バイアホ
ール及びその直下の内層基板の導体パターン上に流出し
ていない。そのため,ブラインド・バイアホール用の化
学銅めっきは,連続して均一に形成できる。それ故,電
気的特性に優れたブラインド・バイアホールを有する多
層プリント配線板を提供することができる。
【図面の簡単な説明】
【図1】実施例における多層プリント配線板の製造工程
を示す説明図。
【図2】図1に続く工程の説明図。
【図3】実施例において得られた多層プリント配線板の
断面図。
【符号の説明】
3・・・片面銅張積層板, 4・・・接着シート, 5・・・外層基材, 6・・・ブラインド・バイアホール, 7・・・内層基板, 8・・・積層基板, 10・・・銅めっき, 11・・・外層導体パターン, 12・・・内層導体パターン,

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 表面側に内層導体パターンを設けた内層
    基板と,該内層基板の表面側に接着層を介して一体的に
    接合した外層基板とよりなると共に,該外層基板には上
    記内層導体パターンに開口したブラインド・バイアホー
    ルを有し,かつ該ブラインド・バイアホールにはその内
    面と上記内層導体パターンと外層基板上の外層導体パタ
    ーンとの三者を一体的かつ電気的に接続する化学銅めっ
    きを有する多層プリント配線板において,上記ブライン
    ド・バイアホールは,その側壁が上記外層基板と上記接
    着層を貫通して形成された貫通孔により構成され,ま
    た,上記接着層はノンフロータイプのプリプレグを用い
    てなることを特徴とする多層プリント配線板。
JP3286094A 1994-02-03 1994-02-03 多層プリント配線板 Pending JPH0750487A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3286094A JPH0750487A (ja) 1994-02-03 1994-02-03 多層プリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3286094A JPH0750487A (ja) 1994-02-03 1994-02-03 多層プリント配線板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP62193360A Division JPH0671143B2 (ja) 1987-07-31 1987-07-31 多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH0750487A true JPH0750487A (ja) 1995-02-21

Family

ID=12370608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3286094A Pending JPH0750487A (ja) 1994-02-03 1994-02-03 多層プリント配線板

Country Status (1)

Country Link
JP (1) JPH0750487A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093506B2 (en) 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181761A (ja) * 1983-03-31 1984-10-16 Toshiba Electric Equip Corp インタ−ホン装置
JPS6084899A (ja) * 1983-10-15 1985-05-14 松下電工株式会社 多層回路板の製造法
JPS60133033A (ja) * 1983-12-20 1985-07-16 Mitsubishi Gas Chem Co Inc 低流動性プリプレグの製法
JPS60133032A (ja) * 1983-12-20 1985-07-16 Mitsubishi Gas Chem Co Inc 低流動性プリプレグの製法
JPS60240741A (ja) * 1984-05-14 1985-11-29 Mitsubishi Gas Chem Co Inc 低流動性プリプレグの製法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181761A (ja) * 1983-03-31 1984-10-16 Toshiba Electric Equip Corp インタ−ホン装置
JPS6084899A (ja) * 1983-10-15 1985-05-14 松下電工株式会社 多層回路板の製造法
JPS60133033A (ja) * 1983-12-20 1985-07-16 Mitsubishi Gas Chem Co Inc 低流動性プリプレグの製法
JPS60133032A (ja) * 1983-12-20 1985-07-16 Mitsubishi Gas Chem Co Inc 低流動性プリプレグの製法
JPS60240741A (ja) * 1984-05-14 1985-11-29 Mitsubishi Gas Chem Co Inc 低流動性プリプレグの製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093506B2 (en) 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board

Similar Documents

Publication Publication Date Title
KR101116079B1 (ko) 다층 프린트 배선판의 제조방법 및 다층 프린트 배선판
WO1998056220A1 (fr) Plaquette de circuit simple face et procede de fabrication de ladite plaquette
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
JP4043115B2 (ja) 多数個取り多層プリント配線板
JPH1154934A (ja) 多層プリント配線板およびその製造方法
JP4246615B2 (ja) フレックスリジッドプリント配線板及びその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP4643281B2 (ja) 多層フレキシブルプリント配線板およびその製造方法
JPH0671143B2 (ja) 多層プリント配線板の製造方法
JPH1041635A (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JPH0750487A (ja) 多層プリント配線板
JPH05327227A (ja) ブラインドホール及びその形成方法
JP3253886B2 (ja) 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板
JP3305426B2 (ja) 多層プリント配線板の製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
JP2002344141A (ja) 多層回路基板、および多層回路基板の製造方法
JPH08288656A (ja) 多層配線板及びその製造法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH01140698A (ja) 多層印刷配線板の製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
WO2001087024A1 (fr) Procede de production de cartes de circuit multicouche
JP3540809B2 (ja) 高密度多層プリント配線板用片面回路基板および高密度多層プリント配線板
JP2563815B2 (ja) ブラインドスルーホール付プリント配線板
JPH0767012B2 (ja) 多層プリント配線板