JP2011035211A - 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法 - Google Patents

部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法 Download PDF

Info

Publication number
JP2011035211A
JP2011035211A JP2009181049A JP2009181049A JP2011035211A JP 2011035211 A JP2011035211 A JP 2011035211A JP 2009181049 A JP2009181049 A JP 2009181049A JP 2009181049 A JP2009181049 A JP 2009181049A JP 2011035211 A JP2011035211 A JP 2011035211A
Authority
JP
Japan
Prior art keywords
conductor layer
layer pattern
mounting module
component mounting
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009181049A
Other languages
English (en)
Inventor
Masaya Tanaka
雅也 田中
Hideji Sagara
秀次 相楽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009181049A priority Critical patent/JP2011035211A/ja
Publication of JP2011035211A publication Critical patent/JP2011035211A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】検品の容易性を向上することが可能な部品実装モジュール、部品実装モジュール内蔵配線板、および部品実装モジュール内蔵配線板の製造方法を提供すること。
【解決手段】絶縁板と、絶縁板上に設けられた導体層パターンと、導体層パターンのランドを介して絶縁板上に実装された、それぞれ複数の端子を備えた第1、第2の電気/電子部品とを具備し、第1の電気/電子部品の複数の端子にそれぞれ電気的に接続された導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが第1の電気/電子部品の複数の端子ごとに互いに電気的に独立しており、第2の電気/電子部品の複数の端子にそれぞれ電気的に接続された導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、第2の電気/電子部品の複数の端子ごとに互いに電気的に独立しており、かつ、第1の導体層パターンのいずれとも電気的に独立している。
【選択図】図1

Description

本発明は、部品実装モジュール、部品実装モジュール内蔵配線板、および部品実装モジュール内蔵配線板の製造方法に係り、特に、検品の容易性に鑑みた構成の部品実装モジュール、部品実装モジュール内蔵配線板、および部品実装モジュール内蔵配線板の製造方法に関する。
部品内蔵配線板およびその内蔵された部品を検査する構成として、下記特開2003-188340号公報、特開2008−294475号公報に開示のものがある。いずれも、部品が配線板上に実装(内蔵)されている状態において検査針を配線パターンに突き当て、当該部品自体の特性の健全性や実装状態の良否を判定するものと考えられる。
このようにして実装部品の電気的検査を漏れなく行おうとすると、配線板に検査専用のパターンやパッドを数多く配置する必要が生じ、本来の配線板設計の融通性が減じ高密度配線の障害になる。また、いかに多くの検査専用パターンやパッドを設けても、これらに検査針を突き当てて行う検査は、純粋に個別の部品ごとの検査とはならない。すなわち、配線板に形成された回路によって接続された別の部品の影響を常に考慮しておく必要が生じ、検査が簡明なものとはならない。
特開2003−188340号公報 特開2008−294475号公報
本発明は、上記した事情を考慮してなされたもので、部品実装モジュール、部品実装モジュール内蔵配線板、および部品実装モジュール内蔵配線板の製造方法において、検品の容易性を向上することが可能な部品実装モジュール、部品実装モジュール内蔵配線板、および部品実装モジュール内蔵配線板の製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である部品実装モジュールは、絶縁板と、前記絶縁板上に設けられた、部品実装用のランドを含む導体層パターンと、前記導体層パターンの前記ランドを介して前記絶縁板上に実装された、それぞれ複数の端子を備えた第1および第2の電気/電子部品とを具備し、前記導体層パターンのうちの、前記第1の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが前記第1の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、前記導体層パターンのうちの、前記第2の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、前記第2の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、かつ、前記第1の導体層パターンのいずれとも電気的に独立していることを特徴とする。
すなわち、この部品実装モジュールでは、その実装された第1および第2の電気/電子部品の複数の端子に応じてランドを含む導体層パターンが設けられているが、この導体層パターンの構成が、検品を考慮して特化された構成になっている。特化の構成として、導体層パターンのうちの、第1の電気/電子部品の複数の端子にそれぞれ電気的に接続された導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが第1の電気/電子部品の複数の端子ごとに互いに電気的に独立しており、導体層パターンのうちの、第2の電気/電子部品の複数の端子にそれぞれ電気的に接続された導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、第2の電気/電子部品の複数の端子ごとに互いに電気的に独立しており、かつ、第1の導体層パターンのいずれとも電気的に独立している。
このような導体層パターンの構成を換言すると、第1の導体層パターンは、第1の電気/電子部品の各端子に対応したそのリード部としての位置づけになっており、第2の導体層パターンは、第2の電気/電子部品の各端子に対応したそのリード部としての位置づけとなっている、と言える。単なるリード部様であるため、これらのパターン同士の電気的導通はまったくない。
したがって、第1の導体層パターンを電気的検査用リードに用いて第1の電気/電子部品をまったく制約なしに検査し、部品実装モジュールとして良品選別を行うことができ、同様に、第2の導体層パターンを電気的検査用リードに用いて第2の電気/電子部品をまったく制約なしに検査し、部品実装モジュールとして良品選別を行うことができる。よって、検品の容易性を向上できる。良品選別には、電気/電子部品自体が機能的に不全である不良品を取り除く選別と、電気/電子部品とその接続されたランドとの電気的接続が不全である不良品を取り除く選別とが含まれる。
また、本発明の別の態様である部品実装モジュール内蔵配線板は、絶縁板と、前記絶縁板上に設けられた、部品実装用のランドを含む導体層パターンと、前記導体層パターンの前記ランドを介して前記絶縁板上に実装された、それぞれ複数の端子を備えた第1および第2の電気/電子部品とを具備し、前記導体層パターンのうちの、前記第1の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが前記第1の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、前記導体層パターンのうちの、前記第2の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、前記第2の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、かつ、前記第1の導体層パターンのいずれとも電気的に独立している部品実装モジュールと、前記部品実装モジュールを埋設する絶縁層と、該絶縁層中に設けられた、前記第1、第2の導体層パターンのそれぞれに電気的導通する内層配線層とを有する多層配線板とを具備することを特徴とする。
この部品実装モジュール内蔵配線板は、上記の部品実装モジュールを内蔵させた配線板である。この場合、部品実装モジュールとして良品選別されたものを利用できるので、部品実装モジュール内蔵配線板として不良率を減じることができる。
この点において、電気/電子部品を直接内蔵させる配線板の場合には、内蔵部品の電気的検査を漏れなく行おうとすると、配線板に検査専用のパターンやパッドを数多く配置する必要が生じ、本来の配線板設計の融通性が減じ高密度配線の障害になる。また、いかに多くの検査専用パターンやパッドを設けても、これらに検査針を突き当てて行う検査は、純粋に個別の部品ごとの検査とはならない。すなわち、配線板に形成された回路によって接続された別の部品の影響を常に考慮しておく必要が生じ、検査が簡明なものとはならない。これに対し、上記の部品実装モジュール内蔵配線板は、部品実装モジュール内蔵配線板として、検品の容易性を向上できる。
また、本発明のさらに別の態様である部品実装モジュール内蔵配線板の製造方法は、第1の絶縁板と、前記第1の絶縁板上に設けられた、部品実装用のランドを含む導体層パターンと、前記導体層パターンの前記ランドを介して前記第1の絶縁板上に実装された、それぞれ複数の端子を備えた第1および第2の電気/電子部品とを具備し、前記導体層パターンのうちの、前記第1の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが前記第1の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、前記導体層パターンのうちの、前記第2の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、前記第2の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、かつ、前記第1の導体層パターンのいずれとも電気的に独立している部品実装モジュールを用意する工程と、前記部品実装モジュールの前記第1の導体層パターンを電気的検査用リードに用いて前記第1の電気/電子部品を検査し、前記部品実装モジュールとして良品選別を行う工程と、前記部品実装モジュールの前記第2の導体層パターンを電気的検査用リードに用いて前記第2の電気/電子部品を検査し、前記部品実装モジュールとして良品選別を行う工程と、前記第1の絶縁板とは異なる第2の絶縁板上に、前記良品選別後の前記部品実装モジュールが位置するように、かつ、前記第1、第2の絶縁板とは異なる第3の絶縁板中に該部品実装モジュールが埋め込まれるように、かつ、該部品実装モジュールの前記第1、第2の導体層パターンが前記第2の絶縁板に設けられた配線パターンに電気的導通するように、前記第2の絶縁板に積層状に前記第3の絶縁板を一体化する工程とを具備することを特徴とする。
この製造方法は、上記の部品実装モジュール内蔵配線板を製造するひとつの方法であり、部品実装モジュールとして良品選別されたものを利用できるので、製造後の不良率を減じることができる。すなわち、その製造工程において、第1の導体層パターンを電気的検査用リードに用いて第1の電気/電子部品をまったく制約なしに検査し、部品実装モジュールとして良品選別を行うことができる。同様に、第2の導体層パターンを電気的検査用リードに用いて第2の電気/電子部品をまったく制約なしに検査し、部品実装モジュールとして良品選別を行うことができる。よって、検品の容易性を向上できる。
本発明によれば、部品実装モジュール、部品実装モジュール内蔵配線板、および部品実装モジュール内蔵配線板の製造方法において、検品の容易性を向上することができる。
本発明の一実施形態に係る部品実装モジュール内蔵配線板の構成を模式的に示す断面図。 図1に示した配線板に内蔵の部品実装モジュールの製造過程の例を模式的に断面で示す工程図。 図2(c)に示した部品実装モジュールにおける、実装部品と導電経路との電気的接続関係を示す模式図。 図2(c)に示した部品実装モジュールを電気的に検査する態様を示す模式図。 図1に示した部品実装モジュール内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図1に示した部品実装モジュール内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図1に示した部品実装モジュール内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。 本発明の別の実施形態に係る部品実装モジュール内蔵配線板の構成を模式的に示す断面図。 図8に示した配線板に内蔵の部品実装モジュールの製造過程の例を模式的に断面で示す工程図。
本発明の実施態様として、前記第1、第2の電気/電子部品が、それぞれ、半導体チップを有する部品である、とすることができる。部品として半導体チップを有するものは、一般に、その実装後の電気的検査(特に機能検査)が特に複雑化しやすい。この点を大きく改善できる。
ここで、前記第1の電気/電子部品および/または前記第2の電気/電子部品が、導体バンプを介して前記導体層パターンの前記ランドにフリップ接続されている、とすることができる。フリップ接続工程は、一般の部品実装工程より、実装位置の確保に高精度を要するなど制約が大きい場合がある。部品実装モジュールの段階でフリップ接続を行うことで、その対応がより容易になる。しかもその実装後の電気的検査が十分なものとなる。
また、ここで、前記第1の電気/電子部品および/または前記第2の電気/電子部品が、エリア配置の表面実装用端子を有し、該表面実装用端子を用いはんだを介して前記導体層パターンの前記ランドに接続されている、とすることができる。エリア配置の表面実装用端子を有する、半導体チップを有する部品は、その実装工程が一般の表面実装型受動素子部品と同様な工程になるので、部品実装モジュールとして生産性を向上できる。
また、実施態様として、前記第1の電気/電子部品および/または前記第2の電気/電子部品が、表面実装型受動素子部品である、とすることができる。このような場合においては、その数が特に多い場合でもその実装後の電気的検査が簡明なものになる。
また、部品実装モジュール内蔵配線板としての実施態様として、前記部品実装モジュールの前記第1の導体層パターンが、それぞれ、前記絶縁板を貫通して設けられた第1の縦方向導電体を経由して、前記絶縁板の該第1の電気/電子部品が実装された面とは反対側の面に設けられた第1の裏面導体層パターンに電気的に導通し、前記部品実装モジュールの前記第2の導体層パターンが、それぞれ、前記絶縁板を貫通して設けられた第2の縦方向導電体を経由して、前記絶縁板の該第2の電気/電子部品が実装された面とは反対側の面に設けられた第2の裏面導体層パターンに電気的に導通し、前記多層配線板の前記内層配線層が、前記部品実装モジュールの前記第1、第2の裏面導体層パターンを経由して、前記部品実装モジュールの前記第1、第2の導体層パターンのそれぞれに電気的導通している、とすることができる。
この態様は、部品実装モジュールの部品が配されていない裏面側を、これを内蔵する多層配線板との電気的接続面とするものである。これによれば、部品実装モジュールの全体をひとつの表面実装が可能な部品のように扱い、多層配線板の内部に埋設することができる。これにより製造の負担を小さく抑えることができる。
ここで、前記部品実装モジュールの前記第1の裏面導体層パターンおよび前記第2の裏面導体層パターンが、はんだ接続用のランドを有し、前記多層配線板の前記内層配線層が、前記第1、第2の裏面導体層パターンの前記ランド上に接触して設けられたはんだを経由して、前記部品実装モジュールの前記第1、第2の導体層パターンのそれぞれに電気的導通している、とすることができる。このようなランドを介したはんだによる電気的接続は、一般の表面実装型受動素子部品と同様な実装工程で行うことができ、効率的な製造が可能である。
また、製造方法としての実施態様として、前記部品実装モジュールの前記第1の導体層パターンが、それぞれ、前記第1の絶縁板を貫通して設けられた第1の縦方向導電体を経由して、前記第1の絶縁板の該第1の電気/電子部品が実装された面とは反対側の面に設けられた第1の裏面導体層パターンに電気的に導通し、前記部品実装モジュールの前記第2の導体層パターンが、それぞれ、前記第1の絶縁板を貫通して設けられた第2の縦方向導電体を経由して、前記第1の絶縁板の該第2の電気/電子部品が実装された面とは反対側の面に設けられた第2の裏面導体層パターンに電気的に導通し、前記第1の裏面導体層パターンおよび前記第2の裏面導体層パターンが、はんだ接続用のランドを有し、前記第2の絶縁板に積層状に前記第3の絶縁板を一体化する前記工程が、前記部品実装モジュールの前記第1、第2の導体層パターンが、該部品実装モジュールの前記第1、第2の裏面導体層パターンの前記ランドおよび該ランドに接触するはんだを介して前記第2の絶縁板に設けられた前記配線パターンに電気的導通するように、該部品実装モジュールを前記第2の絶縁板上にあらかじめ実装する工程を含む、とすることができる。
このようなはんだ接続用のランドを介したはんだによる電気的接続は、一般の表面実装型受動素子部品と同様な実装工程で行うことができ、効率的な製造が可能である。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品実装モジュール内蔵配線板の構成を模式的に示す断面図である。
図1に示すように、この部品実装モジュール内蔵配線板は、絶縁層11、同12、同13、同14、同15、配線層(配線パターン)21、同22、同23、同24、同25、同26(=合計6層、このうち配線層22、23、24、25は内層配線層)、層間接続体31、同32、同34、同35、スルーホール導電体(層間接続体31等とは異種の層間導電体)33、はんだレジスト41、同42を有し、さらに、内蔵の部品実装モジュールの部分が、表面実装型受動素子部品51、半導体素子52、はんだ61、62、導体層パターン71a、71b、絶縁板81、裏面導体層パターン72、縦方向導電体85を有する。この部品実装モジュールは、はんだ91により上記の内層配線層22上に実装されている。
すなわち、この部品実装モジュール内蔵配線板では、電気/電子部品としての表面実装型受動素子部品51および半導体素子52が、絶縁板81を仲介基板にして内蔵されている。換言すると、表面実装型受動素子部品51および半導体素子52が、あらかじめ絶縁板81上に実装されて部品実装モジュールとされ、この部品実装モジュールが内蔵の対象部品になっている。
部品実装モジュールには、絶縁板81上に、表面実装型受動素子部品51を実装するためのランドを含む導体層パターン71aと、半導体素子52を実装するためのランドを含む導体層パターン71bとが形成されている。また、絶縁板81の裏面には、導体層パターン71a、71bのそれぞれと縦方向導電体85を介して電気的導通がなされている裏面導体層パターン72が形成されている。裏面導体層パターン72は、この部品実装モジュールを実装、接続するためのはんだ91が載るランドを含んでいる。
表面実装型受動素子部品51は、いわゆるチップ部品であり、ここでは例えばチップコンデンサ(あるいはチップ抵抗、チップインダクタ)である。その平面的な大きさは例えば0.6mm×0.3mmである。両端に端子51aを有し、その下側が導体層パターン71aによるランドに対向位置している。表面実装型受動素子部品51の端子51aと導体層パターン71aによるランドとは、はんだ61により電気的・機械的に接続されている。
半導体素子52は、例えば、ウエハレベル・チップスケールパッケージによる半導体部品であり、半導体チップと、該半導体チップ上に形成されたエリア配置(グリッド状配列)の表面実装用端子52aとを少なくとも備えている。表面実装用端子52aは、半導体チップの一面にもともと設けられた端子(パッド)から再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上のパッドのそれより粗くなっている。半導体素子52は、受動素子部品51の場合と同様の表面実装技術により、導体層パターン71bによるランド上にはんだ62を介して実装され、半導体素子52とこのランドとは機械的、電気的に接続されている。
この部品実装モジュールにおいて、特に、表面実装型受動素子部品51の端子51aにそれぞれ電気的に接続された導体層パターン71aは互いに電気的に独立しており、半導体素子52の端子52aにそれぞれ電気的に接続された導体層パターン71bも互いに電気的に独立している。さらに、この導体層パターン71bは、導体層パターン71aのいずれとも電気的に独立している。導体層パターン71a、71bは、縦方向導電体85を介して裏面導体層パターン72と電気的に導通しているが、この電気的導通を含んでも、導体層パターン71a、71bのそれぞれは電気的に独立している。
このような導体層パターン71a、71bの構成を換言すると、導体層パターン71aは、裏面導体層パターン72までを含めて、表面実装型受動素子部品51の各端子51aに対応したそのリード部としての位置づけになっており、導体層パターン71bは、裏面導体層パターン72までを含めて、半導体素子52の各端子52aに対応したそのリード部としての位置づけとなっている(図3を参照して後述する)。
したがって、導体層パターン71aを電気的検査用リードに用いて表面実装型受動素子部品51をまったく制約なしに検査し、部品実装モジュールとして良品選別を行うことができ、同様に、導体層パターン71bを電気的検査用リードに用いて半導体素子52をまったく制約なしに検査し、部品実装モジュールとして良品選別を行うことができる。よって、検品の容易性を向上できる。良品選別には、部品51や素子52自体が機能的に不全である不良品を取り除く選別と、部品51や素子52とその接続されたランドとの電気的接続が不全である不良品を取り除く選別とが含まれる。良品選別するための電気的検査については図4を参照して後述する。
部品実装モジュール内蔵配線板としてほかの構造について述べると、配線層21、26は、配線板としての両主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、26のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト41、42が形成されている(厚さはそれぞれ例えば20μm程度)。ランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。
また、配線層22、23、24、25は、それぞれ、内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12が、配線層23と配線層24との間に絶縁層13が、配線層24と配線層25との間に絶縁層14が、配線層25と配線層26との間に絶縁層15が、それぞれ位置しこれらの配線層21〜26を隔てている。各配線層21〜26は、例えばそれぞれ厚さ18μmの金属(銅)箔からなっている。
各絶縁層11〜15は、絶縁層13を除き例えばそれぞれ厚さ100μm、絶縁層13のみ例えば厚さ400μmで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層13は、内蔵された部品実装モジュールに相当する位置部分が開口部となっており、部品実装モジュールを内蔵するための空間を提供する。絶縁層12、14は、内蔵された部品実装モジュールのための絶縁層13の上記開口部および絶縁層13のスルーホール導電体33内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、絶縁層13を貫通して設けられたスルーホール導電体33により導通し得る。配線層24と配線層25とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体34により導通し得る。配線層25と配線層26とは、それらのパターンの面の間に挟設されかつ絶縁層15を貫通する層間接続体35により導通し得る。
層間接続体31、32、34、35は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は、太い側で例えば200μmである。
なお、表面実装型受動素子部品51、半導体素子52の各端子51a、52aからの(への)回路としての電気的な接続は、必要に応じて、配線層21〜26と、層間接続体31、32、33、35、スルーホール導電体33とによりなすことができる。すでに述べたように、この電気的な接続は、部品実装モジュールが備える導体層パターン71a、71b、裏面導体層パターン72によっては一切なされていない。
ここで、部品実装モジュールについてその構成と製造工程例を図2を参照して述べる。図2は、図1に示した配線板に内蔵の部品実装モジュールの製造過程の例を模式的に断面で示す工程図である。図2において、図1中に示した構成要素と同じまたは対応するものには同一符号を付している。
まず、図2(a)に示すように、厚さ例えば60μmのガラスエポキシ樹脂の絶縁板81の表面に厚さ例えば10μmの導体層パターン71a、71bを有し、裏面に厚さ例えば10μmの裏面導体層パターン72を有する両面基板を用意する。導体層パターン71a、71bのパターン構成、および裏面導体層パターン72のパターン構成についてはすでに説明したとおりである。縦方向導電体85は、絶縁板81を貫通して、導体層パターン71a、71bと裏面導体層パターン72とを電気的導通させるように設ける。
図2(a)に示す状態のものを製造する工程は概略、例えば以下である。まず、導体層パターン71a、71bとすべき金属箔(例えばCu箔)を用意し、その上の所定位置に縦方向導電体85とすべき導電性バンプを、例えば銀微粒子が分散されたペースト状の導電性組成物のスクリーン印刷により円錐状に形成する。そして、これを乾燥、硬化させて得られた導電性バンプを貫通させるように、上記金属箔上に、絶縁板81とすべきプリプレグを積層する。さらに、プリプレグ上に、裏面導電体パターン72とすべき金属箔(例えばCu箔)を積層し、加熱、加圧して全体を一体化させかつプリプレグを硬化させる。
このようにして得られた、絶縁板81を貫通して縦方向導電体85を有する積層体に対して、周知のフォトリソグラフィ工程を施して両面の金属箔をパターニングし、これらの金属箔をその表の面については導体層パターン71a、71bに、その裏の面については裏面導体層パターン72に、それぞれエッチング加工する。これにより図2(a)に示す状態のものが得られる。
次に、加工により得られた導体層パターン71a、71bのランド上に、図2(b)に示すように、クリームはんだ61A、62Aを適用する。これらは、例えばスクリーン印刷を用いて適用することができる。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。なお、スクリーン印刷に代えてディスペンサで適用することもできる。
次に、表面実装型受動素子部品51および半導体素子52を、それぞれ、クリームはんだ61A、62Aを介した各ランド上にそれぞれ例えばマウンタで載置する。続いて、例えばリフロー炉で加熱してクリームはんだ61A、62Aをリフローする。これにより、図2(c)に示すように、はんだ61、62により部品51、素子52が実装された部品実装モジュール80を得ることができる。この例では、表面実装型受動素子部品51と半導体素子52とが混載であっても、それらをはんだ61、62によって同時の工程で実装することができ実装工程が効率化する。
なお、図2に示した工程はひとつの例であり、ここに示した以外にも多様な手法を採り得る。例えば、図2(a)においては、導体層パターン71a、72b、裏面導体層パターン72を金属箔のエッチング加工により形成するとして説明したが、周知のアディティブ工程(レジストマスクを利用してめっき質を成長させる)により形成することももちろんできる。縦方向導電体85についても、導電性組成物のスクリーン印刷を由来とするもの以外に、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。
次に、図3は、図2(c)に示した部品実装モジュール80における、実装部品と導電経路との電気的接続関係を示す模式図である。図3において、すでに説明した図中に示した構成要素と対応するものには同一符号を付してある。
すなわち、すでに説明したように、この部品実装モジュール80において、表面実装型受動素子部品51の端子51aにそれぞれ電気的に接続された導体層パターン71aは互いに電気的に独立しており、半導体素子52の端子52aにそれぞれ電気的に接続された導体層パターン71bは互いに電気的に独立している。さらに、この導体層パターン71bは、導体層パターン71aのいずれとも電気的に独立している。導体層パターン71a、71bは、縦方向導電体85を介して裏面導体層パターン72と電気的に導通しているが、この電気的導通を含んでも、導体層パターン71a、71bのそれぞれは電気的に独立している。
このような導体層パターン71a、71bの構成を換言すると、導体層パターン71aは、裏面導体層パターン72までを含めて、表面実装型受動素子部品51の各端子51aに対応したそのリード部としての位置づけになっており、導体層パターン71bは、裏面導体層パターン72までを含めて、半導体素子52の各端子52aに対応したそのリード部としての位置づけとなっている。このような導体層パターン71aの構成は、部品実装モジュール80として表面実装型受動素子部品がいくつ設けられている場合も同様である(図3では3つ設けられている)。また、このような導体層パターン71bの構成も、部品実装モジュール80として半導体素子がいくつ設けられている場合でも同様である(図3では1つ設けられている)。
次に、図4は、図2(c)に示した部品実装モジュール80を電気的に検査する態様を示す模式図である。部品実装モジュール80においては、表面実装型受動素子部品51、半導体素子52が電気的につながる導電路のそれぞれが、どれも電気的に独立したパターンになっている。これは上記説明の通りである。そこで、図4に示すようにして、この状態の部品実装モジュール80について検品を行う。
具体的には、例えば、図示するように部品実装用のランドに電気的にそれぞれつながる裏面導体層パターン72を電気的検査用パッドに用いて、この検査用パッドに検査針110を突き当て、さらに検査針110にケーブル120を介して接続する、検査信号の発生/検知を行う検査装置100を用意して、検品を行う。電気的検査用パッドとしては、もちろん、モジュール80の表の面の導体層パターン71a、71bを使用することもできる。
ここでの検査では、外観では判別が困難な、はんだ61、62の接続不良状態を電気的に容易に検出すること、および表面実装型受動素子部品51、半導体素子52の機能、性能を電気的に検査することが、それぞれ、検査装置100を用いて可能である。よって、この段階の製造途上における良品のみを以降の工程に投入できる。また、場合によりリペアを行い、良品に直し以降の工程に活かすこともできる。
この検査においては、特に、表面実装型受動素子部品51や半導体素子52の検査を、ほかの実装部品の影響なしに行うことができる。これは、すでに説明したように、部品実装モジュール80において、実装部品同士が電気的にはまったく接続されない導電路の構成となっているためである。このように、部品51や素子52を部品実装モジュール80の段階で検査し、その後に多層配線板内に内蔵することにより、多層配線板側での電気的検査のための構造上の負担を大きく軽減し、さらに検査を簡明化することができる。
部品として半導体チップを有するものは、その部品からの(への)配線が一部でも他の部品に通じていると、その影響を考慮することを要し、一般に、その実装後の電気的検査(特に機能検査)が特に困難化、複雑化しやすい。図4に示す検査では、この点を大きく改善できる。また、表面実装型受動素子部品の場合においては、その数が特に多い場合でもその電気的検査が非常に簡明なものになる。
次に、図1に示した部品実装モジュール内蔵配線板の製造工程を図5ないし図7を参照して説明する。図5ないし図7は、それぞれ、図1に示した部品実装モジュール内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図においてすでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。
図5から説明する。図5は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図5(a)に示すように、厚さ例えば18μmの金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば200μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。
次に、図5(b)に示すように、金属箔22A上に厚さ例えば公称100μmのFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図5(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
次に、図5(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、部品実装モジュール80を接続(実装)するためのランドを含む配線パターン22に加工する。そして、加工により得られたランド上に、図5(e)に示すように、クリームはんだ91Aを例えばスクリーン印刷を用いて適用する。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサで適用することもできる。
次に、表面実装型受動素子部品51および半導体素子52が実装されたモジュール80(検品済み)を、クリームはんだ91Aを介した各ランド上にそれぞれ例えばマウンタで載置する。このとき、内蔵する別のモジュールや表面実装が可能な部品(不図示)がある場合には、これらを同時にマウンタで載置することができる。続いて、例えばリフロー炉で加熱してクリームはんだ91Aをリフローする。クリームはんだ91Aについては、その溶融温度がクリームはんだ61A、62Aのそれより低いものを選択することで、クリームはんだ91Aの溶融時にはんだ61、62が再溶融することを避けることができる。
以上により、図5(f)に示すように、表面実装型受動素子部品51および半導体素子52が実装されたモジュール80が、はんだ91を介して配線層22の各ランド上に接続された状態の配線板素材1を得ることができる。この配線板素材1を用いる後の工程については図7で述べる。配線板素材1の製造過程においては、部品実装モジュール80の全体をひとつの表面実装が可能な部品のように扱っている。これにより製造の負担を小さく抑えることにもなっている。
なお、モジュール80を配線層22に電気的に接続する図5(f)の態様には、縦方向導電体85、裏面導体層パターン72、はんだ91を利用する態様以外に、これらに代えてワイヤボンディングを利用する態様もあり得る。すなわち、モジュール80の絶縁板81の表の面の側に導体層パターン71a、71bによるボンディングパッドを設けておき、配線層22の側には、モジュール80を取り囲む位置に配線層22によるボンディングパッドを設けておく。そしてこれらのボンディングパッド間をボンディングワイヤで接続するという形態である。
次に、図6を参照して説明する。図6は、図1中に示した各構成のうち絶縁層13および同12を中心とした部分の製造工程を示している。まず、図6(a)に示すように、両面に例えば厚さ18μmの金属箔(電解銅箔)23A、24Aが積層された例えば厚さ300μmのFR−4の絶縁層13を用意し、その所定位置にスルーホール導電体を形成するための貫通孔702をあけ、かつ内蔵する部品実装モジュール80に相当する部分にモジュール用開口部701を形成する。
次に、無電解めっきおよび電解めっきを行い、図6(b)に示すように、貫通孔702の内壁にスルーホール導電体33を形成する。このとき開口部701の内壁にも導電体が形成される。さらに、図6(c)に示すように、金属箔23A、24Aを周知のフォトリソグラフィを利用して所定にパターニングして配線層23、24を形成する。配線層23、24のパターニング形成により、開口部701の内壁に形成された導電体も除去される。
次に、図6(d)に示すように、配線層23上の所定の位置に層間接続体32となる導電性バンプ(底面径例えば200μm、高さ例えば160μm)をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図6(e)に示すように、絶縁層12とすべきFR−4のプリプレグ12A(公称厚さ例えば100μm)を配線層23側にプレス機を用い積層する。プリプレグ12Aには、絶縁層13と同様の、内蔵するモジュール80に相当する部分の開口部をあらかじめ設けておく。
図6(e)の積層工程では、層間接続体32の頭部をプリプレグ12Aに貫通させる。なお、図6(e)における層間接続体32の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた配線板素材を配線板素材2とする。
以上の図6に示した工程は、以下のような手順とすることも可能である。図6(a)の段階では、貫通孔702のみ形成しモジュール用の開口部701を形成せずに続く図6(b)から図6(d)までの工程を行う。次に、図6(e)に相当する工程として、プリプレグ12A(開口のないもの)の積層を行う。そして、絶縁層13およびプリプレグ12Aにモジュール用の開口部を同時に形成する、という工程である。
次に、図7を参照して説明する。図7は、上記で得られた配線板素材1、2などを積層する配置関係を示す図である。ここで、図示上側の配線板素材3は、下側の配線板素材1と同様な工程を適用し、かつそのあと層間接続体34およびプリプレグ14Aを、図示中間の配線板素材2における層間接続体32およびプリプレグ12Aと同様にして形成し得られたものである。
ただし、配線板素材3は、モジュールおよびこれを接続するための部位(各ランド)のない構成であり、さらにプリプレグ14Aには、モジュール80用の開口部を設けない。そのほかは、金属箔(電解銅箔)26A、絶縁層15、層間接続体35、配線層25、プリプレグ14A、層間接続体34とも、それぞれ配線板素材1の金属箔21A、絶縁層11、層間接続体31、配線層22、配線板素材2のプリプレグ12A、層間接続体32と同じである。
図7に示すような配置で各配線板素材1、2、3を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、14Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、14Aの流動性により、部品実装モジュール80の周りの空間、およびスルーホール導電体33内部の空間にはプリプレグ12A、14Aが変形進入し空隙は発生しない。また、配線層22、24は、層間接続体32、34にそれぞれ電気的に接続される。
図7に示す積層工程の後、上下両面の金属箔26A、21Aを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト41、42の層を形成することにより、図1に示したような部品実装モジュール内蔵配線板を得ることができる。図7において、絶縁板81は第1の絶縁板、絶縁層11は第2の絶縁板、プリプレグ12A、絶縁層13、プリプレグ14A、および絶縁層15は第3の絶縁板に相当する。
変形例として、中間の絶縁層13に設けられたスルーホール導電体33については、層間接続体31や同32と同様なものとする構成も当然ながらあり得る。また、層間接続体31、32、34、35について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層21、26は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材1、3の段階で(例えば図5(d)の段階で)形成するようにしてもよい。
次に、本発明の別の実施形態に係る部品実装モジュール内蔵配線板について図8を参照して説明する。図8は、別の実施形態に係る部品実装モジュール内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。
この形態では、内蔵の部品実装モジュールが、ベアの半導体チップ53を有しており、この半導体チップ53は、フリップ接続により導体バンプ63を介して導体層パターン71bに電気的に接続されている。この接続のため、半導体チップ53が有する端子パッド(不図示)上にあらかじめ導体バンプ63が形設され、この導体バンプ63に位置を合わせて導体層パターン71bにはその一部としてランドがパターン形成されている。導体バンプ63は、材質として例えばAu(金)であり、あらかじめ端子パッド上にスタッド状に形成されたものである。半導体チップ53と導体層パターン71bおよび絶縁板81との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂69が満たされている。
このように半導体チップ53がフリップ接続される場合には、その接続工程が、一般の部品実装工程の場合より、実装位置の確保に高精度を要するなど制約が大きくなる。そこで、部品実装モジュールの段階でフリップ接続を行うことで、面積がより小さいモジュール上への実装とすることができ、その対応がより容易になる。しかもその実装後の電気的検査が、上記説明のような構成を有するモジュールに対して行われるので、制約のない十分なものとなるなど利点が大きい。
図9は、図8に示した配線板に内蔵の部品実装モジュールの製造過程の例を模式的に断面で示す工程図である。図9において、図8中に示した構成要素と同じまたは対応するものには同一符号を付している。
まず、図9(a)は、ほぼ図2(a)での説明と同様である。ただし導体層パターン71bは、半導体チップ53をフリップ接続するためのランドを含むようにパターン形成する。
次に、加工により得られた、受動素子部品51用の導体層パターン71aのランド上に、図9(b)に示すように、クリームはんだ61Aを適用する。これには、例えばスクリーン印刷を利用することができる。クリームはんだ61Aは、スクリーン印刷に代えてディスペンサで適用することもできる。
次に、表面実装型受動素子部品51を、クリームはんだ61Aを介したランド上に例えばマウンタで載置する。続いて、例えばリフロー炉で加熱してクリームはんだ61Aをリフローする。これにより、受動素子部品51の実装が終了する。
次に、半導体チップ53が実装されるべき絶縁板81上の位置に例えばディスペンサを用いて硬化前のアンダーフィル樹脂69を適用する。続いて、導体バンプ63を伴った半導体チップ53を例えばフリップチップボンダを用いて、導体層パターン71bによるランドに位置合わせし圧接する。圧接の後、その接続強度の向上のため、およびアンダーフィル樹脂69を硬化するため、加熱工程(はんだ61が溶融しない温度で)を行う。
以上により、半導体チップ53が、導体バンプ63を介して導体層パターン71bのランド上に接続され、かつ、硬化後のアンダーフィル樹脂69が、半導体チップ53と導体層パターン71bおよび絶縁板81との間に満たされた状態となる。これにより、図9(c)に示すように、はんだ61により部品51が実装され、かつフリップ接続により半導体チップ53が実装された部品実装モジュール80Aを得ることができる。
1…配線板素材、2…配線板素材、3…配線板素材、11…絶縁層、11A…プリプレグ、12…絶縁層、12A…プリプレグ、13…絶縁層、14…絶縁層、14A…プリプレグ、15…絶縁層、21…配線層(配線パターン)、21A…金属箔(銅箔)、22…配線層(配線パターン)、22A…金属箔(銅箔)、23…配線層(配線パターン)、23A…金属箔(銅箔)、24…配線層(配線パターン)、24A…金属箔(銅箔)、25…配線層(配線パターン)、26…配線層(配線パターン)、26A…金属箔(銅箔)、31、32、34、35…層間接続体(導電性組成物印刷による導電性バンプ)、33…スルーホール導電体、41、42…はんだレジスト、51…表面実装型受動素子部品、51a…端子、52…半導体素子(ウエハレベル・チップスケールパッケージによる)、52a…エリア配置の表面実装用端子、53…半導体チップ、61、62…はんだ、61A、62A…クリームはんだ、63…導体バンプ(金スタッドバンプ)、69…アンダーフィル樹脂、71a…導体層パターン(第1の導体層パターン)、71b…導体層パターン(第2の導体層パターン)、72…裏面導体層パターン、80、80A…部品実装モジュール、81…絶縁板、85…縦方向導電体(導電性組成物印刷による導電性バンプ)、91…はんだ、91A…クリームはんだ、100…検査装置、110…検査針、120…ケーブル、701…モジュール用開口部、702…貫通孔。

Claims (10)

  1. 絶縁板と、
    前記絶縁板上に設けられた、部品実装用のランドを含む導体層パターンと、
    前記導体層パターンの前記ランドを介して前記絶縁板上に実装された、それぞれ複数の端子を備えた第1および第2の電気/電子部品とを具備し、
    前記導体層パターンのうちの、前記第1の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが前記第1の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、
    前記導体層パターンのうちの、前記第2の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、前記第2の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、かつ、前記第1の導体層パターンのいずれとも電気的に独立していること
    を特徴とする部品実装モジュール。
  2. 前記第1、第2の電気/電子部品が、それぞれ、半導体チップを有する部品であることを特徴とする請求項1記載の部品実装モジュール。
  3. 前記第1の電気/電子部品および/または前記第2の電気/電子部品が、導体バンプを介して前記導体層パターンの前記ランドにフリップ接続されていることを特徴とする請求項2記載の部品実装モジュール。
  4. 前記第1の電気/電子部品および/または前記第2の電気/電子部品が、エリア配置の表面実装用端子を有し、該表面実装用端子を用いはんだを介して前記導体層パターンの前記ランドに接続されていることを特徴とする請求項2記載の部品実装モジュール。
  5. 前記第1の電気/電子部品および/または前記第2の電気/電子部品が、表面実装型受動素子部品であることを特徴とする請求項1記載の部品実装モジュール。
  6. 絶縁板と、前記絶縁板上に設けられた、部品実装用のランドを含む導体層パターンと、前記導体層パターンの前記ランドを介して前記絶縁板上に実装された、それぞれ複数の端子を備えた第1および第2の電気/電子部品とを具備し、前記導体層パターンのうちの、前記第1の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが前記第1の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、前記導体層パターンのうちの、前記第2の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、前記第2の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、かつ、前記第1の導体層パターンのいずれとも電気的に独立している部品実装モジュールと、
    前記部品実装モジュールを埋設する絶縁層と、該絶縁層中に設けられた、前記第1、第2の導体層パターンのそれぞれに電気的導通する内層配線層とを有する多層配線板と
    を具備することを特徴とする部品実装モジュール内蔵配線板。
  7. 前記部品実装モジュールの前記第1の導体層パターンが、それぞれ、前記絶縁板を貫通して設けられた第1の縦方向導電体を経由して、前記絶縁板の該第1の電気/電子部品が実装された面とは反対側の面に設けられた第1の裏面導体層パターンに電気的に導通し、
    前記部品実装モジュールの前記第2の導体層パターンが、それぞれ、前記絶縁板を貫通して設けられた第2の縦方向導電体を経由して、前記絶縁板の該第2の電気/電子部品が実装された面とは反対側の面に設けられた第2の裏面導体層パターンに電気的に導通し、
    前記多層配線板の前記内層配線層が、前記部品実装モジュールの前記第1、第2の裏面導体層パターンを経由して、前記部品実装モジュールの前記第1、第2の導体層パターンのそれぞれに電気的導通していること
    を特徴とする請求項6記載の部品実装モジュール内蔵配線板。
  8. 前記部品実装モジュールの前記第1の裏面導体層パターンおよび前記第2の裏面導体層パターンが、はんだ接続用のランドを有し、
    前記多層配線板の前記内層配線層が、前記第1、第2の裏面導体層パターンの前記ランド上に接触して設けられたはんだを経由して、前記部品実装モジュールの前記第1、第2の導体層パターンのそれぞれに電気的導通していること
    を特徴とする請求項7記載の部品実装モジュール内蔵配線板。
  9. 第1の絶縁板と、前記第1の絶縁板上に設けられた、部品実装用のランドを含む導体層パターンと、前記導体層パターンの前記ランドを介して前記第1の絶縁板上に実装された、それぞれ複数の端子を備えた第1および第2の電気/電子部品とを具備し、前記導体層パターンのうちの、前記第1の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第1の導体層パターンとして、該第1の導体層パターンが前記第1の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、前記導体層パターンのうちの、前記第2の電気/電子部品の前記複数の端子にそれぞれ電気的に接続された前記導体層パターンを第2の導体層パターンとして、該第2の導体層パターンが、前記第2の電気/電子部品の前記複数の端子ごとに互いに電気的に独立しており、かつ、前記第1の導体層パターンのいずれとも電気的に独立している部品実装モジュールを用意する工程と、
    前記部品実装モジュールの前記第1の導体層パターンを電気的検査用リードに用いて前記第1の電気/電子部品を検査し、前記部品実装モジュールとして良品選別を行う工程と、
    前記部品実装モジュールの前記第2の導体層パターンを電気的検査用リードに用いて前記第2の電気/電子部品を検査し、前記部品実装モジュールとして良品選別を行う工程と、
    前記第1の絶縁板とは異なる第2の絶縁板上に、前記良品選別後の前記部品実装モジュールが位置するように、かつ、前記第1、第2の絶縁板とは異なる第3の絶縁板中に該部品実装モジュールが埋め込まれるように、かつ、該部品実装モジュールの前記第1、第2の導体層パターンが前記第2の絶縁板に設けられた配線パターンに電気的導通するように、前記第2の絶縁板に積層状に前記第3の絶縁板を一体化する工程と
    を具備することを特徴とする部品実装モジュール内蔵配線板の製造方法。
  10. 前記部品実装モジュールの前記第1の導体層パターンが、それぞれ、前記第1の絶縁板を貫通して設けられた第1の縦方向導電体を経由して、前記第1の絶縁板の該第1の電気/電子部品が実装された面とは反対側の面に設けられた第1の裏面導体層パターンに電気的に導通し、
    前記部品実装モジュールの前記第2の導体層パターンが、それぞれ、前記第1の絶縁板を貫通して設けられた第2の縦方向導電体を経由して、前記第1の絶縁板の該第2の電気/電子部品が実装された面とは反対側の面に設けられた第2の裏面導体層パターンに電気的に導通し、
    前記第1の裏面導体層パターンおよび前記第2の裏面導体層パターンが、はんだ接続用のランドを有し、
    前記第2の絶縁板に積層状に前記第3の絶縁板を一体化する前記工程が、前記部品実装モジュールの前記第1、第2の導体層パターンが、該部品実装モジュールの前記第1、第2の裏面導体層パターンの前記ランドおよび該ランドに接触するはんだを介して前記第2の絶縁板に設けられた前記配線パターンに電気的導通するように、該部品実装モジュールを前記第2の絶縁板上にあらかじめ実装する工程を含むこと
    を特徴とする請求項9記載の部品実装モジュール内蔵配線板の製造方法。
JP2009181049A 2009-08-03 2009-08-03 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法 Pending JP2011035211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009181049A JP2011035211A (ja) 2009-08-03 2009-08-03 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009181049A JP2011035211A (ja) 2009-08-03 2009-08-03 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2011035211A true JP2011035211A (ja) 2011-02-17

Family

ID=43763980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009181049A Pending JP2011035211A (ja) 2009-08-03 2009-08-03 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法

Country Status (1)

Country Link
JP (1) JP2011035211A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
JP2014086617A (ja) * 2012-10-25 2014-05-12 Murata Mfg Co Ltd 部品内蔵基板およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1144732A (ja) * 1997-06-30 1999-02-16 Nec Corp マルチチップモジュール
WO2009057654A1 (ja) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1144732A (ja) * 1997-06-30 1999-02-16 Nec Corp マルチチップモジュール
WO2009057654A1 (ja) * 2007-11-01 2009-05-07 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013110329A (ja) * 2011-11-23 2013-06-06 Ngk Spark Plug Co Ltd コンデンサモジュール内蔵配線基板
JP2014086617A (ja) * 2012-10-25 2014-05-12 Murata Mfg Co Ltd 部品内蔵基板およびその製造方法

Similar Documents

Publication Publication Date Title
KR101440249B1 (ko) 패키지 기판 유닛 및 패키지 기판 유닛의 제조 방법
KR101611804B1 (ko) 부품 내장 배선판, 부품 내장 배선판의 제조 방법
JP5122932B2 (ja) 多層配線基板
KR20090131877A (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5790750B2 (ja) 放射線検出センサ
JP5515881B2 (ja) 放射線検出センサ、放射線検出センサの製造方法
JP2010232616A (ja) 半導体装置及び配線基板
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011035211A (ja) 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
JP2010010714A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011249457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009130095A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP6236841B2 (ja) 多層配線基板及びその製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2011018782A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010040891A (ja) 部品内蔵配線板
JP2009070998A (ja) フェースダウン実装型電子部品、回路基板、及び半導体装置
JP5897241B2 (ja) 部品内蔵配線板
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902