JP2008042184A - 高周波用半導体装置 - Google Patents
高周波用半導体装置 Download PDFInfo
- Publication number
- JP2008042184A JP2008042184A JP2007181996A JP2007181996A JP2008042184A JP 2008042184 A JP2008042184 A JP 2008042184A JP 2007181996 A JP2007181996 A JP 2007181996A JP 2007181996 A JP2007181996 A JP 2007181996A JP 2008042184 A JP2008042184 A JP 2008042184A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- air bridge
- region
- electrode
- frequency semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4821—Bridge structure with air gap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能な高周波用半導体装置を提供する。
【解決手段】化合物半導体基板11に形成される動作領域12と、動作領域12上に形成されるゲート電極13と、動作領域12上にゲート電極13を挟んで交互に形成されるソース電極14及びドレイン電極15と、外部回路と接続されるためのボンディングパッド18、19と、一方の端部がソース電極14又はドレイン電極15と動作領域12外上で接続され、他方の端部がボンディングパッド18、19と接続されるエアブリッジ20を備える。
【選択図】図2
【解決手段】化合物半導体基板11に形成される動作領域12と、動作領域12上に形成されるゲート電極13と、動作領域12上にゲート電極13を挟んで交互に形成されるソース電極14及びドレイン電極15と、外部回路と接続されるためのボンディングパッド18、19と、一方の端部がソース電極14又はドレイン電極15と動作領域12外上で接続され、他方の端部がボンディングパッド18、19と接続されるエアブリッジ20を備える。
【選択図】図2
Description
本発明は、例えば高周波で用いられる電界効果トランジスタなどの高周波用半導体装置に関する。
近年、インバータ回路やスイッチング素子の高機能化に伴い、電界効果トランジスタ(以下Field Effect Transistor:FETと記す)において、さらなる高周波特性、信頼性の向上が要求されている。
そのため、例えば、マルチフィンガー型のFETが用いられる。マルチフィンガー型のFETにおいて、複数のゲート電極が動作領域を横切るように形成される。複数のゲート電極は、動作領域と平行に形成されるゲート配線と接続される。また、ソース電極/ドレイン電極は、動作領域上にゲート電極を挟んで交互に形成される。そして、それぞれソース/ドレイン配線によりボンディングパッドと接続される。このとき、ゲート配線とソース/ドレイン配線が交差してしまうが、これらを絶縁するために、ゲート配線上にSiNなどのパシベーション膜が形成される。
しかしながら、このように、誘電率の高いSiNなどのパシベーション膜上に、直接配線を形成することにより、浮遊容量が発生する。特に高周波領域において無視できなくなる。そこで、この浮遊容量を低減するために、空隙を介して上層配線を形成するエアブリッジ構造が用いられている(例えば特許文献1、2参照)。
このようなエアブリッジ構造におけるソース/ドレイン電極は、動作領域上に例えばPt/AuGeなどのオーミックコンタクトと、例えばAu/Pt/Tiなどのメタル層が順次積層されて形成される。そして、これらメタル層上全面とソース/ドレインボンディングパッドが形成される領域、及びこれらを接続する領域に、例えばAuの単層メッキ層が形成され、エアブリッジなどが形成される。
エアブリッジを構成するAuは、GaAs基板など化合物半導体基板より熱膨張率が大きい。従って、メッキ形成温度(例えば60℃)から、通電温度(例えば加速評価条件の225℃)や、非通電時の温度(例えば常温25℃)のように温度が変動することにより、エアブリッジにおいて、熱膨張、熱収縮が生じる。そして、このような熱膨張、熱収縮により、動作領域に圧縮応力、引張り応力といった大きな内部応力が発生する。そのため、出力特性が劣化するなどの不具合が生じ、良好な信頼性を得ることが困難であるという問題がある。
特開平9−8064号公報(図1など)
特開2001−15526号公報(図1、[0004]など)
本発明は、出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能な高周波用半導体装置を提供することを目的とするものである。
本発明の一態様によれば、化合物半導体基板に形成される動作領域と、動作領域上に形成されるゲート電極と、動作領域上にゲート電極を挟んで交互に形成されるソース電極及びドレイン電極と、外部回路と接続されるためのボンディングパッドと、一方の端部がソース電極又はドレイン電極と動作領域外上で接続され、他方の端部がボンディングパッドと接続されるエアブリッジを備えることを特徴とする高周波用半導体装置が提供される。
本発明の一実施態様によれば、高周波用半導体装置において、出力特性劣化などの不具合の発生を抑え、良好な信頼性を得ることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
図1に本実施形態の高周波用半導体装置であるマルチフィンガー型のFET素子の平面図を、図2にそのA−A’断面図を示す。図に示すように、化合物半導体基板11に動作領域12が形成され、この動作領域12上に、複数のゲート電極13が形成されている。そして、動作領域12上を含む領域に、ゲート電極13を挟んで交互にそれぞれ複数のソース電極14、ドレイン電極15が形成されている。ソース電極14、ドレイン電極15は、例えばPt/AuGeなどのオーミックコンタクトと、例えばAu/Pt/Tiなどのメタル層が順次積層されて構成されている。ゲート電極13は、ゲート配線16を介して、外部にボンディングされ、信号を入出力するためのゲートパッド17に接続されている。
そして、各ゲートパッド17を挟むように、ソースパッド18が形成され、ゲートパッド17、ソースパッド18と、動作領域を挟んで反対側にドレインパッド19が形成されている。さらに、ゲート配線16或いはSiN層などのパシベーション膜(図示せず)と接することなく、ソース電極14とソースパッド18、ドレイン電極15とドレインパッド19を接続するエアブリッジ20が形成されている。エアブリッジ20は、例えば単層金メッキ層より形成されている。このエアブリッジ20の終端20aは、動作領域12の端部12a上に近接するように設けられる。エアブリッジ20において、ソース電極14及び/又はドレイン電極15との接続部20bは、動作領域12上外に配置されている。
このような構造により、エアブリッジ20において、温度の変動により基板との熱膨張率の差による熱膨張、熱収縮が生じた場合でも、動作領域12における圧縮応力、引張り応力といった大きな内部応力の発生が抑えられる。従って、出力特性が劣化するなどの不具合を抑えることができ、良好な信頼性を得ることが可能となる。
本実施形態において、エアブリッジ20の終端20aは、動作領域12の端部12a上に近接するように形成されているが、必ずしも一致する必要はない。図3に断面図を示すように、距離d離間していてもよい。これは、エアブリッジ20と、動作領域12が重ならないように、位置合せ精度を考慮するためであり、d≦0.2μm程度であればよい。合せずれにより動作領域12と重なることによる不具合を抑えることができる。しかしながら、チップサイズの増大につながることから、できるだけ近接していることが好ましい。
また、図4に部分断面図を示すように、ソース電極14(ドレイン電極15)の端部と、エアブリッジ20の下面の端部20cとは、同一平面上に形成されていなくてもよい。さらに、エアブリッジ20と、ソース電極14との接続部の面積が、エアブリッジの幅方向における断面(B−B’断面)の面積より大きいことが好ましい。ドレイン電極15との接続部分においても同様である。接続抵抗と電界集中を抑え、過電流による配線の溶断を防ぐためである。
また、エアブリッジは一体で金メッキにより形成されることが好ましい。しかしながら、図5に断面図を示すように、ソース電極14との接続部分がスペーサとなる第1層20dと、空中部分を構成する第2層20eから構成されてもよい。ドレイン電極15、ソースパッド18、ドレインパッド19との接続部分においても同様である。また、ソースパッド18、ドレインパッド19全面が、エアブリッジと一体で形成されてもよい。
また、本実施形態において、ソース電極14、ドレイン電極15は、夫々動作領域12の形成されていない領域上まで突出するように形成されているが、必ずしも、両端が突出してなくてもよい。動作領域12外に接続領域を設けるために、図6に平面図を示すように、少なくとも夫々ソース電極、ドレイン電極と接続されるソースパッド18、ドレインパッド19側に突出していればよい。
また、化合物半導体基板としては、GaAsを用いたが、これに限定されるものではなく、GaN、SiCなどの化合物半導体基板を用いることができる。エピタキシャルウェハを用いてもよい。また、各電極のオーミックコンタクトの下層に、イオン注入、高濃度エピタキシャル層の形成などにより、高濃度層を設けてもよい。
このような構成は、HEMT(High Electron Mobility Transistor)の他、MESFET(Metal Semiconductor Field Effect Transistor)や、MOSFET(Metal oxide、semiconductor field effect transistor)などのFETなどにおいて適用することが可能である。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
11…化合物半導体基板、12…動作領域、13…ゲート電極、14…ソース電極、15…ドレイン電極、16…ゲート配線、17…ゲートパッド、18…ソースパッド、19…ドレインパッド、20…エアブリッジ。
Claims (6)
- 化合物半導体基板に形成される動作領域と、
前記動作領域上に形成されるゲート電極と、
前記動作領域上に前記ゲート電極を挟んで交互に形成されるソース電極及びドレイン電極と、
外部回路と接続されるためのボンディングパッドと、
一方の端部が前記ソース電極又は前記ドレイン電極と前記動作領域外上で接続され、他方の端部が前記ボンディングパッドと接続されるエアブリッジを備えることを特徴とする高周波用半導体装置。 - 前記エアブリッジは、Au層を備えることを特徴とする請求項1に記載の高周波用半導体装置。
- 前記Au層は、単層メッキ層であることを特徴とする請求項2に記載の高周波用半導体装置。
- 前記エアブリッジと前記ソース電極又は前記ドレイン電極との接続部の終端が、前記動作領域の前記エアブリッジ側の端部上に近接していることを特徴とする請求項1乃至請求項3のいずれか1項に記載の高周波用半導体装置。
- 前記エアブリッジと、前記ソース電極又は前記ドレイン電極との接続面積が、前記エアブリッジの幅方向における断面の面積より大きいことを特徴とする請求項1乃至請求項4のいずれか1項に記載の高周波用半導体装置。
- 前記化合物半導体基板はGaAs基板であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の高周波用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007181996A JP2008042184A (ja) | 2006-07-12 | 2007-07-11 | 高周波用半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006191927 | 2006-07-12 | ||
JP2007181996A JP2008042184A (ja) | 2006-07-12 | 2007-07-11 | 高周波用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008042184A true JP2008042184A (ja) | 2008-02-21 |
Family
ID=39176792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007181996A Abandoned JP2008042184A (ja) | 2006-07-12 | 2007-07-11 | 高周波用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008042184A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056388A (ja) * | 2008-08-29 | 2010-03-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2012114330A (ja) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | 電力増幅装置及び連結電力増幅装置 |
JP2012142498A (ja) * | 2011-01-05 | 2012-07-26 | Mitsubishi Electric Corp | 配線パターン |
-
2007
- 2007-07-11 JP JP2007181996A patent/JP2008042184A/ja not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056388A (ja) * | 2008-08-29 | 2010-03-11 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP2012114330A (ja) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | 電力増幅装置及び連結電力増幅装置 |
US8482354B2 (en) | 2010-11-26 | 2013-07-09 | Kabushiki Kaisha Toshiba | Power amplifying device and coupled power amplifying device |
JP2012142498A (ja) * | 2011-01-05 | 2012-07-26 | Mitsubishi Electric Corp | 配線パターン |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4316597B2 (ja) | 半導体装置 | |
US8530996B2 (en) | Buck regulator structure comprising high-side and low-side voltage HEMT transistors | |
US9070661B2 (en) | Semiconductor device including a strain relaxation film | |
US8410558B2 (en) | Semiconductor device with field plates | |
US11444009B2 (en) | Semiconductor device | |
KR100968800B1 (ko) | 고주파용 반도체 장치 | |
US20220392887A1 (en) | Semiconductor device | |
JP2008042184A (ja) | 高周波用半導体装置 | |
JP5550224B2 (ja) | 半導体装置 | |
KR100985807B1 (ko) | 전계 효과 트랜지스터 | |
JP4945216B2 (ja) | 高周波用半導体装置 | |
JP2008147278A (ja) | 電界効果トランジスタ | |
JP2008042185A (ja) | 電界効果トランジスタ | |
JP7434750B2 (ja) | 半導体装置 | |
JP2008147277A (ja) | 電界効果トランジスタ | |
US11728419B2 (en) | High electron mobility transistor | |
US20230102118A1 (en) | Semiconductor device | |
US20090250730A1 (en) | Microwave semiconductor device using compound semiconductor and method for manufacturing the same | |
US10290583B2 (en) | Semiconductor device | |
JP2009123932A (ja) | 半導体装置およびその製造方法 | |
CN114695278A (zh) | 一种半导体器件及其制备方法 | |
JPH11307577A (ja) | 半導体装置 | |
US20070018277A1 (en) | Field effect transistor and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080204 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20091119 |