JP2012142498A - 配線パターン - Google Patents

配線パターン Download PDF

Info

Publication number
JP2012142498A
JP2012142498A JP2011000747A JP2011000747A JP2012142498A JP 2012142498 A JP2012142498 A JP 2012142498A JP 2011000747 A JP2011000747 A JP 2011000747A JP 2011000747 A JP2011000747 A JP 2011000747A JP 2012142498 A JP2012142498 A JP 2012142498A
Authority
JP
Japan
Prior art keywords
wiring
bonding pad
wiring pattern
conductive layer
sin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011000747A
Other languages
English (en)
Other versions
JP5678668B2 (ja
Inventor
Yasutaka Aihara
育貴 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011000747A priority Critical patent/JP5678668B2/ja
Publication of JP2012142498A publication Critical patent/JP2012142498A/ja
Application granted granted Critical
Publication of JP5678668B2 publication Critical patent/JP5678668B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】コンタクトホールを起点とした絶縁膜の剥がれの伸展を防ぐことができる配線パターンを得る。
【解決手段】半絶縁性GaAs基板1上に、配線メタル2が設けられている。配線メタル2上に金メッキ4が設けられている。金メッキ4は、ボンディングパッド部5と配線部6を有する。ボンディングパッド部5及び配線部6を覆うように金メッキ4上に連続してSiN膜7が設けられている。ボンディングパッド部5上においてSiN膜7にコンタクトホール8が設けられている。ボンディングパッド部5と配線部6の間において金メッキ4に段差が設けられている。
【選択図】図2

Description

本発明は、コンタクトホールを起点とした絶縁膜の剥がれの伸展を防ぐことができる配線パターンに関する。
基板上に金メッキを設け、保護膜としてSiN膜で金メッキを覆った配線パターンが用いられている(例えば、特許文献1参照)。
特開平1−161720号公報
しかし、金とSiN膜の付着力は弱いため、SiN膜が剥がれやすい。特にSiN膜に設けられたコンタクトホールを起点としたSiN膜の剥がれが発生しやすい。そして、このSiN膜の剥がれはダイシング時の水流やチップ実装時の熱負荷により伸展する。この結果、SiN膜が保護膜としての機能を果たさなくなるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はコンタクトホールを起点とした絶縁膜の剥がれの伸展を防ぐことができる配線パターンを得るものである。
本発明に係る配線パターンは、基板と、前記基板上に設けられた第1の導電層と、前記第1の導電層上に設けられ、ボンディングパッド部と配線部を有する第2の導電層と、前記ボンディングパッド部及び前記配線部を覆うように前記第2の導電層上に連続して設けられた絶縁膜とを備え、前記ボンディングパッド部上において前記絶縁膜にコンタクトホールが設けられ、前記ボンディングパッド部と前記配線部の間において前記第2の導電層に段差が設けられていることを特徴とする。
本発明により、コンタクトホールを起点とした絶縁膜の剥がれの伸展を防ぐことができる。
本発明の実施の形態1に係る配線パターンを示す上面図である。 図1のA−A´に沿った断面図である。 図1の配線パターンからSiN膜を省略した状態を示す上面図である。 本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。 本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。 本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。 本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。 本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。 本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。 比較例に係る配線パターンを示す上面図である。 図10のA−A´に沿った断面図である。 本発明の実施の形態2に係る配線パターンを示す上面図である。 図12のA−A´に沿った断面図である。 図12のB−B´に沿った断面図である。 本発明の実施の形態3に係る配線パターンを示す上面図である。 図15のA−A´に沿った断面図である。 本発明の実施の形態4に係る配線パターンを示す上面図である。 図17のA−A´に沿った断面図である。 図17のB−B´に沿った断面図である。 本発明の実施の形態5に係る配線パターンを示す上面図である。 図20のA−A´に沿った断面図である。 本発明の実施の形態6に係る配線パターンを示す上面図である。 図22のA−A´に沿った断面図である。 図22のB−B´に沿った断面図である。
本発明の実施の形態に係る配線パターンについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る配線パターンを示す上面図である。図2は、図1のA−A´に沿った断面図である。図3は、図1の配線パターンからSiN膜を省略した状態を示す上面図である。
半絶縁性GaAs基板1上に、金などからなる配線メタル2が設けられている。配線メタル2上に給電層3を介して金メッキ4が設けられている。金メッキ4は、ボンディングパッド部5と配線部6を有する。給電層3はTiとAuの積層構造である。
ボンディングパッド部5及び配線部6を覆うように金メッキ4上に連続してSiN膜7が設けられている。ボンディングパッド部5上においてSiN膜7にコンタクトホール8が設けられている。
ボンディングパッド部5と配線部6の間において金メッキ4に開口9が設けられている。開口9によりボンディングパッド部5と配線部6の間で金メッキ4が分離している。このため、開口9ではSiN膜7が配線メタル2に接している。
また、開口9における金メッキ4の側面で給電層3が露出し、この露出した給電層3がSiN膜7に接触している。この給電層3のTiに対するSiN膜7の付着力は、金メッキ4に対するSiN膜7の付着力より強い。
続いて、上記の配線パターンの製造方法について図面を参照して説明する。図4〜図9は、本発明の実施の形態1に係る配線パターンの製造方法を説明するための断面図である。
まず、図4に示すように、半絶縁性GaAs基板1上に配線メタル2を蒸着により形成する。次に、図5に示すように、半絶縁性GaAs基板1及び配線メタル2上の一部にレジスト10を写真製版により形成する。
次に、図6に示すように、配線メタル2及びレジスト10上に給電層3をスパッタ法により形成する。この給電層3を用いて、給電層3上に金メッキ4を電解メッキ法により形成する。
次に、図7に示すように、写真製版及びRIEなどのドライエッチングにより金メッキ4及び給電層3の一部を除去して、レジスト10の上面において開口9を形成する。次に、図8に示すように、レジスト10を除去する。
次に、図9に示すように、全面にSiN膜7をプラズマCVD法などにより形成する。その後、図1及び図2に示すように、写真製版及びRIEなどのドライエッチングによりSiN膜7の一部を除去して、コンタクトホール8を形成する。以上の工程により本実施の形態に係る配線パターンが形成される。
続いて本実施の形態の効果について比較例と比較して説明する。図10は、比較例に係る配線パターンを示す上面図である。図11は、図10のA−A´に沿った断面図である。比較例では、コンタクトホール8を起点としたSiN膜7の剥がれが配線部6まで伸展してしまう。
一方、本実施の形態では、開口9によりボンディングパッド部5と配線部6の間において金メッキ4に段差が存在する。このため、コンタクトホール8を起点としてSiN膜7の剥がれ発生しても、この段差で剥がれの伸展を防ぐことができる。
また、本実施の形態では、開口9における金メッキ4の側面で給電層3が露出し、この露出した給電層3がSiN膜7に接触している。この給電層3のTiに対するSiN膜7の付着力は強いため、SiN膜7の剥がれを抑制することができる。
実施の形態2.
図12は、本発明の実施の形態2に係る配線パターンを示す上面図である。図13は、図12のA−A´に沿った断面図である。図14は、図12のB−B´に沿った断面図である。
ボンディングパッド部5と配線部6の間において金メッキ4に開口11が設けられている。この開口11によりボンディングパッド部5と配線部6の間において金メッキ4に段差が存在する。このため、コンタクトホール8を起点としてSiN膜7の剥がれ発生しても、この段差で剥がれの伸展を防ぐことができる。
実施の形態3.
図15は、本発明の実施の形態3に係る配線パターンを示す上面図である。図16は、図15のA−A´に沿った断面図である。
ボンディングパッド部5と配線部6がエアブリッジ12により接続されている。このエアブリッジ12によりボンディングパッド部5と配線部6の間において金メッキ4に段差が存在する。このため、コンタクトホール8を起点としてSiN膜7の剥がれ発生しても、この段差で剥がれの伸展を防ぐことができる。また、本実施の形態は、開口を設ける実施の形態1,2に比べて電流密度を十分に確保することができる。
実施の形態4.
図17は、本発明の実施の形態4に係る配線パターンを示す上面図である。図18は、図17のA−A´に沿った断面図である。図19は、図17のB−B´に沿った断面図である。
エアブリッジ12に開口13が設けられている。従って、エアブリッジ12だけでなく、開口13によっても金メッキ4に段差が存在する。このため、SiN膜7の剥がれがエアブリッジ12の段差を越えて伸展してきても、開口13の段差により更なる伸展を防ぐことができる。
実施の形態5.
図20は、本発明の実施の形態5に係る配線パターンを示す上面図である。図21は、図20のA−A´に沿った断面図である。
半絶縁性GaAs基板1上に配線メタル2が設けられている。配線メタル2は、ボンディングパッド部5と配線部6を有する。ボンディングパッド部5と配線部6の間において金メッキ4により凸部14が設けられている。
ボンディングパッド部5及び配線部6を覆うように配線メタル2及び金メッキ4上に連続してSiN膜7が設けられている。ボンディングパッド部5上においてSiN膜7にコンタクトホール8が設けられている。
凸部14によりボンディングパッド部5と配線部6の間において段差が存在する。このため、コンタクトホール8を起点としてSiN膜7の剥がれ発生しても、この段差で剥がれの伸展を防ぐことができる。
実施の形態6.
図22は、本発明の実施の形態6に係る配線パターンを示す上面図である。図23は、図22のA−A´に沿った断面図である。図24は、図22のB−B´に沿った断面図である。
半絶縁性GaAs基板1上に配線メタル2が設けられている。配線メタル2は、ボンディングパッド部5と配線部6を有する。ボンディングパッド部5と配線部6の間において配線メタル2に開口15が設けられている。
ボンディングパッド部5及び配線部6を覆うように配線メタル2上に連続してSiN膜7が設けられている。ボンディングパッド部5上においてSiN膜7にコンタクトホール8が設けられている。
開口15によりボンディングパッド部5と配線部6の間において配線メタル2に段差が存在する。このため、コンタクトホール8を起点としてSiN膜7の剥がれ発生しても、この段差で剥がれの伸展を防ぐことができる。
1 半絶縁性GaAs基板(基板)
2 配線メタル(第1の導電層、導電層)
3 給電層(第2の導電層)
4 金メッキ(第2の導電層)
5 ボンディングパッド部
6 配線部
7 SiN膜(絶縁膜)
8 コンタクトホール
9,11,13,15 開口
12 エアブリッジ
14 凸部

Claims (6)

  1. 基板と、
    前記基板上に設けられた第1の導電層と、
    前記第1の導電層上に設けられ、ボンディングパッド部と配線部を有する第2の導電層と、
    前記ボンディングパッド部及び前記配線部を覆うように前記第2の導電層上に連続して設けられた絶縁膜とを備え、
    前記ボンディングパッド部上において前記絶縁膜にコンタクトホールが設けられ、
    前記ボンディングパッド部と前記配線部の間において前記第2の導電層に段差が設けられていることを特徴とする配線パターン。
  2. 前記段差として、前記第2の導電層に開口が設けられていることを特徴とする請求項1に記載の配線パターン。
  3. 前記第2の導電層は、給電層と、前記給電層上に設けられたメッキ層とを有し、
    前記開口における前記第2の導電層の側面で、前記給電層が前記絶縁膜に接触し、
    前記給電層に対する前記絶縁膜の付着力は、前記メッキ層に対する前記絶縁膜の付着力より強いことを特徴とする請求項2に記載の配線パターン。
  4. 前記段差として、前記第2の導電層にエアブリッジが設けられていることを特徴とする請求項1〜3の何れか1項に記載の配線パターン。
  5. 基板と、
    前記基板上に設けられ、ボンディングパッド部と配線部を有する導電層と、
    前記ボンディングパッド部及び前記配線部を覆うように前記導電層上に連続して設けられた絶縁膜とを備え、
    前記ボンディングパッド部と前記配線部の間において前記導電層に段差が設けられていることを特徴とする配線パターン。
  6. 前記段差として、前記導電層に凸部又は開口が設けられていることを特徴とする請求項5に記載の配線パターン。
JP2011000747A 2011-01-05 2011-01-05 配線パターン Expired - Fee Related JP5678668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011000747A JP5678668B2 (ja) 2011-01-05 2011-01-05 配線パターン

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011000747A JP5678668B2 (ja) 2011-01-05 2011-01-05 配線パターン

Publications (2)

Publication Number Publication Date
JP2012142498A true JP2012142498A (ja) 2012-07-26
JP5678668B2 JP5678668B2 (ja) 2015-03-04

Family

ID=46678458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011000747A Expired - Fee Related JP5678668B2 (ja) 2011-01-05 2011-01-05 配線パターン

Country Status (1)

Country Link
JP (1) JP5678668B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020178995A1 (ja) * 2019-03-06 2020-09-10 三菱電機株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161720A (ja) * 1987-12-17 1989-06-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH05183006A (ja) * 1992-01-06 1993-07-23 Nec Yamagata Ltd 半導体装置
JPH0653211A (ja) * 1991-01-22 1994-02-25 Nec Corp 樹脂封止型半導体集積回路
JPH11186269A (ja) * 1997-12-24 1999-07-09 Nec Yamagata Ltd 半導体集積回路およびその製造方法
JP2004320054A (ja) * 2004-07-30 2004-11-11 Mitsubishi Electric Corp 半導体装置の製造方法
JP2007335636A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 半導体装置
JP2008042184A (ja) * 2006-07-12 2008-02-21 Toshiba Corp 高周波用半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161720A (ja) * 1987-12-17 1989-06-26 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0653211A (ja) * 1991-01-22 1994-02-25 Nec Corp 樹脂封止型半導体集積回路
JPH05183006A (ja) * 1992-01-06 1993-07-23 Nec Yamagata Ltd 半導体装置
JPH11186269A (ja) * 1997-12-24 1999-07-09 Nec Yamagata Ltd 半導体集積回路およびその製造方法
JP2004320054A (ja) * 2004-07-30 2004-11-11 Mitsubishi Electric Corp 半導体装置の製造方法
JP2007335636A (ja) * 2006-06-15 2007-12-27 Mitsubishi Electric Corp 半導体装置
JP2008042184A (ja) * 2006-07-12 2008-02-21 Toshiba Corp 高周波用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020178995A1 (ja) * 2019-03-06 2020-09-10 三菱電機株式会社 半導体装置
TWI735167B (zh) * 2019-03-06 2021-08-01 日商三菱電機股份有限公司 半導體裝置
JPWO2020178995A1 (ja) * 2019-03-06 2021-09-13 三菱電機株式会社 半導体装置
KR20210121125A (ko) * 2019-03-06 2021-10-07 미쓰비시덴키 가부시키가이샤 반도체 장치
JP7042967B2 (ja) 2019-03-06 2022-03-28 三菱電機株式会社 半導体装置
KR102564086B1 (ko) 2019-03-06 2023-08-07 미쓰비시덴키 가부시키가이샤 반도체 장치
US11876061B2 (en) 2019-03-06 2024-01-16 Mitsubishi Electric Corporation Semiconductor device including bond pad with fixing parts fixed onto insulating film

Also Published As

Publication number Publication date
JP5678668B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
JP2008004612A (ja) 超小型電力変換装置およびその製造方法
WO2007050736A3 (en) Vertical structure semiconductor devices and method of fabricating the same
US8390013B2 (en) Semiconductor package structure and fabricating method of semiconductor package structure
JP2010129684A (ja) 半導体装置の製造方法および半導体装置
JP2009159124A (ja) 弾性波デバイスおよびその製造方法
JP2007180395A (ja) 半導体装置の製造方法
JP2018037500A (ja) 発光素子の製造方法
JP2005012180A (ja) 半導体装置およびその製造方法
JP4768491B2 (ja) 半導体装置の製造方法
JP2006114827A (ja) 半導体装置
JP5678668B2 (ja) 配線パターン
JP5498864B2 (ja) 配線基板及び配線基板の製造方法
JP2013070347A5 (ja)
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2009129982A (ja) 半導体装置及びその製造方法
JP2018093114A5 (ja)
JP2013004779A (ja) 半導体装置及び半導体装置の製造方法
US20120085574A1 (en) Heat radiating substrate and method of manufacturing the same
JP2004282034A (ja) 半導体装置及びその製造方法
US20080290378A1 (en) Transistor package with wafer level dielectric isolation
TW201136468A (en) A printing circuit board and being used
JP5700502B2 (ja) 半導体装置及び製造方法
JP2012238729A (ja) 半導体装置およびその製造方法
JP2008159694A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5678668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees