JPH11307577A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11307577A
JPH11307577A JP10112919A JP11291998A JPH11307577A JP H11307577 A JPH11307577 A JP H11307577A JP 10112919 A JP10112919 A JP 10112919A JP 11291998 A JP11291998 A JP 11291998A JP H11307577 A JPH11307577 A JP H11307577A
Authority
JP
Japan
Prior art keywords
insulating film
active region
film
bonding pad
organic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10112919A
Other languages
English (en)
Inventor
Koichi Hasegawa
浩一 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10112919A priority Critical patent/JPH11307577A/ja
Publication of JPH11307577A publication Critical patent/JPH11307577A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 アクティブ領域上に層間絶縁膜を介してボン
ディングパッドを形成した半導体装置において、ボンデ
ィングの衝撃によってアクティブ領域がダメージを受け
たり層間絶縁膜にクラックが入ったりすることを防止す
る。 【構成】 半絶縁性ＧａＡｓ基板１上に、ゲートバスバ
ー５、ドレインバスバー６、ソースバスバー７を形成
し、アクティブ領域であるｎ型ＧａＡｓ層２上に、各バ
スバーから延びるゲート電極１５、ドレイン電極１６、
ソース電極１７を形成する。基板上にシリコン酸化膜３
とポリイミド膜４からなる層間絶縁膜を形成し、その上
に、スルーホール１０、１１を介してゲートバスバー
５、ドレインバスバー６と接続されたゲートボンディン
グパッド１２、ドレインボンディングパッド１３を形成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に小型化の為に活性領域上にこれと重なるように形成
したボンディングパッドを有する半導体装置に関する。
【０００２】
【従来の技術】パッケージの小型化を実現して実装密度
の向上を図るために、半導体ペレットの小型化が強く要
求されるようになってきている。その一方で、組立工程
を自動化してコスト低減を図るため、自動マウンティン
グ、自動ボンディングに対応したペレット設計が必要と
されている。而して、このペレット小型化と自動化対応
のためのペレット設計はトレードオフの関係にある。す
なわち、自動化に対応するためにペレットが大型化す
る。例えばマウントの際に自動マウンターが有する吸着
コレットの端面がペレットのアクティブ領域上に接触
し、その構造を破壊することを防止するために、アクテ
ィブ領域周囲に吸着コレット先端の厚さに、装置の精度
に依存する位置ずれに対するマージンを加えた幅の縁部
が必要となり、ペレットが大型化する。
【０００３】また、自動ボンディングに対応するため機
械的位置ずれに対するマージンを持たせるためボンディ
ングパッド面積の大型化が必要とされる。このように、
動作に必要なアクティブ領域の面積は全く変わらないに
も拘らずペレットを自動組立対応させるとペレットが大
型化する。この問題は、アクティブ領域とボンディング
パッドが同一半導体基板上に形成されている限り避ける
ことができない問題であり、これを解決するための手段
としてアクティブ領域とボンディングパッドを重ねた構
造が検討されている。
【０００４】図４は、上述した構造を有する半導体装置
の断面図である。図４において、１は半絶縁性ＧａＡｓ
基板、２は活性層であるｎ型ＧａＡｓ層、３ａはシリコ
ン酸化膜、３ｂは燐シリゲート膜、５はゲートバスバ
ー、６はドレインバスバー、７はソースバスバー、８は
ＰＨＳ（プレーテッドヒートシンク）、９はビアホー
ル、１０はゲートスルーホール、１１はドレインスルー
ホール、１２はゲートボンディングパッド、１３はドレ
インボンディングパッド、１４はボンディングワイヤ、
１６はドレイン電極である。図示されてはいないが、活
性層であるｎ型ＧａＡｓ層２上には、ドレイン電極１６
の外に、ゲートバスバー５から紙面に平行に延びるゲー
ト電極と、ソースバスバー７から紙面に平行に延びるソ
ース電極とが形成されている。このように構成された半
導体装置では、アクティブ素子形成面にボンディングパ
ッドを形成する必要がなく、そしてアクティブ領域（ｎ
型ＧａＡｓ層）がシリコン酸化膜３ａおよび燐シリケー
ト膜３ｂにより保護されているため、組立工程時にアク
ティブ領域に吸着コレツトが接触することのないように
するためのマージンも必要がなくなるため、ペレット面
積を十分に小さくすることができる。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置では、アクティブ領域（ｎ型ＧａＡｓ層２）上が固
いシリコン酸化膜３ａ、燐シリケート膜により覆われて
いるため、ボンディング時のツールの衝撃・振動が直接
的にアクティブ領域に伝達されこれにダメージを与え
る。また、シリコン酸化膜、燐シリケート膜自身が脆性
が高いことによりボンディング時の衝撃によりこれにク
ラックが入り易い。そのため、組立工程における不良発
生率が増加し歩留りが悪化する。また、ＧａＡｓ基板上
を覆うシリコン酸化膜が厚くなるとＧａＡｓ基板に対し
て大きな応力が作用することになる。さらに、ＧａＡｓ
とＳｉＯ2 とでは熱膨張係数が大きく異なる（ＧａＡｓ
の熱膨張係数：６×１０-6／℃、ＳｉＯ2 の熱膨張係
数：０．７×１０-6／℃）ため、温度変化に伴ってシリ
コン酸化膜とアクティブ領域層との間に一層大きな応力
が作用することになり、これによりトランジスタの電気
的初期特性の劣化が引き起こされることになる。
【０００６】したがって、本発明の課題は、上述した従
来技術の問題点を解決することであって、その目的は、
ボンディングパッドがアクティブ層上部に立体的に設け
られたペレットにおいて、組立時（特に、ボンディング
時）の衝撃に対しダメージを受けにくくし、かつ、アク
ティブ領域上に厚膜絶縁膜を形成してもその応力の影響
によって電気的初期特性の劣化が起こることのないペレ
ットを供給できるようにすることである。
【０００７】
【課題を解決するための手段】上述した本発明の課題
は、アクティブ領域を含む半導体基板上に、高分子材料
からなる有機絶縁膜を形成し、その上にパッケージの外
部リードと接続されるボンディングパッドを設けること
によって解決することができる。
【０００８】［作用］本発明の半導体装置においては、
アクティブ領域層とその上面に立体的に配置されるボン
ディングパッドとの間に形成される層間絶縁膜の材料と
して、応力を吸収することができかつ絶縁層として機能
する高分子材料（例えばポリイミド、ポリサルファン、
ベンゾシクロブテンなど）を用いている。そのため、ボ
ンディングパッドへ加わるボンディング時への衝撃はこ
の絶縁膜層で緩和され、下層のアクティブ領域に与える
ダメージは低減される。また、有機絶縁膜は、軟質で脆
性が低いためボンディング時の衝撃によってクラックが
発生することも防止される。さらにアクティブ領域の形
成されている半導体基板との間の応力も従来の厚膜のシ
リコン酸化膜の場合に比較して低減することができ、応
力に起因する電気的初期特性の劣化を防止することがで
きる。
【０００９】
【発明の実施の形態】本発明による半導体装置は、半導
体基板上に形成された所望の電極を有する活性領域と、
前記半導体基板上に形成された、前記活性領域の電極に
電気的に接続された電極パッドと、前記半導体基板上を
覆う、高耐熱性の高分子材料により形成された有機絶縁
膜と、前記有機絶縁膜上に形成された、前記電極パッド
と前記有機絶縁膜内に形成されたスルーホールを介して
接続されたボンディングパッドと、を有するものであっ
て、前記少なくとも一部のボンディングパッドは前記活
性領域に重なっていることを特徴としている。
【００１０】そして、好ましくは、半導体基板と有機絶
縁膜との間には、シリコン酸化膜などからなる無機絶縁
層が形成される。また、好ましくは、前記有機絶縁膜
は、ポリイミド、ポリサルファン、ポリテトラフルオロ
エチレンまたはベンゾシクロブテンからなる絶縁層の中
から選択された１層若しくは複数層の絶縁層により形成
される。
【００１１】そして、有機絶縁膜中に、絶縁膜と半導体
基板間の応力を一層緩和するために、有機絶縁膜に、基
板を構成する半導体材料若しくはそれに近い熱膨張係数
を有する材料の粉末が混入することができる。あるい
は、有機絶縁膜が放熱性に劣ることを補うために、有機
絶縁膜中に、ＳｉＣやＢｅＯなどの熱伝導率の高い材料
の粒子を混入することができる。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。 ［第１の実施例］図１は、本発明の第１の実施例を示す
図であって、図１（ａ）は、図１（ｂ）および図１
（ｃ）のＡ−Ａ′線の縦断面図、図１（ｂ）、図１
（ｃ）は、図１（ａ）のｂ線とｃ線で示す面での平面図
と横断面図である。本実施例は、くし型フィンガー構造
の電極を有する電界効果トランジスタを備えた半導体ペ
レットに係るものである。
【００１３】図１に示されるように、Ｃｒなどがドープ
された半絶縁性ＧａＡｓ基板１上に、イオン注入法若し
くはエピタキシャル成長法によりアクティブ領域となる
ｎ型ＧａＡｓ層２が形成されている。アクティブ領域を
エピタキシャル成長法にて形成した場合には、アクティ
ブ領域として用いられない領域はＣｒなどのイオン注入
によって半絶縁性化される。図１（ａ）において、アク
ティブ領域の範囲をａにて示す。半絶縁性ＧａＡｓ基板
上に、ゲートバスバー５、ドレインバスバー６およびソ
ースバスバー７が形成され、ｎ型ＧａＡｓ層２上には、
各バスバーから延びるくし型フィンガー構造のゲート電
極１５、ドレイン電極１６、ソース電極１７が形成され
ている。
【００１４】半導体基板表面上には、１００〜３００ｎ
ｍの膜厚が好ましい保護膜としてのシリコン酸化膜３が
１５０ｎｍの膜厚に形成され、１〜３μｍの膜厚が好ま
しいとポリイミド膜４が１．５μｍの膜厚に形成されて
いる。基板裏面と側面および表面の一部は金メッキ層か
らなるＰＨＳ８によって被覆され、ＧａＡｓ基板１表面
に形成されたソースバスバー７は基板に開孔されたビア
ホール９を介してＰＨＳ８に接続されている。また、ポ
リイミド膜４上には、ポリイミド膜４およびシリコン酸
化膜に形成されたゲートスルーホール１０、ドレインス
ルーホール１１を介してそれぞれゲートバスバー５、ド
レインバスバー６に接続されたゲートボンディングパッ
ド１２とドレインボンディングパッド１３が形成されて
いる。各ボンディングパッドは、パッケージに形成され
たゲート端子とドレイン端子（いずれも図示なし）にボ
ンディングワイヤ１４により接続されている。
【００１５】［第２の実施例］図２は、本発明の第２の
実施例を示す断面図である。図２において、図１に示し
た第１の実施例の部分と同等の部分には同一の参照番号
が付されているので重複する説明は省略する。本実施例
においては、ＧａＡｓ基板上を覆うシリコン酸化膜３上
に、膜厚０．８μｍのポリイミド膜４ａと膜厚０．６μ
ｍのベンゾシクロブテン膜４ｂの２層膜が形成されてい
る。ポリイミドは耐熱性が〜４００℃と高く接着性にも
優れているので層間絶縁膜の材料に適しているが、耐湿
性においてやや劣るという欠点を有している。第１の実
施例では層間絶縁膜が薄いシリコン酸化膜とポリイミド
膜との２層膜によって形成されているので、耐湿性が要
求される用途の場合には要求に応えられないことが起こ
り得る。そこで、本実施例においては耐湿性に優れたベ
ンゾシクロブテンを用いることによってポリイミドに不
足する特性を補って耐湿性の向上を図っている。
【００１６】［第３の実施例］図３は、本発明の第３の
実施例を示す断面図である。図３においても、図１に示
した第１の実施例の部分と同等の部分には同一の参照番
号が付されているので重複する説明は省略する。本実施
例においては、ＧａＡｓ基板上を覆うシリコン酸化膜３
上に、ポリイミドにＧａＡｓ粉末を３０重量％の比率で
混入した材料により形成されたＧａＡｓ粉末混入ポリイ
ミド膜４ｃと、ポリイミドにＳｉＣ粒子を５０重量％の
比率で混入した材料により形成されたＳｉＣ粒子混入ポ
リイミド膜４ｄとの２層膜が形成されている。
【００１７】ＧａＡｓの熱膨張係数は６×１０-6／℃、
ポリイミドのそれは４０×１０-6／℃程度で両者の間に
は大きな熱膨張係数の差がある。そのため、低応力材料
のポリイミドを用いていても温度変化によって半導体基
板上のアクティブ領域に若干の応力が作用する。しか
し、本実施例においては、下層の高分子樹脂層に基板材
料の粉末を混入して基板との熱膨張係数差を少なくして
いるので、温度が変化したことによって生じるる応力の
影響をほぼ完全に抑制することができる。また、ポリイ
ミドの熱伝導率は０．１５Ｗ／ｍＫ程度で１．４Ｗ／ｍ
Ｋ程度のＳｉＯ2 に比較して低い。そこで、本実施例に
おいては、ポリイミドに熱伝導率が２６０Ｗ／ｍＫと高
いＳｉＣの微粒子を混入することによりポリイミドの熱
伝導率の低さを補っている。この絶縁膜を用いることに
より、高分子絶縁膜を用いたことによる放熱性の劣化を
防止することが可能になる。なお、ポリイミドに混入す
るＧａＡｓやＳｉＣは、１０〜９０重量％の範囲内にお
いて用途に応じて適宜の比率で混入することができる。
また、高分子材料に混入する材料としては、ＧａＡｓに
代えてこれと熱膨張係数の近いＡｌ2 Ｏ3 等の他の材料
を用いることができ、また、ＳｉＣに代えてこれと同様
に高い熱伝導率を有するＢｅＯ等の他の材料を用いるこ
とができる。また、高分子絶縁膜を２層膜とするのに代
えて、ＧａＡｓ粉末混入高分子絶縁膜またはＳｉＣ粒子
混入高分子絶縁膜のいずれか一方の絶縁膜のみを用いる
ようにすることもできる。
【００１８】以上好ましい実施例について説明したが本
発明はこれら実施例に限定されるものではなく、本発明
の趣旨を逸脱しない範囲内において適宜の変更が可能な
ものである。例えば、実施例ではＧａＡｓ基板を用いた
電界効果トランジスタに関して説明したが、本発明はＳ
ｉ等他の基板を用いた一般的な半導体装置にも適用が可
能なものである。また、層間絶縁膜に用いられる高分子
材料としては、ポリイミドやベンゾシクロブテンの外に
も、ポリサルファン、テトラフルオロエチレン等、層間
絶縁膜形成後の２００〜３００℃の熱処理プロセスに耐
えうる材料であれば用いることができる。
【００１９】
【発明の効果】以上説明したように、本発明の半導体装
置は、半導体基板表面のアクティブ領域上に高分子樹脂
材料からなる層間絶縁膜を介してボンディングパッドを
形成するものであるので、ボンディング時の衝撃・振動
を樹脂製層間絶縁膜によって吸収することができ、層間
絶縁膜にクラックが生じたりアクティブ領域がダメージ
を受けたりすることを抑制することができる。また、層
間絶縁膜に応力緩和層として機能する高分子材料層が用
いられ、高い応力の作用するシリコン酸化膜の膜厚を薄
くしているので、半導体基板に対する応力が緩和され、
電気的初期特性の劣化を抑制することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の縦断面図と平面図と横
断面図。
【図２】本発明の第２の実施例の縦断面図。
【図３】本発明の第３の実施例の縦断面図。
【図４】従来提案された半導体装置の縦断面図。
【符号の説明】
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型ＧａＡｓ層 ３、３ａ シリコン酸化膜 ３ｂ 燐シリケート膜 ４、４ａ ポリイミド膜 ４ｂ ベンゾシクロブテン膜 ４ｃ ＧａＡｓ粉末混入ポリイミド膜 ４ｂ ＳｉＣ粒子混入ポリイミド膜 ５ ゲートバスバー ６ ドレインバスバー ７ ソースバスバー ８ ＰＨＳ ９ ビアホール １０ ゲートスルーホール １１ ドレインスルーホール １２ ゲートボンディングパッド １３ ドレインボンディングパッド １４ ボンディングワイヤ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された所望の電極を
    有する活性領域と、前記半導体基板上に形成された、前
    記活性領域の電極と同一の層に形成された電極パッド
    と、前記半導体基板上を覆う、高耐熱性の高分子材料に
    より形成された有機絶縁膜と、前記有機絶縁膜上に形成
    された、前記電極パッドと前記有機絶縁膜内に形成され
    たスルーホールを介して接続されたボンディングパッド
    と、を有する半導体装置であって、前記少なくとも一部
    のボンディングパッドは前記活性領域に重なっているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記半導体基板と前記有機絶縁膜との間
    に無機絶縁層が形成されていることを特徴とする請求項
    １記載の半導体装置。
  3. 【請求項３】 前記有機絶縁膜が、ポリイミド、ポリサ
    ルファン、ポリテトラフルオロエチレンまたはベンゾシ
    クロブテンからなる絶縁層の中から選択された１層若し
    くは複数層の絶縁層により形成されていることを特徴と
    する請求項１記載の半導体装置。
  4. 【請求項４】 前記有機絶縁膜の少なくとも一部に、基
    板を構成する半導体材料若しくはそれに近い熱膨張係数
    を有する材料の粉末が混入されていることを特徴とする
    請求項１記載の半導体装置。
  5. 【請求項５】 前記有機絶縁膜の少なくとも一部に、熱
    伝導率の高い材料の粒子が混入されていることを特徴と
    する請求項１記載の半導体装置。
JP10112919A 1998-04-23 1998-04-23 半導体装置 Pending JPH11307577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10112919A JPH11307577A (ja) 1998-04-23 1998-04-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10112919A JPH11307577A (ja) 1998-04-23 1998-04-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH11307577A true JPH11307577A (ja) 1999-11-05

Family

ID=14598777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10112919A Pending JPH11307577A (ja) 1998-04-23 1998-04-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH11307577A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016093A (ja) * 2008-07-02 2010-01-21 Sharp Corp 半導体装置
WO2020170813A1 (ja) * 2019-02-18 2020-08-27 三菱電機株式会社 電力用半導体装置および電力変換装置
EP4239672A1 (en) * 2022-02-24 2023-09-06 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016093A (ja) * 2008-07-02 2010-01-21 Sharp Corp 半導体装置
WO2020170813A1 (ja) * 2019-02-18 2020-08-27 三菱電機株式会社 電力用半導体装置および電力変換装置
JPWO2020170813A1 (ja) * 2019-02-18 2021-09-13 三菱電機株式会社 電力用半導体装置および電力変換装置
CN113424313A (zh) * 2019-02-18 2021-09-21 三菱电机株式会社 电力用半导体装置和电力变换装置
CN113424313B (zh) * 2019-02-18 2024-05-07 三菱电机株式会社 电力用半导体装置和电力变换装置
EP4239672A1 (en) * 2022-02-24 2023-09-06 Sumitomo Electric Device Innovations, Inc. Semiconductor device

Similar Documents

Publication Publication Date Title
US7902083B2 (en) Passivation layer for a circuit device and method of manufacture
CA2769940C (en) Island matrixed gallium nitride microwave and power switching transistors
US5023699A (en) Resin molded type semiconductor device having a conductor film
US5539257A (en) Resin molded type semiconductor device having a conductor film
US20120175755A1 (en) Semiconductor device including a heat spreader
US8785974B2 (en) Bumped, self-isolated GaN transistor chip with electrically isolated back surface
TWI638461B (zh) 半導體裝置及電力變換裝置
KR20130045797A (ko) 부재의 접합 구조체, 부재의 접합 방법, 및 패키지
US7045831B2 (en) Semiconductor device
JPH11307577A (ja) 半導体装置
JP2713200B2 (ja) 半導体装置およびその製造方法
JPS6146049A (ja) 半導体装置
KR20020080234A (ko) 반도체장치
TW202422811A (zh) 氮化鎵功率元件
JP2022188994A (ja) 半導体装置
TW202341283A (zh) 半導體裝置及其製造方法
CN115148816A (zh) 半导体装置
JPS62205650A (ja) 半導体装置用基板
KR20210131139A (ko) 양면 기판 반도체 제조 방법
JPH0372651A (ja) 樹脂封止型半導体装置
JPS6216030B2 (ja)
JPH0345898B2 (ja)
JPS6265380A (ja) 半導体装置
JPS63175447A (ja) 半導体装置
JPS6079762A (ja) 電子装置