JP2008004622A5 - - Google Patents

Download PDF

Info

Publication number
JP2008004622A5
JP2008004622A5 JP2006170225A JP2006170225A JP2008004622A5 JP 2008004622 A5 JP2008004622 A5 JP 2008004622A5 JP 2006170225 A JP2006170225 A JP 2006170225A JP 2006170225 A JP2006170225 A JP 2006170225A JP 2008004622 A5 JP2008004622 A5 JP 2008004622A5
Authority
JP
Japan
Prior art keywords
insulating film
floating gate
gate electrodes
contact
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006170225A
Other languages
English (en)
Other versions
JP4829015B2 (ja
JP2008004622A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006170225A priority Critical patent/JP4829015B2/ja
Priority claimed from JP2006170225A external-priority patent/JP4829015B2/ja
Priority to US11/765,043 priority patent/US7692235B2/en
Publication of JP2008004622A publication Critical patent/JP2008004622A/ja
Publication of JP2008004622A5 publication Critical patent/JP2008004622A5/ja
Priority to US12/721,316 priority patent/US8304826B2/en
Application granted granted Critical
Publication of JP4829015B2 publication Critical patent/JP4829015B2/ja
Priority to US13/644,641 priority patent/US8648405B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (11)

  1. 半導体基板と、
    前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの面を有して形成され、
    前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さいことを特徴とする不揮発性半導体記憶装置。
  2. 半導体基板と、
    前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの面を有して形成されるとともに、
    前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面とを有し、
    前記第１の接面と垂直方向とのなす第１の角が、前記第２の接面と垂直方向とのなす第２の角よりも大きいことを特徴とする不揮発性半導体記憶装置。
  3. 半導体基板と、
    前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上部のチャネル幅方向の幅が下部のチャネル幅方向の幅よりも短く、かつ、前記第２の絶縁膜に接する、少なくとも互いに対向する側の側面が１つの曲面で構成されていることを特徴とする不揮発性半導体記憶装置。
  4. 半導体基板と、
    前記半導体基板の素子領域上に、それぞれ、第１の絶縁膜を介して形成された複数の浮遊ゲート電極と、
    前記複数の浮遊ゲート電極上にそれぞれ第２の絶縁膜を介して設けられ、その一部が、互いに対向する前記複数の浮遊ゲート電極間に埋め込まれた制御ゲート電極と
    を具備し、
    前記複数の浮遊ゲート電極は、それぞれ、上面が曲面で構成され、かつ、下面が平面で構成されていることを特徴とする不揮発性半導体記憶装置。
  5. 前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面との間に段差部を有することを特徴とする請求項１，２，３，４のいずれかに記載の不揮発性半導体記憶装置。
  6. 前記複数の浮遊ゲート電極は、それぞれ、互いに対向する浮遊ゲート電極間の最小間隔が、前記第２の絶縁膜の膜厚を２倍にした値と前記制御ゲート電極が空乏化する距離とを足し合わせた値よりも小さいことを特徴とする請求項１，２，３，４のいずれかに記載の不揮発性半導体記憶装置。
  7. 前記第２の絶縁膜は、垂直方向の最大膜厚が、前記第２の絶縁膜の最下面から最上面までの垂直方向の距離よりも小さいことを特徴とする請求項２，３，４のいずれかに記載の不揮発性半導体記憶装置。
  8. 前記複数の浮遊ゲート電極は、前記第２の絶縁膜に接する第１の接面と前記第２の絶縁膜に接しない第２の接面とを有し、
    前記第１の接面と垂直方向とのなす第１の角が、前記第２の接面と垂直方向とのなす第２の角よりも大きいことを特徴とする請求項３，４のいずれかに記載の不揮発性半導体記憶装置。
  9. 前記第２の角が０度であることを特徴とする請求項２，８のいずれかに記載の不揮発性半導体記憶装置。
  10. 前記曲面は、上に凸形状を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  11. 前記曲面は、下に凸形状を有することを特徴とする請求項３に記載の不揮発性半導体記憶装置。
JP2006170225A 2006-06-20 2006-06-20 不揮発性半導体記憶装置 Active JP4829015B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006170225A JP4829015B2 (ja) 2006-06-20 2006-06-20 不揮発性半導体記憶装置
US11/765,043 US7692235B2 (en) 2006-06-20 2007-06-19 Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes
US12/721,316 US8304826B2 (en) 2006-06-20 2010-03-10 Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes
US13/644,641 US8648405B2 (en) 2006-06-20 2012-10-04 Nonvolatile semiconductor memory device including memory cells formed to have double-layered gate electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170225A JP4829015B2 (ja) 2006-06-20 2006-06-20 不揮発性半導体記憶装置

Publications (3)

Publication Number Publication Date
JP2008004622A JP2008004622A (ja) 2008-01-10
JP2008004622A5 true JP2008004622A5 (ja) 2008-10-16
JP4829015B2 JP4829015B2 (ja) 2011-11-30

Family

ID=38860699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170225A Active JP4829015B2 (ja) 2006-06-20 2006-06-20 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (3) US7692235B2 (ja)
JP (1) JP4829015B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745039B2 (ja) * 2005-12-02 2011-08-10 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP4829015B2 (ja) * 2006-06-20 2011-11-30 株式会社東芝 不揮発性半導体記憶装置
KR20120041806A (ko) * 2006-08-16 2012-05-02 샌디스크 코포레이션 형상화된 플로팅 게이트를 갖는 비휘발성 메모리
JP4762118B2 (ja) * 2006-11-17 2011-08-31 株式会社東芝 不揮発性半導体記憶装置
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
KR101402890B1 (ko) * 2007-11-30 2014-06-27 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
JP2010147241A (ja) * 2008-12-18 2010-07-01 Toshiba Corp 不揮発性半導体記憶装置
US20110133266A1 (en) * 2009-12-03 2011-06-09 Sanh Tang Flash Memory Having a Floating Gate in the Shape of a Curved Section
JP2013055131A (ja) * 2011-09-01 2013-03-21 Toshiba Corp 不揮発性半導体記憶装置
US8890231B2 (en) * 2012-03-23 2014-11-18 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with a narrowing charge storage layer
US20140225179A1 (en) * 2013-02-11 2014-08-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8921923B2 (en) 2013-03-18 2014-12-30 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device and semiconductor memory device
US9041091B2 (en) 2013-03-22 2015-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
CN105789277A (zh) * 2014-12-24 2016-07-20 上海格易电子有限公司 一种闪存存储器的浮栅结构及制作方法
US9431253B1 (en) * 2015-08-05 2016-08-30 Texas Instruments Incorporated Fabrication flow based on metal gate process for making low cost flash memory
CN106972021B (zh) * 2016-01-12 2019-12-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法、电子装置
KR20240045345A (ko) * 2019-04-15 2024-04-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 프로세서 및 동적 랜덤 액세스 메모리를 갖는 본디드 반도체 장치 및 이를 형성하는 방법
CN111033728A (zh) 2019-04-15 2020-04-17 长江存储科技有限责任公司 具有可编程逻辑器件和动态随机存取存储器的键合半导体器件及其形成方法
JP7311615B2 (ja) * 2019-04-30 2023-07-19 長江存儲科技有限責任公司 プロセッサおよびｎａｎｄフラッシュメモリを有する接合半導体デバイスならびにそれを形成する方法
CN110870062A (zh) 2019-04-30 2020-03-06 长江存储科技有限责任公司 具有可编程逻辑器件和nand闪存的键合半导体器件及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163304A (ja) * 1997-11-28 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100389918B1 (ko) 2000-11-14 2003-07-04 삼성전자주식회사 빠른 프로그램 속도를 갖는 고집적 불활성 메모리 셀 어레이
US20020130357A1 (en) * 2001-03-14 2002-09-19 Hurley Kelly T. Self-aligned floating gate flash cell system and method
JP2003289114A (ja) * 2002-03-28 2003-10-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2004022819A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 半導体装置及びその製造方法
JP2004063789A (ja) * 2002-07-29 2004-02-26 Toshiba Corp 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置
US6756631B2 (en) 2002-11-14 2004-06-29 Intelligent Sources Development Corp. Stacked-gate cell structure and its NAND-type flash memory array
JP2005079165A (ja) * 2003-08-28 2005-03-24 Toshiba Corp 不揮発性半導体記憶装置とその製造方法、電子カードおよび電子装置
JP2005277035A (ja) * 2004-03-24 2005-10-06 Renesas Technology Corp 不揮発性半導体記憶装置およびその製造方法
JP2006303308A (ja) 2005-04-22 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
JP4745039B2 (ja) * 2005-12-02 2011-08-10 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP4762041B2 (ja) 2006-04-24 2011-08-31 株式会社東芝 不揮発性半導体メモリ
JP4829015B2 (ja) * 2006-06-20 2011-11-30 株式会社東芝 不揮発性半導体記憶装置
JP4762118B2 (ja) 2006-11-17 2011-08-31 株式会社東芝 不揮発性半導体記憶装置

Similar Documents

Publication Publication Date Title
JP2008004622A5 (ja)
JP2007027726A5 (ja)
JP2009164558A5 (ja)
JP2006302950A5 (ja)
WO2010041838A3 (ko) 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조 방법
JP2013179122A5 (ja)
WO2013154963A3 (en) Vertical nand device with partially silicided word lines and manufacturing method thereof
JP2013153189A5 (ja)
JP2007523481A5 (ja)
JP2010282987A5 (ja) 半導体装置
JP2013093546A5 (ja)
JP2010258226A5 (ja) 半導体装置
JP2009158936A5 (ja)
JP2008294408A5 (ja)
JP2006303488A5 (ja)
JP2005259843A5 (ja)
JP2012015500A5 (ja)
WO2019182681A3 (en) Two transistor finfet-based split gate non-volatile floating gate flash memory and method of fabrication
TW200721395A (en) Nonvolatile semiconductor storage device and method for manufacturing the same
JP2010062265A5 (ja)
JP2006066813A5 (ja)
JP2006339599A5 (ja)
JP2001160595A5 (ja)
JP2003078040A5 (ja) 半導体集積回路装置
JP2006121094A5 (ja)