JP2006302950A5 - - Google Patents

Download PDF

Info

Publication number
JP2006302950A5
JP2006302950A5 JP2005118505A JP2005118505A JP2006302950A5 JP 2006302950 A5 JP2006302950 A5 JP 2006302950A5 JP 2005118505 A JP2005118505 A JP 2005118505A JP 2005118505 A JP2005118505 A JP 2005118505A JP 2006302950 A5 JP2006302950 A5 JP 2006302950A5
Authority
JP
Japan
Prior art keywords
insulating film
gates
floating
semiconductor device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005118505A
Other languages
English (en)
Other versions
JP2006302950A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2005118505A priority Critical patent/JP2006302950A/ja
Priority claimed from JP2005118505A external-priority patent/JP2006302950A/ja
Priority to US11/402,972 priority patent/US7705392B2/en
Publication of JP2006302950A publication Critical patent/JP2006302950A/ja
Publication of JP2006302950A5 publication Critical patent/JP2006302950A5/ja
Priority to US12/613,057 priority patent/US20100044772A1/en
Priority to US12/727,890 priority patent/US8211777B2/en
Priority to US13/488,015 priority patent/US8669172B2/en
Pending legal-status Critical Current

Links

Claims (12)

  1. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に間隔をあけて形成された第１と第２フローティングゲートと、
    前記第１と第２フローティングゲート上の第１と第２コントロールゲートと、
    前記第１コントロールゲート上に形成された第１絶縁膜と、
    前記第２コントロールゲート上に形成され、前記第１絶縁膜に接触するように形成された第２絶縁膜と、
    前記第１絶縁膜と、前記第２絶縁膜とを接触させることで、少なくとも前記第１フローティングゲートと前記第２フローティングゲート間に形成された空隙部と、
    前記第１絶縁膜および前記第２絶縁膜の表面上に形成され、前記第１絶縁膜と前記第２絶縁膜との接触部を覆う第３絶縁膜とを備え、
    前記空隙部は、前記第３絶縁膜の埋め込み性よりも埋め込み性の低い前記第１絶縁膜と前記第２絶縁膜とによって形成され、前記空隙部は、前記第１および第２絶縁膜と異なる材質とされた前記第３絶縁膜によって閉塞される、不揮発性半導体装置。
  2. 前記空隙部は、前記第１と第２フローティングゲート間から、前記第１と第２コントロールゲートの上端部より上方に亘って形成された、請求項１に記載の不揮発性半導体装置。
  3. 前記第１絶縁膜と前記第２絶縁膜とは、酸化シリコン膜より誘電率が低い多孔質の絶縁膜から形成された、請求項１または請求項２に記載の不揮発性半導体装置。
  4. 少なくとも前記第１および第２フローティングゲートの側面と、前記第１および第２コントロールゲートの側面とを覆う第４絶縁膜をさらに備えた、請求項１から請求項３のいずれかに記載の不揮発性半導体装置。
  5. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に形成された第１と第２フローティングゲートと、
    前記第１フローティングゲートと前記第２フローティングゲートとの間に形成され、酸化シリコン膜より誘電率が低く、多孔質の絶縁膜と、
    前記絶縁膜の上面上に形成され、前記多孔質性の絶縁膜内に水が入り込むことを抑制可能な耐湿性を有する他の絶縁膜と、
    を備えた不揮発性半導体装置。
  6. 前記第１と第２フローティングゲート上に形成された第１と第２コントロールゲートをさらに備え、
    前記第１フローティングゲートと前記第２フローティングゲートとの間および前記第１コントロールゲートと前記第２コントロールゲートとの間に前記多孔質の絶縁膜が形成された請求項５に記載の不揮発性半導体装置。
  7. 主表面を有する半導体基板と、
    前記半導体基板の主表面上に間隔をあけて形成された第１と第２フローティングゲートと、
    前記第１と第２フローティングゲート上の第１と第２コントロールゲートと、
    前記第１コントロールゲート上に形成された第１絶縁膜と、
    前記第２コントロールゲート上に形成され、前記第１絶縁膜に接触するように形成された第２絶縁膜と、
    前記第１絶縁膜と、前記第２絶縁膜とを接触させることで、少なくとも前記第１フローティングゲートと前記第２フローティングゲート間に形成された空隙部と、
    前記第１絶縁膜および前記第２絶縁膜の表面上に形成され、前記第１絶縁膜と前記第２絶縁膜との接触部を覆う第３絶縁膜とを備え、
    前記空隙部は、前記第３絶縁膜の埋め込み性よりも埋め込み性の低い前記第１絶縁膜と前記第２絶縁膜とによって形成され、前記空隙部は、前記第３絶縁膜によって閉塞される、不揮発性半導体装置。
  8. 少なくとも前記第１および第２フローティングゲートの側面と、前記第１および第２コントロールゲートの側面を覆うように形成された第４絶縁膜をさらに備えた、請求項７に記載の不揮発性半導体装置。
  9. 半導体基板の主表面上に第１と第２フローティングゲートを形成する工程と、
    前記第１と第２フローティングゲート上に第１と第２コントロールゲートを形成する工程と、
    前記第１と第２コントロールゲート上に第１と第２絶縁膜を形成し、前記第１絶縁膜と前記第２絶縁膜とを接触させることで、少なくとも前記第１フローティングゲートと前記第２フローティングゲートとの間に空隙部を形成する工程と、
    を備えた不揮発性半導体装置の製造方法。
  10. 前記第１と第２フローティングゲートおよび前記第１と第２コントロールゲートの表面上に第３絶縁膜を形成する工程をさらに備える、請求項９に記載の不揮発性半導体装置の製造方法。
  11. 前記第１絶縁膜および前記第２絶縁膜の表面上に、他の絶縁膜を形成する工程をさらに
    、備える、請求項９または請求項１０に記載の不揮発性半導体装置の製造方法。
  12. 半導体基板の主表面上に複数のフローティングゲートを形成する工程と、
    前記フローティングゲート間に酸化シリコン膜より誘電率が低く、多孔質の絶縁膜を形成する工程と、
    を備えた、不揮発性半導体装置の製造方法。
JP2005118505A 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法 Pending JP2006302950A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005118505A JP2006302950A (ja) 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法
US11/402,972 US7705392B2 (en) 2005-04-15 2006-04-13 Nonvolatile semiconductor device and method of manufacturing nonvolatile semiconductor device
US12/613,057 US20100044772A1 (en) 2005-04-15 2009-11-05 Nonvolatile semiconductor device and method of manufacturing nonvolatile semiconductor device
US12/727,890 US8211777B2 (en) 2005-04-15 2010-03-19 Method of manufacturing nonvolatile semiconductor device
US13/488,015 US8669172B2 (en) 2005-04-15 2012-06-04 Method of manufacturing nonvolatile semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005118505A JP2006302950A (ja) 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012005997A Division JP5526162B2 (ja) 2012-01-16 2012-01-16 不揮発性半導体装置および不揮発性半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006302950A JP2006302950A (ja) 2006-11-02
JP2006302950A5 true JP2006302950A5 (ja) 2008-05-22

Family

ID=37107687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005118505A Pending JP2006302950A (ja) 2005-04-15 2005-04-15 不揮発性半導体装置および不揮発性半導体装置の製造方法

Country Status (2)

Country Link
US (4) US7705392B2 (ja)
JP (1) JP2006302950A (ja)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006302950A (ja) * 2005-04-15 2006-11-02 Renesas Technology Corp 不揮発性半導体装置および不揮発性半導体装置の製造方法
JP4731262B2 (ja) * 2005-09-22 2011-07-20 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
US7948021B2 (en) 2007-04-27 2011-05-24 Kabushiki Kaisha Toshiba Semiconductor memory device and method of fabricating the same
JP2009010088A (ja) 2007-06-27 2009-01-15 Toshiba Corp 半導体装置とその製造方法
KR101010798B1 (ko) * 2007-07-18 2011-01-25 주식회사 하이닉스반도체 플래시 메모리 소자의 제조 방법
KR101356695B1 (ko) 2007-08-06 2014-01-29 삼성전자주식회사 반도체 소자의 제조 방법
KR100843044B1 (ko) 2007-08-20 2008-07-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2009194244A (ja) 2008-02-15 2009-08-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP4703669B2 (ja) * 2008-02-18 2011-06-15 株式会社東芝 半導体記憶装置及びその製造方法
JP4729060B2 (ja) * 2008-02-26 2011-07-20 株式会社東芝 半導体記憶装置の製造方法
JP2009212218A (ja) * 2008-03-03 2009-09-17 Toshiba Corp 半導体記憶装置及びその製造方法
JP2009302116A (ja) 2008-06-10 2009-12-24 Toshiba Corp 半導体装置およびその製造方法
US7915124B2 (en) * 2008-07-09 2011-03-29 Sandisk Corporation Method of forming dielectric layer above floating gate for reducing leakage current
US7919809B2 (en) * 2008-07-09 2011-04-05 Sandisk Corporation Dielectric layer above floating gate for reducing leakage current
JP4956500B2 (ja) * 2008-07-22 2012-06-20 株式会社東芝 半導体記憶装置及びその製造方法
US8207036B2 (en) * 2008-09-30 2012-06-26 Sandisk Technologies Inc. Method for forming self-aligned dielectric cap above floating gate
JP4923078B2 (ja) 2009-03-23 2012-04-25 株式会社東芝 半導体記憶装置及びその半導体記憶装置の製造方法
JP2010283127A (ja) * 2009-06-04 2010-12-16 Toshiba Corp 半導体装置およびその製造方法
JP5268979B2 (ja) 2010-03-23 2013-08-21 株式会社東芝 半導体装置および半導体装置の製造方法。
US8492224B2 (en) * 2010-06-20 2013-07-23 Sandisk Technologies Inc. Metal control gate structures and air gap isolation in non-volatile memory
US20120007165A1 (en) * 2010-07-12 2012-01-12 Samsung Electronics Co., Ltd. Semiconductor devices
KR20120015178A (ko) * 2010-08-11 2012-02-21 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
KR20120027906A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
SG181212A1 (en) * 2010-11-18 2012-06-28 Toshiba Kk Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps
JP5570953B2 (ja) 2010-11-18 2014-08-13 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP5591668B2 (ja) * 2010-11-30 2014-09-17 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP5395828B2 (ja) 2011-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20120124706A (ko) 2011-05-04 2012-11-14 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
JP2013042068A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 不揮発性半導体記憶装置とその製造方法
US9136128B2 (en) 2011-08-31 2015-09-15 Micron Technology, Inc. Methods and apparatuses including memory cells with air gaps and other low dielectric constant materials
JP2013089859A (ja) * 2011-10-20 2013-05-13 Toshiba Corp 半導体装置の製造方法
KR101813513B1 (ko) 2011-11-30 2018-01-02 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
JP5485309B2 (ja) * 2012-01-30 2014-05-07 株式会社東芝 半導体装置及びその製造方法
JP2013197187A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
JP5889118B2 (ja) 2012-06-13 2016-03-22 株式会社東芝 半導体装置及びその製造方法
TWI464831B (zh) * 2012-06-27 2014-12-11 Powerchip Technology Corp 半導體元件的製造方法
KR102054264B1 (ko) * 2012-09-21 2019-12-10 삼성전자주식회사 반도체 소자 및 그의 제조 방법
JP5796029B2 (ja) 2013-02-22 2015-10-21 株式会社東芝 半導体装置および半導体装置の製造方法
US9543310B2 (en) 2014-09-10 2017-01-10 Kabushiki Kaisha Toshiba Semiconductor storage device having communicated air gaps between adjacent memory cells
US9748311B2 (en) * 2014-11-07 2017-08-29 Micron Technology, Inc. Cross-point memory and methods for fabrication of same
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法
CN107293545B (zh) * 2016-03-30 2020-04-07 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
US10453855B2 (en) 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10680006B2 (en) 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10665499B2 (en) * 2018-06-28 2020-05-26 Intel Corporation Integrated circuit with airgaps to control capacitance
US11450601B2 (en) * 2019-09-18 2022-09-20 Micron Technology, Inc. Assemblies comprising memory cells and select gates
CN113035713B (zh) * 2019-12-24 2023-12-01 华邦电子股份有限公司 存储器结构及其制造方法
TWI797467B (zh) * 2020-08-03 2023-04-01 華邦電子股份有限公司 非揮發性記憶體結構及其製造方法
CN114256252A (zh) * 2020-09-22 2022-03-29 华邦电子股份有限公司 非易失性存储器结构及其制造方法
US11322623B2 (en) * 2020-09-29 2022-05-03 Winbond Electronics Corp. Non-volatile memory structure and method of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62188375A (ja) * 1986-02-14 1987-08-17 Hitachi Ltd 半導体集積回路装置
JPH03148875A (ja) * 1989-11-06 1991-06-25 Seiko Epson Corp 半導体装置
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JP2853661B2 (ja) 1996-06-27 1999-02-03 日本電気株式会社 半導体集積回路装置の製造方法
JP3512976B2 (ja) * 1997-03-21 2004-03-31 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JP2000100976A (ja) 1998-09-21 2000-04-07 Matsushita Electronics Industry Corp 半導体メモリアレイ装置およびその製造方法
KR100286126B1 (ko) * 1999-02-13 2001-03-15 윤종용 다층의 패시배이션막을 이용한 도전층 사이에 공기 공간을 형성하는 방법
JP4493182B2 (ja) 2000-08-23 2010-06-30 株式会社ルネサステクノロジ 半導体装置
JP2002280463A (ja) 2001-03-16 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2003197779A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置及びその製造方法
JP4212299B2 (ja) * 2002-05-09 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
JP4079830B2 (ja) * 2003-05-23 2008-04-23 株式会社東芝 半導体装置の製造方法
JP3936315B2 (ja) * 2003-07-04 2007-06-27 株式会社東芝 半導体記憶装置及びその製造方法
KR100537278B1 (ko) * 2003-09-05 2005-12-19 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
JP2006302950A (ja) * 2005-04-15 2006-11-02 Renesas Technology Corp 不揮発性半導体装置および不揮発性半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2006302950A5 (ja)
EP1835530A3 (en) Non-volatile memory device and method of manufacturing the same
US7956403B2 (en) Two-bit flash memory
WO2007018821A3 (en) Dual-gate device and method
JP2007027726A5 (ja)
TW200635042A (en) Split gate flash memory and manufacturing method thereof
JP2001168306A5 (ja)
WO2008045589A3 (en) Dual-gate device and method
TW200713520A (en) Non-volatile memory and fabricating method thereof
JP2008504679A5 (ja)
TW200713603A (en) Low-k spacer structure for flash memory
JP2006344900A5 (ja)
JP2006041354A5 (ja)
SG144931A1 (en) Method for forming high-k charge storage device
TWI256130B (en) Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions
WO2010041838A3 (ko) 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조 방법
JP2005259843A5 (ja)
TW200741980A (en) Semiconductor device having non-volatile memory and method of fabricating the same
JP2006339599A5 (ja)
JP2005294814A5 (ja)
JP2005524994A5 (ja)
TW200723543A (en) Non-volatile memory and manufacturing method and operating method thereof
WO2007087299A3 (en) Simultaneous formation of source/drain contacts and conductive layers on eeprom control gates
JP2003078040A5 (ja) 半導体集積回路装置
DE60231083D1 (de) Herstellungsverfahren in Spacer-Technik für einen Festwertspeichertransistor mit Auswahlgate an einer Seite eines Kontrollgate-Floating-Gate-Stapels