JP2009188254A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009188254A JP2009188254A JP2008027782A JP2008027782A JP2009188254A JP 2009188254 A JP2009188254 A JP 2009188254A JP 2008027782 A JP2008027782 A JP 2008027782A JP 2008027782 A JP2008027782 A JP 2008027782A JP 2009188254 A JP2009188254 A JP 2009188254A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- groove
- wafer
- wiring layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Dicing (AREA)
Abstract
【解決手段】貫通配線付き半導体チップの製造方法では、先ず、ウェハである基板20の表面側に素子配線層21を形成し、開口部を有する保護層22によって素子配線層21上を被覆する。前記開口部上にバンプ23を形成し、基板表面側のダイシングライン上を所定の深さでダイシングして溝24を形成する。基板表面側に支持基板25を貼着し、基板裏面側を所定の厚さだけ研削し、エッチングにより、素子配線層21の所定の位置に繋がる貫通孔26を形成した後、基板裏面側から貫通孔26内に貫通配線28を形成する。基板裏面側にダイシングテープ29を貼着した後に支持基板25を剥離する。その後、溝24の箇所を分離し、基板20を半導体チップに個片化する。
【選択図】図1−1
Description
本実施例1の半導体装置である貫通配線付き半導体チップ30は、図1−3の(k)の工程に示されるように、ウェハからダイシングにより個片化された基板(例えば、半導体基板)20を有している。半導体基板20の第1面(例えば、表面)側には、回路素子が形成され、この回路素子上に素子配線層21が形成された後、この素子配線層21が絶縁性の保護層22により被覆されている。
貫通配線付き半導体チップ30の製造方法では、図1−1の(a)の工程において、ウェハである半導体基板20の表面側に、多数の回路素子を形成し、これらの各回路素子上に素子配線層21を形成した後、絶縁性の保護層22を形成する。図1−1の(b)の工程において、半導体基板1の表面に、スパッタ、ホトリソ、めっき、エッチング等を用いて表金属バンプ23を形成し、保護層22の開口部を介して素子配線層21と電気的に接続する。図1−1の(c)の工程において、半導体基板20の表面のダイシンダライン上を、数十ミクロン(例えば、40ミクロン程度)の深さでダイシングし、溝24を形成する。図1−1の(d)の工程において、半導体基板20の表面側に、ガラス等の支持基板25を貼り付ける。
本実施例1によれば、図1−3の(j)の工程において、予めダイシングライン上に形成した溝24内をダイシングするので、チップ欠けが生じることなく半導体基板20を個片化することができる。しかも、溝24内をダイシングするので、カットする部分が従来よりも薄く、ダイシングスピ−ドも速くすることができる。従って、製造工程数をそれほど増加させずに低コストで、製造効率及び信頼性の高い貫通配線付き半導体チップ30を製造できる。
本実施例2の半導体装置である貫通配線付き半導体チップ30Aは、図2−3の(j)の工程に示されるように、実施例1の貫通配線付き半導体チップ30と同一の構造である。
本実施例2の貫通配線付き半導体チップ30Aの製造方法では、ダイシングライン上に形成する溝24Aの構造が実施例1と異なり、その他の点は実施例1とほぼ同様である。
本実施例2によれば、図2−1の(c)の工程において、ダイシングライン上に実施例1よりも深い溝24Aを形成し、図2−2の(e)の工程において、半導体基板20の裏面を数十ミクロン(例えば、50ミクロン程度)の厚さに削ることで、溝24Aを露出させ、次いで、図2−2の(f)の工程において、貫通孔26をエッチングによって形成している。このエッチングの際に、露出した溝24Aの側面が同時にエッチングされてダイシングによる傷が消えるので、半導体基板20の強度が増し、安定した加工が可能となり、歩留まりを向上することができる。しかも、図2−3の(h)の工程において、露出した溝24Aにより、半導体基板20が既に個片化しているので、実施例1の図1−3の(j)に示すダイシング工程を省略でき、より製造工程数の削減と低コスト化が可能になる。
本実施例3の半導体装置である貫通配線付き半導体チップ30Bは、図3−3の(k)の工程に示されるように、実施例2の溝24Aよりも幅広の溝24Bがダイシングライン上に形成され、更に、ホトリソ及びメッキによって貫通配線28を形成する際に、その溝24Bにも金属膜31が形成された後、この金属膜31がダイシングされて個片化され、側面が金属膜31で補強された構造をしている。その他の構造は、実施例2の貫通配線付き半導体チップ30Aと同様である。
本実施例3の貫通配線付き半導体チップ30Bの製造方法では、図3−1の(a)の工程において、実施例2と同様に、ウェハである半導体基板20の表面側に素子配線層21及び保護層22を形成し、図3−1の(b)の工程において、実施例2と同様に、半導体基板20の表面に表金属バンプ23を形成する。
本実施例3によれば、幅広のダイシンダブレードによって溝24Bを広く形成し、ホトリソ、めっきによって貫通配線28を形成すると同時に溝24Bにも金属膜31を形成した後、通常幅のダイシングブレードで金属膜31をダイシングすることで、側面が金属膜31で補強された貫通配線付き半導体チップ30Bを形成している。そのため、半導体チップ側面が金属膜31で補強されることで、半導体チップ30Bの強度が増し、安定した加工が可能となり、歩留まりを向上することができる。
本実施例4の半導体装置である貫通配線付き半導体チップ30Cは、図4−3の(k)の工程に示されるように、実施例3の幅広の溝24Bと同様の幅広の溝24Cがダイシングライン上に形成され、更に、実施例3の金属膜31に代えて、その溝24C内に液状の樹脂32が埋め込まれた後、この樹脂32で埋め込まれた溝24Cがダイシングされて個片化され、側面が樹脂32の膜で補強された構造をしている。その他の構造は、実施例3の貫通配線付き半導体チップ30Bと同様である。
本実施例4の貫通配線付き半導体チップ30Cの製造方法では、図4−1の(a)の工程において、実施例3と同様に、ウェハである半導体基板20の表面側に素子配線層21及び保護層22を形成し、図4−1の(b)の工程において、実施例3と同様に、半導体基板20の表面に表金属バンプ23を形成する。
本実施例4によれば、幅広のダイシングブレードによって溝24Cを広く形成し、この溝24Cに液状の樹脂32を埋め込んだ後、通常幅のダイシンダブレードにより、樹脂32が埋め込まれた溝24Cをダイシングすることで、側面が樹脂32の膜で補強された貫通配線付き半導体チップ30Cを形成している。そのため、半導体チップ側面が樹脂32の膜で補強されることで、半導体チップ30Cの強度が増し、安定した加工が可能となり、歩留まりを向上することができる。
本発明は、上記実施例に限定されず、例えば、貫通配線28及び金属膜31を、めっき以外の方法で形成したり、めっきにより形成される金属膜を他の導電膜に変更したり、溝24C内に埋め込まれる樹脂32を、他の絶縁物に変更したり、或いは、貫通配線付き半導体チップ30A,30B,30Cの製造方法や構造を図示以外のものに変更する等、種々の変形が可能である。
21 素子配線層
22 保護層
23 表金属バンプ
24,24A,24B,24C 溝
25 支持基板
26 貫通孔
28 貫通配線
29 ダイシングテープ
30,30A,30B,30C 貫通配線付き半導体チップ
31 金属膜
32 樹脂
Claims (10)
- 対向する第1面及び第2面を有するウェハの前記第1面側に所定のパターンの素子配線層を形成し、開口部を有する保護層によって前記素子配線層上を被覆する工程と、
前記開口部上にバンプを選択的に形成して前記素子配線層と電気的に接続する工程と、
前記ウェハの第1面におけるダイシングライン上を所定の深さでダイシングして溝を形成する工程と、
前記ウェハの第1面側に支持基板を貼着する工程と、
前記ウェハの第2面を所定の厚さだけ研削した後、前記第2面側を選択的にエッチングして、前記素子配線層の所定の位置に繋がる貫通孔を形成する工程と、
前記ウェハの第2面側から前記貫通孔内に導電膜を選択的に形成し、前記素子配線層と電気的に接続された貫通配線を形成する工程と、
前記ウェハの第2面側にダイシングテープを貼着した後に前記支持基板を剥離する工程と、
前記溝の箇所を分離し、前記ダイシングテープを剥離して前記ウェハをチップに個片化する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記ウェハの第2面に対する研削では、前記溝の底面の近傍まで削ることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記ウェハの第2面に対する研削では、前記溝の底面が露出する厚さだけ削ることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記エッチングにより前記貫通孔を形成する際に、同時に前記溝の内部もエッチングすることを特徴とする請求項3記載の半導体装置の製造方法。
- 前記導電膜により前記貫通配線を形成する際に、同時に前記溝の内部にも前記導電膜を形成することを特徴とする請求項3記載の半導体装置の製造方法。
- 前記ウェハの第1面に前記溝を形成した後に、前記溝を絶縁物により埋め込むことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
- 前記導電膜は、めっきにより形成することを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
- 前記絶縁物は、樹脂であることを特徴とする請求項6記載の半導体装置の製造方法。
- 対向する第1面及び第2面を有し、ウェハがダイシングされて形成された溝の部分で分離されて個片化されたチップ状の基板と、
前記基板の第1面側に形成された所定のパターンの素子配線層と、
開口部を有し、前記素子配線層上を被覆する保護層と、
前記開口部上に選択的に形成され、前記素子配線層と電気的に接続されたバンプと、
前記基板の第2面側が選択的にエッチングされて形成され、前記素子配線層の所定の位置に繋がる貫通孔と、
前記貫通孔内に選択的に形成され、前記素子配線層と電気的に接続された貫通配線と、
前記基板の分離前に前記溝の内部に形成され、前記基板の分離後に前記基板の側面に固着している金属膜と、
を備えたことを特徴とする半導体装置。 - 対向する第1面及び第2面を有し、ウェハがダイシングされて形成された溝の部分で分離されて個片化されたチップ状の基板と、
前記基板の第1面側に形成された所定のパターンの素子配線層と、
開口部を有し、前記素子配線層上を被覆する保護層と、
前記開口部上に選択的に形成され、前記素子配線層と電気的に接続されたバンプと、
前記基板の第2面側が選択的にエッチングされて形成され、前記素子配線層の所定の位置に繋がる貫通孔と、
前記貫通孔内に選択的に形成され、前記素子配線層と電気的に接続された貫通配線と、
前記基板の分離前に前記溝に埋め込まれ、前記基板の分離後に前記基板の側面に固着している樹脂膜と、
を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027782A JP4939452B2 (ja) | 2008-02-07 | 2008-02-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027782A JP4939452B2 (ja) | 2008-02-07 | 2008-02-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188254A true JP2009188254A (ja) | 2009-08-20 |
JP4939452B2 JP4939452B2 (ja) | 2012-05-23 |
Family
ID=41071196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027782A Active JP4939452B2 (ja) | 2008-02-07 | 2008-02-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4939452B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302231A (ja) * | 2008-06-12 | 2009-12-24 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
CN102556943A (zh) * | 2010-12-31 | 2012-07-11 | 上海丽恒光微电子科技有限公司 | 微机电传感器的形成方法 |
JP2013505559A (ja) * | 2009-09-18 | 2013-02-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウエハにチップを結合する方法 |
JP2014183097A (ja) * | 2013-03-18 | 2014-09-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
US9583373B2 (en) | 2012-10-22 | 2017-02-28 | Samsung Electronics Co., Ltd. | Wafer carrier having cavity |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102497370B1 (ko) * | 2018-05-28 | 2023-02-07 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305282A (ja) * | 2001-04-06 | 2002-10-18 | Shinko Electric Ind Co Ltd | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 |
JP2004007016A (ja) * | 2003-09-29 | 2004-01-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004221349A (ja) * | 2003-01-15 | 2004-08-05 | Seiko Epson Corp | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2005142593A (ja) * | 2005-02-07 | 2005-06-02 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2005235859A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006019428A (ja) * | 2004-06-30 | 2006-01-19 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2007123719A (ja) * | 2005-10-31 | 2007-05-17 | Zycube:Kk | 半導体チップとその製造方法ならびに半導体装置 |
JP2007273941A (ja) * | 2006-03-07 | 2007-10-18 | Sanyo Semiconductor Co Ltd | 半導体装置の製造方法 |
-
2008
- 2008-02-07 JP JP2008027782A patent/JP4939452B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002305282A (ja) * | 2001-04-06 | 2002-10-18 | Shinko Electric Ind Co Ltd | 半導体素子とその接続構造及び半導体素子を積層した半導体装置 |
JP2004221349A (ja) * | 2003-01-15 | 2004-08-05 | Seiko Epson Corp | 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004007016A (ja) * | 2003-09-29 | 2004-01-08 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005235859A (ja) * | 2004-02-17 | 2005-09-02 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006019428A (ja) * | 2004-06-30 | 2006-01-19 | Fujikura Ltd | 半導体パッケージ及びその製造方法 |
JP2005142593A (ja) * | 2005-02-07 | 2005-06-02 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2007123719A (ja) * | 2005-10-31 | 2007-05-17 | Zycube:Kk | 半導体チップとその製造方法ならびに半導体装置 |
JP2007273941A (ja) * | 2006-03-07 | 2007-10-18 | Sanyo Semiconductor Co Ltd | 半導体装置の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302231A (ja) * | 2008-06-12 | 2009-12-24 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2013505559A (ja) * | 2009-09-18 | 2013-02-14 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウエハにチップを結合する方法 |
US8927335B2 (en) | 2009-09-18 | 2015-01-06 | Ev Group E. Thallner Gmbh | Method for bonding of chips on wafers |
CN102556943A (zh) * | 2010-12-31 | 2012-07-11 | 上海丽恒光微电子科技有限公司 | 微机电传感器的形成方法 |
US9583373B2 (en) | 2012-10-22 | 2017-02-28 | Samsung Electronics Co., Ltd. | Wafer carrier having cavity |
JP2014183097A (ja) * | 2013-03-18 | 2014-09-29 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4939452B2 (ja) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7524763B2 (en) | Fabrication method of wafer level chip scale packages | |
KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
JP4456027B2 (ja) | 貫通導電体の製造方法 | |
JP4773307B2 (ja) | 半導体装置の製造方法 | |
US7867879B2 (en) | Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement | |
US9337097B2 (en) | Chip package and method for forming the same | |
JP4979320B2 (ja) | 半導体ウェハおよびその製造方法、ならびに半導体装置の製造方法 | |
JP2006253402A (ja) | 半導体装置の製造方法 | |
KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007184426A (ja) | 半導体装置の製造方法 | |
JP4939452B2 (ja) | 半導体装置の製造方法 | |
TW200950035A (en) | Electronic device package and fabrication method thereof | |
SE538058C2 (sv) | Metod att tillhandahålla ett viahål och en routing-struktur | |
US20060141750A1 (en) | Semiconductor integrated device and method for manufacturing same | |
JP2007273941A (ja) | 半導体装置の製造方法 | |
JP4877626B2 (ja) | 半導体装置の製造方法 | |
JP2008277709A (ja) | 半導体装置の製造方法 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
JP2009302231A (ja) | 半導体装置の製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP2010225648A (ja) | 半導体装置およびその製造方法 | |
JP2008172060A (ja) | 半導体装置及びその製造方法 | |
US8212331B1 (en) | Method for fabricating a backside through-wafer via in a processed wafer and related structure | |
JP2008130880A (ja) | 半導体装置の製造方法 | |
JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4939452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |