JPH02214213A - 自走発振周波数調整不要hdd用データセパレータ - Google Patents
自走発振周波数調整不要hdd用データセパレータInfo
- Publication number
- JPH02214213A JPH02214213A JP1033611A JP3361189A JPH02214213A JP H02214213 A JPH02214213 A JP H02214213A JP 1033611 A JP1033611 A JP 1033611A JP 3361189 A JP3361189 A JP 3361189A JP H02214213 A JPH02214213 A JP H02214213A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- oscillation frequency
- running oscillation
- current source
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 59
- 239000013643 reference control Substances 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 239000006185 dispersion Substances 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、小型磁気ディスク装置に用いられるデータセ
パレータに関するもので、特に、高速動作時に広(・キ
ャプチャレンジ、ロックレンジを実現するPLL回路構
成に有効な自走発振周波数調整不要HDD(ハード−デ
ィスク・コントローラ)用データセパレータに関する。
パレータに関するもので、特に、高速動作時に広(・キ
ャプチャレンジ、ロックレンジを実現するPLL回路構
成に有効な自走発振周波数調整不要HDD(ハード−デ
ィスク・コントローラ)用データセパレータに関する。
従来の装置は、■CO自走発振周波数の調整をIC外付
は部品である発振用容量と抵抗を用(・て行なって(・
る。このため、素子のバラツキ、及び素子の温度特性に
よるVCO自走発振周波数ズレな生じやすかった。従来
の装置は、例えば1988年1月にシリコンシステムズ
(Silicon Systems)が発刊したデータ
シートに記載されている製品名@8SI32D535″
、フェアチャイルド社(FAIRCHILD)が製造し
て(・る製品名μA2490”あるいはアダブチニック
社(adaptec、 lnc、 )が1987年に発
刊したデータシートに記載されている製品名′″AlC
−6225”がある。
は部品である発振用容量と抵抗を用(・て行なって(・
る。このため、素子のバラツキ、及び素子の温度特性に
よるVCO自走発振周波数ズレな生じやすかった。従来
の装置は、例えば1988年1月にシリコンシステムズ
(Silicon Systems)が発刊したデータ
シートに記載されている製品名@8SI32D535″
、フェアチャイルド社(FAIRCHILD)が製造し
て(・る製品名μA2490”あるいはアダブチニック
社(adaptec、 lnc、 )が1987年に発
刊したデータシートに記載されている製品名′″AlC
−6225”がある。
上記従来技術は、VCO自走発振周波数を設定する。発
振用容量、及び抵抗のバラツキによるVCO自走発振周
波数の変動について配慮されておらず、これに伴うPL
L回路のキャプチャレンジ・ロックレンジの減少又は、
プラス位相側、マイナス位相−での引き込み可能範囲の
アンバランスが生じる問題がある。
振用容量、及び抵抗のバラツキによるVCO自走発振周
波数の変動について配慮されておらず、これに伴うPL
L回路のキャプチャレンジ・ロックレンジの減少又は、
プラス位相側、マイナス位相−での引き込み可能範囲の
アンバランスが生じる問題がある。
本発明の目的は、素子バラツキ、温度特性に伴うVCO
自走発振周波数の変動をおさえ、プラス位相側、マイナ
ス位相側での引き込み可能範囲な均一とし、高速転送レ
ート時に広いキャプチャレンジ、ロックレンジを可能と
するPLL回路を実現することにある。
自走発振周波数の変動をおさえ、プラス位相側、マイナ
ス位相側での引き込み可能範囲な均一とし、高速転送レ
ート時に広いキャプチャレンジ、ロックレンジを可能と
するPLL回路を実現することにある。
上記目的は、素子バラツキ、温度特性によるVCO自走
発振周波数のズレなプログラマブル電流源を用いて、■
CO発振周波数を制御している基準電流を補正すること
により、VCO自走発振周波数を高精度に合わせ込むこ
とにより達成される。
発振周波数のズレなプログラマブル電流源を用いて、■
CO発振周波数を制御している基準電流を補正すること
により、VCO自走発振周波数を高精度に合わせ込むこ
とにより達成される。
第1図KVCO概略図を示す。図中破線内は発振回路(
エミッタマルチバイブレータ)であり、Co(発振用容
量)へのチャージ・ディスチャージにより発振が行なわ
れる。前記VCO発振回路の発振周波数は、主に図中に
示すVCO発振基準制御電流電流VCO発振用容量Co
及びトランジスタのペースエミッタ間電圧Vnicによ
り決定される。
エミッタマルチバイブレータ)であり、Co(発振用容
量)へのチャージ・ディスチャージにより発振が行なわ
れる。前記VCO発振回路の発振周波数は、主に図中に
示すVCO発振基準制御電流電流VCO発振用容量Co
及びトランジスタのペースエミッタ間電圧Vnicによ
り決定される。
fOut=I/4・co−vBIi ・・・・・・・・
・(1)fout :vco発振周波数 I:VCO発振基準制御電流 Co:vco発振用容量 VBg : ) ランジスタのベースエミッタ間電圧 又、式(1)中I (VCO発振基準制御電流)は、第
1図に示すV−I変換回路でループフィルタ出力制御電
圧に比例した電流を差し引きし決定される。式(2)に
■CO発振基準制御電流設定式を示す。
・(1)fout :vco発振周波数 I:VCO発振基準制御電流 Co:vco発振用容量 VBg : ) ランジスタのベースエミッタ間電圧 又、式(1)中I (VCO発振基準制御電流)は、第
1図に示すV−I変換回路でループフィルタ出力制御電
圧に比例した電流を差し引きし決定される。式(2)に
■CO発振基準制御電流設定式を示す。
工=gm−Va ・・・・・・・・・・・・・・・・・
・・・・・・・・・・ (2)I :VCO発振基準制
御電流 gm;電圧−電流変換係数 VBsループフィルタ出力制御電圧 よって、式(1) 、 (2)よりVCO発振周波数’
outは、 fout ” gm*Va/4 ・Co −Vnz
・・・(3)により設定される。
・・・・・・・・・・ (2)I :VCO発振基準制
御電流 gm;電圧−電流変換係数 VBsループフィルタ出力制御電圧 よって、式(1) 、 (2)よりVCO発振周波数’
outは、 fout ” gm*Va/4 ・Co −Vnz
・・・(3)により設定される。
VCO自走発振周波数は、前記Va(ループフィルタ出
力制御電圧)が中心値における■CO発振周波数であり
、式(3)よりgm(電圧−電流変換係数)、Co (
VCO発振用容量値) * Vat ()ランジスタ、
ペースエミッタ間電圧)のバラツキにより変動する。
力制御電圧)が中心値における■CO発振周波数であり
、式(3)よりgm(電圧−電流変換係数)、Co (
VCO発振用容量値) * Vat ()ランジスタ、
ペースエミッタ間電圧)のバラツキにより変動する。
本発明は、前記g m s COe V B !iのバ
ラツキによるVCO自走発振周波数変動分を、第1図に
示されているプログラマブル電流源な用い、前記I(V
CO発振基準制御電流)を補正することにより、常に一
定に保つものである。
ラツキによるVCO自走発振周波数変動分を、第1図に
示されているプログラマブル電流源な用い、前記I(V
CO発振基準制御電流)を補正することにより、常に一
定に保つものである。
以下、本発明の一実施例を第1図、第2図により説明す
る。
る。
本発明の自走発振周波数調整不要HDD用データセパレ
ータは、第2図に示すよう(、位相比較器、チャージポ
ンプ、ループフィルタ、VCOより構成される。本実施
例においては上記位相比較器、チャージポンプ、ループ
フィルタ、VCOが周知の半導体製造技術によって1個
の半導体基板に形成されている。
ータは、第2図に示すよう(、位相比較器、チャージポ
ンプ、ループフィルタ、VCOより構成される。本実施
例においては上記位相比較器、チャージポンプ、ループ
フィルタ、VCOが周知の半導体製造技術によって1個
の半導体基板に形成されている。
前記位相比較器で入力信号とVCOクロック信号との位
相差を検出し、前記チャージポンプは、その位相差に相
当する電流を出力する。また、ループフィルタは、低域
通過フィルタで不要な高周波成分や雑音な除去するとと
もに、前記チャージポンプ出力電流を電圧変換する。前
記■COは。
相差を検出し、前記チャージポンプは、その位相差に相
当する電流を出力する。また、ループフィルタは、低域
通過フィルタで不要な高周波成分や雑音な除去するとと
もに、前記チャージポンプ出力電流を電圧変換する。前
記■COは。
ループフィルタ出力制御電圧により発振周波数が決定さ
れ、この出力を前記位相比較器にフィードバックしP
LLの帰還ループを構成している。
れ、この出力を前記位相比較器にフィードバックしP
LLの帰還ループを構成している。
本発明は、前記PLLのVCOに関するものでVCO自
走発振周波数を高精度に合せ込みを行なうことで、前記
PLLの高速転送レート時のキャプチャレンジ、ロック
レンジを広く設定出来るものである。
走発振周波数を高精度に合せ込みを行なうことで、前記
PLLの高速転送レート時のキャプチャレンジ、ロック
レンジを広く設定出来るものである。
第1図に、ROM (Read 0nly Memor
y )を使用した前記プログラマブル電流源を用いた■
CO自走発振周波数設定方式を示す。本実施例において
は、VCOlとプログラマブル電流源とが同一の半導体
基板に形成されている。
y )を使用した前記プログラマブル電流源を用いた■
CO自走発振周波数設定方式を示す。本実施例において
は、VCOlとプログラマブル電流源とが同一の半導体
基板に形成されている。
これは、素子バラツキによる■CO自走発振周波数の変
動分に対応し、プログラマブル電流源によって、VCO
発振基準制御電流を補正することにより、■CO自走発
振周波数を高精度に設定するものである。前記プログラ
マブル電流源は、前記I(VCO発振基準制御電流)を
抵抗分圧により制御するものである。抵抗分圧比は、前
記プログラマブル電流源内にあるROM情報により決定
される。
動分に対応し、プログラマブル電流源によって、VCO
発振基準制御電流を補正することにより、■CO自走発
振周波数を高精度に設定するものである。前記プログラ
マブル電流源は、前記I(VCO発振基準制御電流)を
抵抗分圧により制御するものである。抵抗分圧比は、前
記プログラマブル電流源内にあるROM情報により決定
される。
又、前記プログラマブル電流源内にあるROM部を、周
波数測定用回路におき換え、素子バラツキに対する■C
O自走発振周波数変動の補正と同時に、実使用条件下で
の温度変化に対する■C0自走発振周波数変動の補正を
行なうことが可能となる。
波数測定用回路におき換え、素子バラツキに対する■C
O自走発振周波数変動の補正と同時に、実使用条件下で
の温度変化に対する■C0自走発振周波数変動の補正を
行なうことが可能となる。
前記式(3)より、温度特性を有するのは主にVat(
トランジスタ・ベース・エミッタ間電圧)であり、VB
Eの変動分がVCO自走発振周波数の変動に影響する。
トランジスタ・ベース・エミッタ間電圧)であり、VB
Eの変動分がVCO自走発振周波数の変動に影響する。
このため、VCO自走発振周波数を温度変化に対し常に
一定に保つために、実使用条件下にて周波数測定用回路
を用(・VCO自走発振周波数変動分を検出し、変動分
に対応する抵抗分圧比な決定し補正を行なう。
一定に保つために、実使用条件下にて周波数測定用回路
を用(・VCO自走発振周波数変動分を検出し、変動分
に対応する抵抗分圧比な決定し補正を行なう。
これら実施例により、VCO自走発振周波数を高精度に
設定し、PLL回路同期特性(キャプチャレンジ、ロッ
クレンジ)の向上が図られる。
設定し、PLL回路同期特性(キャプチャレンジ、ロッ
クレンジ)の向上が図られる。
本発明によれば、■CO自走発振周波数を高精度に設定
出来ることにより、PLL回路構成時のプラス位相側及
びマイナス位相側の引き込み範囲をほぼ一定に保つこと
が出来ることから、PLL同期特性(キャプチャレンジ
、ロックレンジ)を常に一定とすることが出来る。
出来ることにより、PLL回路構成時のプラス位相側及
びマイナス位相側の引き込み範囲をほぼ一定に保つこと
が出来ることから、PLL同期特性(キャプチャレンジ
、ロックレンジ)を常に一定とすることが出来る。
又、ROMを用いたVCO自走発振周波数の設定を、I
CfR造工程内に組み込むことにより1歩留りを上げる
ことが出来、生産性の向上が可能となる。又、ユーザ側
はVCO調整リスクを大幅に低減出来る。
CfR造工程内に組み込むことにより1歩留りを上げる
ことが出来、生産性の向上が可能となる。又、ユーザ側
はVCO調整リスクを大幅に低減出来る。
第1図はVCOの概略図、
第2図はPLLの構成図である。
1・・・VCO12・・・プログラマブル電流源、3・
・・ROM、4・・・D/A変換器、5・・・V−I変
換回路、6・・・ループフィルタ出力制御電圧、7・・
・VCO発振用容量、8・・・VCO発振基準制御電流
、9・・・位相比較器、10・・・INC信号、11・
・・DEC信号、12・・・チャーシボ/プ、13・・
・ループフィルタ、14 ・V C00 第1図 V(0/
・・ROM、4・・・D/A変換器、5・・・V−I変
換回路、6・・・ループフィルタ出力制御電圧、7・・
・VCO発振用容量、8・・・VCO発振基準制御電流
、9・・・位相比較器、10・・・INC信号、11・
・・DEC信号、12・・・チャーシボ/プ、13・・
・ループフィルタ、14 ・V C00 第1図 V(0/
Claims (1)
- 【特許請求の範囲】 1、HDD用データセパレータに使用されるPLL内V
COにプログラマブル電流源を内蔵し、ICの素子バラ
ツキに影響されず高精度にVCO自走発振周波数を設定
出来ることを特徴とする、自走発振周波数調整不要HD
D用データセパレータ。 2、HDD用データセパレータに使用されるPLL内V
COに、マイコン制御プログラマブル電流源を内蔵し、
ICの素子バラツキ、及び温度特性に影響されず、常に
、VCO自走発振周波数を高精度に設定出来ることを特
徴とする特許請求の範囲第1項記載の自走発振周波数調
整不要HDD用データセパレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1033611A JPH02214213A (ja) | 1989-02-15 | 1989-02-15 | 自走発振周波数調整不要hdd用データセパレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1033611A JPH02214213A (ja) | 1989-02-15 | 1989-02-15 | 自走発振周波数調整不要hdd用データセパレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02214213A true JPH02214213A (ja) | 1990-08-27 |
Family
ID=12391255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1033611A Pending JPH02214213A (ja) | 1989-02-15 | 1989-02-15 | 自走発振周波数調整不要hdd用データセパレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02214213A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05227145A (ja) * | 1992-02-10 | 1993-09-03 | Oki Electric Ind Co Ltd | クロック発振回路及びクロック抽出回路 |
JP2006526928A (ja) * | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ローパスフィルタおよび電子装置 |
-
1989
- 1989-02-15 JP JP1033611A patent/JPH02214213A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05227145A (ja) * | 1992-02-10 | 1993-09-03 | Oki Electric Ind Co Ltd | クロック発振回路及びクロック抽出回路 |
JP2006526928A (ja) * | 2003-06-03 | 2006-11-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ローパスフィルタおよび電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105958943B (zh) | 弛张振荡器 | |
EP2425533B1 (en) | Supply-regulated phase-locked loop (pll) and method of using | |
US20100090768A1 (en) | Pll circuit | |
US20160301418A1 (en) | Autoconfigurable Phase-Locked Loop Which Automatically Maintains a Constant Damping Factor and Adjusts the Loop Bandwidth to a Constant Ratio of the Reference Frequency | |
JPS6448267A (en) | Pll circuit for magnetic disk device | |
JP2855628B2 (ja) | 位相同期回路 | |
JP2011040943A (ja) | 位相ロックループ回路 | |
US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
JPH02214213A (ja) | 自走発振周波数調整不要hdd用データセパレータ | |
JP5338148B2 (ja) | 半導体集積回路、温度変化検出方法 | |
US9784770B2 (en) | Devices and methods of measuring gain of a voltage-controlled oscillator | |
USRE34317E (en) | Variable frequency oscillator | |
JPS58107727A (ja) | 位相同期回路 | |
JP2987974B2 (ja) | 位相同期回路 | |
JP3299367B2 (ja) | パルス発生回路 | |
JPH06101677B2 (ja) | タイマ−回路 | |
Zhang et al. | A Differential on Chip Oscillator with 1.47-μs Startup Time and 3.3-ppm/° C Temperature Coefficient of Frequency | |
JPS648541B2 (ja) | ||
JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
JPS622836Y2 (ja) | ||
JPH0786934A (ja) | 周波数シンセサイザ | |
JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
TW202223585A (zh) | 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法 | |
KR0131933B1 (ko) | 디지탈 신호처리에 의한 발진주파수 자동조정장치 | |
JPH03242017A (ja) | 高速・安定化電圧制御型発振回路 |