JP3825874B2 - 周波数変換回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は周波数変換回路、特に準マイクロ波帯等の高周波信号を取り扱う無線送受信機に用いられ、集積回路化された周波数変換回路の構成に関する。
【０００２】
【従来の技術】
準マイクロ波帯等の高周波信号の周波数変換回路には、例えばＧaＡs化合物半導体を用いたデュアルゲート構造の電界効果トランジスタ（ＦＥＴ−Field Effect Transistor）等を利用して集積回路（ＩＣ）化したものがあり、この周波数変換用半導体集積回路の一例が図３に示されている。
【０００３】
図３において、集積回路部１内にデプレッションモードのＦＥＴ２が形成され、このＦＥＴ２の第１ゲート側（図の下側）の端子３には、インピーダンス整合回路４を介して高周波信号源５が接続され、この高周波信号源５には、図示の抵抗６が内部インピーダンスとして存在する。一方、上記ＦＥＴ２の第２ゲート側（図の上側）の端子７には、インピーダンス整合回路８を介して局部発振信号源９が接続され、この局部発振信号源９には、図示の抵抗１０が内部インピーダンスとして存在する。
【０００４】
上記ＦＥＴ２のドレイン側の端子１２には、インピーダンス整合回路１３を介して出力端子１４が設けられると共に、インダクタ１５を介して直流バイアス電圧を供給するためのバイアス供給端子１６が設けられる。上記のインダクタ１５は、高周波遮断用チョークコイルとして機能しており、高周波域では十分に高いインピーダンスとなるように設定される。
【０００５】
上記ＦＥＴ２のソース側には、接地電位に接続するための端子１８との間に、このＦＥＴ２のドレイン−バイアス電流を設定するための抵抗１９が接続され、またこの端子１８と上記ＦＥＴ２の第１ゲートとの間に抵抗２０、第２ゲートとの間に抵抗２１が接続される。この抵抗２０，２１は、上記第１ゲート、第２ゲートに所定の直流バイアス電圧を印加するために設けられる。
【０００６】
このような集積回路１では、上記端子１８と接地電位との間に、ＩＣパッケージの実装部材であるボンデイングワイヤ及びリードが形成されるので、これらのインダクタンス成分の和としての寄生インダクタンス２３が存在することになる。そして、この寄生インダクタンス２３の存在により生じるインピーダンス成分を低減するために、上記ＦＥＴ２のソースと接地電位との間に、この寄生インダクタンス２３と直列となるようにコンデンサ２４が配置される。
【０００７】
即ち、当該周波数変換回路で、周波数変換時の利得（変換利得）を確保するためには、上記ＦＥＴ２のソースと接地電位との間のインピーダンスは所要周波数で低下させる必要がある。しかし、上記寄生インダクタンス２３の存在により、高い周波数になる程、高くなるインピーダンス成分が生じる。そこで、上記ＦＥＴ２のソース側にコンデンサ２４を設け、これによって低インピーダンス特性を得るようにしている。
【０００８】
このコンデンサ２４は、周波数変換において広帯域での低インピーダンス特性を得るために大容量とされ、例えば特殊工程で生成される比誘電率の高い誘電体、いわゆる強誘電体を電極間に用いたコンデンサが使用される。この強誘電体として、ＢＳＴ（Barium Strontium Titanium）があり、これを採用した場合は通常の集積回路で多用される誘電体としてのＳｉＮ（Silicon Nitride）に比べて僅か２％の面積で同一容量を実現できることから、例えば４００ｐＦ以上の容量が集積回路内に形成される。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記周波数変換用半導体集積回路において上記コンデンサ２４を強誘電体のＢＳＴで形成する場合は、上述のように、ＳｉＮで形成する場合と比較して単位面積当りの容量が５０倍となる利点があるが、複雑な半導体製造プロセス工程となるため、製造コストが高くなるという問題がある。一方、上記のＳｉＮの誘電体を用いて同等の大容量のコンデンサ２４を集積回路内に形成することも、集積回路の実装パッケージサイズの制約があり、またチップコストが上昇すること等から実現が困難である。
【００１０】
このため、図４に示されるように、上記コンデンサ２４と同等のものを集積回路の外に配置することも考えられる。即ち、図４の例は、上記ＦＥＴ２のソース側に端子２６を設け、この端子２６と接地電位との間に大容量の外部コンデンサ２７を配置するものである。しかし、このような構成の回路でも、ＩＣパッケージの実装部材であるボンデイングワイヤやリードのインダクタンス、このリードからコンデンサ２７に至るまでの配線インダクタンス、そして外部コンデンサ２７にある寄生インダクタンスの総和である寄生インダクタンス２８が存在し、この寄生インダクタンス２８のインピーダンスによって上記低インピーダンス特性が阻害されることになる。
【００１１】
即ち、上記寄生インダクタンス２８のインピーダンスが外部コンデンサ２７のインピーダンスと比較して十分低い周波数では周波数変換の変換利得に影響を及ぼさないが、周波数の上昇につれ、外部コンデンサ２７の低インピーダンス状態が寄生インダクタンス２８のインピーダンス増加によって阻害され、いわゆる外部コンデンサ２７によるバイパス効果が得られなくなる。
【００１２】
図５には、上記図４の回路において、外部コンデンサ２７の容量を４７０ｐＦとし、高周波信号源５の周波数を８２０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨｚ、出力の中間周波数を１３０ＭＨｚと想定した場合のＦＥＴ２のソースと接地電位間のインピーダンスのシミュレーション結果が示されている。この図から理解されるように、周波数が高くなる程、インピーダンスが増加しており、従って変換利得においても周波数の上昇に伴う低下が著しくなることになる。この変換利得の低下は、上記の寄生インダクタンス２８に起因するため、上記の外部コンデンサ２７の容量値を変更したとしても解消されることはなく、外部コンデンサ２７の接続のみでは上記不都合を解決することができない。
【００１３】
本発明は、上記問題点を解決するためになされたもので、その目的は、強誘電体を用いた高コストのコンデンサを採用することなく、電界効果トランジスタのソース電極と接地電位との間において、ＩＣパッケージの実装部材の寄生インダクタンスにより生じるインピーダンスの増加を抑制し、周波数変換利得に悪影響を与えることのない周波数変換回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、周波数変換のための電界効果トランジスタが形成された半導体集積回路を有し、この半導体集積回路内の電界効果トランジスタのソース電極が接地電位接続端子を介して集積回路外部の接地電位に接続される周波数変換回路において、上記電界効果トランジスタのソース電極に外部コンデンサ接続端子を接続し、このコンデンサ接続端子と集積回路外部の接地電位との間に、この電界効果トランジスタのソース電極−接地電位間で生じる５０ＭＨｚ〜３００ＭＨｚの低周波域のインピーダンスを低下させるために、２００ｐＦ〜１０００ｐＦの容量からなる外部コンデンサを接続し、上記電界効果トランジスタのソース電極と上記接地電位接続端子との間に、この電界効果トランジスタのドレイン−バイアス電流を設定するための抵抗と並列になるように内部コンデンサを形成し、この内部コンデンサは、上記電界効果トランジスタのソース電極−接地電位間で生じる６５０ＭＨｚ〜１．２ＧＨｚの高周波域のインピーダンスを低下させるための３０ｐＦ〜５０ｐＦの容量又は１．３ＧＨｚ〜１．７ＧＨｚの高周波域のインピーダンスを低下させるための１０ｐＦ〜２５ｐＦの容量としたことを特徴とする。
【００１５】
上記の構成によれば、集積回路外の外部コンデンサにより、電界効果トランジスタ（ＦＥＴ）のソース電極と接地電位との間の寄生インダクタンスにより生じる低周波域のインピーダンス成分を低下させることができ、また内部コンデンサにより、上記寄生インダクタンスにより生じる高周波域のインピーダンス成分を低下させることができる。従って、誘電体を用いた安価なコンデンサを採用した場合でも、周波数変換回路における広帯域での変換利得の周波数特性を改善することができる。
【００１６】
【発明の実施の形態】
図１には、実施形態例に係る周波数変換用半導体集積回路の一例が示されており、上記従来の回路と同一の部材には同一番号を付している。図１に示されるように、集積回路部１内のＦＥＴ２はＧaＡs化合物半導体を用いたデュアルゲート構造でデプレッションモードの電界効果トランジスタであり、このＦＥＴ２の第１ゲート側の端子３に、インピーダンス整合回路４を介して高周波信号源５、第２ゲート側の端子７に、インピーダンス整合回路８を介して局部発振信号源９が接続される。図示の抵抗６は、上記高周波信号源５の内部インピーダンス、他方の抵抗１０は上記局部発振信号源９の内部インピーダンスである。
【００１７】
上記ＦＥＴ２のドレイン側の端子１２には、インピーダンス整合回路１３を介して出力端子１４が設けられ、また高周波遮断用チョークコイルとして機能するインダクタ１５を介して直流バイアス電圧を供給するためのバイアス供給端子１６が設けられる。
【００１８】
上記ＦＥＴ２のソース側には、外部の接地電位に接続するための端子（接地電位接続端子）１８との間に、このＦＥＴ２のドレイン−バイアス電流を設定するための抵抗１９が接続され、またこの端子１８と上記ＦＥＴ２の第１ゲートとの間に抵抗２０、第２ゲートとの間に抵抗２１が接続される。この抵抗２０，２１により、上記第１ゲート、第２ゲートに所定の直流バイアス電圧を印加することとなる。このような構成の周波数変換回路によれば、例えば上記高周波信号源５から８２０ＭＨｚの高周波信号を、上記局部発振信号源９から６９０ＭＨｚの局部発振信号をＦＥＴ１の各ゲートに与えることにより、出力端子１４から１３０ＭＨｚの中間周波数信号を得ることができる。
【００１９】
この周波数変換回路では、上記端子１８と接地電位との間に、ＩＣパッケージの実装部材であるボンデイングワイヤ及びリードが形成され、これらのインダクタンス成分の和としての寄生インダクタンス２３が存在する。
【００２０】
そして、当該例では、上記ＦＥＴ２のソース側に端子（コンデンサ接続端子）２６を設け、この端子２６と接地電位との間に外部コンデンサ３０を外付け配置し、かつ集積回路１内において、上記ＦＥＴ２のソースと端子１８との間に、内部コンデンサ３１を抵抗１９と並列接続となるように形成する。
【００２１】
しかし、この場合には、図４の場合と同様に、ＩＣパッケージの実装部材であるボンデイングワイヤやリードのインダクタンス、このリードからこの外部コンデンサ３０に至るまでの配線インダクタンス、そして外部コンデンサ３０にある寄生インダクタンスの総和としての寄生インダクタンス３２が、上記端子２６と接地電位との間に存在することになる。この寄生インダクタンス３２と上記の寄生インダクタンス２３を比較すると、寄生インダクタンス２３の方が接地電位専用のボンディングワイヤやリード部となるため、寄生インダクタンス３２よりも低いインダクタンス値となる。
【００２２】
そこで、当該例では、上記の外部コンデンサ３０を、５０ＭＨｚ〜３００ＭＨｚの低周波域でのインピーダンスを低下させるために、２００ｐＦ〜１０００ｐＦの容量とし、上記内部コンデンサ３１を、６５０ＭＨｚ〜１．２ＧＨｚの高周波域でのインピーダンスを低下させるために、３０ｐＦ〜５０ｐＦの容量として、広帯域でインピーダンスが低下するようにしている。
【００２３】
即ち、上記外部コンデンサ３０は容量の制限がないので、大きな容量が必要となる低周波域のインピーダンス低下の役割を外部コンデンサ３０で行わせ、一方小さな容量でよい高周波域のインピーダンス低下の役割を内部コンデンサ３１にて行わせるようにする。従って、ＳｉＮの誘電体を電極間に用いて占有面積の小さな内部コンデンサ３１とすることができ、集積回路１内に内部コンデンサ３１を無理なく形成できるという利点がある。
【００２４】
上記の外部コンデンサ３０によれば、上記寄生インダクタンス２３によるインピーダンスが影響を及ぼし、上記の寄生インダクタンス３２によるインピーダンスが影響を及ぼさない比較的低い周波数（例えば５０ＭＨｚ〜３００ＭＨｚ）において、変換利得を維持することができる。なお、上記ＦＥＴ２のソースに接続されている抵抗１９のインピーダンス特性は、周波数に依存しない。
【００２５】
また、上記の内部コンデンサ３１によれば、主に上記寄生インダクタンス３２によってインピーダンスが上昇する高周波域（例えば６５０ＭＨｚ〜１．２ＧＨｚ）おいて、インピーダンスを低下させることができ、変換利得を良好な状態に維持することができる。
【００２６】
図２には、上記外部コンデンサ３０の容量を４７０ｐＦ、内部コンデンサ３１の容量を３５ｐＦとした場合のＦＥＴ２のソースと接地電位間のインピーダンスのシミュレーション結果が示されており、これは上記図５の場合と同様に、高周波信号源５の周波数を８２０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨｚ、中間周波数を１３０ＭＨｚとしたものである。この図から理解されるように、１３０ＭＨｚ、６９０ＭＨｚ、８２０ＭＨｚ等の所望の周波数で、他の周波数と比べてインピーダンスが遥かに低くなっている。
【００２７】
従って、上記外部コンデンサ３０と内部コンデンサ３１が広帯域で補完し合うことにより、ＦＥＴのソース電極と接地電位との間の低インピーダンス特性が得られ、図４の回路と比較すると、周波数変換の周波数特性を高周波域で改善することができる。
【００２８】
更に、上記図１と等価の回路と図４と等価の回路を表面実装プラスチックパッケージ（外形２．９ｍｍ×１．６ｍｍ）に実装し、上記外部コンデンサ２７及び３０として、小型チップコンデンサ（外形１．６ｍｍ×０．８ｍｍ）を適用した場合を想定したシミュレーションによる変換利得は、高周波信号源５の周波数を８２０ＭＨｚ、局部発振信号源９の周波数を６９０ＭＨｚ、中間周波数を１３０ＭＨｚとした条件において、図１の回路では１４．６ｄＢ、図４の回路では５．７ｄＢという結果となり、図４の回路と比べると、図１の回路の方が周波数変換利得の明確な改善がみられた。
【００２９】
また、上記外部コンデンサ３０と内部コンデンサ３１の容量は、外部コンデンサ３０を、上記と同様に５０ＭＨｚ〜３００ＭＨｚの低周波域でのインピーダンスを低下させるために、２００ｐＦ〜１０００ｐＦの容量とし、一方の内部コンデンサ３１については、１．３ＧＨｚ〜１．７ＧＨｚの高周波域のインピーダンスを低下させるために、１０ｐＦ〜２５ｐＦの容量とすることもでき、このような周波数範囲でも、低インピーダンス特性として良好な周波数変換利得を得ることが可能である。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、周波数変換のためのＦＥＴのソース電極が接地電位接続端子を介して集積回路外部の接地電位に接続される周波数変換回路において、集積回路外に、上記ＦＥＴのソース電極−接地電位間で生じる低周波域のインピーダンスを低下させるための外部コンデンサを接続すると共に、集積回路内に、高周波域のインピーダンスを低下させるための内部コンデンサを形成したので、強誘電体を電極間に用いたコンデンサを採用することなく、ＦＥＴのソース電極と接地電位間において、ＩＣパッケージの実装部材の寄生インダクタンスにより生じるインピーダンスの増加を抑制して、特に高周波域において周波数変換利得を大幅に改善することができる。しかも、半導体集積回路を有する周波数変換回路を低コストで製作できるという利点がある。
【００３１】
具体的には、上記外部コンデンサを２００ｐＦ〜１０００ｐＦの容量として、５０ＭＨｚ〜３００ＭＨｚの低周波域でのインピーダンスを低下させ、上記内部コンデンサを３０ｐＦ〜５０ｐＦの容量として、６５０ＭＨｚ〜１．２ＧＨｚの高周波域のインピーダンスを低下させることができる。また、上記外部コンデンサについては上記と同様であるが、上記内部コンデンサを１０ｐＦ〜２５ｐＦの容量とすれば、１．３ＧＨｚ〜１．７ＧＨｚの高周波域のインピーダンスを低下させることができる。これらの構成によれば、所望周波数帯域で低インピーダンス特性を得ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施形態例に係る周波数変換回路の構成を示す回路図である。
【図２】 図１の周波数変換回路の実装シミュレーションにおいてＦＥＴのソース電極と接地電位との間のインピーダンス特性を周波数との関係で示すグラフ図である。
【図３】 従来の周波数変換回路の一例を示す回路図である。
【図４】 図３の回路を改善した周波数変換回路の他の例で、外部コンデンサを設けたときの回路図である。
【図５】 図４の周波数変換回路の実装シミュレーションにおいてＦＥＴのソース電極と接地電位との間のインピーダンス特性を周波数との関係で示すグラフ図である。
【符号の説明】
１ … 集積回路、
２ … ＦＥＴ、
５ … 高周波信号源、
９ … 局部発振信号源、
１４ … 出力端子、
１８ … 接地電位接続端子、
２３，２８，３２ … 寄生インダクタンス、
２４，３１ … 内部コンデンサ、
２６ … コンデンサ接続端子、
２７，３０ … 外部コンデンサ。

Claims (1)

1. 周波数変換のための電界効果トランジスタが形成された半導体集積回路を有し、この半導体集積回路内の電界効果トランジスタのソース電極が接地電位接続端子を介して集積回路外部の接地電位に接続される周波数変換回路において、
   上記電界効果トランジスタのソース電極に外部コンデンサ接続端子を接続し、このコンデンサ接続端子と集積回路外部の接地電位との間に、この電界効果トランジスタのソース電極−接地電位間で生じる５０ＭＨｚ〜３００ＭＨｚの低周波域のインピーダンスを低下させるために、２００ｐＦ〜１０００ｐＦの容量からなる外部コンデンサを接続し、
   上記電界効果トランジスタのソース電極と上記接地電位接続端子との間に、この電界効果トランジスタのドレイン−バイアス電流を設定するための抵抗と並列になるように内部コンデンサを形成し、この内部コンデンサは、上記電界効果トランジスタのソース電極−接地電位間で生じる６５０ＭＨｚ〜１．２ＧＨｚの高周波域のインピーダンスを低下させるための３０ｐＦ〜５０ｐＦの容量又は１．３ＧＨｚ〜１．７ＧＨｚの高周波域のインピーダンスを低下させるための１０ｐＦ〜２５ｐＦの容量としたことを特徴とする周波数変換回路。

Images