JP2004281625A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004281625A JP2004281625A JP2003069600A JP2003069600A JP2004281625A JP 2004281625 A JP2004281625 A JP 2004281625A JP 2003069600 A JP2003069600 A JP 2003069600A JP 2003069600 A JP2003069600 A JP 2003069600A JP 2004281625 A JP2004281625 A JP 2004281625A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- matching circuit
- balanced
- circuits
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/19011—Structure including integrated passive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
- H01L2924/30111—Impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】入力整合回路(12)と出力整合回路(15)間に増幅器用半導体チップ(FET4)が接続され、各整合回路は入力信号から発生する信号の位相が180度異なるバランス型回路を備えたIPDに設けられ、両整合回路を結線してできる仮想接地点(VE)をRF特性に敏感な接地点に用いた。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体装置に関し、特に、800MHz以上の高周波帯にて使用されるバランス型回路を有する半導体装置に関するものである。
【0002】
【従来の技術】
従来、複数のICチップを1つのパッケージに搭載した半導体装置として、ICチップ間の電気的接合をとるのに、中間に中継電極部を設け、この中継電極部を介してICチップ間の電気的接続を行うとともに、外部との接続も行い、中継電極部を絶縁基板上に対称形状に配置し、絶縁基板の表面に各種回路パターンが固着形成され、各回路パターンには複数の半導体チップが半田などで接続実装されている。
【0003】
従来の高周波・高出力用半導体装置として、例えば、プッシュプル型大電力増幅器を用いたものが提案されている(例えば、特許文献1及び特許文献2参照)。図14は従来の半導体装置の一例を示す上面図、図15は図14に示すプッシュプル型大電力増幅器の等価回路図である。この従来例では、移動体通信の基地局用プッシュプル型大電力増幅器が開示されており、主として0.8〜2.4GHzでの高周波数帯で使用される。
【0004】
図14,15において符号1はPCB絶縁性基板であり、この基板上に全ての回路部品が実装され、半導体チップ部品等を配線上に半田付で実装している。入力信号は入力側のバラン2により180度位相の異なる2つの信号成分に分割され、各々半導体チップ(例えば、電界効果トランジスタFET)4により増幅されて、右側の出力側バラン2により合成される。このようなプッシュプル型構成を用いることにより、FET4にて発生する歪成分がキャンセルされ、歪による不良を低減している。
【0005】
図中の符号6、6’は2段構成の内部整合回路基板を示し、各FET4の低インピーダンスを高インピーダンスに変換している。11は金属線等の導電性ワイヤ、3はパッケージ、5はパッケージのリードである。PCB基板1には、配線10が形成され、配線上にチップ容量部であるキャパシタ9やチップ抵抗8を実装している。また、基板内に設けられたスルーホール配線7により基板上面の各電極と裏面の接地電極を結線している。
【0006】
【特許文献1】
特開平6−6151号公報(段落0022、図1)
【特許文献2】
特開平7−263634号公報(段落0011、図1)
【0007】
【発明が解決しようとする課題】
しかしながら、上述のような従来のプッシュプル型大電力増幅器では、PCB基板1上で回路部品の大部分を形成しているので、装置サイズ及び重量が大きく、コスト高になるといった問題があった。また、チップ部品等を配線上に半田で実装しているため、位置合わせの誤差が大きく、高周波特性(RF特性)のばらつきが大きくなるといった問題もあった。特に、バランからパッケージリードまでの部分のリアクタLやキャパシタC等により構成される整合回路部では、チップ容量部9(キャパシタC)の位置がずれると等価的にリアクタLの値が変わり、整合がずれていまい、その結果、大電力増幅器の特性が大きくずれてしまうといった問題があった。
【0008】
本発明は、上記課題を解決するためになされたもので、半導体装置を小型・軽量化できるとともに低コスト化を可能とし、部品の位置合わせ誤差によるRF特性のばらつきを低減した半導体装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体装置は、入力整合回路と出力整合回路間に接続された増幅器用半導体チップを有し、各整合回路は入力信号から発生する信号の位相が180度異なる一対のバランス型回路を備える。この一対のバランス型回路間は結線で接続されてIPDに設けられる。
【0010】
上記構成により、各整合回路の両バランス型回路間を結線してできる仮想接地点をRF特性に敏感な接地点に用いることができ、接地インダクタンスのばらつきを解消し、接地用ワイヤのばらつきの影響を受けることなくIPDに整合回路を構成できるので、半導体装置を小型・軽量化でき、低コスト化を実現できるとともに、部品の位置合わせ精度によるRF特性のばらつきを低減できる。
【0011】
【発明の実施の形態】
以下、添付の図面を参照して本発明の実施の形態について説明する。ただし、本発明の実施の形態では図示の半導体装置を用いた場合を例示して説明しているが、本発明はこれに限定されるものではなく、他の半導体チップを1つのパッケージに搭載した他の複合半導体装置を用いた場合にも適用可能である。なお、各図において共通する要素には同一の符号を付し、重複する説明については省略している。
【0012】
(実施の形態1)
本発明の実施の形態1について図1乃至図3を参照して以下に説明する。図1は本発明の実施の形態1に係る半導体装置の上面図、図2はその出力側バランス型整合回路の上面図、図3はその等価回路図を示す。
【0013】
図示の構成例は、プッシュプル型大電力増幅器を用いた場合について説明するものであり、主として0.8〜2.4GHzでの高周波数帯で使用される。図中の参照符号1はPCB基板(絶縁性基板)の筐体であり、この基板上に回路部品が実装される。2はバラン(balun)であり、平衡線路から不平衡線路への接続(変換)またはその逆の接続(変換)に用いられる受動分布定数回路である。3はパッケージ、4は高周波増幅用半導体チップで各々電界効果トランジスタ(以後、FETと呼ぶ)により構成されている。
【0014】
入力信号は入力側(図中、左側)の電力分配器を兼ねた端子部のバラン2により180度位相の異なる2つの信号成分に分割される。分割された信号成分は各々後述するIPD12を介してFET4に入力され、FET4により増幅された後、後述するIPD15を介して出力側(図中、右側)の電力合成器を兼ねた端子部のバラン2により合成される。このようなプッシュプル型構成を用いることにより、FET4にて発生する信号の歪成分がキャンセルされ、歪不良を低減している。
【0015】
図中の符号5はパッケージのリード、6は内部整合回路基板であって、FET4の低インピーダンスを高インピーダンスに変換している。10は基板上に形成された配線、11はインダクタ要素を含む金属線等の導電性ワイヤである。12は入力側IPD、13はMIMキャパシタ(C)、14はIPDの絶縁性基板、15は出力側IPD、16は接地用ワイヤである。この接地用ワイヤによりIPD基板上面の電極とパッケージ側の接地電極を結線している。
【0016】
ここで、IPDとは、ガラス基板またはSiO2酸化膜を有するSi基板上にMIMキャパシタ、配線、抵抗等を一体に形成した高周波受動素子(Integrated Passive Device)であって、ビアホール(Via hole)を有さないデバイスのことを意味する。本実施の形態では、入力側IPD12及び出力側IPD15は、パッケージ3内部に実装されている。
【0017】
図3に示す出力側IPD15の等価回路構成では、バランス型回路の各直列接続されたインダクタンスL1,L2,L3と接地容量C1,C2により、FET4の出力側内部整合回路基板6のインピーダンスを出力側バラン2のインピーダンスに変換している。このように各IPDは2段のLC型整合回路を設けることにより、従来構成よりも内部整合回路基板6を一段減らした構成で、PCB基板1上のパッケージ内に整合回路を設けている。
【0018】
一般にIPDの製造では、シリコン(Si)ウェハプロセスと同等のプロセスが用いられるため、配線の精度は2ミクロン以下、MIMキャパシタ13の容量精度や抵抗の抵抗値精度は5〜10%以下の高精度で形成することができる。チップ部品に比べてパターンの形成精度が高く、微細加工が可能であるので小型化が可能であり、その結果、低コスト化が実現できる。本実施の形態では、従来数センチオーダーであったPCB基板上の回路を、数ミリオーダーの大きさに小型化できる。さらに、IPDではSi基板に比べて基板の抵抗が高いため、高周波帯での損失が少ないといった利点もある。また、複数の回路要素をモノリシックに形成することで、回路要素間の距離を一定に形成でき、RF特性が安定するといった効果が得られる。
【0019】
しかしながら、IPDでは低コスト化のためにビアホールを設けないのが一般的である。そのため、接地電極には接地用ワイヤを介してパッケージ側の接地電極と結線する必要がある。接地用ワイヤ長さはワイヤボンダの組立精度により50〜100ミクロン以上のばらつきが発生する。また、ワイヤの形状についても組立ばらつきが大きく、特に、成形(モールド)する場合には、樹脂封止時にワイヤ形状が変化し、安定したRF特性が得られない一因となっている。高周波帯ではワイヤ長さ・形状の変動により寄生インダクタンス成分が変化してRF特性が大きく変動してしまうといった問題が生じ、その中でも特にLC整合回路に用いる接地容量C1,C2の部分は、半導体装置のRF特性に大きな影響を与える。
【0020】
このため、本実施の形態では、バランス型回路の両チャンネル回路を同一のIPD内に形成し、両チャンネル間を並列接続する部分に接地容量C1と、互いに対向接続した一対の接地容量C2とを設けたので、C1の中心部と2個のC2間の結線部がいわゆる仮想接地点VE(GND)となる。従って、接地用ワイヤ16の長さ・形状等に関係なく(ワイヤ16を用いなくても)理想的な接地電極が得られ、組立ばらつきのないIPD型整合回路を実現することができる。
【0021】
図4は、各チャンネルの整合回路を別々のIPD(12a,12b;15a,15b)で構成した比較例を示し、図5はその出力側IPD15a,15bの上面図、図6はその等価回路図を示す。図6の比較例ではインダクタL1とL2間の結線に設けられたキャパシタの接地容量を図3のキャパシタC1の2倍にすることにより、回路としては、図3と同等の回路を実現している。この比較例では、IPD15a,15bをそれぞれバランス回路に別々に設け、両チャンネル間を接続する部分がなく、図3に示すような仮想電極(VE)は用いていない。そのため、接地容量2C1,C2,C3の接地(GND)側はすべて接地用ワイヤ16によりIPD基板の下部にあるパッケージ3の接地電極に接続している。
【0022】
しかしながら、このような比較例では、バランス型回路の各クチャンネル整合回路(LC回路)を別々のIPD15a,15bに設け、図6の(a)と(b)の両整合回路を結んだ仮想接地点を設けていないため、接地用ワイヤ16の影響を受けてしまう。このような回路構成では、L1,L2,L3及び2C1,C2によりインピーダンスを変換する整合回路であるため、特に2C1,C2に接続される接地ワイヤ16の長さ及び形状のばらつきの影響を大きく受け、半導体装置のRF特性が著しくばらついてしまう。
【0023】
これに対して本実施の形態1では、図1〜3に示すように、バランス型回路の整合回路を一体構成のIPDに設け、両整合回路を結線してできる仮想接地点VEをRF特性に特に敏感な接地点に用いることにより、IPDの課題である接地インダクタンスのばらつきを解消している。従って、接地用ワイヤのばらつきの影響を受けることなく一体構成のIPDにより整合回路を構成できるので、半導体装置を小型・軽量化でき、低コスト化を実現できるとともに、部品の位置合わせ精度によるRF特性のばらつきを低減できる。
【0024】
なお、本実施の形態1では、図1〜3に示すように、一対の接地容量C2間の接続点を仮想接地点VE(GND)として用い、接地用ワイヤ16により接地電極に接続しているが、高周波特性の観点では前述したように仮想接地点を敢えて接地電極に接続する必要はない。しかしながら、この仮想接地電極VEの電位は2つのキャパシタC2によりDC的に遮断されているので、DC的には浮遊した電位となる。そのため、外部より静電気等により電荷が供給されると高電位となり、MIMキャパシタの耐圧を越えてしまい、破壊に至ってしまうという問題がある。このような静電破壊を防止するために、ワイヤ16により電荷を逃がす目的で仮想接地点を接地電極に接続している。
【0025】
この場合、RF特性の観点からは、仮想接地点を形成しているので、ワイヤ16の長さ・形状ばらつきがある場合でもRF特性への影響はない。一方、DC的には、接地用ワイヤ16を設けることにより静電気等の電荷を逃がすことができ、静電破壊を防止する効果がある。なお、本実施の形態では仮想接地点VEをワイヤ16により接地しているが、FETの供給電源に接続しても同等の効果がある。または、高抵抗を介して接地またはFETの供給電源に接続しても同等の効果がある。
【0026】
なお、本実施の形態では増幅器としてFET4の増幅器を用いた場合を例示して説明したが、本発明はこれに限定されるものではなく、ヘテロ接合バイポーラトランジスタHBT(heterojunction bipolar transistor)等の他のトランジスタを用いた構成としてもよい。
【0027】
(実施の形態2)
本発明の実施の形態2について図7及び図8を参照して以下に説明する。図7は本発明の実施の形態2に係る半導体装置の出力側IPDの上面図、図8はその等価回路図を示す。実施の形態1では、整合回路を直列のL1,L2,L3と接地容量C1,C2により構成していたが、本実施の形態2では整合回路を直列の容量C4と接地インダクタL5により構成し、インダクタL5は両チャンネル整合回路間を接続している。
【0028】
図7及び図8に示す構成において、上部回路と下部回路の位相が180度異なるバランス型回路を用いているので、両整合回路を接続しているインダクタL5の中点が仮想接地点となり、L5の半分のインダクタンスで接地したように動作する。これにより、高周波的に理想的な接地となり、接地ワイヤ16を用いることなく、IPD上に接地回路を形成しているので、IPDの課題である接地インダクタンスのばらつきを解消できる。
【0029】
また、IPDにより半導体装置の整合回路を小型・軽量化でき、コストを下げることができるとともに、部品の位置合わせ精度によるRF特性のばらつきを低減できる。
【0030】
なお、本実施の形態の回路構成では、インダクタL5の部分が、MIMキャパシタ13(C4)によりDC的に遮断されることにより、DC的に浮遊した電位となる不都合が考えられる。これを防止するために、数MΩの高抵抗30を設けてFETの供給電源に接続している。この抵抗30は高抵抗であるためRF特性への影響はないが、DC的には静電破壊を防止する効果がある。
【0031】
(実施の形態3)
本発明の実施の形態3について図9乃至図11を参照して以下に説明する。図9は本発明の実施の形態3に係る半導体装置の上面図を示し、図10はその出力側バラン内蔵IPDの上面図、図11は図10の等価回路図を示す。
本実施の形態3では、図9乃至図11において、20は入力側バラン内蔵IPD、21は出力側バラン内蔵IPDであり、入力側及び出力側においてバラン2をそれぞれIPD20及び21内に含めた構成としている。
【0032】
このようにバラン2をIPD内の基板上に形成することにより、実施の形態1の場合より、さらに小型・軽量化、低コスト化が可能となる。また、上記構成によりPCB基板1上にはバランや整合回路を直接設ける必要がなく、これらのバランや整合回路等の素子をパッケージ3に実装した半導体装置をPCB基板1上に実装すればよい。このため部品点数が削減でき、実装コストも低減できる。さらに、パッケージに実装した半導体装置においてもバランス型整合回路とバラン2をワイヤを介さずに直接IPD基板上の配線で結線できるため、ワイヤのばらつきによる両回路間の位相のばらつきを解消できる効果もある。
【0033】
また、仮想接地点がDC的に浮遊した電位となることを防止するために、実施の形態2の場合と同様に、仮想接地点は数MΩの高抵抗30を介してFETのドレイン側給電配線と結線され、FETの供給電源に接続している。
【0034】
なお、本実施の形態ではバランを内蔵したIPDの回路構成としたが、本発明はこれに限定されるものではなく、BTL回路やハイブリッド回路等、1入力から発生する両回路の位相を180度ずらせる回路であって、IPDの基板上にモノリシックに形成できる回路であれば任意のものが使用可能である。
【0035】
(実施の形態4)
本発明の実施の形態4について図12及び図13を参照して以下に説明する。図12は本発明の実施の形態4に係る半導体装置の上面図、図13はその隣合うIPD部分の拡大上面図を示す。本実施の形態4では、バランス型回路のIPD20,21を複数個並列接続して合成することを特徴としている。
【0036】
図12に示すように、参照符号17,18は各々バランにより分配された信号の位相が0度の信号と180度の信号が給電される信号部分を表し、19、19’は入力側及び出力側にそれぞれ設けられた電力分配回路及び電力合成回路である。この入力側電力分配回路19により入力電力を分配して各々の入力側バラン内蔵IPD20に給電し、FET4により増幅される。増幅された給電信号(17,18)は、各々の出力側バラン内蔵IPD21を介して出力側電力合成回路19’に給電され合成される。
【0037】
これらバランス型回路のIPD20,21を複数個並列接続して合成することにより、各FETの大きさ・パワーを小さくできるため、FETのインピーダンスを高くすることができ、入出力側のインピーダンス整合回路のインピーダンス変換比を下げることができ、整合回路の損失を低減できる。また、各IPDのRF電力も小さくなり、微細なL,C,Rにより整合回路を構成でき、IPDを小さくできる。
【0038】
図13において、MIMキャパシタにより挟まれた仮想接地点は高抵抗30によりドレイン側給電配線と結線され、DC的に浮遊状態とならないようにして静電破壊を防止している。また、ドレイン側の給電はドレインバイアス用ワイヤ32により全て接続され、半導体装置の両側より給電される。
【0039】
隣接IPD間については、各信号線路から抵抗31を介して隣のIPDの同相信号線路とワイヤ11を介して接続されている。本来、両信号線路は同相信号であるので、両信号線路の電位は同じであり、抵抗31には電流は流れない。しかしながら、いわゆる奇モードが発生した場合には逆相となるので、抵抗31に電流が流れて逆相信号が減衰する効果がある。この効果により、寄生発振となる奇モードを抑圧でき、発振し難い安定した半導体装置が得られる。
【0040】
また、本実施の形態に係る半導体装置では、各FETの組毎にプッシュプル構成としたので、単なる並列合成した場合に比べてFETにて発生する歪成分を抑制する効果もある。さらに、IPDをFET4の入出力部に用いているので、半導体装置を小型・軽量化でき、コストを下げることができるとともに、部品の位置合わせ精度によるRF特性のばらつきを低減できる。
【0041】
【発明の効果】
以上説明したように、本発明によれば、一対のバランス型回路構成の整合回路を各IPDに設け、両整合回路を結線してできる仮想接地点をRF特性に敏感な接地点に用いたことにより、接地インダクタンスのばらつきを解消し、接地用ワイヤのばらつきの影響を受けることなくIPD内に整合回路を構成できるので、半導体装置を小型・軽量化でき、低コスト化を実現できるとともに、部品の位置合わせ精度によるRF特性のばらつきを低減できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る半導体装置の上面図である。
【図2】図1の出力側バランス型整合回路の上面図である。
【図3】図2の等価回路図をである。
【図4】各整合回路を別々のIPDで構成した比較例を示す半導体装置の上面図である。
【図5】図4の出力側IPDの上面図である。
【図6】図5の等価回路図である。
【図7】本発明の実施の形態2に係る半導体装置の出力側IPDの上面図である。
【図8】図7の等価回路図である。
【図9】本発明の実施の形態3に係る半導体装置の上面図である。
【図10】図9の出力側バラン内蔵IPDの上面図である。
【図11】図10の等価回路図である。
【図12】本発明の実施の形態4に係る半導体装置の上面図である。
【図13】図12の隣合うIPD部分の拡大上面図である。
【図14】従来の半導体装置の一例を示す上面図である。
【図15】図14の等価回路図である。
【符号の説明】
1 PCB基板、 2 バラン、 3 パッケージ、 4 FET、5 リード、 6 内部整合回路基板、 10 配線、 11 導電性ワイヤ、 12,15,20,21 IPD、 13 MIMキャパシタ、 14 IPDの絶縁性基板、 16 接地用ワイヤ、 L1,L2,L3,L4,L5 インダクタンス、 C1,C2,C3 容量、 30,31 抵抗、 32 ドレインバイアス用ワイヤ
Claims (9)
- 入力整合回路と出力整合回路間に接続された増幅器用半導体チップを有する半導体装置において、前記入力整合回路と前記出力整合回路の各整合回路は入力信号から発生する信号の位相が180度異なる一対のバランス型回路を備え、前記一対のバランス型回路間を結線で接続したことを特徴とする半導体装置。
- 前記整合回路はインダクタと接地容量が直列接続された180度位相の異なる一対のバランス型回路を備え、前記一対のバランス型回路の接地容量間の結線は仮想接地点に接地されている請求項1記載の半導体装置。
- 前記整合回路は接地インダクタと容量が直列接続された180度位相の異なる一対のバランス型回路を備え、前記一対のバランス型回路の接地インダクタの結線は仮想接地点に接地されている請求項1記載の半導体装置。
- さらに、平衡線路から不平衡線路への変換用の入力側バランとその逆の変換用の出力側バランを有し、入力信号は前記入力側バランにより180度位相の異なる2つの信号成分に分割され、前記半導体チップにより増幅された後、前記出力側バランにより合成される請求項1記載の半導体装置。
- 前記各整合回路内にハイブリッドを内蔵し、1つの入力から該ハイブリッドを介して分割されたバランス型整合回路を構成した請求項1記載の半導体装置。
- 前記各整合回路と前記半導体チップを1つのパッケージ内に収めた請求項1記載の半導体装置。
- 前記バランス型回路を複数個並列に合成した請求項1記載の半導体装置。
- 前記複数個のバランス型回路の各隣接するバランス型回路の信号位相が同一となるように配列し、該隣接するバランス型回路の信号間を抵抗を介したて接続した請求項7記載の半導体装置。
- 前記位相の異なるバランス型回路間を結ぶ直列接続された前記容量またはインダクタの中心点を仮想接地点とし、該仮想接地点と接地電極または供給電源とを抵抗を介して接続した請求項2または3記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069600A JP4012840B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
US10/792,856 US7061329B2 (en) | 2003-03-14 | 2004-03-05 | Semiconductor device having balanced circuit for use in high frequency band |
DE200410011719 DE102004011719B4 (de) | 2003-03-14 | 2004-03-10 | Halbleitervorrichtung |
CNB2004100287351A CN1287514C (zh) | 2003-03-14 | 2004-03-12 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069600A JP4012840B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004281625A true JP2004281625A (ja) | 2004-10-07 |
JP2004281625A5 JP2004281625A5 (ja) | 2006-04-27 |
JP4012840B2 JP4012840B2 (ja) | 2007-11-21 |
Family
ID=32959390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069600A Expired - Lifetime JP4012840B2 (ja) | 2003-03-14 | 2003-03-14 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7061329B2 (ja) |
JP (1) | JP4012840B2 (ja) |
CN (1) | CN1287514C (ja) |
DE (1) | DE102004011719B4 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012205018A (ja) * | 2011-03-24 | 2012-10-22 | Furukawa Electric Co Ltd:The | 高出力電力増幅器 |
WO2019008730A1 (ja) * | 2017-07-06 | 2019-01-10 | 三菱電機株式会社 | 高周波増幅器 |
WO2022202326A1 (ja) * | 2021-03-22 | 2022-09-29 | 株式会社 東芝 | 半導体装置及びその位相特性調整方法 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7294904B1 (en) | 2005-02-10 | 2007-11-13 | Xilinx, Inc. | Integrated circuit package with improved return loss |
US7288995B2 (en) * | 2005-06-15 | 2007-10-30 | Nokia Corporation | Power amplifier of a transmitter |
JP2007294848A (ja) * | 2006-03-30 | 2007-11-08 | Eudyna Devices Inc | キャパシタおよび電子回路 |
US7675365B2 (en) * | 2007-01-10 | 2010-03-09 | Samsung Electro-Mechanics | Systems and methods for power amplifiers with voltage boosting multi-primary transformers |
US20080258837A1 (en) * | 2007-04-19 | 2008-10-23 | Freescale Semiconductor, Inc. | Balun signal transformer |
US7576607B2 (en) * | 2008-01-03 | 2009-08-18 | Samsung Electro-Mechanics | Multi-segment primary and multi-turn secondary transformer for power amplifier systems |
US7812701B2 (en) | 2008-01-08 | 2010-10-12 | Samsung Electro-Mechanics | Compact multiple transformers |
US8044759B2 (en) * | 2008-01-08 | 2011-10-25 | Samsung Electro-Mechanics | Overlapping compact multiple transformers |
US7675366B2 (en) * | 2008-03-18 | 2010-03-09 | Infineon Technologies Ag | Integrated amplifier circuit |
US7746174B2 (en) * | 2008-06-12 | 2010-06-29 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for power amplifier with integrated passive device |
US8030763B2 (en) * | 2008-06-26 | 2011-10-04 | Freescale Semiconductor, Inc. | Semiconductor package with reduced inductive coupling between adjacent bondwire arrays |
JP5578797B2 (ja) * | 2009-03-13 | 2014-08-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
GB2471498A (en) * | 2009-07-01 | 2011-01-05 | Thales Holdings Uk Plc | A microwave push-pull amplifier using broadband hybrid stripline couplers |
JP5631607B2 (ja) * | 2009-08-21 | 2014-11-26 | 株式会社東芝 | マルチチップモジュール構造を有する高周波回路 |
JP2011171697A (ja) * | 2010-01-22 | 2011-09-01 | Toshiba Corp | 高周波半導体装置 |
US8125276B2 (en) * | 2010-03-12 | 2012-02-28 | Samsung Electro-Mechanics | Sharing of inductor interstage matching in parallel amplification system for wireless communication systems |
CN102055414A (zh) * | 2010-04-14 | 2011-05-11 | 锐迪科创微电子(北京)有限公司 | 射频功率放大器模块及移动通信终端 |
EP2387295A1 (en) | 2010-05-10 | 2011-11-16 | Dialog Semiconductor B.V. | IC-Package with integrated impedance matching and harmonic suppression |
DE102011002238A1 (de) * | 2011-04-21 | 2012-10-25 | Rheinisch-Westfälische Technische Hochschule Aachen | Lineare Verstärkeranordnung für hochfrequente Signale |
US9048232B2 (en) * | 2012-04-30 | 2015-06-02 | Dialog Semiconductor B.V. | Package with integrated pre-match circuit and harmonic suppression |
JP5983117B2 (ja) * | 2012-07-11 | 2016-08-31 | 三菱電機株式会社 | 半導体装置 |
EP2722981A1 (en) | 2012-10-16 | 2014-04-23 | Nxp B.V. | Amplifier circuits |
EP2722880B1 (en) | 2012-10-16 | 2018-02-28 | Ampleon Netherlands B.V. | Packaged RF amplifier circuit |
JP6171427B2 (ja) * | 2013-03-13 | 2017-08-02 | 三菱電機株式会社 | 高周波電力増幅器 |
JP5989578B2 (ja) | 2013-03-14 | 2016-09-07 | 株式会社東芝 | 高周波広帯域増幅回路 |
US9628027B2 (en) | 2014-03-14 | 2017-04-18 | Nxp Usa, Inc. | Multi-path devices with mutual inductance compensation networks and methods thereof |
US9979356B2 (en) | 2014-12-17 | 2018-05-22 | Nxp Usa, Inc. | Magnetically coupled load modulation |
US9666509B2 (en) * | 2015-01-16 | 2017-05-30 | New Japan Radio Co., Ltd. | Semiconductor device |
JP6418050B2 (ja) * | 2015-04-15 | 2018-11-07 | 三菱電機株式会社 | 増幅器 |
JP2018117217A (ja) * | 2017-01-17 | 2018-07-26 | 株式会社村田製作所 | 電力増幅モジュール |
JP2019041310A (ja) * | 2017-08-28 | 2019-03-14 | 株式会社村田製作所 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US66151A (en) * | 1867-06-25 | Improved canal lock | ||
US7A (en) * | 1836-08-10 | Thomas blanchard | ||
US4588962A (en) * | 1982-05-31 | 1986-05-13 | Fujitsu Limited | Device for distributing and combining microwave electric power |
US4549152A (en) * | 1983-03-28 | 1985-10-22 | Rca Corporation | Broadband adjustable phase modulation circuit |
US5017886A (en) * | 1989-12-12 | 1991-05-21 | Comsat | RF power combiner using baluns |
US5053719A (en) | 1990-08-13 | 1991-10-01 | Raytheon Company | Wide-band push-pull amplifier |
JPH066151A (ja) | 1992-06-17 | 1994-01-14 | Fujitsu Ltd | 高周波半導体装置 |
JP3448833B2 (ja) | 1994-03-18 | 2003-09-22 | 富士通株式会社 | 伝送線路及び半導体装置 |
US6097250A (en) * | 1999-04-22 | 2000-08-01 | Scientific-Atlanta, Inc. | Amplifier circuit |
-
2003
- 2003-03-14 JP JP2003069600A patent/JP4012840B2/ja not_active Expired - Lifetime
-
2004
- 2004-03-05 US US10/792,856 patent/US7061329B2/en not_active Expired - Lifetime
- 2004-03-10 DE DE200410011719 patent/DE102004011719B4/de not_active Expired - Fee Related
- 2004-03-12 CN CNB2004100287351A patent/CN1287514C/zh not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012205018A (ja) * | 2011-03-24 | 2012-10-22 | Furukawa Electric Co Ltd:The | 高出力電力増幅器 |
WO2019008730A1 (ja) * | 2017-07-06 | 2019-01-10 | 三菱電機株式会社 | 高周波増幅器 |
WO2022202326A1 (ja) * | 2021-03-22 | 2022-09-29 | 株式会社 東芝 | 半導体装置及びその位相特性調整方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102004011719A1 (de) | 2004-12-09 |
CN1287514C (zh) | 2006-11-29 |
US20040178854A1 (en) | 2004-09-16 |
US7061329B2 (en) | 2006-06-13 |
DE102004011719B4 (de) | 2008-12-24 |
JP4012840B2 (ja) | 2007-11-21 |
CN1531194A (zh) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4012840B2 (ja) | 半導体装置 | |
CN108233876B (zh) | 具有并联电感电路的多尔蒂放大器及放大器模块 | |
US9748185B2 (en) | Semiconductor devices with impedance matching-circuits | |
US10381984B2 (en) | Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors | |
US6816011B2 (en) | RF power amplifier and method for packaging the same | |
EP2463905B1 (en) | Packaged RF transistor with special supply voltage leads | |
US7084708B2 (en) | High-frequency amplification device | |
US9979360B1 (en) | Multi baseband termination components for RF power amplifier with enhanced video bandwidth | |
JP2005318093A (ja) | 高周波スイッチ回路 | |
JP2005516444A (ja) | 補償されたrf増幅器デバイス | |
US6169461B1 (en) | High-frequency oscillating circuit | |
JPH11346130A (ja) | 半導体装置 | |
JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
JP2005110119A (ja) | 高周波トランジスタ装置 | |
US11522506B2 (en) | Compact RFIC with stacked inductor and capacitor | |
CN115084111A (zh) | 半导体装置 | |
JPH0964191A (ja) | 半導体集積回路装置 | |
US11936348B2 (en) | Impedance element with built-in odd-mode oscillation suppression | |
EP4383562A1 (en) | Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure | |
JP2002171144A (ja) | 高周波増幅器 | |
JPH02119174A (ja) | 集積化高周波増幅器 | |
JP2006094195A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4012840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |