JP2006203041A - 半導体装置の製造方法及びスピン塗布装置 - Google Patents

半導体装置の製造方法及びスピン塗布装置 Download PDF

Info

Publication number
JP2006203041A
JP2006203041A JP2005014035A JP2005014035A JP2006203041A JP 2006203041 A JP2006203041 A JP 2006203041A JP 2005014035 A JP2005014035 A JP 2005014035A JP 2005014035 A JP2005014035 A JP 2005014035A JP 2006203041 A JP2006203041 A JP 2006203041A
Authority
JP
Japan
Prior art keywords
wafer
processed
developer
resist
developing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005014035A
Other languages
English (en)
Inventor
Toru Saito
徹 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005014035A priority Critical patent/JP2006203041A/ja
Publication of JP2006203041A publication Critical patent/JP2006203041A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Coating Apparatus (AREA)

Abstract

【課題】 パターン寸法の均一性がいっそう向上するレジストパターンを現像する半導体装置の製造方法及びスピン塗布装置を提供する。
【解決手段】 現像液吐出ノズル15による所定量の現像液16について、所定の現像液盛り時間が設定される。そして、現像液盛り時間と現像液盛り時間経過後に及ぶ所定量の現像液16の被処理ウェハWF上への拡張を、なるべく厚みを片寄らせずに達成させる。現像液盛り時間において現像液16が盛られている際、被処理ウェハWFは所定の回転数SP1で回転している。現像液盛り時間経過直後からは被処理ウェハWFの回転数を半分以下に減少させ(SP2)、現像液16がより緩やかに被処理ウェハWFの外周部に広がっていくようにする。破線16NGに示すように現像液16の高低差を大きくしないことが重要である。これにより、液盛り直後から始まる現像反応をなるべく均一化する。
【選択図】 図1

Description

本発明は、半導体装置製造に係り、特に半導体ウェハのレジスト表面に現像液を塗布して現像し、所望のレジストパターンを形成する半導体装置の製造方法及びスピン塗布装置に関する。
ウェハ上に形成されるパターンの微細化、高精度化が要求されるに従って、レジストの現像工程は、露光技術と共に重要になってきている。
レジストの現像工程は、半導体ウェハにおける露光済みのレジスト表面に現像液をスピン塗布する。所定時間現像反応を進行させた後、現像液を洗い流す。
従来、現像反応を進行させる上で仕上がりのパターン寸法の均一性が悪化する問題があった。対策として、レジスト表面へ現像液供給後、現像反応が進行している間に回転と停止を繰返す。これにより、現像液を流動させ、現像液を攪拌させる(例えば、特許文献1参照)。これにより、現像液の温度、濃度、反応生成物(現像液と反応し溶け出したレジスト)の濃度、等の均一性を高める。
特開平11−238676号公報(図2)
従来では、レジスト表面への現像液供給後において、現像反応をより均一に進行させるための工夫がなされていた。しかしながら、現像は現像液がレジスト表面に接触した瞬間から開始される。このため、レジストパターンの寸法均一性をより高めるには上記の工夫だけでは不十分である。
本発明は上記のような事情を考慮してなされたもので、パターン寸法の均一性がいっそう向上するレジストパターンを現像する半導体装置の製造方法及びスピン塗布装置を提供しようとするものである。
本発明に係る半導体装置の製造方法は、表面のレジストが露光された被処理ウェハを回転させながら前記レジストの表面へ現像液を塗布し、前記レジストを現像して所定のレジストパターンを現出させる半導体装置の製造方法において、前記被処理ウェハにおける前記レジスト上へ前記現像液が盛られる所定の液盛り時間が設定され、前記液盛り時間内の前記被処理ウェハの回転数に比べ前記液盛り時間経過直後からの前記被処理ウェハの回転数を半分以下に減少させることを特徴とする。
上記本発明に係る半導体装置の製造方法によれば、現像液が盛られている最中は新しい現像液が被処理ウェハのレジスト表面へ次々供給される。このため、より早く現像液が流動するように被処理ウェハの回転数が設定される。液盛り時間経過直後からは遠心力を抑え、現像液が被処理ウェハの外周部で大きく溜まらないようにする。これにより、液盛り直後から始まる現像反応をなるべく均一化する。
なお、好ましくは、上記本発明に係る半導体装置の製造方法において、前記被処理ウェハの回転数は、所定量の前記現像液が前記被処理ウェハの外周部まで広がる直前に低下し、前記現像液がより緩やかに前記被処理ウェハの外周部に広がっていくように最適化されることを特徴とする。
本発明に係る半導体装置の製造方法は、表面のレジストが露光された被処理ウェハについて第1の回転数で回転させながらレジスト表面に所定量の現像液を吐出し前記現像液を前記被処理ウェハの外周部に向かって広げる現像液盛り工程と、前記被処理ウェハを前記第1の回転数より低い第2の回転数で回転させ、前記レジスト表面の前記所定量の現像液をより緩やかに前記被処理ウェハの外周部まで広げる現像液拡張工程と、前記被処理ウェハについて前記第2の回転数と同等かより高い第3の回転数でもって回転及び停止を繰り返し、前記現像液を前記レジスト表面全域に攪拌する現像液攪拌工程と、前記被処理ウェハを前記第3の回転数より高い第4の回転数で回転させながら、現像反応後の前記レジスト表面に洗浄液を供給して前記現像液を含む反応生成物を除去し、レジストパターンを現出する洗浄工程と、を含む。
上記本発明に係る半導体装置の製造方法によれば、被処理ウェハの外周部まで現像液を広げる動作を、現像液盛り工程から現像液拡張工程に移行するような、2工程に分けた。現像液盛り工程中は、新しい現像液が被処理ウェハのレジスト表面へ次々と供給される。このため、現像液を被処理ウェハの外周部に向かって早く広げるように被処理ウェハの回転数が第1の回転数に設定される。しかし、現像液が被処理ウェハの外周部に到達する直前で現像液盛り工程は終わる。続いて現像液拡張工程では、被処理ウェハの回転数が第2の回転数に落とされる。これにより遠心力が抑えられ、現像液が被処理ウェハの外周部に片寄ることはない。これにより、液盛り直後から始まる現像反応をなるべく均一化する。それ以降の現像液攪拌工程においても現像反応の均一化を図る動作をする。すなわち、第3の回転数での回転及び停止の繰り返しが実施される。その後、洗浄工程によりレジストパターンが現出される。
なお、上記本発明に係る半導体装置の製造方法において、次のいずれかの特徴を有することによって、現像液のより好ましい均一な拡張が期待できる。
前記現像液盛り工程は、所定量の前記現像液が前記被処理ウェハの外周部まで広がる直前までの所定時間だけ設けられた後、前記現像液拡張工程に移行し、前記現像液拡張工程は、前記被処理ウェハの中心部と外周部における前記現像液の高低差がより小さく抑えられるように、前記所定時間、前記第1の回転数と前記第2の回転数を最適化することを特徴とする。
前記第2の回転数は前記第1の回転数の1/3以下にされることを特徴とする。
なお、上記本発明に係る半導体装置の製造方法において、前記被処理ウェハを前記第4の回転数より高い第5の回転数で回転させながら前記レジストパターン表面を乾燥させる乾燥工程をさらに含むことを特徴とする。
本発明に係るスピン塗布装置は、被処理ウェハが載置され回転可能な保持部と、前記保持部を所定の回転数で回転させる駆動部と、前記被処理ウェハの主表面に所定の薬液を一定時間に定量供給する薬液吐出ノズルと、前記被処理ウェハの主表面に所定の洗浄液を供給する洗浄液吐出ノズルと、少なくとも前記薬液を前記被処理ウェハの主表面に広げる段階において前記駆動部を制御し前記薬液吐出ノズルの薬液吐出時と薬液吐出直後とで前記保持部の回転数を変化させる制御機構と、を含む。
上記本発明に係るスピン塗布装置によれば、少なくとも薬液を被処理ウェハの主表面に広げる段階で駆動部を制御する制御機構を設ける。制御機構は薬液吐出ノズルの薬液吐出時と薬液吐出直後とで保持部の回転数を変化させる。薬液吐出時と薬液吐出直後とで回転数を低下させれば、薬液吐出時は被処理ウェハの外周部に向かって薬液を広げる作用を強め、薬液吐出直後は遠心力が抑えられ、薬液が被処理ウェハの外周部に片寄らなくなる。これにより、薬液反応の均一化に寄与する。
なお、上記本発明に係るスピン塗布装置において、前記被処理ウェハの主表面は露光されたレジスト表面であり、前記薬液は現像液であることを特徴とする。
本発明に係るスピン塗布装置は、表面のレジストが露光された被処理ウェハが載置され回転可能な保持部と、前記保持部を所定の回転数で回転させる駆動部と、前記被処理ウェハの主表面に現像液を定量供給する現像液吐出ノズルと、前記被処理ウェハの主表面を洗浄するための洗浄液吐出ノズルと、少なくとも前記現像液吐出ノズルにおける現像液盛り時間と現像液盛り時の回転数及び現像液盛り直後の回転数に関し、前記被処理ウェハの中心部と外周部における前記現像液の高低差がより小さく抑えられるように最適化された制御機構と、を含む。
上記本発明に係るスピン塗布装置によれば、制御機構は現像液吐出ノズルにおける現像液盛り時間と現像液盛り時の回転数及び現像液盛り直後の回転数を最適化する。最適化とは、現像液の吐出時から始まる現像反応の影響をウェハ表面内で一様にするため、現像液の吐出時から被処理ウェハの中心部と外周部における現像液の高低差を小さく抑えるべく作用させることである。これにより、ウェハ面内におけるレジストパターン寸法の均一性をより向上させることができる。
発明を実施するための形態
図1(a),(b)は、それぞれ本発明の第1実施形態に係る半導体装置の製造方法の要部であり、表面のレジストが露光された被処理ウェハを現像するための部分工程を順に示す概観図である。スピンチャック11は、表面のレジストRSが露光された被処理ウェハWFを保持し、回転可能である。現像液吐出ノズル15は、レジストRSの表面へ現像液16を吐出する。
現像液16は、レジストRS上に接触した直後から現像反応が始まることに注目すべきである。また、レジストRS上において現像液16が厚く塗布された領域は、薄く塗布された領域よりも現像が進行し易く、現像液16の厚みばらつきの影響は無視できない。
この実施形態では、現像液吐出ノズル15による所定量の現像液16について、所定の現像液盛り時間が設定される。そして、現像液盛り時間と現像液盛り時間経過後に及ぶ所定量の現像液16の被処理ウェハWF上への拡張を、なるべく厚みを片寄らせずに達成させる。
図1(a)に示すように、現像液盛り時間において現像液16が盛られている際、被処理ウェハWFは所定の回転数SP1で回転している。現像液16は遠心力で被処理ウェハWFの外周部に向かって広がろうとする。現像液16が被処理ウェハWFの外周部まで広がる直前に現像液盛り時間は終了する。この現像液盛り時間経過直後からは図1(b)に示すように、被処理ウェハWFの回転数を半分以下に減少させ(SP2)、現像液16がより緩やかに被処理ウェハWFの外周部に広がっていくようにする。
上記実施形態の方法によれば、図1(a)の、現像液16が盛られている最中は新しい現像液16が被処理ウェハWFのレジストRS表面へ次々供給される。このため、より早く現像液16が流動するように被処理ウェハWFの回転数SP1が設定される。液盛り時間経過直後からは図1(b)に示すように遠心力を抑える回転数SP2に変わり、現像液16が被処理ウェハWFの外周部で大きく溜まらないようにする。つまり、破線16NGに示すように現像液16の高低差を大きくしないことが重要である。これにより、液盛り直後から始まる現像反応をなるべく均一化する。
図2(a)〜(e)は、それぞれ本発明の第2実施形態に係る半導体装置の製造方法の要部であり、表面のレジストが露光された被処理ウェハを現像するための部分工程を順に示す概観図である。図3は、被処理ウェハのレジストを現像し、レジストパターンを現出するまでのウェハの回転数変化を示すシーケンス特性図である。前記第1実施形態と同様の箇所には同一の符号を付して説明する。
前記第1実施形態と同様に、スピンチャック11は、表面のレジストRSが露光された被処理ウェハWFを保持し、回転可能である。現像液吐出ノズル15は、レジストRSの表面へ現像液16を吐出する。現像液16は、レジストRS上に接触した直後から現像反応が始まる。そこで、現像液盛り時間と現像液盛り時間経過後に及ぶ被処理ウェハWF上への所定量の現像液16の拡張を、なるべく片寄らせず均一に達成させる。
すなわち、図2(a)に示すように、現像液盛り工程は現像液盛り時間で規定される。現像液盛り工程では、被処理ウェハWFについて第1の回転数SP1で回転させながらレジストRS表面に所定量の現像液16を吐出し現像液16を被処理ウェハWFの外周部に向かって広げる。現像液16が外周部に到達する直前に現像液盛り工程(現像液盛り時間)は終わる。
次に、図2(b)に示すように、現像液盛り時間経過直後から現像液拡張工程に入る。被処理ウェハWFを第1の回転数SP1より低い第2の回転数SP2で回転させ、レジストRS表面の所定量の現像液16をより緩やかに被処理ウェハWFの外周部まで広げる。
これにより、現像液16供給の初期から現像進行の均一化を図る。
次に、図2(c)に示すように、現像液のアジテーション(攪拌)工程に移行する。ここでのアジテーション工程は、上記第2の回転数と同等かより高い第3の回転数SP3でもって回転及び停止を繰り返し、現像液16をレジスト表面全域に攪拌する。これにより、現像進行の最終段階までより安定な、均一な現像進行を図る。
次に、図2(d)に示すように、レジストパターンを現出する洗浄工程に移行する。洗浄工程は、被処理ウェハWFを第3の回転数SP3より高い第4の回転数SP4で回転させながら、洗浄液吐出ノズル17より現像反応後のレジスト表面に洗浄液、例えば純水を供給し、現像液16を含む反応生成物を除去し、レジストパターンPTを現出する。
その後、図2(e)に示すように、乾燥工程に移行する。乾燥工程は、例えば被処理ウェハWFを第4の回転数SP4より高い第5の回転数SP5で回転させながら、レジストパターンPT表面を乾燥させる。
以上、図2(a)〜(e)のような処理の流れは、図3におけるシーケンス特性図を参照すると、分かりやすい。
上記実施形態の方法においても、前記第1実施形態と同様の作用、効果が得られる。すなわち、被処理ウェハWFの外周部まで現像液16を広げる動作を、現像液盛り工程から現像液拡張工程に移行するような、2工程に分けた。現像液盛り工程中は、新しい現像液16が被処理ウェハWFのレジストRS表面へ次々と供給される。このため、現像液16を被処理ウェハWFの外周部に向かって早く広げるように被処理ウェハWFの回転数が第1の回転数SPに設定される。しかし、現像液16が被処理ウェハWFの外周部に到達する直前で現像液盛り工程は終わる。続く現像液拡張工程では、被処理ウェハWFの回転数が第2の回転数SP2に落とされる。これにより遠心力が抑えられ、現像液16が被処理ウェハWFの外周部に片寄ることはない。これにより、液盛り直後から始まる現像反応をなるべく均一化する。それ以降の現像液攪拌工程においても現像反応の均一化を図る動作をする。すなわち、第3の回転数SP3での回転及び停止の繰り返しが実施される。その後、洗浄工程、乾燥工程によりレジストパターンが現出される。すなわち、液盛り直後から始まる現像反応をなるべく均一化することによって、より寸法均一性の高まるレジストパターンが得られる。
図4〜図10は、前記第2実施形態に基づき、現像液盛り時間と現像液盛り時の回転数及び現像液盛り直後の回転数に関し、最適化し得る値を模索した実験例である。現像液盛り時間、及びアジテーション(攪拌)工程以降の条件は共通となっている。最終的に現像液塗布厚の均一性の観点から導き出すようにした。それぞれ図4は、実験条件を示す図、図5(a),(b)は、最小パターン寸法の測定ポイントを示すウェハマップ、図6〜図10は、有用な各条件の最小パターン寸法(C.D)の測定結果特性図である。被処理ウェハとして6インチウェハを使用した。
上記実験から、最適化の傾向は次のようである。被処理ウェハWFの回転について、現像液盛り後の第2の回転数(SP2)は、現像液盛り時の第1の回転数(SP2)の1/3以下に落とすようにする。これにより、現像液厚みのウェハ面内均一性について優れた結果が得られた。現像液厚みをウェハ面内でより均一にすることにより、現像反応もより均一化すると考えられる。この実験で得られた最適化条件の一例は、条件1の、現像液盛り時間1秒程度、現像液盛り時回転数30rpm程度、現像液盛り直後回転数10rpm程度である。
図11は、本発明の第3実施形態に係るスピン塗布装置の構成を示すブロック図である。図1に示した構成と同様の箇所には同一の符号を付して説明する。スピン塗布装置10は、被処理ウェハWFを保持するスピンチャック11を有する。スピンチャック11は、例えば、表面のレジストRSが露光された被処理ウェハWFを保持し、駆動部12により所定の回転数で回転可能である。現像液吐出ノズル15は、レジストRSの表面へ現像液16を吐出する。現像液吐出ノズル15は、液盛り時間が設定でき、液盛り時間に現像液16を一定量吐出する。洗浄液吐出ノズル17は、被処理ウェハWFの主表面に所定の洗浄液(例えば純水)を供給する。制御機構13は、少なくとも現像液16を被処理ウェハWFの主表面に広げる段階において駆動部12を制御する。制御機構13は、現像液吐出ノズル15の現像液吐出時と現像液吐出直後とでスピンチャック11の回転数を変化させる。より具体的には、制御機構13は、液盛り時間を検出し、液盛り時間経過直後にスピンチャック11の回転数を液盛り時に比べて半分以下に低下させる。
より好ましくは、前記図4〜図10に示したような条件検索を経る。これにより、制御機構13は、現像液盛り時間と現像液盛り時の回転数及び現像液盛り直後の回転数に関し、最適化データを把握しておく。制御機構13は、このような最適化データを利用して、被処理ウェハWFの中心部と外周部における現像液16の高低差がより小さく抑えられるように駆動部12を制御する。
上記実施形態によれば、制御機構13は、現像液吐出ノズル15における現像液盛り時間と現像液盛り時の回転数及び現像液盛り直後の回転数を最適化する。最適化とは、現像液16の吐出時から始まる現像反応の影響をウェハ表面内で一様にするため、現像液16の吐出時から被処理ウェハWFの中心部と外周部における現像液16の高低差を小さく抑えるべく作用させることである。これにより、ウェハ面内におけるレジストパターン寸法の均一性をより向上させることができる。
なお、スピン塗布装置10は、現像液16以外の薬液を扱う場合も十分考えられる。
以上説明したように本発明によれば、被処理ウェハの外周部まで現像液を広げる動作を、現像液盛り時間に相当する現像液盛り工程から、現像液盛り時間経過直後の現像液拡張工程に移行するという、2工程に分けた。現像液盛り工程は、現像液が被処理ウェハの外周部に到達する直前で終え、続く現像液拡張工程は、被処理ウェハの回転数を半分以下に落として実施される。これにより遠心力が抑えられ、現像液が被処理ウェハの外周部に片寄ることはない。これにより、液盛り直後から始まる現像反応をなるべく均一化する。それ以降の現像液攪拌工程においても現像反応の均一化を図る動作をし、洗浄工程により所望のレジストパターンが現出される。この結果、パターン寸法の均一性がいっそう向上するレジストパターンを現像する半導体装置の製造方法及びスピン塗布装置を提供することができる。
第1実施形態に係る半導体装置の製造方法の要部を順に示す各概観図。 第2実施形態に係る半導体装置の製造方法の要部を順に示す各概観図。 現像に関するウェハの回転数変化を示すシーケンス特性図。 本発明適用の最適化値を模索するための実験に関係する第1図。 本発明適用の最適化値を模索するための実験に関係する第2図。 本発明適用の最適化値を模索するための実験に関係する第3図。 本発明適用の最適化値を模索するための実験に関係する第4図。 本発明適用の最適化値を模索するための実験に関係する第5図。 本発明適用の最適化値を模索するための実験に関係する第6図。 本発明適用の最適化値を模索するための実験に関係する第7図。 第3実施形態に係るスピン塗布装置の構成を示すブロック図。
符号の説明
10…スピン塗布装置、11…スピンチャック、12…駆動部、13…制御機構、15…現像液吐出ノズル、16…現像液、17…洗浄液吐出ノズル、RS…レジスト、WF…被処理ウェハ。

Claims (9)

  1. 表面のレジストが露光された被処理ウェハを回転させながら前記レジストの表面へ現像液を塗布し、前記レジストを現像して所定のレジストパターンを現出させる半導体装置の製造方法において、
    前記被処理ウェハにおける前記レジスト上へ前記現像液が盛られる所定の液盛り時間が設定され、前記液盛り時間内の前記被処理ウェハの回転数に比べ前記液盛り時間経過直後からの前記被処理ウェハの回転数を半分以下に減少させることを特徴とする半導体装置の製造方法。
  2. 前記被処理ウェハの回転数は、所定量の前記現像液が前記被処理ウェハの外周部まで広がる直前に低下し、前記現像液がより緩やかに前記被処理ウェハの外周部に広がっていくように最適化されることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 表面のレジストが露光された被処理ウェハについて第1の回転数で回転させながらレジスト表面に所定量の現像液を吐出し前記現像液を前記被処理ウェハの外周部に向かって広げる現像液盛り工程と、
    前記被処理ウェハを前記第1の回転数より低い第2の回転数で回転させ、前記レジスト表面の前記所定量の現像液をより緩やかに前記被処理ウェハの外周部まで広げる現像液拡張工程と、
    前記被処理ウェハについて前記第2の回転数と同等かより高い第3の回転数でもって回転及び停止を繰り返し、前記現像液を前記レジスト表面全域に攪拌する現像液攪拌工程と、
    前記被処理ウェハを前記第3の回転数より高い第4の回転数で回転させながら、現像反応後の前記レジスト表面に洗浄液を供給して前記現像液を含む反応生成物を除去し、レジストパターンを現出する洗浄工程と、
    を含む半導体装置の製造方法。
  4. 前記現像液盛り工程は、所定量の前記現像液が前記被処理ウェハの外周部まで広がる直前までの所定時間だけ設けられた後、前記現像液拡張工程に移行し、前記現像液拡張工程は、前記被処理ウェハの中心部と外周部における前記現像液の高低差がより小さく抑えられるように、前記所定時間、前記第1の回転数と前記第2の回転数を最適化することを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記第2の回転数は前記第1の回転数の1/3以下にされることを特徴とする請求項3または4記載の半導体装置の製造方法。
  6. 前記被処理ウェハを前記第4の回転数より高い第5の回転数で回転させながら前記レジストパターン表面を乾燥させる乾燥工程をさらに含む請求項3〜5いずれか一つに記載の半導体装置の製造方法。
  7. 被処理ウェハが載置され回転可能な保持部と、
    前記保持部を所定の回転数で回転させる駆動部と、
    前記被処理ウェハの主表面に所定の薬液を一定時間に定量供給する薬液吐出ノズルと、
    前記被処理ウェハの主表面に所定の洗浄液を供給する洗浄液吐出ノズルと、
    少なくとも前記薬液を前記被処理ウェハの主表面に広げる段階において前記駆動部を制御し前記薬液吐出ノズルの薬液吐出時と薬液吐出直後とで前記保持部の回転数を変化させる制御機構と、
    を含むスピン塗布装置。
  8. 前記被処理ウェハの主表面は露光されたレジスト表面であり、前記薬液は現像液であることを特徴とする請求項7記載のスピン塗布装置。
  9. 表面のレジストが露光された被処理ウェハが載置され回転可能な保持部と、
    前記保持部を所定の回転数で回転させる駆動部と、
    前記被処理ウェハの主表面に現像液を定量供給する現像液吐出ノズルと、
    前記被処理ウェハの主表面を洗浄するための洗浄液吐出ノズルと、
    少なくとも前記現像液吐出ノズルにおける現像液盛り時間と現像液盛り時の回転数及び現像液盛り直後の回転数に関し、前記被処理ウェハの中心部と外周部における前記現像液の高低差がより小さく抑えられるように最適化された制御機構と、
    を含むスピン塗布装置。
JP2005014035A 2005-01-21 2005-01-21 半導体装置の製造方法及びスピン塗布装置 Withdrawn JP2006203041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005014035A JP2006203041A (ja) 2005-01-21 2005-01-21 半導体装置の製造方法及びスピン塗布装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005014035A JP2006203041A (ja) 2005-01-21 2005-01-21 半導体装置の製造方法及びスピン塗布装置

Publications (1)

Publication Number Publication Date
JP2006203041A true JP2006203041A (ja) 2006-08-03

Family

ID=36960744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005014035A Withdrawn JP2006203041A (ja) 2005-01-21 2005-01-21 半導体装置の製造方法及びスピン塗布装置

Country Status (1)

Country Link
JP (1) JP2006203041A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194454A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp レジスト現像方法及び半導体装置の製造方法
JP2009231618A (ja) * 2008-03-24 2009-10-08 Sokudo Co Ltd 現像装置および現像方法
JP2010199323A (ja) * 2009-02-25 2010-09-09 Tokyo Electron Ltd 現像装置及び現像方法
CN102259083A (zh) * 2011-01-19 2011-11-30 沈阳芯源微电子设备有限公司 半导体封装用厚胶膜旋涂方法
TWI406108B (zh) * 2008-03-24 2013-08-21 Sokudo Co Ltd 顯影裝置及顯影方法
JP2017073522A (ja) * 2015-10-09 2017-04-13 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体
JP2018174332A (ja) * 2018-06-06 2018-11-08 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194454A (ja) * 2006-01-20 2007-08-02 Seiko Epson Corp レジスト現像方法及び半導体装置の製造方法
JP2009231618A (ja) * 2008-03-24 2009-10-08 Sokudo Co Ltd 現像装置および現像方法
TWI406108B (zh) * 2008-03-24 2013-08-21 Sokudo Co Ltd 顯影裝置及顯影方法
JP2010199323A (ja) * 2009-02-25 2010-09-09 Tokyo Electron Ltd 現像装置及び現像方法
CN102259083A (zh) * 2011-01-19 2011-11-30 沈阳芯源微电子设备有限公司 半导体封装用厚胶膜旋涂方法
JP2017073522A (ja) * 2015-10-09 2017-04-13 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体
JP2018174332A (ja) * 2018-06-06 2018-11-08 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記録媒体

Similar Documents

Publication Publication Date Title
JP2006203041A (ja) 半導体装置の製造方法及びスピン塗布装置
US11150558B2 (en) Developing method
US6265323B1 (en) Substrate processing method and apparatus
JP7292570B2 (ja) レジストフィルムの厚さを調整するためのシステム及び方法
US7883840B2 (en) Developing method and method for fabricating semiconductor device using the developing method
JP2007318087A (ja) 現像装置、現像処理方法、現像処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2016111345A (ja) 現像処理方法、コンピュータ記憶媒体及び現像処理装置
JP2009207984A (ja) 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
JP6654534B2 (ja) 基板処理装置および基板処理方法
JP2009004597A (ja) 基板現像方法および現像装置
JP2009231618A (ja) 現像装置および現像方法
JP4919409B2 (ja) 半導体装置製造方法
JP2010278204A (ja) レジストパターンの形成方法
JP2731752B2 (ja) レジスト膜の処理方法
JP7136543B2 (ja) 基板処理方法および基板処理装置
JP2006073854A (ja) フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法
JP2011023387A (ja) レジスト膜の形成方法
JP2003249436A (ja) 半導体装置の製造方法
JP2006339463A (ja) 現像方法および現像装置
JP2005197455A (ja) 半導体デバイス製造プロセスにおける現像処理方法およびこれを実施する現像処理装置
JP4490555B2 (ja) フォトレジスト層の現像方法
JP2015000356A (ja) 塗布膜の形成方法
JP2011077120A (ja) レジスト膜現像方法
JP2007194454A (ja) レジスト現像方法及び半導体装置の製造方法
JP2004228107A (ja) 現像方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090610