TW201901167A - 元件之檢查方法 - Google Patents

元件之檢查方法 Download PDF

Info

Publication number
TW201901167A
TW201901167A TW107116044A TW107116044A TW201901167A TW 201901167 A TW201901167 A TW 201901167A TW 107116044 A TW107116044 A TW 107116044A TW 107116044 A TW107116044 A TW 107116044A TW 201901167 A TW201901167 A TW 201901167A
Authority
TW
Taiwan
Prior art keywords
components
inspection
component
signal
predetermined
Prior art date
Application number
TW107116044A
Other languages
English (en)
Inventor
加賀美徹也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201901167A publication Critical patent/TW201901167A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31707—Test strategies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供一種元件之檢查方法，係可對複數元件以短時間來實行具有複數型式的既定檢查。
具有以下工序：第1工序，係對並聯於測試器的複數元件來同時輸入既定型式之檢查訊號而開始既定型式之檢查；第2工序，係判定是否包含有既定型式中不合格的元件；第3工序，係在第2工序中有判定出包含不合格的元件的情況，便針對複數元件分別依序實行該既定型式，來進行合格/不合格的判定；以及第4工序，係排除在第3工序中被判定為不合格的元件；就被排除之元件以外的元件來進行後續之檢查。

Description

元件之檢查方法
本發明係關於一種檢查元件之電氣特性的元件之檢查方法。
於半導體晶圓(以下也簡記為「晶圓」)所形成之積體電路、半導體記憶體等元件之電氣特性的檢查上係使用具有探針卡的檢查裝置來加以進行。探針卡具備有接觸於晶圓上元件之電極墊的複數探針(接觸子)。然後，在使得各探針接觸於晶圓上各電極墊的狀態下，藉由從測試器來對各探針傳送電氣訊號，來進行晶圓上電子電路的檢查。
近年來，伴隨晶圓的大型化，於一片晶圓上所形成的元件數量出現跳躍式的增加。是以，在讓一個測試器連接於複數檢查對象元件(以下也記為「DUT」)而依序檢查的方法中存在有到對所有的DUT完成檢查為止會花費長時間的問題。
於是，專利文獻1便提議了一種技術，係使得複數的DUT並聯於測試器，而從測試器對該等複數的DUT同時輸入試驗訊號，基於來自複數DUT對所輸入的試驗訊號之回應訊號的合成值來判定複數DUT中是否有1個以上為不合格。
【先前技術文獻】 【專利文獻】
專利文獻1：日本特開2016-35957號公報
另一方面，專利文獻1的技術雖可藉由測試器進行DUT的檢查來檢測出存在著1個以上不合格DUT，但由於合格/不合格的認知僅限於1個，故無法辨 別是哪個DUT不合格。
因此，在使用此技術來實行具有複數檢查型式的既定檢查之情況，不合格的DUT也必須實行複數檢查型式直到該檢查結束為止，結果便會造成總體檢查時間變長。
從而，本發明之課題在於提供一種元件之檢查方法，係可對於複數元件以短時間來實行具有複數型式的既定檢查。
為了解決上述課題，本發明之第1觀點便提供一種元件之檢查方法，係對於基板上所形成之複數元件以測試器來進行包含複數型式的電氣特性之檢查的元件之檢查方法，具有：第1工序，係對並聯於該測試器的複數元件來同時輸入既定型式之檢查訊號而開始既定型式之檢查；第2工序，係判定是否包含有該既定型式中不合格的元件；第3工序，係在該第2工序中有判定出包含不合格的元件的情況，便針對該複數元件分別依序實行該既定型式，來進行合格/不合格的判定；以及第4工序，係排除在該第3工序中被判定為不合格的元件；就被排除之該元件以外的元件來進行後續之檢查。
上述第1觀點中，該第2工序可藉由對該複數元件輸入該檢查訊號後之該複數元件之回應訊號的合成值是否達到既定閾值來判定是否有包含不合格的元件。於此情況，便可於該第2工序中，在監視傳送該檢查訊號後的時間，而經過既定時間後回應訊號仍未達閾值之情況，或是在以既定間隔來傳送檢查訊號並監視其次數，而經過既定次數後回應訊號仍未達閾值之情況，便判定有包含不合格的元件。
上述第1觀點中，該第3工序可藉由對該複數元件中之既定元件輸入該檢查訊號後的回應訊號是否達到既定閾值，來進行該既定元件之合格/不合格的判定。於此情況，便可於該第3工序中，在監視對該複數元件中之既定元件傳送該檢查訊號後的時間，而經過既定時間後回應訊號仍未達閾值之情況，或是在以既定間隔傳送檢查訊號並監視其次數，而經過既定次數後回應訊號仍未達閾值之情況，便判定該既定元件為不合格。
於該第4工序之後，可就被排除之該元件以外的元件來進行下一個型式之檢查，也可就被排除之該元件以外的元件來進行該既定型式之檢查的剩餘部分。
該第3工序可在僅將一個元件連接於該測試器而其他元件則未連接之狀態下來加以進行。
本發明之第2觀點便提供一種元件之檢查方法，係對於基板上所形成之複數元件以測試器來進行包含複數型式的電氣特性之檢查的元件之檢查方法，具有：第1工序，係對並聯於該測試器的複數元件來同時輸入既定型式之檢查訊號而開始既定型式之檢查；第2工序，係掌握該既定型式中不合格的元件之個數；第3工序，係在該第2工序中有檢測出一個以上不合格的元件之情況，便就該複數元件分別依序實行該既定型式，來進行合格/不合格的判定；以及第4工序，係排除在該第3工序中被判定為不合格的元件；該第3工序係於被判定為不合格的個數成為該第2工序所掌握到的個數之時間點便結束；就被排除之該元件以外的元件來進行後續的檢查。
上述第2觀點中，該第2工序係可將對該複數元件輸入該檢查訊號後的複數元件之回應訊號的合成值來和預設的閾值做比較，而在未達該閾值之情況，便判定該複數元件之一個以上為不合格；且會藉由反覆實行：設定與該閾值為不同的新閾值、使用該新閾值而從該測試器對該複數元件同時輸入該檢查訊號以及基於該檢查訊號的該回應訊號之該合成值來判定該複數元件之一個以上是否為不合格，來檢測出不合格的元件之個數。
依據本發明，由於會在開始了既定型式的檢查後，判定既定型式中有是否包含不合格的元件，而在判定有包含不合格的元件的情況，便就複數元件分別依序實行既定型式，來進行合格/不合格之判定，而排除被判定為不合格的元件來進行後續的檢查，故能以短時間來實行具有複數型式的既定檢查。
3‧‧‧測試器
4‧‧‧控制部
10‧‧‧被檢查對象元件(DUT)
31‧‧‧型式產生器
32‧‧‧比較器
33‧‧‧訊號輸出入電路
41‧‧‧輸入線路
51‧‧‧共通輸出線路
52‧‧‧個別輸出線路
53‧‧‧繼電開關部
54‧‧‧電阻元件
100‧‧‧檢查裝置
121‧‧‧訊號控制部
122‧‧‧判定部
123‧‧‧閾值控制部
124‧‧‧開閉控制部
W‧‧‧半導體晶圓
圖1係顯示本發明之檢查方法的實施上所使用的檢查裝置一例的概略構成之截面圖。
圖2係顯示圖1之檢查裝置中之訊號輸出入電路一例的概略構成圖。
圖3係顯示圖1之檢查裝置中之控制部之硬體構成的截面圖。
圖4係圖1之檢查裝置中之控制部的機能方塊圖。
圖5係顯示檢查訊號以及回應訊號與閾值之間的關係圖。
圖6係顯示本發明之第1實施形態相關之檢查方法的流程圖。
圖7係顯示第1實施形態之步驟3之個別DUT判定的方塊圖。
圖8係顯示本發明之第2實施形態相關之檢查方法的流程圖。
圖9係顯示以第2實施形態相關之檢查方法所獲得的合成回應訊號大小之圖式。
圖10係第2實施形態相關之檢查方法中對合成回應訊號之閾值的說明圖。
圖11係用以說明第2實施形態相關之檢查方法之步驟12的流程圖。
圖12係顯示第2實施形態之步驟14之個別DUT判定的方塊圖。
以下，便參見所附圖式，就本發明之實施形態來做詳細說明。
<檢查裝置>
圖1係顯示本發明之檢查方法之實施上所使用的檢查裝置一例的概略構成之截面圖。圖1中，檢查裝置100係具備有：加載室1，係形成搬送晶圓W的搬送區域；檢查室2，係收容形成有複數檢查對象元件(DUT)10(圖1中未圖示)的晶圓W；測試器3，係對各DUT10傳送電氣訊號並接收來自DUT10的回應訊號，來進行晶圓W上DUT10的電氣特性檢查；以及控制部4，係控制該等檢查裝置100之各構成部。
檢查室2具備有：載置台11，係具有在載置著晶圓W的狀態下來使得晶圓W朝X、Y、Z以及θ方向做移動的驅動部(未圖示)；保持器12，係配置於載置台11上方；探針卡13，係受此保持器12所支撐，並具有支撐基板13a與複數探針(接觸子)13b；以及對準機構14，係進行複數探針13b與形成於晶圓W處的複數DUT10之電極墊(未圖示)的對位。探針卡13係透過具多數連接端子的連接環21、載板(性能板)22、測試頭(未圖示)來和測試器3做電性連接。測試器3具備有型式產生器31與比較器32。
如圖2所示，型式產生器31以及比較器32與複數DUT10係藉由訊號輸出入電路33來電性連接著。此外，圖2之訊號輸出入電路33為一例而不限於此。
型式產生器31會生成用以檢查DUT10的試驗訊號。型式產生器31與複數 DUT10之間會藉由在中途分歧為複數的輸入線路41來連接著。
比較器32係將回應於由型式產生器31所送出的試驗訊號而從複數DUT10分別輸出的回應訊號，或是將來自複數DUT10的回應訊號合成為一的訊號(合成回應訊號)來和閾值做比較。比較器32係藉由共通輸出線路51以及來自各DUT10的個別輸出線路52來連接著，從各DUT10所輸出的回應訊號會通過個別輸出線路52以及共通輸出線路51來傳送至比較器32。
訊號輸出入電路33係具備有：輸入線路41；共通輸出線路51；複數個別輸出線路52；繼電開關部53；以及電阻元件54。訊號輸出入電路33只要構裝於測試器3、探針卡13之支撐基板13a以及載板(性能板)22之任一者即可。
輸入線路41會於中途對應於複數DUT10而分歧，而將型式產生器31與複數的DUT10加以並聯連接著。由型式產生器31所生成的試驗訊號會透過輸入線路41來傳送至複數DUT10。此外，輸入線路41也可設置有用以切換型式產生器31與複數DUT10的連接/非連接之繼電開關部等。
各個別輸出線路52係串聯設置有繼電開關部53與電阻元件54。此外，繼電開關部53與電阻元件54之配置順序不受限制。
繼電開關部53係用以切換比較器32與複數DUT10的連接/非連接。在將來自各DUT10的回應訊號合成為一個訊號的情況，所有的繼電開關部53都會成為連接狀態(ON)。在將來自各DUT10的回應訊號個別地傳送至比較器32的情況，便僅會使得一個別輸出線路52之繼電開關部53成為連接狀態(ON)，而其餘的個別輸出線路52之繼電開關部53則會成為非連接狀態(OFF)。此外，比較器32與複數DUT10之連接/非連接的切換並不限於繼電開關部53，也可使用電晶體等其他的切換機構。
電阻元件54係具有挑選回應訊號的作用，且為了調節連接於各個別輸出線路52的共通輸出線路51中的阻抗，而具有較各DUT10的內部電阻(輸出阻抗)要大的電阻。
此外，測試器3也可具有複數組會個別檢查既定個數的DUT10的型式產生器31與比較器32。
控制部4會控制檢查裝置100之各構成部(例如測試器3之型式產生器31以及比較器32、載置台11之驅動部、對準機構14、繼電開關部53等)。控制部4 典型而言為電腦。圖3係顯示圖1所示控制部4之硬體構成一例。控制部4係具備有：主控制部101；鍵盤、滑鼠等的輸入裝置102；印表機等的輸出裝置103；顯示裝置104；記憶裝置105；外部介面106；以及將該等加以相互連接的匯流排107。主控制部101係具有：CPU(中央處理裝置)111；RAM(隨機存取記憶體)112；以及ROM(唯讀記憶體)113。記憶裝置105會對可於電腦讀取的記憶媒體來進行資訊的記錄以及讀取。記憶媒體可舉出例如硬碟、光碟、快閃記憶體般的半導體記憶體等。記憶媒體係記憶著用以進行本實施形態相關之檢查方法的配方等。
控制部4中，CPU111會將RAM112當作作業區域來加以使用，而藉由實行ROM113或是記憶裝置105之記憶媒體所儲存的程式，來於檢查裝置100中對於晶圓W上所形成的DUT10實行檢查。
圖4為控制部4之機能方塊圖，也顯示了型式產生器31、比較器32、繼電開關部53之關係。如圖4所示，控制部4係具備有：訊號控制部121；判定部122；閾值設定部123；以及開閉控制部124。該等係使CPU111將RAM112做為作業區域來加以使用而藉由實行儲存在ROM113或是記憶裝置105的軟體(程式)來進行動作。此外，也可利用例如FPGA(現場可程式化邏輯閘陣列；Field-Programmable Gate Array)等，來使得探針卡13或是載板(性能板)22擁有和訊號控制部121、判定部122以及閾值設定部123同樣的機能。又，雖控制部4也具有其他機能，但省略詳細說明。
訊號控制部121會控制利用型式產生器31的試驗訊號的生成。具體而言，訊號控制部121會對型式產生器31傳送在型式產生器31所生成的包含時脈訊號以及數據訊號之種類、生成/停止等指令的控制訊號。
判定部122會從比較器32取得閾值與合成回應訊號的比較資訊，而基於該比較資訊來判定複數DUT10中是否有不合格者。又，判定部122會從比較器32取得閾值與各回應訊號的比較資訊來判定各DUT10的合格/不合格。
閾值設定部123會於比較器32中設定用以進行比較的閾值。
圖5係試驗訊號以及回應訊號與閾值的說明圖。型式產生器31會生成時脈訊號(CLK)以及數據訊號(DATA)，而該等會做為試驗訊號來輸入至各DUT10。其結果，便會從各DUT10輸出回應訊號。基於合成回應訊號或是 各回應訊號的等級，而於比較器32來比較由閾值設定部123所設定的閾值與合成回應訊號或是來自各DUT的回應訊號。
若合成回應訊號未達閾值的話，便判定存在有不合格的DUT，又，若各DUT的回應訊號未達閾值的話，則判定該DUT為不合格。例如，在以比較器32進行比較之際的閾值TH為3V時，若回應訊號未達3V的話，便判定為不合格。
此時，由於回應時間會隨DUT而不同，故例如監視從型式產生器31傳送檢查訊號後的時間，若經過既定時間後回應訊號仍未達閾值的話，便進行標記。或是，從型式產生器31以既定間隔來傳送試驗訊號並監視其次數，若經過既定次數後回應訊號仍未達閾值的話，便進行標記。然後，在判定部122辨別出標記時便判定不合格。此外，此時之監視也能以軟體以及硬體之任一者來加以進行。
開閉控制部124會在藉由合成回應訊號來判定複數DUT10中是否有不合格者的模式情況下，對於所有複數繼電開關部53傳送連接的指令，而在判定各DUT10之合格/不合格的模式情況，則會對於複數繼電開關部53傳送對應於判定出合格/不合格的DUT10來連接繼電開關部53的指令。
<第1實施形態之檢查方法>
接著，參見圖6，就使用檢查裝置100所進行之本發明的第1實施形態相關之檢查方法來加以說明。圖6係顯示本發明之第1實施形態相關之檢查方法的流程圖。
本實施形態中，一個檢查係具有複數型式，該等複數型式的檢查會連續進行。
首先，藉由來自開閉控制部124的指令，來在關閉全部繼電開關部53之狀態下對複數DUT10輸入第1型式之檢查訊號，而開始第1型式之檢查(步驟1)。此步驟係對於全部的DUT10同時輸入相同型式之檢查訊號。
接著，於第1型式之中途判定是否包含不合格的DUT(步驟2)。此時之判定如上述般係藉由比較器32來比較由閾值設定部123所設定好的閾值與合成回應訊號。此時，例如監視從型式產生器31傳送試驗訊號後的時間，或是從型式產生器31以既定間隔傳送試驗訊號並監視其次數，而經過既定時間 後回應訊號仍未達閾值之情況，或是經過既定次數後合成回應訊號仍未達閾值之情況便進行標記，在判定部122辨別出標記時便判定包含不合格的DUT。
在步驟2中判定出包含不合格的DUT之時，便移轉至個別DUT判定(步驟3)。步驟3之個別DUT判定如圖7所示般，係藉由開閉控制部124來使得繼電開關部53其中之一成為ON(其餘的繼電開關部53為OFF)而僅讓一個DUT成為有效(子步驟1)，而依序實行第1型式(子步驟2)，就全部(n個)的DUT10來進行合格/不合格之判定(子步驟3)。此時之判定也如同上述，係藉由比較器32來比較由閾值設定部123所設定好的閾值與各DUT10之回應訊號。此時也例如監視從型式產生器31傳送試驗訊號後的時間，或是從型式產生器31以既定間隔來傳送試驗訊號並監視其次數，而經過既定時間後回應訊號仍未達閾值之情況，或是經過既定次數後合成回應訊號仍未達閾值之情況便進行標記，在判定部122辨別出標記時便判定該DUT為不合格。
接著，通知不合格DUT(步驟4)。然後，屏除不合格DUT而自後續的型式檢查中排除(步驟5)。此時，不合格DUT之屏除可使得該DUT之繼電開關部53維持在OFF狀態，也可利用軟體使該DUT成為無效。
接著，藉由來自開閉控制部124的指令，來在關閉全部繼電開關部53之狀態下對於複數DUT10輸入第2型式之檢查訊號，而開始後續第2型式之檢查(步驟6)。此時，在已屏除不合格DUT的情況，便就剩餘的DUT來加以進行。
後續係以和上述步驟2~5為同樣的順序來加以進行。然後，依序實行複數的檢查型式。
此外，在步驟2中合成回應訊號達到閾值而判定全部的DUT為合格之情況，便不會進行步驟3~5而就全部的DUT實行第2型式之檢查。
以往在實行具有複數的檢查型式的檢查之情況，即便包含不合格DUT，仍會實行複數的檢查型式直到最後，之後再進行不合格DUT的特定。因此，在一個檢查型式中包含不合格DUT的情況，於下一個檢查型式中便必須就包含不合格DUT之全部的DUT來實行判別合格/不合格的型式，此時，由於包含有不合格DUT，故勢必得經過上述既定時間或是既定次數。因此會使得總體檢查時間變長。
對此，本實施形態，係於一個檢查型式中判定出存在有不合格DUT的情況，可就各DUT來實施個別DUT檢查，來特定出為不合格的DUT，而於進行下一個檢查型式之際，排除該不合格DUT，故能以短時間來實行下一個檢查項目或是下一個檢查型式之檢查，而可縮短總體檢查時間。
<第2實施形態之檢查方法>
接著，便就第2實施形態之檢查方法來加以說明。圖8係顯示第2實施形態之檢查方法的流程圖。
本實施形態也是於一個檢查具有複數型式，該等複數的檢查型式會連續進行。
首先，藉由來自開閉控制部124的指令，來在關閉全部繼電開關部53之狀態下，對複數DUT10開始第1型式之檢查(步驟11)。
接著，於第1型式之中途掌握不合格的DUT的個數(步驟12)。
本實施形態中，閾值設定部123可多階段地設定複數的閾值，閾值能動態式變更。例如，在判定部122(或是比較器32)從第1閾值與合成回應訊號的比較資訊來判定出複數DUT10中有1個以上不合格的情況，閾值設定部123便可設定第2閾值來做為有別於第1閾值的新閾值。藉由如此般能以閾值設定部123來設定複數的閾值，便可如以下所述來檢測不合格DUT的個數。
關於閾值設定部123之閾值設定方法，參見上述圖5以及新的圖9以及圖10來加以說明。於上述圖5中，在判斷各DUT10之合格/不合格的情況，型式產生器31會生成時脈訊號(CLK)以及數據訊號(DATA)，並以該等做為試驗訊號來輸入至各DUT10。其結果，便會從各DUT10輸出回應訊號，而基於此回應訊號的等級來以比較器32判斷各DUT10之合格與否(PASS/FAIL)。例如，在以比較器32進行比較時的閾值TH為3V時，若回應訊號為3V以上的話便判斷為合格(PASS)，若未達3V的話則判斷為不合格(FAIL)。如此般，來自各DUTI0的個別回應訊號便會有包含滿足閾值TH的PASS訊號與不滿足閾值TH的FAIL訊號的情況。從而，合成回應訊號便可有僅由PASS訊號所合成的情況、僅由FAIL訊號所合成的情況以及由PASS訊號與FAIL訊號所合成的情況。
圖9(a)、(b)、(c)顯示了以上述步驟12所獲得之合成回應訊號的大小(例如 電壓值)。圖10係就步驟12中的閾值相對於合成回應訊號的設定例來加以說明的圖式。於圖9以及圖10中基於方便說明起見係舉出有3個DUT10的情況為例。從型式產生器31對各DUT10所輸入的訊號等級以及訊號型式為相同內容。相對於此，在來自各DUT10的個別回應訊號如上述般有可能包含合格(PASS)與不合格(FAIL)，全部PASS的情況以及混雜著PASS與FAIL的情況，則合成為一的合成回應訊號便會成為不同值。
例如，在DUT10之回應訊號的輸出等級為Hi(PASS)：3〔V〕以及Low(FAIL)：0〔V〕的2值之情況，只要3個DUT10之個別回應訊號的輸出等級SD皆為Hi的話，便如圖9(a)所示，合成回應訊號的輸出等級S0會成為S0=3〔V〕。
又，在3個DUT10中的2個DUT10之個別回應訊號的輸出等級為Hi，1個DUT10之個別回應訊號的輸出等級為Low的情況，便如圖9(b)所示，合成回應訊號的輸出等級S1會成為2〔V〕〔=3〔V〕×(3-1)/3〕。
再者，在3個DUT10中1個DUT10之個別回應訊號的輸出等級為Hi，2個DUT10之個別回應訊號的輸出等級為Low的情況，便如圖9(c)所示，合成回應訊號的輸出等級S2會成為1〔V〕〔=3〔V〕×(3-2)/3〕。此外，DUT10之輸出阻抗係Hi：3〔V〕以及Low：0〔V〕而為相同。
亦即，在n個DUT10全部輸出相同輸出等級SD〔V〕之PASS訊號的情況，合成回應訊號的輸出等級S0會成為S0〔V〕=SD〔V〕×n/n。此外，在n個DUT10中之1個DUT10輸出FAIL訊號，而其他DUT10輸出PASS訊號的情況，合成回應訊號的輸出等級S1會成為S1〔V〕=SD〔V〕×(n-1)/n。當n個DUT10中之2個DUT10輸出FAIL訊號，而其他DUT10輸出PASS訊號的情況，合成回應訊號的輸出等級S2會成為S2〔V〕=SD〔V〕×(n-2)/n。
步驟12中係例如藉由比較器32來使得合成回應訊號的輸出等級依序來和閾值TH1、TH2、TH3...做比較。判定部122在合成回應訊號的輸出等級滿足閾值TH的情況下係判定「全部的DUT10合格」，不滿足閾值TH的情況係判定為「一個以上的DUT10不合格」。
如圖10所示，在第1次的判定中，係只要將所使用的閾值TH1預設在3個DUT10全部為合格(PASS)之情況的合成回應訊號的輸出等級S0與1個 DUT10為不合格(FAIL)之情況的合成回應訊號的輸出等級S1之間即可。藉此，只要合成回應訊號的輸出等級在閾值TH1以上的話，便可判斷全部的DUT10為合格(PASS)，只要未達閾值TH1的話，則可判斷1個以上的DUT10為不合格(FAIL)。
又，在第2次的判定中，只要將所使用的閾值TH2預設在1個DUT10為不合格(FAIL)之情況的合成回應訊號的輸出等級S1與2個DUT10為不合格(FAIL)之情況的合成回應訊號的輸出等級S2之間即可。藉此，搭配第1次的判定結果，只要合成回應訊號的輸出等級為閾值TH2以上的話，便可判斷2個DUT10為合格(PASS)，而1個DUT10為不合格(FAIL)。又，只要合成回應訊號的輸出等級未達閾值TH2的話，則可判斷2個以上的DUT10為不合格(FAIL)。
再者，在第3次的判定中，便只要將所使用的閾值TH3預設在未達2個DUT10為不合格(FAIL)之情況的合成回應訊號的輸出等級S2即可。藉此，搭配第1次以及第2次的判定結果，只要合成回應訊號的輸出等級為閾值TH3以上的話，便可判斷1個DUT10為合格(PASS)，而2個DUT10為不合格(FAIL)。此外，只要合成回應訊號的輸出等級未達閾值TH3的話，則可判斷3個DUT10為不合格(FAIL)。
在每1階段降低閾值等級來進行判定之情況，於為了對n個(n為2以上之正整數)DUT10進行第N次(其中，N意指1以上之正整數)判定所設定的閾值為THN，第N+1次的判定所設定的閾值為THN+1時，便會有THN>THN+1的關係。又，為了對n個DUT10全部為合格之情況的合成回應訊號的輸出等級S0進行第N次的判定所設定的閾值THN較佳地會滿足由下式(1)所表示之關係。
S0×〔n-(N-1)〕/n≧THN>S0×(n-N)/n...(1)
關於此步驟12的具體順序，參見圖11來加以說明。圖11係顯示步驟12之順序一例的流程圖。步驟12包含以下之子步驟11~14的處理。
子步驟11係設定第1次的判定所使用的閾值TH1。此閾值TH1係由閾值設定部123所設定。依據上述式(1)，針對n個DUT10全部為合格之情況的合成回應訊號的輸出等級S0，第1次的判定所設定的閾值TH1係以滿足以下關係為佳。
S0×n/n≧TH1>S0×(n-1)/n
子步驟12係基於訊號控制部121的指令而由型式產生器31來生成時脈訊號以及數據訊號，以對全部的n個DUT10同時輸入相同的檢查訊號。
子步驟13係藉由比較器32來比較回應於試驗訊號而從各DUT10所輸出的回應訊號的合成值(合成回應訊號)和閾值TH1。於此情況，繼電開關部53均維持於連接狀態(ON)。
接著，子步驟14中，判定部122係從比較器32取得閾值TH1與合成回應訊號的比較資訊，而基於該比較資訊來判定n個DUT10中是否有1個以上不合格(亦即全部的DUT10是否為合格)。
在子步驟14中，在判定出「n個DUT10中有1個以上不合格」(YES)的情況，便會再次回到子步驟11。亦即，再次於子步驟11中藉由閾值設定部123來設定第2次的判定所使用的閾值TH2以做為新的閾值。依據上述式(1)，針對n個DUT10全部為合格之情況的合成回應訊號的輸出等級S0，第2次的判定所設定之閾值TH2係以滿足以下關係為佳。
S0×(n-1)/n≧TH2>S0×(n-2)/n
在於子步驟11中設定新閾值(例如第2次的判定所使用的閾值TH2)時，乃實行子步驟12~14之處理，而進行第2次的判定。如此一來，子步驟11~14之處理係以迴圈狀反覆實行直到在子步驟14判定出「n個DUT10當中無1個以上不合格」(NO)為止。此外，在預設反覆次數的上限而達到了上限之情況，便從判定部122朝訊號控制部121以及閾值設定部123送出中止訊號。
在子步驟14判定出「n個DUT10當中無1個以上不合格」(NO)之情況便結束步驟12。
步驟12中，係藉由對應於不合格DUT10的個數從零的狀態一個個增加的情況之合成回應訊號S0、S1、S2...SN(其中，N意指1以上之正整數)來變更閾值TH，便可判定n個DUT10中之不合格DUT10的個數。
亦即，藉由一邊變更閾值TH，一邊反覆實行上述子步驟11~14之順序，便可自動判定n個DUT10中成為不合格DUT10的個數。
如此般進行步驟12後，便判定於步驟12中成為不合格的DUT10的個數是否為1以上(步驟13)。在成為不合格的DUT10的個數為1以上之情況，便和第1實施形態之步驟3同樣，進行個別DUT判定(步驟14)。此步驟14雖實行為與 第1實施形態之步驟3相同，但由於在步驟12便已知不合格DUT的個數，故步驟14中可於不合格DUT達到該個數之時間點來結束步驟14。亦即，如圖12所示，藉由開閉控制部124來使得繼電開關部53中的一個成為ON(其餘的繼電開關部53為OFF)而僅使得一個DUT為有效(子步驟15)，再依序實行第1型式(子步驟16)，而進行合格/不合格之判定直到成為已檢測出的不合格DUT的個數為止(子步驟17)。
之後，便和第1實施形態之步驟4同樣地進行不合格DUT之通知(步驟15)，接著，和步驟5同樣地，屏除不合格DUT而從後續的檢查型式來排除(步驟16)。
接著，藉由來自開閉控制部124的指令，來在關閉全部繼電開關部53之狀態下，對複數DUT10開始下一個型式(步驟17)。此時，在已屏除不合格DUT的情況，便就剩餘的DUT10來加以進行。
之後，以和上述步驟12~16同樣的順序來進行檢查。然後，依序實行複數的檢查型式。
此外，在步驟13中判定不合格DUT的數量為0個的情況，便不進行步驟14~16而是就全部的DUT10進行下一個型式之檢查。
本實施形態中，係由於會在判定出一個檢查型式中存在有不合格DUT的情況下，會就各DUT來實施個別DUT檢查以特定出成為不合格的DUT，而於進行下一個檢查型式時，排除該不合格DUT，故能以短時間來實行下一個檢查項目或是下一個檢查型式之檢查而得到和第1實施形態同樣的效果，除此之外，由於步驟14中會在達到於步驟12所掌握的不合格DUT10的個數之時間點便結束該步驟，故相較於第1實施形態，可更加縮短全體的檢查時間。
<其他的適用>
以上，雖已就本發明之2種實施形態來加以說明，但本發明並不限定於上述實施形態，而可做各種的變形。例如，本發明之檢查方法若是在將輸出READY訊號/BUSY訊號的元件進行總體性檢查的情況的話，便可不論元件之種類而適用。
又，上述實施形態中雖針對在步驟5之後就已排除之元件以外的元件進行 下一個型式之檢查的例子來例示，但也可於步驟5之後就已排除之元件以外的元件來進行尚在進行檢查中之既定型式檢查的剩餘部分。

Claims (10)

  1. 一種元件之檢查方法，係對於基板上所形成之複數元件以測試器來進行包含複數型式的電氣特性之檢查的元件之檢查方法，具有：第1工序，係對並聯於該測試器的複數元件來同時輸入既定型式之檢查訊號而開始既定型式之檢查；第2工序，係判定是否包含有該既定型式中不合格的元件；第3工序，係在該第2工序中有判定出包含不合格的元件的情況，便針對該複數元件分別依序實行該既定型式，來進行合格/不合格的判定；以及第4工序，係排除在該第3工序中被判定為不合格的元件；就被排除之該元件以外的元件來進行後續之檢查。
  2. 如申請專利範圍第1項之元件之檢查方法，其中該第2工序係藉由對該複數元件輸入該檢查訊號後之該複數元件之回應訊號的合成值是否達到既定閾值來判定是否有包含不合格的元件。
  3. 如申請專利範圍第2項之元件之檢查方法，其係於該第2工序中，在監視傳送該檢查訊號後的時間，而經過既定時間後回應訊號仍未達閾值之情況，或是在以既定間隔來傳送檢查訊號並監視其次數，而經過既定次數後回應訊號仍未達閾值之情況，便判定有包含不合格的元件。
  4. 如申請專利範圍第1至3項中任一項之元件之檢查方法，其中該第3工序係藉由對該複數元件中之既定元件輸入該檢查訊號後的回應訊號是否達到既定閾值，來進行該既定元件之合格/不合格的判定。
  5. 如申請專利範圍第4項之元件之檢查方法，其係於該第3工序中，在監視對該複數元件中之既定元件傳送該檢查訊號後的時間，而經過既定時間後回應訊號仍未達閾值之情況，或是在以既定間隔傳送檢查訊號並監視其次數，而經過既定次數後回應訊號仍未達閾值之情況，便判定該既定元件為不合格。
  6. 如申請專利範圍第1至3項中任一項之元件之檢查方法，其係於該第4工序之後，就被排除之該元件以外的元件來進行下一個型式之檢查。
  7. 如申請專利範圍第1至3項中任一項之元件之檢查方法，其係於該第4工序之後，就被排除之該元件以外的元件來進行該既定型式之檢查的剩餘部分。
  8. 如申請專利範圍第1至3項中任一項之元件之檢查方法，其中該第3工序係在 僅將一個元件連接於該測試器而其他元件則未連接之狀態下來加以進行。
  9. 一種元件之檢查方法，係對於基板上所形成之複數元件以測試器來進行包含複數型式的電氣特性之檢查的元件之檢查方法，具有：第1工序，係對並聯於該測試器的複數元件來同時輸入既定型式之檢查訊號而開始既定型式之檢查；第2工序，係掌握該既定型式中不合格的元件之個數；第3工序，係在該第2工序中有檢測出一個以上不合格的元件之情況，便就該複數元件分別依序實行該既定型式，來進行合格/不合格的判定；以及第4工序，係排除在該第3工序中被判定為不合格的元件；該第3工序係於被判定為不合格的個數成為該第2工序所掌握到的個數之時間點便結束；就被排除之該元件以外的元件來進行後續的檢查。
  10. 如申請專利範圍第9項之元件之檢查方法，其中該第2工序係將對該複數元件輸入該檢查訊號後的複數元件之回應訊號的合成值來和預設的閾值做比較，而在未達該閾值之情況，便判定該複數元件之一個以上為不合格；且會藉由反覆實行：設定與該閾值為不同的新閾值、使用該新閾值而從該測試器對該複數元件同時輸入該檢查訊號以及基於該檢查訊號的該回應訊號之該合成值來判定該複數元件之一個以上是否為不合格，來檢測出不合格的元件之個數。
TW107116044A 2017-05-15 2018-05-11 元件之檢查方法 TW201901167A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017096432A JP2018194356A (ja) 2017-05-15 2017-05-15 デバイスの検査方法
JP2017-096432 2017-05-15

Publications (1)

Publication Number Publication Date
TW201901167A true TW201901167A (zh) 2019-01-01

Family

ID=64273747

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116044A TW201901167A (zh) 2017-05-15 2018-05-11 元件之檢查方法

Country Status (6)

Country Link
US (1) US20200174073A1 (zh)
JP (1) JP2018194356A (zh)
KR (1) KR20200006580A (zh)
CN (1) CN110869780A (zh)
TW (1) TW201901167A (zh)
WO (1) WO2018211774A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113678006B (zh) * 2019-04-10 2024-07-02 Ls电气株式会社 保护继电器检查装置
KR102362775B1 (ko) * 2020-11-04 2022-02-14 주식회사 더원 메모리 검사 장비
KR102420832B1 (ko) * 2021-07-15 2022-07-14 (주) 에이피 시스템 메모리 실장 테스트 장치 및 방법
CN114167259A (zh) * 2021-12-07 2022-03-11 华东光电集成器件研究所 一种编程测试多连片基板通孔通断的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58135972A (ja) * 1982-02-09 1983-08-12 Nec Corp 集積回路の試験装置
JP2987915B2 (ja) * 1990-10-22 1999-12-06 日本電気株式会社 半導体素子の選別方法
JP3358492B2 (ja) * 1997-04-25 2002-12-16 安藤電気株式会社 半導体試験装置
JPH11311661A (ja) * 1998-04-30 1999-11-09 Nec Corp 半導体装置試験システムおよび半導体装置試験方法
JP4018254B2 (ja) * 1998-08-20 2007-12-05 株式会社アドバンテスト 電子部品の試験方法
US6650130B1 (en) * 1999-08-31 2003-11-18 International Business Machines Corporation Integrated circuit device defect detection method and apparatus employing light emission imaging
JP3960911B2 (ja) * 2002-12-17 2007-08-15 東京エレクトロン株式会社 処理方法および処理装置
WO2008044391A1 (fr) * 2006-10-05 2008-04-17 Advantest Corporation Dispositif de contrôle, procédé de contrôle et procédé de fabrication
SG184455A1 (en) * 2010-04-14 2012-11-29 Advantest Singapore Pte Ltd Apparatus and method for testing a plurality of devices under test
JP5018997B1 (ja) * 2011-12-15 2012-09-05 富士ゼロックス株式会社 検査システム、検査情報集計装置、及び検査情報集計プログラム
JP2013140117A (ja) * 2012-01-06 2013-07-18 Renesas Electronics Corp 半導体装置の製造方法及び半導体試験装置
WO2014045993A1 (ja) * 2012-09-20 2014-03-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、半導体ウェハ、および半導体ウェハの試験方法
JP6447497B2 (ja) * 2014-03-11 2019-01-09 新東工業株式会社 被試験デバイスの検査システム、及びその操作方法
JP2016035957A (ja) * 2014-08-01 2016-03-17 東京エレクトロン株式会社 デバイスの検査方法、プローブカード、インターポーザ及び検査装置

Also Published As

Publication number Publication date
JP2018194356A (ja) 2018-12-06
US20200174073A1 (en) 2020-06-04
WO2018211774A1 (ja) 2018-11-22
CN110869780A (zh) 2020-03-06
KR20200006580A (ko) 2020-01-20

Similar Documents

Publication Publication Date Title
TWI660183B (zh) Component inspection method, probe card, interposer and inspection device
TW201901167A (zh) 元件之檢查方法
JP7105977B2 (ja) 検査システム、ならびに検査システムの故障解析・予知方法
US8446164B2 (en) Semiconductor device test system having high fidelity tester access fixture (HIFIX) board
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
KR20120065790A (ko) 반도체 장치 동시 연속 테스트 방법 및 테스트 장비
US8624615B2 (en) Isolation circuit
KR101499851B1 (ko) 번인 보드의 테스트 시스템
JP2008102045A (ja) 半導体集積回路および半導体集積回路の検査方法
JP2007322127A (ja) 基板検査方法及び基板検査装置
TWI612318B (zh) 用以控制測試器之半導體檢驗裝置
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
JP2010002315A (ja) 半導体試験装置とそのｄｃ特性試験方法
TW202013544A (zh) 晶圓級測試方法及系統
KR102242257B1 (ko) 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법
JP2010165819A (ja) 半導体集積回路の試験装置、試験方法
JP2004095802A (ja) 半導体試験装置
JP5169356B2 (ja) 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス
KR20060005820A (ko) 반도체 소자의 병렬 테스트용 장치 및 병렬 테스트 방법
JPH0749363A (ja) チップオンボード基板のショート検出方法
JP2011029512A (ja) 半導体集積回路の試験方法及び試験装置
JP3594137B2 (ja) Ｉｃテスタ
JP2018040762A (ja) 検査装置、検査システム、検査方法、及び検査プログラム
JP2006105841A (ja) 半導体装置の製造方法
KR20090115615A (ko) 고장 여부 판단장치를 포함한 메모리 테스트 시스템 및메모리 테스트 시스템에서 디바이스의 고장 여부 판단방법