KR100816207B1 - 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘 - Google Patents

산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘 Download PDF

Info

Publication number
KR100816207B1
KR100816207B1 KR1020077008791A KR20077008791A KR100816207B1 KR 100816207 B1 KR100816207 B1 KR 100816207B1 KR 1020077008791 A KR1020077008791 A KR 1020077008791A KR 20077008791 A KR20077008791 A KR 20077008791A KR 100816207 B1 KR100816207 B1 KR 100816207B1
Authority
KR
South Korea
Prior art keywords
ingot
ppma
concentration
defects
central axis
Prior art date
Application number
KR1020077008791A
Other languages
English (en)
Other versions
KR20070047376A (ko
Inventor
히로요 하가
다까아끼 아오시마
모센 바난
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000283033A external-priority patent/JP2002093814A/ja
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20070047376A publication Critical patent/KR20070047376A/ko
Application granted granted Critical
Publication of KR100816207B1 publication Critical patent/KR100816207B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 베이컨시들이 주요 고유 점결함이고, 산화 적층 흠이 거의 없으며, 그 안의 산소 침전 핵을 안정시키기 위해 질소로 도핑되는 축대칭 영역을 포함하는 단결정 실리콘, 잉곳 또는 웨이퍼 형태, 및 그것을 제조하는 프로세스에에 관한 것이다.
단결정 실리콘, 에피택셜층, 베이컨시 결함, 축대칭 영역, 산소 농도, 질소 농도, 질소 도핑

Description

산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘{NITROGEN-DOPED SILICON SUBSTANTIALLY FREE OF OXIDATION INDUCED STACKING FAULTS}
도 1은 초크랄스키 성장 장치의 횡단면도.
도 2는 단결정 실리콘 잉곳, 상세하게는 잉곳의 일정 직경 부분의 축대칭 영역의 세로 횡단면도.
도 3은 결정 회전 속도, 결정 직경 및 방사 산소 농도 간의 관계를 도시한 그래프.
도 4는 에피택셜 단결정 실리콘 웨이퍼의 횡단면도(정확한 비율로 도시되지 않았음).
본 발명은 일반적으로 전자 부품 제조시 사용되는 반도체급 단결정 실리콘의 제조에 관한 것이다. 더욱 구체적으로, 본 발명은, 산소 침전 핵을 안정시키기 위해 질소로 도핑되고 산화 유발 적층 흠(oxidation induced stacking faults)이 거의 없는, 베이컨시(vacancy)가 지배적인 단결정 실리콘 잉곳 및 웨이퍼에 관한 것이다.
단결정 실리콘 웨이퍼를 얻을 수 있는 단결정 실리콘은 일반적으로 소위 초크랄스키(Czochralski)("Cz") 법에 의해 얻어진다. 이 방법에서, 다결정 실리콘("폴리실리콘")은 도가니에 채워져서 용융되고, 시드(seed) 결정은 용융된 실리콘과 접촉하게 되며, 단결정은 저속 인상에 의해 성장된다. 넥(neck)의 형성이 완료된 후, 결정 직경은 원하거나 목표로 하는 직경에 도달할 때까지 인상 속도 및/또는 용융 온도를 감소시킴으로써 연장된다. 그 다음, 대략 일정한 직경을 갖는 결정의 원통 본체는 감소하는 용융 레벨을 보충하면서 인상 속도 및 용융 온도를 제어함으로써 성장된다. 성장 프로세스가 끝날 무렵, 도가니에 용융 실리콘이 비기 전에, 결정 직경은 전형적으로 점차 감소되어 엔드-콘(end-cone)을 형성한다. 전형적으로, 엔드-콘은 결정 인상 속도 및 도가니에 공급되는 열을 증가시킴으로써 형성된다. 직경이 충분히 작아지면, 결정은 용융물과 분리된다.
이제, 결정이 응고후 냉각됨에 따라 결정 성장 챔버 내의 단결정 실리콘 내에 다수의 결함이 형성되는 것이 알려져 있다. 이러한 결함은 결정 격자 베이컨시("V"; vacancy) 및 실리콘 셀프-인터스티셜("I"; self-interstitial)으로서 알려져 있는 고유 점결함(intrinsic point defects)의 과잉 존재(즉, 용해도 한계 이상의 농도)로 인해 부분적으로 발생한다. 고유한 점결함의 형태 및 초기 농도는 응고시에 결정되는데, 이들 농도가 시스템내에서 결정 과포화 레벨에 도달하고 점결함의 이동도가 충분히 높다면, 반응 또는 응집 현상이 발생한다. 실리콘 내의 응집된 고유 점결함은 복잡한 집적 회로 생산 시의 재료의 잠재적인 수율에 큰 영향을 준다.
응집된 베이컨시형 결함은 스캐닝 적외 현미경 검사 및 레이저 스캐닝 단층 촬영과 같은 적외선 산란 기술에 의해 관측된 소정 부류의 벌크 결함들뿐만 아니라, D-결함들, FPD들(Flow Pattern Defects), COP(Crystal Originated Particle) 결함들, 결정의 LPD 결함들(crystal originated Light Point Defects)과 같은 관측가능 결정 결함을 포함한다. COP들은 게이트 산화물 보존성 파괴가 웨이퍼 표면 상의 COP들의 농도와 상관있기 때문에 특히 중요하다. D.Graf, M.Suhren, U.Schmike, A.Ehlert, W.v.Ammon 및 P.Wagner., J.Electrochem. Soc. 1988, 145,275; M.Tamatsuka, T.Sasaki, K.Hagimoto 및 G.A.Rozgonyi, Proc. 6th. Int. Symp. On Ultralarge Scale Integration Science and Technology "ULSI Science and Technology/1997," The Electrochemical Society 1997, PV 97-3, p.183; 및 T.Abe, Electrochem. Soc. Proc. 1998, PV 98-1, 157; N.Adachi, T.Hisatomi, M.Sano, H.Tsuya, J.Electrochem. Soc. 2000, 147,350을 참조하기 바란다. 잉곳 또는 웨이퍼 내의 COP들은 팔면체 보이드이다. 웨이퍼의 표면에서, COP들은 실리콘 이산화물로 덮혀있는 벽을 갖는 피트(pit)들로서 나타나고, 전형적으로 약 50-300 nm 폭을 가지며, 약 300 nm의 깊이까지 될 수 있다.
또한, 산화 유발 적층 흠(OISF)의 핵으로서 작용하는 결함은, 베이컨시가 존재하지만 응집이 발생하지 않는 영역 내에 존재한다. 일반적으로 V/I 경계 부근에 형성된 이 특정 결함은 응집되지 않은 베이컨시("자유 베이컨시")의 존재에 의해 촉진된 고온 핵화 산소 침전물인 것으로 생각된다. 즉, 이 결함은 V/I 경계 부근의 영역 내에서 산소와 자유 베이컨시의 상호작용에 기인하는 것으로 여겨진다.
셀프-인터스티셜에 관련된 결함은 잘 연구되어 있지 않다. 응집된 인터스티셜형 결함은 일반적으로 인터스티셜 클러스터로 간주되는 B-결함들, 및 일반적으로 변위 루프 또는 네트워크로 간주되는 I-결함들을 포함한다. 이러한 결함들은 중요한 웨이퍼 성능 판정기준인 게이트 산화물 집적도 손상(gate oxide integrity failures)의 원인은 아니지만, 통상적으로 전류 누설 문제와 관련된 다른 유형의 디바이스 고장의 원인이 되는 것으로 널리 인식되어 있다.
*응집된 고유 점결함 문제를 처리하는 한가지 방법은 잉곳을 "베이컨시 지배"(즉, 베이컨시가 주요한 고유 점결함인 실리콘)가 되게 하기 위해서 실리콘 결정 잉곳을 빠른 속도로 성장시키는 단계와, 그 다음 베이컨시 지배 단결정 실리콘 웨이퍼의 표면 상에 얇은 결정층을 에피택셜 증착시켜 응집된 베이컨시 결함을 효과적으로 채워넣거나 덮는 단계를 포함한다. 에피택셜 증착 프로세스는 전형적으로 화학 기상 증착 프로세스를 수반하는데, 화학 기상 증착 프로세스에서 기체 실리콘 화합물이 웨이퍼 표면 위를 통과하여 열분해 또는 분해되는 동안, 단결정 실리콘 웨이퍼는 약 1150℃의 온도로 급속히 가열된다. 이 프로세스는 응집된 베이컨시 결함이 거의 없는 표면을 갖는 단결정 실리콘 웨이퍼를 제공하지만, 이것은 또한 잉곳의 성장 동안에 형성된 산소 침전 핵을 제거한다. 산소 침전 핵은 전자 디바이스 제조와 관련된 후속되는 열 프로세스 동안 산소 침전 형성에 필요하다. 산소 침전은 웨이퍼의 벌크 내에 있는 그리고 표면에서 떨어져 있는 금속성 불순물을 포획하기 위한 게터링 사이트로서 작용한다. 금속성 불순물을 게터링할 능력이 없으면, 웨이퍼의 전자적 특성은 악화될 수도 있는데, 예를 들어 웨이퍼는 감소된 소수 캐리어 수명, p-n 접합부에서의 전류 누설, 유전 상수의 불연속성 및 약화된 파괴 강도를 가질 수도 있다.
에피택셜 증착 동안 산소 침전 핵을 제거하는 문제를 처리하는 한가지 방법은 긴 열 어닐링 프로세스(예를 들어, 약 800℃에서 약 4시간한 다음에 약 1000℃에서 10시간)로서, 급속 열 에피택셜 증착 프로세스에 대향해 산소 침전 핵을 안정시키는 것이다. 이 방법은 처리량을 감소시키고 실리콘 웨이퍼의 제조 비용을 상당히 증가시킨다.
두번째 방법은 실리콘 결정의 질소 도핑으로 산소 침전 핵을 안정시키는 것이다(예를 들어, F.Shimura 등의 Appl. Phys. Lett. 48(3), p.224, 1986 참조). 구체적으로, F.Shimura 등의 논문은 질소가 도핑된 결정 내의 산소 침전 핵은 약 1250℃까지 안정하다고 기재하고 있다. 예를 들어, 질소 도핑은 높은 게터링 능력을 갖는 에피택셜 실리콘 웨이퍼 기판을 생성하는 것으로 최근 보고되었다(일본 특허청의 공보 제1999-189493호 참조). 그러나, 높은 게터링 능력은 웨이퍼 전반에 걸친 거의 균일한 OISF의 분포에 부분적으로 기인한 것으로, 에피택셜 웨이퍼의 질에 나쁜 영향을 미친다. 구체적으로, 그밖의 베이컨시형 결함과는 다른 실리콘 웨이퍼 표면 상의 OISF는 에피택셜 실리콘 층의 증착에 의해 피복되지 않는다. OISF는 에피택셜 층을 통해 계속 성장하여, 보통 에피택셜 적층 흠이라고 칭해지는 성장시(grown-in) 결함을 초래한다. 에피택셜 적층 흠은 레이저-기반 자동검사 장치의 전류 검출 한계치인 약 0.1μm에서부터 약 10μm 이상의 범위에 걸친 최대 횡단 면 폭을 갖는다.
따라서, 주로 베이컨시가 지배적이며 안정된 산소 침전 핵을 포함하는 부분 또는 세그먼트를 포함하고 OISF가 거의 없는 단결정 실리콘 잉곳을 성장시키는 프로세스에 대한 요구가 계속 존재하였다. 이러한 잉곳 세그먼트는 에피택셜 증착에 특히 적합한 기판 웨이퍼를 가능하게 한다.
따라서, 본 발명의 목적 및 특징은 에피택셜 층에 산화 유발 적층 흠과 관련된 결함이 거의 없는 에피택셜 실리콘 웨이퍼, 기판이 질소로 도핑된 웨이퍼, 베이컨시가 주요 고유 점결함인 기판 웨이퍼, 및 산화 유발 적층 흠이 거의 없는 기판 웨이퍼를 제공하는 것이다. 본 발명의 다른 목적 및 장점은 상기와 같은 기판 웨이퍼가 얻어지는 단결정 실리콘 잉곳을 제조하는 방법을 제공하는 것이다.
따라서, 간단하게 말하면, 본 발명은 단결정 실리콘 잉곳에 관한 것으로, 단결정 실리콘 잉곳은 중심 축, 시드 단부, 대향 단부, 및 시드 단부와 대향 단부 사이의 일정 직경부를 갖고 있고, 상기 일정 직경부는 측면 및 중심축에서 측면으로 연장하는 반경 R을 갖고 있으며, 단결정 실리콘 잉곳은 초크랄스키 법에 따라 실리콘 용융물로 성장된 다음에 응고 상태에서 냉각된다. 단결정 실리콘 잉곳은 베이컨시가 주요 고유 점결함인 축대칭 영역을 일정 직경부가 포함하는 것을 특징으로 하고, 축대칭 영역은 대체로 원통 모양이고, 중심축에서 연장하는 반경 ras를 가지 고 있으며, ras는 적어도 약 0.95R이고, 축대칭 영역은 중심축을 따라 측정할 때 잉곳의 일정 직경부 길이의 적어도 20%의 길이를 갖는다. 또한, 축대칭 영역은 약 1×1013 atoms/㎤ 내지 약 1×1015 atoms/㎤ 농도의 질소, 및 측면의 약 5-6 mm 안쪽에서 약 7ppma 내지 약 10.5ppma 농도의 산소를 포함한다. 축대칭 영역은 또한 산화 유발 적층 흠을 형성하는 핵이 거의 없게 되는 것을 특징으로 한다.
본 발명은 또한 축대칭 영역이 약 1×1013 atoms/㎤ 내지 약 1×1015 atoms/㎤ 농도의 질소를 포함하는 베이컨시 지배 단결정 실리콘 잉곳에 관한 것이다. 또한, 축대칭 영역은 산소를 포함하고, 중심 축에서의 산소 농도는 Oic이고, 측면의 약 5-6mm 안쪽에서의 산소 농도는 Oie이며, ORG=(Oic-Oie)/Oic 식에 의해 주어진 산소 농도의 방사 구배(radial gradient) ORG는 적어도 약 15%이다.
본 발명은 또한 베이컨시가 지배적이며 산화 유발 적층 흠이 거의 없는 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼는 약 1×1013 atoms/㎤ 내지 약 1×1015 atoms/㎤ 농도의 질소를 포함한다. 웨이퍼는 또한 산소를 포함하고, 원주 에지 부근에서의 산소 농도는 약 7ppma와 약 10.5ppma 사이이다.
본 발명은 또한 약 1×1013 atoms/㎤ 내지 약 1×1015 atoms/㎤ 농도의 질소를 포함하는 베이컨시 지배 단결정 실리콘 웨이퍼에 관한 것이다. 웨이퍼는 또한 산소를 포함하고, 중심 축에서의 산소 농도는 Oic이고, 원주 에지에서의 산소 농도 는 Oie이며, ORG=(Oic-Oie)/Oic 식에 의해 주어진 산소 농도의 방사 구배 ORG는 적어도 약 15%이다.
마지막으로, 본 발명은 중심 축, 시드 단부, 대향 단부, 및 시드 단부와 대향 단부 사이의 일정 직경부를 갖고 있는 단결정 실리콘 잉곳을 성장시키는 방법에 관한 것으로, 일정 직경부는 측면과, 중심축에서 측면으로 연장하는 반경 R과, 약 D mm의 공칭 직경을 가지며, 잉곳은 초크랄스키법에 따라 도가니 내에서 실리콘 용융물로 성장된 다음에 응고 온도로 냉각된다. 이 방법은 베이컨시가 주요 고유 점결함인 축대칭 영역이 형성되게 하기 위해 결정의 일정 직경부를 속도 v로 성장시키는 단계를 포함하고, 축대칭 영역은 일반적으로 원통 모양이고 중심축으로부터 연장하는 반경 ras를 가지며, ras는 적어도 약 0.95R이고, 중심축을 따라 측정시 잉곳의 일정 직경부의 길이의 적어도 약 20%의 길이를 갖는다. 이 방법은 또한 대략 측면에서 적어도 약 7ppma 내지 약 10.5ppma 의 산소를 편입시키기 위해 축대칭 영역의 형성 동안에 도가니 및 잉곳을 각각 Rmelt 및 Ringot의 속도로 서로 반대 방향으로 회전시키는 단계를 포함한다. 이 방법은 또한 축대칭 영역의 형성 동안에 약 1×1013 atoms/㎤ 내지 약 1×1015 atoms/㎤의 질소가 잉곳 내로 편입되도록 실리콘 용융물을 질소로 도핑하는 단계를 포함한다.
본 발명의 다른 목적 일부는 명백할 것이며 일부는 이하에 개시될 것이다.
본 발명의 방법에 따르면, 질소로 안정된 산소 침전 핵을 포함하고 산화 유발 적층 흠이 거의 없는 베이컨시 지배 단결정 실리콘 웨이퍼 기판은 저가의 결정 (이를테면, 빠른 인상 CZ 또는 연속적인 인상 CZ 결정)으로부터 생성될 수 있다. 구체적으로, 실리콘 웨이퍼 기판은 제어된 산소 농도 분포를 갖는 질소 도핑 단결정 실리콘 잉곳으로부터 슬라이스된다. 실리콘 웨이퍼 기판은 응집된 고유 점결함 및 에피택셜 적층 흠이 거의 없는 표면을 갖는 실리콘 웨이퍼를 생성하기 위한 에피택셜 실리콘 층의 증착에 특히 적합하게 되고, 기판은 에피택셜 성장 프로세스 동안 용해에 견뎌내는 안정된 산소 침전 핵을 포함한다. 그러므로, 안정된 산소 침전 핵을 산소 침전물 내로 성장시키기 위한 열처리 후에, 에피택셜 실리콘 웨이퍼는 금속성 불순물을 고유 게터링할 수 있다.
본 발명의 웨이퍼를 생성하기 위한 출발점은 웨이퍼가 슬라이스되는 단결정 잉곳의 성장이다. 표준 실리콘 슬라이싱, 랩핑, 에칭 및 연마 기술뿐만 아니라 초크랄스키법을 사용하여 실리콘 잉곳을 성장시키는 것은 본 분야에 공지되어 있으며, 예를 들어 F.Shimura, Semiconductor Silicon Crystal Technology(Academic Press, 1989); 및 Silicon Chemical Etching(J.Grabmaier, ed., Springer-Verlag, NewYork, 1982)에 개시되어 있다.
이제 도 1을 참조하면, 초크랄스키법에 의해 실리콘 단결정 잉곳을 생성하는 결정 인상 장치(8)가 도시되어 있다. 결정 인상 장치(8)는 흑연 서셉터(14)로 둘러싸이고 수냉식 스테인레스 스틸 성장 챔버(16) 내에 포함된 용융 실리카 도가니(12)를 포함한다. 도가니(12)는 용융된 다결정 실리콘(17)를 보유한다. 용융된 실리콘은 고체 다결정실리콘(도시되지 않음)을 도가니(12)에 첨가함으로써 제공된다. 고체 실리콘은 도가니(12)를 둘러싸는 히터(18)로부터 제공된 열에 의해 용융 된다. 히터(18)는 절연체(20)로 둘러싸여 있어 열이 도가니 내에서 유지된다.
단결정 실리콘 시드(24)를 하단부에서 지지하는 결정 인상 샤프트 또는 와이어(22)는 용융된 실리콘(17) 위에 위치한다. 시드 결정이 용융된 실리콘(17) 안으로 낮춰짐에 따라, 시드는 용융되기 시작한다. 열 평형 후, 인상 와이어(22)는 끌어당겨져서 시드(24)를 용융된 실리콘(17)에서 인출한다. 시드(24)가 인출됨에 따라, 용융물로부터의 액체 실리콘은 용융물(17) 위에서 단결정의 시드 주위에 응고한다. 형성된 단결정이 매달려 있는 인상 와이어(22)는 회전하면서 용융물로부터 연속적으로 끌어당겨져서, 종래의 초크랄스키 프로세스에서와 같이 거의 원통형의 결정(26)을 형성한다. 인상 속도는 감소되어, 전형적으로 결정의 콘으로 언급되는 외향 플레어링(flaring) 영역 또는 시드 단부(28)를 생성한다. 원하는 직경이 얻어질 때, 인상 속도 및 그 밖의 다른 성장 조건이 제어되어 결정(26)의 시드 단부(28)와 대향 단부(30) 사이에 거의 일정한 직경부(29)를 제공한다.
단결정(26)이 인상되는 동안, 도가니(12)는 결정(26)의 방향과 반대 방향으로 샤프트(31)를 통해 회전된다. 단결정(26)이 성장함에 따라, 도가니(12)는 성장 챔버(15) 내로 끌어올려져서 소비된 용융 실리콘(16)을 보충한다. 용융 실리콘이 거의 소비되면, 프로세스 변수들은 결정 직경을 감소하도록 전형적으로 조정되어 결정(26)의 대향 단부(30)가 형성되게 한다. 대향 단부(30)의 직경이 충분히 작기만 하면(보통 2 mm 내지 4 mm), 실리콘 용융물로부터의 결정(26)의 분리는 결정의 본체로 퍼지는 전위(dislocation)를 야기하지 않고 달성될 수 있다. 그 다음, 단결정 잉곳(26)은 성장 챔버(15)에서 제거되고, 실리콘 웨이퍼를 형성하도록 처리된 다.
<베이컨시가 풍부한 실리콘 잉곳>
도 2를 참조하면, 단결정 실리콘의 일정 직경부(29)는 측면(36), 및 중심축(35)에서 측면(36)으로 연장하는 반경(40)을 포함한다. 본 발명에 따르면, 실리콘 잉곳(26)은 "베이컨시 풍부"로 언급되고, 대략 일정 직경부의 반경에 양호하게 대응하는 반경(39)(즉, 일정 직경부(29)의 반경(40)의 적어도 약 95%)을 갖는 대체로 원통인 베이컨시 지배 물질(38)의 축대칭 영역을 포함한다. 베이컨시는 산소 침전 핵을 형성할 필요가 있기 때문에 축에서 대략 측면으로 연장하는 것이 바람직하고, 잉곳은 게터링 침전물이 중심에서 대략 측면으로 후속적으로 성장될 수 있도록 중심에서 대략 측면으로 산소 침전 핵을 갖는 것이 바람직하다.
베이컨시 풍부 실리콘 잉곳은 비교적 빠른 속도(예를 들어, 적어도 약 0.7-0.8 mm/min의 인상 속도)로 결정을 성장시키거나 인상함으로써 전형적으로 형성된다. 그러나, 베이컨시의 형성은 결정 인상 속도에 전혀 의존하지 않으며; 성장 프로세스 동안의 결정의 축 온도 구배(G0)가 또한 중요하다(예를 들어, 여기에서 참조로 사용되고, 베이컨시가 중심에서 측면으로 연장되게 하는 경우에 v/G0의 비는 결정의 전체 반경에 걸친 임계치보다 크다는 것이 개시되어 있는 미합중국 특허 제5,919,302호를 참조하기 바란다). 일반적으로, 실리콘 잉곳이 인상되는 속도의 증가는 베이컨시의 밀도를 증가시켜, 응집 현상의 발생 시에, 응집된 베이컨시 결함의 수를 증가시키고 응집된 베이컨시 결함의 크기를 감소시킨다. 고속 인상의 베 이컨시 풍부 잉곳 및 이것으로부터 슬라이스된 웨이퍼 내의 응집 결함의 평균 밀도는 약 1×103/㎤ 내지 약 1×107/㎤로 될 수도 있으며, 전형적으로는 약 1×105/㎤ 내지 약 1×106/㎤이다.
반도체 산업의 경향은 반도체 웨이퍼의 직경이 커지는 추세이지만(예를 들어, 150 mm, 200 mm 및 300 mm의 웨이퍼 직경이 보통 생산됨); 직경이 커짐에 따라 최대 인상 속도는 전형적으로 감소한다. 현재, 약 300 mm만큼 큰 공칭 직경을 갖는 베이컨시 지배 실리콘 잉곳은 결정을 적어도 약 0.7 mm/min의 속도로 인상함으로써 성장될 수 있다. 약 300 mm보다 작은 공칭 직경(예를 들어, 150 mm 및 200 mm)을 갖는 베이컨시 지배 실리콘 잉곳은 0.7 mm/min보다 큰 속도로 용이하게 성장될 수 있고, 적어도 약 0.9-1.0 mm/min의 속도로 양호하게 성장된다. 더욱 양호하게, 잉곳은 원하는 공칭 직경에 대해 가능한 가장 빠른 속도로 성장된다. 가능한 가장 빠른 속도에서의 잉곳의 성장은 몇가지 장점을 제공하는데, 이러한 장점으로는 중심축에서 측면으로 바람직하게 연장하는 잉곳의 베이컨 지배 영역의 폭의 최대화, 결정 성장 장치의 처리량 증가, 및 웨이퍼의 비용 절감이 있다.
잉곳은 이것으로부터 슬라이스된 웨이퍼에 원하는 전기적 특성을 제공하기 위해 하나 이상의 도펀트를 함유할 수도 있다. 예를 들어, 잉곳은 p형 잉곳(즉, 붕소, 알루미늄, 갈륨 및 인듐과 같은 주기율표의 3족 원소, 가장 전형적으로는 붕소로 도핑된 잉곳) 또는 n형 잉곳(즉, 인, 비소, 안티몬과 같은 주기율표의 5족 원소, 가장 전형적으로는 인으로 도핑된 잉곳)으로 될 수도 있다. 바람직하게, 잉곳 은 p형 잉곳이고, 이것으로부터 슬라이스된 웨이퍼는 약 100 Ωㆍ㎝ 내지 약 0.005 Ωㆍ㎝의 비저항을 갖는다. 붕소로 도핑된 실리콘의 경우, 상기 비저항 값들은 각각 약 3×1017 atoms/㎤ 내지 약 3×1019 atoms/㎤의 도펀트 농도에 대응한다. 더욱 바람직하게, 잉곳은 약 20 Ωㆍ㎝ 내지 약 1 Ωㆍ㎝의 비저항을 갖는 p형 잉곳(보통 p- 실리콘이라 칭함)이다. 더욱 더 바람직하게, 잉곳은 약 12 Ωㆍ㎝ 내지 약 8 Ωㆍ㎝의 비저항을 갖는다.
베이컨시 이외에, 초크랄스키법을 사용하여 준비된 단결정 실리콘 잉곳은 산소를 함유한다. 초크랄스키 성장된 잉곳은 약 5×1017 atoms/㎤ 내지 약 9×1017 atoms/㎤의 범위(즉, 약 10 ppma에서 약 18 ppma까지의 범위, ASTM 표준 F-121-80에 따름)의 평균 산소 농도를 가질 수도 있고, 전형적으로 약 6×1017 atoms/㎤ 내지 약 8.5×1017 atoms/㎤의 범위(즉, 약 12 ppma에서 약 17 ppma까지의 범위)의 평균 산소 농도를 갖는다.
<질소로 안정된 산소 침전 핵>
본 발명의 방법에 따르면, 본 발명의 실리콘 결정은 잉곳 내의 산소 침전 핵을 안정시키기 위해 질소 도펀트 원자를 포함한다. 실리콘 결정 내의 질소의 농도는 양호하게 약 1×1013 atoms/㎤(약 0.0002 ppma) 내지 약 1×1015 atoms/㎤(약 0.02 ppma)이다.
잉곳은 몇가지 방법, 예를 들어 성장 챔버 내로의 질소 개스 유입 및/또는 용융된 폴리실리콘으로의 질소 첨가에 의해 질소로 도핑될 수도 있다. 성장 결정에 첨가되는 질소의 양은 용융된 폴리실리콘에 질소를 첨가함으로써 더욱 정밀하게 제어되는데, 그것만으로도 양호한 방법이다. 구체적으로, 결정에 첨가된 질소의 양은 예를 들어 용융된 실리콘을 형성하기 이전에 폴리실리콘을 갖는 도가니 내로 유입된 공지된 직경의 실리콘 웨이퍼 상에 공지된 두께의 실리콘 질화물(Si3N4) 층을 증착함으로써 용이하게 결정된다.(Si3N4의 밀도는 약 3.18 g/㎤이다).
특정 이론에 얽매이지 않고, 질소 도펀트 원자는 실리콘 결정 내의 베이컨시의 확산을 늦춤으로써 산소 침전 핵을 열적으로 안정시키는 것으로 생각된다. 구체적으로, 성장 결정이 냉각됨에 따라, 베이컨시의 농도는 응집된 베이컨시의 결함 또는 마이크로-보이드의 형성을 초래하는 임계 과포화 레벨(즉, 응집 현상이 발생하는 시점)에 도달한다는 것이 알려져 있다. 예를 들어, 과포화는 약 1150-1050℃의 온도에서 발생할 수도 있다. 결정이 냉각됨에 따라, 베이컨시가 사이트들로 계속 확산하기 때문에 마이크로-보이드의 크기는 성장한다. 마이크로-보이드의 응집 현상 및 계속된 성장은 결정 내의 비응집되거나 또는 "자유로운" 베이컨 시의 농도를 상당히 감소시키지만, 계속 냉각되면, 결정 내의 자유 베이컨시와 산소가 상호작용하여 산소 침전 핵을 형성하는 임계 과포화의 제2 레벨에 도달한다. 질소가 도핑되지 않은 결정의 경우, 임계 과포화의 제2 레벨은 결정이 약 700℃ 아래로 냉각될 때 발생한다. 그러나, 질소 도핑 실리콘에서, 응집 현상 동안의 마이크로-보 이드의 형성은 베이컨시의 더 느린 확산 속도로 인해 약간 억제된다. 이것은 제1 응집 현상 후에 결정에 남아있는 자유 베이컨시의 농도를 더 높게 한다. 질소 도핑 실리콘 내의 자유 베이컨시의 증가된 농도는 임계 과포화의 제2 레벨이 발생하는 온도를 예를 들어 약 800℃ 내지 1050℃로 증가시킨다. 증가된 온도에서, 결정 내의 산소 원자는 더욱 잘 이동하고, 산소 원자는 자유 베이컨시와 더욱 상호작용하여, 산소 침전 핵이 더욱 안정되게 한다. 안정된 산소 침전 핵은 에피택셜 실리콘 층과 같은 후속 열 프로세싱 동안에 용해에 더욱 잘 견딘다.
<산화 유발 적층 흠이 거의 없는 고유 게터링 실리콘 >
상술된 바와 같이, 성장된 단결정 실리콘 잉곳은 실리콘 내에서 산화 유발 적층 흠(OISF)의 핵으로서 작용하는 결함을 포함할 수도 있다. 잉곳으로부터 슬라이스된 실리콘 웨이퍼의 제조중에 열적으로 처리될 때, 핵은 성장하여 결정 내에 OISF를 형성할 수 있으며, 이것은 전형적으로 링형 영역 내에 집중된다. OISF의 밀도는 잉곳 전반에 걸쳐 축방향 및 반지름 방향으로 변화하는 산소 및 자유 베이컨시의 농도에 크게 의존한다. 그러므로, 웨이퍼 표면 상에서 보이는 OISF의 밀도는 반경 상의 거리의 함수로서 변할 것이다.
OISF 링의 위치는 주로 결정의 성장 속도에 의존한다. 사실상, 실리콘 웨이퍼 내의 산화 유발 적층 흠 또는 OISF 링의 존재를 제거하는 한가지 방법은 OISF 링이 밀려져 잉곳의 측면을 벗어나거나 연장되어 벗어나도록, 웨이퍼가 얻어지는 단결정 실리콘 잉곳의 성장 조건을 제어하는 것이다. 이것은 베이컨시가 주요 고유 점결함이 되도록 단순히 잉곳을 고속으로 성장함으로써 전형적으로 달성될 수 있다. 베이컨시 결함의 존재는 에피택셜 증착 프로세스가 이들 베이컨시에 의해 야기된 웨이퍼 표면에 존재하는 소정의 피트 또는 보이드를 채우는 작용을 하기 때문에 그다지 심각한 것으로 여겨지지는 않는다. 그러나, 잉곳 직경이 계속 커짐에 따라, OISF가 존재하지 않도록 잉곳 본체의 중요 부분 상에서의 성장 속도의 달성 및/또는 유지는 불가능하지는 않더라도 어렵게 될 수 있다. 또한, 상술된 바와 같이, 용융된 실리콘으로의 질소 도펀트 원자의 유입(예를 들어, 약 1×1013 atoms/㎤ 이상)은 종래의 결정 성장 프로세스가 큰 직경의 결정(즉, 150 mm, 200 mm, 300 mm 이상)으로부터 OISF 링(특히 H 밴드)을 제거할 수 없도록 OISF 링의 폭을 증가시킴으로써 사태를 더욱 복잡하게 한다는 것을 알게 되었다.
OISF가 거의 없고 고유 게터링 목적(축에서 대략 측면으로)에 충분한 산소 침전 농도를 갖는 질소 안정화 산소 침전 핵을 갖는 베이컨시 풍부 잉곳을 생성하기 위해, 빠른 성장 프로세스는 측면의 약 5-6 mm 안쪽의 산소 농도 Oie가 ASTM 표준 F-121-83에 따라 측정된 바와 같이 약 7 ppma와 약 10.5 ppma 사이가 되도록 제어된다. 여기에서 사용된 바와 같이, 산화 유발 적층 흠이 거의 없다는 것은 실리콘이: (a) 후술되는 응집 결함을 가시적으로 검출하는 방법이 행해질 때 산화 유발 적층 흠의 식별가능한 링을 갖지 않음; 및/또는 (b) 약 0.1 마이크론 내지 약 10 마이크론 이상까지의 범위를 갖는 최대 횡단면 폭을 검출하도록 설정된 레이저-기반 자동 검사 장치 세트로 검사될 때 약 10 per ㎠ 미만인 산화 유발 적층 흠의 농도를 갖는 것을 나타낸다.
<거의 균일한 산소 침전 농도>
일반적으로, 초크랄스키 성장 실리콘의 산소 농도는 결정/용융물 경계에서 메니스커스(meniscus) 주위의 산소 손실로 인해 중심 축에서 측면으로 감소한다. 균일한 산소 침전 프로파일을 갖는 실리콘 잉곳을 생성하기 위해 산소 농도가 측면에 접근할수록 감소하는 경향을 가능한 만큼 제한하거나 억제할 필요가 있는 것으로 고려된다. 따라서, 종래의 실리콘 잉곳에서, 잉곳의 중심 또는 축에서의 산소 농도 Oic와 측면 근처의 산소 농도 Oie의 차인 산소 농도의 방사 구배 ORG는 거의 균일하다(예를 들어, ORG=(Oic-Oie)/Oic < 약 10%).
잉곳의 반경에 걸쳐 거의 균일한 산소 농도를 유지하는 데도 불구하고, 후속적으로 형성된 산소 침전 농도는 질소 도핑 결정의 측면 근처에서 증가한다. 이것은 상승된 산소 침전 농도가 변형 슬립(slip)을 야기할 수 있으며, 측면은 변형 슬립이 시작되는 웨이퍼의 특히 민감한 위치이기 때문에 문제가 된다. 질소 도핑 결정의 측면 근처에서의 산소 침전 증가는 결정을 빠른 속도로 인상함에도 불구하고 측면 근처에 남아있는 H 밴드에 기인하는 것으로 현재 믿어지고 있다. 이 경우에는, 일반적으로 받아들여지는 생각과는 반대로, 산소 농도(ORG)의 방사상 불균일성의 감소는 후속적으로 형성된 산소 침전 농도의 불균일성을 실제로 야기한다. 또한, 질소 도핑이 불균일성을 악화시킨다는 것을 알게 되었다. 구체적으로, 산소의 거의 균일한 방사 농도(약 10% 미만의 ORG)를 갖는 질소 도핑 결정은 질소가 도핑되지 않은 결정보다 더 불균일한 산소 침전 프로파일을 갖는다. 본 발명에 따라 산소 침전의 방사 불균일성을 개선하기 위해, 증가하는 방사 거리의 함수로서의 산소의 농도는 거의 불균일하다(예를 들어, ORG는 적어도 약 15%이다). 바람직하게, ORG는 약 15% 내지 약 50%이고, 더욱 바람직하게 약 20% 내지 약 40%이며, 더욱 더 바람직하게는 약 30%이다.
*상술된 바와 같이, 대략 측면에서 약 7ppma와 약 10.5ppma 사이의 산소 농도는 OISF의 형성을 양호하게 방지한다. 그러므로, 적어도 약 15%의 ORG를 갖는 결정은 적어도 약 8-12 ppma의 중심(축)에서의 농도 Oic를 가질 것이다. 바람직하게, Oic는 약 10 ppma 내지 약 16 ppma이고, 더욱 바람직하게 약 12 ppma 내지 약 15 ppma이며, 훨씬 더 바람직하게는 약 12.5 ppma 내지 약 14.5 ppma이다.
<산소 편입의 제어>
본 발명의 실리콘 결정 잉곳은 성장 잉곳 내로의 산소의 편입(예를 들어, 평균 산소 농도 및 산소 농도의 방사 분포)을 제어함으로써 생성된다. 산소의 편입은 도가니 및 결정에 대한 회전 속도를 제어함으로써 주로 제어된다.
결정 내의 주요 산소원은 산소를 용융된 실리콘 내로 유입하는 용융된 실리카 도가니이다. 성장 결정 내로 편입된 산소의 총량은 주로 도가니의 회전 속도 Rmelt에 의존한다. 일반적으로, 도가니 회전 속도의 증가는 성장 결정 내에 편입된 산소의 양을 증가시킨다. 적어도 약 2-3 rpm의 도가니 속도는 용용물의 거친 대류 흐름을 방지하기 위해 필요하다. 바람직하게, 도가니 회전 속도는 약 4 rpm 내지 약 10 rpm이고, 더욱 바람직하게 약 5 rpm 내지 약 8 rpm이다.
결정의 회전 속도 Ringot는 성장 결정 내의 산소의 방사 분포를 제어하는 주요 수단이다. 성장 결정의 회전은 잉곳의 하부에서 도가니 중심 근처로 그리고 도가니의 내벽(또는 결정의 측면)을 향하여 바깥으로 솟는 용융물의 흐름을 야기한다. 도가니의 하부 근처에서, 용융물은 용융물의 표면에 비해 더 높은 농도의 산소를 함유하고 있어서, 흐름은 산소를 하부에서 용융물/결정 경계쪽으로 전달하고, 산소는 성장 결정 내로 편입된다. 결정 회전 속도의 증가는 잉곳 내의 산소의 방사 균일성을 증가시키는 용융물의 표면 근처에서 흐르는 높은 산소 방사 거리를 증가시킨다. 이와 같이, 산소 농도의 방사 균일성을 향상시키고자 하는 종래의 성장 방법은 결정을 비교적 빠른 속도로 회전시킨다(예를 들어, 약 2000/D rpm(revolutions per minute)보다 크고, D는 밀리미터의 결정 직경이다). 이와 반대로, 본 발명에 따르면, 결정 회전 속도는 거의 불균일한 방사 산소 농도를 생성하도록 제어된다. 구체적으로, 결정 회전 속도는 ORG가 약 15%보다 크게, 바람직하게 약 15% 내지 약 50%, 더욱 바람직하게 약 20% 내지 약 40%, 더욱 더 바람직하게 약 30%가 되도록 제어된다. 도 3을 참조하면, 거의 불균일한 방사 산소 농도(즉, 약 15%보다 큰 ORG)가 결정 회전 속도를 약 1600/D rpm보다 작게 제어함으로써 달성된다는 것이 판별된다. 바람직하게, 결정의 회전 속도는 약 6000/D rpm 내지 약 1600/D rpm이고, 더욱 바람직하게 약 750/D rpm 내지 약 1500/D rpm이고, 훨씬 더 바람직하게 약 1200/D rpm 이다.
<웨이퍼 기판>
도 4를 참조하면, 여기에서 설명된 바와 같이 실리콘 잉곳의 베이컨시 지배 물질의 축대칭 영역으로부터 슬라이스된 단결정 실리콘 웨이퍼 기판(59)("베이컨시 풍부 웨이퍼 기판")은 중심축(60), 이 중심축(60)에 대체로 수직인 전면(61) 및 후면(62), 이 전면(61) 및 후면(62)과 결합하는 원주 에지(64), 중심축(60)에서 원주 에지(64)로 연장하는 반경(65), 및 중심축(60)에서 원주 에지(64) 근처로 양호하게 연장하는 반경(66)(즉, 반경(65)의 적어도 약 95%)을 갖는 대체로 원통인 베이컨시 지배 물질의 축대칭 영역(67)을 포함한다.
실리콘 웨이퍼의 표면 상의 변칙적인 이상은 이들이 입자(예를 들어, 연마 그릿)이든지, 응집된 인터스티셜 결함이든지, 또는 응집된 베이컨시 결함(예를 들어, COP들)이든지에 상관없이 레이저 스캐터 검사 기구로 전형적으로 검출된다. 시판중인 레이저 스캐터 검사 기구의 적절한 예로는 KLA-Tencor(미합중국 캘리포니아 마운틴 뷰)의 SURFSCAN 6220 및 SURFSCAN SP1과, ADE Optical Systems Corp(미합중국 노스 캐롤라이나 샬롯)의 CR80, CR81 및 CR82를 포함한다. 이러한 기구는 실리콘 웨이퍼 표면 상의 결함의 크기 및 위치(통상 LPD라 함)를 판별할 수 있다. 레이저 스캐터 검사 기구를 사용하여 웨이퍼 표면 상의 LPD 크기를 측정할 때, LPD의 실제 크기는 판별되지 않고, 오히려 검출된 결함(즉, 광 산란 이벤트)은 특정 직경의 라텍스 구(LSE)(예를 들어, SURFSCAN 6220 및 SURFSCANSP1과 같은 레이저 스캐터 검사 기구의 전류 검출 한계인 약 0.095 μm보다 큰 직경을 갖는 라텍스 구)에 대등한 광을 산란한다는 것이 본 분야에 잘 알려져 있다. 베이컨시 풍부 웨 이퍼는 전형적으로 약 8 LPDs/㎠보다 큰 웨이퍼의 전면 상에서의 LPD의 농도를 갖는다.
<에피택셜 실리콘 층>
다시 도 4를 참조하면, 에피택셜 층(68)은 본 분야에 공지된 수단에 의해 웨이퍼 기판(59)의 전면(61) 상에 증착되거나 성장될 수도 있다(예를 들어, 미합중국 특허 제5,789,309호 참조). 전형적으로, 에피택셜 층의 성장은 화학 기상 증착법이 반도체 물질 상에 에피택셜 층을 성장시키기 위한 가장 융통성이 있고 비용이 효율적인 방법 중의 한 방법이기 때문에 화학 기상 증착에 의해 달성된다. 일반적으로 말하자면, 화학 기상 증착은 에피택셜 반응기 내로 캐리어 가스(보통 수소)를 갖는 휘발성 반응물(예를 들어, SiCl4, SiHcl3, SiH2Cl2 또는 SiH4)의 유입을 수반한다. 단결정층 증착의 경우에 프로세스 조건은 변할 수도 있지만, 온도는 보통 1080℃와 1150℃ 사이의 범위일 것이다. 또한, 증착이 발생하는 환경은 깨끗한 것이 바람직하고(즉, 특정 오염물이 없고), 약 1 ppma 이하의 산소 함량을 갖는다.
본 발명에 따르면, 지금까지의 경험으로, 산화 유발 적층 흠이 거의 없는 질소 도핑 단결정 실리콘 기판을 이용하는 것이 바람직하다는 것을 제안한다. 이러한 기판은 증착 동안에, 웨이퍼 표면 상에 증착되어 있는 실리콘 물질이 이들을 둘러싸는 편평한 표면에 비해 이들 적층 흠의 사이트에서 더욱 빠르게 축적되려는 경향이 있기 때문에 바람직하다. 이러한 결함 사이트에서의 실리콘 물질의 증착 및 축적은 에피택셜층 내에 성장시 결함, 즉 작은 언덕(hillocks) 또는 적층 흠을 형 성하게 한다. SURFSCAN 6220과 같이 본 분야에 일반적인 레이저 빔 표면 스캐닝 장비로 측정할 때, 약 10 μm 이상의 직경을 갖는 대 영역 성장시 결함에 주의를 기울여야 한다.
어떠한 특정 이론에 얽매이지 않고, 에피택셜층 내의 결함은 여러가지 서로 다른 원인에 기인할 수도 있는 것으로 일반적으로 여겨진다. 예를 들어, 기판 표면 상에 존재하는 미립자 및 다른 유기 오염물은 산화 유발 적층 흠과 함께, 증착 동안에 실리콘 물질이 쌓이는 사이트로서 작용할 수도 있다. 따라서, 본 발명은 에피택셜층 내의 결함을 완전히 제거하기 위한 노력의 일환으로, 개선된 기판 클리닝 및 핸들링 방법과 같은 다른 수단들과 함께 이용될 수도 있다. 그러나, 단독으로 사용되면, 본 발명은 에피택셜층 결함의 중요한 원인을 효과적으로 제거하는 작용을 하므로, 이러한 결함의 전체 농도를 감소시킨다.
또한, 기판의 표면에서 보이드라고도 칭해지는 응집된 베이컨시 결함의 존재는 성장시 결함이 거의 없는 에피택셜층의 생성에 그다지 심각한 영향을 미치지는 않을 것으로 여겨진다. 오히려, 실리콘 물질이 기판 표면 상에 증착됨에 따라, 이들 보이드는 효과적으로 피복되거나 또는 "채워지는" 것으로 여겨진다. 그 결과, 응집된 베이컨시 결함은 에피택셜층을 통해 전달되지 않는다. 그러나, 보이드 또는 "피트"가 에피택셜층 표면에 존재하지 않도록 하기 위해, 에피택셜층은 기판 표면 상에 존재하는 응집된 베이컨시 결함을 피복하기에 충분한 두께를 일반적으로 가질 것이고, 이러한 결함의 크기 또는 깊이가 증가함에 따라 두께가 증가한다. 전형적으로, 층 두께의 범위는 적어도 약 1μm에서 약 15μm 이상까지이다. 바람 직하게, 에피택셜층은 약 1μm 내지 약 10μm, 더욱 바람직하게 약 1μm 내지 약 8μm, 가장 바람직하게 약 1μm 내지 약 4μm 의 두께를 가질 것이다. 이 점에 관해서, 응집된 베이컨시 결함이 효과적으로 피복되기만 한다면, 더욱 얇아진 층은 최종적으로 얻어진 에피택셜 웨이퍼의 비용을 저감시키는 역할을 하기 때문에 일반적으로 더욱 얇은 층이 바람직하다는 것을 알게 될 것이다. 에피택셜 표면 상의 LPD 농도는 바람직하게 약 1 LPD/㎠ 미만, 더욱 바람직하게 약 0.5 LPDs/㎠ 미만, 더욱 더 바람직하게 약 0.1 LPDs/㎠ 미만, 훨씬 더 바람직하게 약 0.05 LPDs/㎠ 미만으로 감소된다.
<응집된 결함의 가시적 검출>
응집된 결함은 여러가지 서로 다른 기술로 검출될 수도 있다. 예를 들어, 흐름 패턴 결함, 또는 D 결함은 전형적으로, 단결정 실리콘 샘플을 세코(Secco) 에칭 용액으로 약 30분동안 선택적으로 에칭한 다음에,이 샘플을 현미경 검사를 받게 함으로써 검출된다(예를 들어, H.Yamagishi 등의 Semicond. Sci. Technol.7, A135(1992) 참조). 응집된 베이컨시 결함의 검출이 일반적이지만, 이 프로세스는 또한 응집된 인터스티셜 결함을 검출하기 위해 사용될 수도 있다. 이 기술이 사용될 때, 이러한 결함들은 존재할 경우 샘플의 표면 상에 큰 피트로서 나타난다.
응집된 결함들은 또한 전형적으로 그밖의 다른 에칭 기술보다 낮은 결함 밀도 검출 한계를 갖는 레이저 스캐터링 단층 촬영과 같은 레이저 스캐터링 기술을 사용하여 검출될 수도 있다.
또한, 응집된 고유 점결함은 열 인가시에 단결정 실리콘 매트릭스 내로 확산 할 수 있는 금속으로 이들 결함을 데코레이션(decoration)함으로써 가시적으로 검출될 수도 있다. 구체적으로, 웨이퍼, 슬러그(slugs) 또는 슬래브(slabs)와 같은 단결정 실리콘 샘플은 질산 구리의 농축 용액과 같이 이들 결함을 데코레이션할 수 있는 금속을 함유하는 혼합물로 샘플의 표면을 먼저 코팅함으로써 이러한 결함의 존재가 검사될 수 있다. 그 다음, 코팅된 샘플은 금속을 샘플 내로 확산시키기 위해 약 900℃와 약 1000℃ 사이의 온도로 약 5분 내지 약 15분동안 가열된다. 그 다음, 열 처리된 샘플은 실온에서 냉각됨으로써, 금속이 임계적으로 과포화되게 하여, 결함이 존재하는 샘플 매트릭스 내의 사이트에서 침전되게 한다.
냉각 후, 샘플은 표면 찌꺼기 및 침전제를 제거하기 위해 샘플을 브라이트(bright) 에칭 용액으로 약 8분 내지 약 12분동안 처리함으로써, 비결함 윤곽화 에칭 처리를 먼저 받게 된다. 전형적인 브라이트 에칭 용액은 약 55 퍼센트 질산(70 중량% 용액), 약 20 퍼센트 플루오르화수소산(49 중량% 용액), 및 약 25 퍼센트 염산(농축 용액)을 포함한다.
그 다음, 샘플은 탈이온수로 헹구어지고, 약 35분 내지 약 55분동안 샘플을 세코(Secco) 또는 라이트(Wright) 에칭 용액에 침수시키거나 이 에칭액으로 처리함으로써 두번쩨 에칭 단계의 처리를 받게 된다. 전형적으로, 샘플은 약 1:2 비율의 0.15M 중크롬산 칼륨과 플루오르화수소산(49 중량% 용액)으로 이루어진 세코 에칭 용액을 사용하여 에칭될 것이다. 이 에칭 단계는 존재할 수도 있는 응집 결함을 드러내거나 윤곽을 나타내는 역할을 한다.
일반적으로, 응집 결함이 없는 인터스티셜 및 베이컨시 지배 물질의 영역은 서로 구별될 수 있고, 상술된 구리 데코레이션 기술에 의해 응집 결함을 함유하는 물질과 구별될 수 있다. 결함이 없는 인터스티셜 지배 물질의 영역은 에칭에 의해 밝혀지는 데코레이션 특성을 전혀 포함하지 않는 반면에, (상술된 바와 같은 고온 산소 핵 용해 처리 이전의) 결함이 없는 베이컨시 지배 물질의 영역은 산소 핵의 구리 데코레이션으로 인한 에칭 피트를 조금 포함한다.
또한, 산화 유발 적층 흠은 실리콘을 습식 산화함으로써 실리콘 웨이퍼 기판 또는 에피택셜 실리콘 웨이퍼의 표면 상에 가시적으로 검출될 수도 있다. 구체적으로, 실리콘은 약 1 내지 2.5 시간동안 약 1100 내지 1150℃에서 습식 산화된다. 습식 산화는 웨이퍼 표면 상에 약 1 μm 두께의 산화물 층을 생성한다. 산화물층은 라이트 에칭을 사용하여 실리콘 표면으로부터 스트립된다. 웨이퍼는 헹구어지고 검조된 다음에, 산화 유발 적층 흠의 링의 존재가 현미경으로 관찰되거나 또는 레이저 기반 표면 검사기를 사용하여 검사된다. 여기에서 사용된 바와 같이, 산화 유발 적층 흠이 거의 없다는 것은 실리콘이: (a) 상기 가시적인 검출 방법이 행해질 때 산화 유발 적층 흠의 식별가능한 링이 없거나; 또는 (b) 약 0.1 마이크론 내지 약 10 마이크론 이상의 범위를 갖는 최대 횡단면 폭을 검출하도록 설정된 레이저 기반 자동 검사 장치로 검사될 때 약 10 per ㎠ 미만인 산화 유발 적층 흠의 평균 농도를 갖는다는 것을 나타낸다.
<예>
예 1
200 mm의 직경 및 {100} 결정 방위를 갖는 p-형 단결정 잉곳은 약 14 kg의 폴리실리콘과 약 320 mg의 실리콘 질화물을 함유하는 24 인치 도가니로부터 인상되었다. 인상 속도는 약 1.0 mm/min이었다. 도가니 회전 속도는 결정의 중심에서 약 13±0.5 ppma의 산소 농도(Oic)를 얻도록 하기 위해 잉곳의 시드 단부 근방에서의 약 5 rpm 내지 잉곳의 꼬리 단부 근방에서의 약 8 rpm 사이에서 제어되었다. 결정 회전 속도는 약 6 rpm이고, 에지로부터 약 6 mm에 있는 일정 직경부의 길이 상의 산소 농도는 약 10.4 ppma 내지 약 9.3 ppma이었다. 산소 농도 분포의 방사 구배는 약 20% 내지 약 40%이었다. 잉곳의 상부에서 목표로 하는 질소 농도는 약 6×1013 atoms/㎤이었다. 잉곳의 하부에서 목표로 하는 질소 농도는 약 22×1013 atoms/㎤이었다. 용융된 실리콘 내의 매우 낮은 질소 분포 계수(약 0.0007)로 인해, 질소 농도는 용융된 양과 반비례로 증가한다.
잉곳은 에피택셜 증착에 충분한 거울 광택(specular gloss)으로 연마된 웨이퍼 기판으로 슬라이스되었다. 3 μm두께의 에피택셜 층은 Applied Materials(미합중국 캘리포니아 산타 클라라)에 의해 제조된 EPI CENTURA 반응기 또는 ASM(네델란드 벨토벤)에서 시판하는 EPSILON 라인의 에피택셜 반응기와 같은 화학 기상 증착 반응기를 사용하여 몇개의 웨이퍼 기판의 전면(front surface)상에 증착되었다.
결정의 OISF 특성은 라이트 에천트로 선택 에칭하기에 앞서 습식 분위기에서 약 80분동안 몇개의 에피택셜 실리콘 웨이퍼를 약 1100℃로 가열함으로써 테스트되었다. 가열 처리된 웨이퍼의 어떤 것은 가시 휘광 검사를 받게 되었고, OISF와 관 련된 링형 소용돌이 패턴은 보이지 않았다. 레이저 표면 검사는 허용 평균 농도로 간주되는 약 10/㎠보다 훨씬 낮은 약 0.5/㎠의 OISF 평균 농도를 나타냈다. OISF의 가장 높은 농도는 2.5/㎠이었다.
결정의 산소 침전 특성은 질소 분위기에서 몇개의 에피택셜 웨이퍼를 약 800℃에서 4시간동안 어닐링한 다음에 1000℃에서 16시간동안 어닐링함으로써 테스트되었다. 2단계 어닐링 프로세스의 결과는 표 1에 표시되어 있다.
산소 침전 성능
웨이퍼 상의 위치 잉곳의 상부 잉곳의 중간 잉곳의 하부
침전 전의 산소 농도 n (ppma) 중심 13.40 12.99 13.35
에지로부터 6mm 10.18 9.35 9.75
침전 후의 산소 농도 n (ppma) 중심 0.30 0.35 0.42
에지로부터 6mm 0.36 0.28 0.52
벌크 마이크로 결함 (defects/㎤) 중심 3.9×108 4.5×108 7.2×108
에지로부터 6mm 4.8×108 5.5×108 8.5×108
웨이퍼는 에피택셜 증착 프로세스가 행해졌음에도 불구하고 OISF가 거의 없고 우수한 고유 게터링 능력을 갖는다(즉, BMD의 농도가 약 1×108/㎤를 초과함)는 것을 위 결과는 나타낸다. 또한, 어닐링되기 이전의 거의 불균일한 산소 방사 농도는 산소 침전의 거의 균일한 방사 농도의 결과를 가져왔다.
비교예 1
예 1에서 사용된 것과 동일한 결정 풀러(puller)를 사용하여, 200 mm의 직경 및 {100} 결정 방위를 갖는 p형 실리콘의 단결정 잉곳은 약 140 kg의 폴리실리콘과 약 160 mg의 실리콘 질화물을 함유하는 24 인치 직경의 도가니로부터 인상되었다. 인상 속도는 약 1.0 mm/min이었다. 도가니 회전 속도는 잉곳의 축을 따라 약 14±0.5 ppma의 산소 농도를 얻기 위해 약 6 rpm과 약 9 rpm 사이에서 제어되었다. 결정 회전 속도는 약 12 rpm이고, 에지로부터 약 6 mm에 있는 일정 직경부의 길이 상의 산소 농도는 약 14.5 내지 약 12.9 ppma 사이였다. 산소 농도 분포의 방사 구배는 약 5% 미만이었다. 잉곳의 상부에서 목표로 하는 질소 농도는 약 3×1013 atoms/㎤이었다. 잉곳의 하부에서 목표로 하는 질소 농도는 약 11×1013 atoms/㎤이었다.
잉곳은 연마된 웨이퍼로 슬라이스되고, 3 μm의 에피택셜 실리콘이 증착되었다. 결정의 OISF 특성이 평가되었는데, 휘광 검사는 전형적인 OISF 링형 패턴을 발각하였고, 레이저 검사는 약 130/㎠의 OISF 농도를 나타냈다.
결정의 산소 침전 특성을 테스트하여 표 2에 나타낸다.
산소 침전 성능
웨이퍼 상의 위치 잉곳의 상부 잉곳의 중간 잉곳의 하부
어닐 전의 산소 농도 n (ppma) 중심 14.15 13.79 14.07
에지로부터 6mm 13.80 13.17 13.58
어닐 후의 산소 농도 n (ppma) 중심 0.39 0.27 0.67
에지로부터 6mm 0.76 0.58 1.15
벌크 마이크로 결함 (defects/㎤) 중심 3.0×108 2.2×108 6.0×108
에지로부터 6mm 1.2×109 8.5×108 2.5×109
웨이퍼의 에지에서의 가장 높은 산소 침전 밀도는 H 밴드의 존재를 나타낸다.
예 2
300 mm의 직경 및 {100} 결정 방위를 갖는 p-형 단결정 잉곳은 약 250 kg의 폴리실리콘과 약 600 mg의 실리콘 질화물을 함유하는 32 인치 도가니로부터 인상되었다. 인상 속도는 약 0.7 mm/min이었다. 도가니 회전 속도는 결정의 중심에서 약 12.5±0.5 ppma의 산소 농도를 얻기 위해 약 4.5 rpm과 약 6.5 rpm 사이에서 제어되었다. 결정 회전 속도는 약 4 rpm이고, 에지로부터 약 6 mm에 있는 일정 직경부의 길이 상의 산소 농도는 약 9.0 ppma 내지 약 7.5 ppma 사이였다. 산소 농도 분포의 방사 구배는 약 20% 내지 약 40%이었다. 잉곳의 상부에서 목표로 하는 질소 농도는 약 6×1013 atoms/㎤이었다. 잉곳의 하부에서 목표로 하는 질소 농도는 약 15×1013 atoms/㎤이었다.
잉곳은 거울 광택으로 연마된 웨이퍼로 슬라이스되고, 2.5 μm 두께의 에피택셜 층이 웨이퍼 기판의 전면 상에 증착되었다. 결정의 OISF 특성이 평가되었는데, 휘광 검사는 웨이퍼 상에 OISF가 없다는 것을 알려주고, 레이저 검사는 웨이퍼 상의 OISF의 평균 농도가 약 0.5/㎠ 이하임을 나타냈다. 가장 높은 OISF 농도는 1.5/㎠이었다.
결정의 산소 침전 특성은 표 3에 나타낸다.
산소 침전 성능
웨이퍼 상의 위치 잉곳의 상부 잉곳의 중간 잉곳의 하부
어닐 전의 산소 농도 n (ppma) 중심 12.63 12.07 12.23
에지로부터 6mm 8.52 7.9 8.00
어닐 후의 산소 농도 n (ppma) 중심 0.26 0.21 0.32
에지로부터 6mm 0.38 0.29 0.45
벌크 마이크로 결함 (defects/㎤) 중심 2.5×108 1.7×108 3.4×108
에지로부터 6mm 2.8×108 2.1×108 4.2×108
300 mm 웨이퍼는 에피택셜 증착 프로세스가 행해졌음에도 불구하고 에피택셜 OISF가 거의 없고 우수한 고유 게터링 능력을 갖는다(즉, BMD의 농도가 약 1×108/㎤를 초과함)는 것을 위 결과는 나타낸다. 또한, 어닐링되기 이전의 거의 불균일한 산소 방사 농도는 산소 침전물의 거의 균일한 방사 농도의 결과를 가져왔다.
상기한 바에 기초할 때, 본 발명의 일부 목적이 달성된다는 것을 알 수 있을 것이다. 본 발명의 범위를 벗어나지 않고서 상기 구성 및 프로세스로 여러가지 변경이 이루어질 수 있으며, 상기 설명에 포함된 모든 내용은 단지 예시일 뿐이며 ㅣ에 제한되지 않는다.
본 발명은 에피택셜 층에 산화 유발 적층 흠과 관련된 결함이 거의 없는 에피택셜 실리콘 웨이퍼, 기판이 질소로 도핑된 웨이퍼, 베이컨시가 주요 고유 점결함인 기판 웨이퍼, 및 산화 유발 적층 흠이 거의 없는 기판 웨이퍼를 제공한다.

Claims (23)

  1. 중심축, 시드 단부, 대향 단부, 및 일정직경부 - 상기 일정직경부는 상기 시드 단부와 상기 대향 단부 사이에 위치하며 측면과 상기 중심축으로부터 상기 측면으로 연장되는 반경 R을 갖음 - 를 갖고, 초크랄스키(Czochralski)법에 따라 실리콘 용융물로부터 성장된 다음 응고 상태로부터 냉각되는 단결정 실리콘 잉곳으로서,
    a. 상기 일정 직경부는, 베이컨시(vacancy)들이 주요 고유 점결함인 축대칭 영역을 포함하고, 상기 축대칭 영역은 원통 형이며 상기 중심축으로부터 연장되는 반경 ras를 갖고, 상기 ras는 적어도 0.95R이고, 상기 축대칭 영역은 상기 중심축을 따라 측정될 때 상기 잉곳의 상기 일정 직경부 길이의 적어도 20%인 길이를 가지며,
    b. 상기 축대칭 영역은 1×1013 atoms/㎤ 내지 1×1015 atoms/㎤ 농도의 질소를 포함하고,
    c. 상기 축대칭 영역은 상기 측면의 5-6 mm 안쪽에서 7 ppma 내지 10.5 ppma 의 농도의 산소를 포함하며,
    d. 상기 축대칭 영역은 1×103 결함/㎤ 내지 1×107 결함/㎤ 농도의 응집 베이컨시 결함을 갖고, 산화 유발 적층 흠(oxidation induced stacking faults)을 형성하는 핵이 거의 없는 것
    을 특징으로 하는 단결정 실리콘 잉곳.
  2. 제1항에 있어서,
    상기 축대칭 영역은 상기 중심축에서 8 ppma 내지 12 ppma 농도의 산소를 포함하는 것을 특징으로 하는 단결정 실리콘 잉곳.
  3. 제1항에 있어서,
    상기 축대칭 영역은 상기 중심축에서 10 ppma 내지 16 ppma 농도의 산소를 포함하는 것을 특징으로 하는 단결정 실리콘 잉곳.
  4. 제1항에 있어서,
    상기 축대칭 영역은 상기 중심축에서 12 ppma 내지 15 ppma 농도의 산소를 포함하는 것을 특징으로 하는 단결정 실리콘 잉곳.
  5. 제1항에 있어서,
    상기 축대칭 영역은 상기 중심축에서 12.5 ppma 내지 14.5 ppma 농도의 산소를 포함하는 것을 특징으로 하는 단결정 실리콘 잉곳.
  6. 제1항에 있어서,
    상기 축대칭 영역의 길이는 상기 잉곳의 일정 직경부 길이의 적어도 40%인 것을 특징으로 하는 단결정 실리콘 잉곳.
  7. 제1항에 있어서,
    상기 축대칭 영역의 길이는 상기 잉곳의 일정 직경부 길이의 적어도 60%인 것을 특징으로 하는 단결정 실리콘 잉곳.
  8. 제1항에 있어서,
    상기 축대칭 영역의 길이는 상기 잉곳의 일정 직경부 길이의 적어도 80%인 것을 특징으로 하는 단결정 실리콘 잉곳.
  9. 제1항에 있어서,
    상기 축대칭 영역의 길이는 상기 잉곳의 일정 직경부 길이의 적어도 90%인 것을 특징으로 하는 단결정 실리콘 잉곳.
  10. 제1항에 있어서,
    상기 축대칭 영역의 길이는 상기 잉곳의 일정 직경부 길이의 100%인 것을 특징으로 하는 단결정 실리콘 잉곳.
  11. 제1항에 있어서,
    상기 잉곳의 일정 직경부는 150 mm의 공칭 직경을 갖는 것을 특징으로 하는 단결정 실리콘 잉곳.
  12. 제1항에 있어서,
    상기 잉곳의 일정 직경부는 200 mm의 공칭 직경을 갖는 것을 특징으로 하는 단결정 실리콘 잉곳.
  13. 제1항에 있어서,
    상기 잉곳의 일정 직경부는 300 mm의 공칭 직경을 갖는 것을 특징으로 하는 단결정 실리콘 잉곳.
  14. 중심축, 상기 중심축에 수직인 전면(front surface) 및 후면, 원주 에지, 및 상기 중심축에서 웨이퍼의 원주 에지로 연장되는 반경 R을 갖는 단결정 실리콘 웨이퍼로서,
    a. 상기 웨이퍼는 베이컨시들이 주요 고유 점결함인 축대칭 영역을 포함하고, 상기 축대칭 영역은 상기 중심축에서 연장되는 반경 ras를 갖고, 상기 ras는 적어도 0.95R이며, 상기 축대칭 영역은 1×103 결함/㎤ 내지 1×107 결함/㎤ 농도의 응집 베이컨시 결함을 갖고,
    b. 상기 웨이퍼는 1×1013 atoms/㎤ 내지 1×1015 atoms/㎤ 농도의 질소를 포함하며,
    c. 상기 웨이퍼는 상기 원주 에지의 5-6 mm 안쪽에서 7 ppma 내지 10.5 ppma 농도의 산소를 포함하고;
    d. 상기 웨이퍼는 산화 유발 적층 흠이 거의 없는 것
    을 특징으로 하는 단결정 실리콘 웨이퍼.
  15. 제14항에 있어서,
    상기 중심축에서의 산소 농도는 8 ppma 내지 12 ppma인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  16. 제14항에 있어서,
    상기 중심축에서의 산소 농도는 10 ppma 내지 16 ppma인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  17. 제14항에 있어서,
    상기 중심축에서의 산소 농도는 12 ppma 내지 15 ppma인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  18. 제14항에 있어서,
    상기 중심축에서의 산소 농도는 12.5 ppma 내지 14.5 ppma인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  19. 제14항에 있어서,
    상기 실리콘 웨이퍼의 전면 상에 에피택셜 실리콘 층을 포함하는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  20. 제19항에 있어서,
    상기 에피택셜 층의 두께는 1 μm 내지 15 μm인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  21. 제19항에 있어서,
    상기 에피택셜 층의 두께는 1 μm 내지 10 μm인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  22. 제19항에 있어서,
    상기 에피택셜 층의 두께는 1 μm 내지 8 μm인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  23. 제19항에 있어서,
    상기 에피택셜 층의 두께는 1 μm 내지 4 μm인 것을 특징으로 하는 단결정 실리콘 웨이퍼.
KR1020077008791A 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘 KR100816207B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000283033A JP2002093814A (ja) 2000-09-19 2000-09-19 シリコンエピタキシャルウェーハの基板単結晶およびその製造方法
JPJP-P-2000-00283033 2000-09-19
US30852101P 2001-07-27 2001-07-27
US60/308,521 2001-07-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020067026471A Division KR100917087B1 (ko) 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘

Publications (2)

Publication Number Publication Date
KR20070047376A KR20070047376A (ko) 2007-05-04
KR100816207B1 true KR100816207B1 (ko) 2008-03-21

Family

ID=26600186

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020077008791A KR100816207B1 (ko) 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
KR10-2003-7003900A KR20030046459A (ko) 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
KR1020067026471A KR100917087B1 (ko) 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR10-2003-7003900A KR20030046459A (ko) 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
KR1020067026471A KR100917087B1 (ko) 2000-09-19 2001-08-30 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘

Country Status (7)

Country Link
US (2) US7182809B2 (ko)
EP (1) EP1325178B1 (ko)
KR (3) KR100816207B1 (ko)
CN (1) CN1260405C (ko)
DE (2) DE60141611D1 (ko)
TW (1) TW593799B (ko)
WO (1) WO2002024986A2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816207B1 (ko) 2000-09-19 2008-03-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US20040110013A1 (en) * 2002-07-26 2004-06-10 Yoder Karl J. Method of increasing mechanical properties of semiconductor substrates
DE102004004555A1 (de) * 2004-01-29 2005-08-18 Siltronic Ag Verfahren zur Herstellung von hoch dotierten Halbleiterscheiben und versetzungsfreie, hoch dotierte Halbleiterscheiben
WO2005076333A1 (ja) * 2004-02-03 2005-08-18 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp P型シリコンウェーハおよびその熱処理方法
JP2006073580A (ja) * 2004-08-31 2006-03-16 Sumco Corp シリコンエピタキシャルウェーハ及びその製造方法
JP4824926B2 (ja) * 2004-12-24 2011-11-30 Sumco Techxiv株式会社 エピタキシャルシリコンウェハの製造方法
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
JP5121139B2 (ja) 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
TW200802552A (en) 2006-03-30 2008-01-01 Sumco Techxiv Corp Method of manufacturing epitaxial silicon wafer and apparatus thereof
JP4827587B2 (ja) * 2006-03-31 2011-11-30 Sumco Techxiv株式会社 シリコンウェーハの製造方法
US9120088B2 (en) 2008-05-29 2015-09-01 The Board Of Trustees Of The University Of Illinois Heavily doped metal oxides and methods for making the same
JP2009292662A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶育成における肩形成方法
JP2009292663A (ja) * 2008-06-03 2009-12-17 Sumco Corp シリコン単結晶の育成方法
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
KR20110029325A (ko) * 2009-09-15 2011-03-23 주식회사 엘지실트론 Epi 웨이퍼 및 epi 웨이퍼용 실리콘 단결정 잉곳과 그 제조방법
KR101244352B1 (ko) * 2010-01-29 2013-03-18 가부시키가이샤 사무코 실리콘 웨이퍼, 에피택셜 웨이퍼 및 고체촬상소자의 제조방법, 그리고 실리콘 웨이퍼의 제조장치
DE102010007460B4 (de) * 2010-02-10 2013-11-28 Siltronic Ag Verfahren zum Ziehen eines Einkristalls aus Silicium aus einer in einem Tiegel enthaltenen Schmelze und dadurch hergestellter Einkristall
CN101845666B (zh) * 2010-06-03 2013-08-28 王敬 一种掺氮晶体硅及其制备方法
CN101864593B (zh) * 2010-06-03 2012-11-07 王敬 掺氮晶体硅及其制备方法
JP5934218B2 (ja) * 2010-09-03 2016-06-15 ジーテイーエイテイー・アイピー・ホールデイング・エルエルシーGTAT IP Holding LLC ガリウム、インジウムまたはアルミニウムでドープされたケイ素の単結晶
KR101304155B1 (ko) * 2010-09-06 2013-09-04 주식회사 엘지실트론 단결정 잉곳 제조방법 및 실리콘 단결정 잉곳
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US20160020345A1 (en) * 2013-03-07 2016-01-21 Osaka University Method and device of manufacturing compound-semiconductor thin-film
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
JP6652959B2 (ja) 2014-07-31 2020-02-26 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 窒素ドープされた空孔優勢であるシリコンインゴット、およびそれから形成された半径方向に均一に分布した酸素析出の密度およびサイズを有する熱処理されたウエハ
US10600076B2 (en) * 2014-08-14 2020-03-24 Google Llc Systems and methods for obfuscated audience measurement
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
CN105887188A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 单晶硅生长方法
US11028499B2 (en) 2018-12-14 2021-06-08 Globalwafers Co., Ltd. Methods for preparing a doped ingot
US11028500B2 (en) 2018-12-14 2021-06-08 Globalwafers Co., Ltd. Ingot puller apparatus that include a doping conduit with a porous partition member for subliming solid dopant
CN113818077A (zh) * 2021-09-23 2021-12-21 西安奕斯伟材料科技有限公司 氮掺杂硅熔体获取设备、方法及氮掺杂单晶硅制造***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919302A (en) * 1997-04-09 1999-07-06 Memc Electronic Materials, Inc. Low defect density vacancy dominated silicon

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05194075A (ja) * 1992-01-24 1993-08-03 Nec Corp 単結晶育成法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
JPH11268987A (ja) * 1998-03-20 1999-10-05 Shin Etsu Handotai Co Ltd シリコン単結晶およびその製造方法
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
DE10014650A1 (de) 2000-03-24 2001-10-04 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zur Herstellung der Halbleiterscheibe
KR100816207B1 (ko) 2000-09-19 2008-03-21 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP2002317385A (ja) 2001-04-23 2002-10-31 Fujikura Rubber Ltd ラテックス袋状体およびその製造方法
US7147411B2 (en) * 2002-11-11 2006-12-12 Ford Global Technologies, Llc Gundrill

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5919302A (en) * 1997-04-09 1999-07-06 Memc Electronic Materials, Inc. Low defect density vacancy dominated silicon

Also Published As

Publication number Publication date
TW593799B (en) 2004-06-21
KR20030046459A (ko) 2003-06-12
EP1325178A2 (en) 2003-07-09
DE60115078D1 (de) 2005-12-22
EP1325178B1 (en) 2005-11-16
WO2002024986A3 (en) 2002-06-06
US7182809B2 (en) 2007-02-27
DE60115078T2 (de) 2006-07-27
US20040009111A1 (en) 2004-01-15
US20070169683A1 (en) 2007-07-26
KR100917087B1 (ko) 2009-09-15
DE60141611D1 (de) 2010-04-29
US7404856B2 (en) 2008-07-29
CN1461360A (zh) 2003-12-10
KR20070047376A (ko) 2007-05-04
CN1260405C (zh) 2006-06-21
KR20070008724A (ko) 2007-01-17
WO2002024986A2 (en) 2002-03-28

Similar Documents

Publication Publication Date Title
KR100816207B1 (ko) 산화 유발 적층 흠이 거의 없는 질소 도핑 실리콘
US6413310B1 (en) Method for producing silicon single crystal wafer and silicon single crystal wafer
JP4805681B2 (ja) エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法
EP1143045B1 (en) Silicon single crystal wafer for epitaxial wafer, epitaxial wafer and methods for producing the same and evaluating the same
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
JP3904832B2 (ja) 結晶成長導入欠陥を実質的に有さないエピタキシャルシリコンウエハ
JP5121139B2 (ja) アニールウエハの製造方法
KR100622884B1 (ko) 열적으로 어닐링된 저결함 밀도 단결정 실리콘
KR20000005886A (ko) 적은결함을갖는질소가도프된실리콘단결정웨이퍼및그의제조방법
JP2004155655A (ja) 低欠陥密度の空孔優勢シリコンウエハおよびインゴット
JP4699675B2 (ja) アニールウェーハの製造方法
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
US20020084451A1 (en) Silicon wafers substantially free of oxidation induced stacking faults
JP2017050490A (ja) エピタキシャルシリコンウェーハ
EP1669478B1 (en) Nitrogen-doped silicon substantially free of oxidation induced stacking faults
JP2010155748A (ja) アニ―ルウェハの製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140310

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee