CN103779372A - 基于非本征吸杂技术的ccd制作工艺 - Google Patents

基于非本征吸杂技术的ccd制作工艺 Download PDF

Info

Publication number
CN103779372A
CN103779372A CN201410046403.XA CN201410046403A CN103779372A CN 103779372 A CN103779372 A CN 103779372A CN 201410046403 A CN201410046403 A CN 201410046403A CN 103779372 A CN103779372 A CN 103779372A
Authority
CN
China
Prior art keywords
layer
ccd
silicon
formation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410046403.XA
Other languages
English (en)
Inventor
雷仁方
高建威
韩沛东
廖乃镘
李华高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 44 Research Institute
Original Assignee
CETC 44 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 44 Research Institute filed Critical CETC 44 Research Institute
Priority to CN201410046403.XA priority Critical patent/CN103779372A/zh
Publication of CN103779372A publication Critical patent/CN103779372A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种基于非本征吸杂技术的CCD制作工艺,包括提供硅衬底,其创新在于:所述提供硅衬底按如下工艺进行:A.采用CVD方式在衬底层上表面淀积硅薄膜;B.采用机械损伤方式、激光损伤方式或离子注入损伤方式对衬底层下表面进行处理,形成背面损伤层;C.采用CVD方式在背面损伤层表面淀积多晶硅薄膜或氮化硅薄膜。本发明的有益技术效果是:通过工艺手段提高非本征吸杂层的吸杂能力,保证外延层的清洁度始终维持在较好的状态,降低成品CCD的暗电流,提高器件品质。

Description

基于非本征吸杂技术的CCD制作工艺
技术领域
本发明涉及一种CCD制作技术,尤其涉及一种基于非本征吸杂技术的CCD制作工艺。
背景技术
CCD制作工艺的常规步骤为:提供硅衬底(也即衬底层)→形成栅介质→形成沟阻→形成沟道→形成转移栅→形成地→形成放大器源漏→连接通孔→形成金属引线;其中,与本文的改进点相关的即为提供硅衬底;
外延硅片是常用的衬底层结构,相比于以前用单晶硅片作为衬底层制作出的CCD,用外延硅片作为衬底层制作出的CCD具有更低的暗电流,尤其是对于工作于高温环境下的CCD而言,用外延硅片作为衬底层的CCD的低暗电流优势更为明显,因此,目前的CCD制作中普遍采用外延硅片作为衬底层。
由于CCD制作的工艺周期较长,各个工艺步骤中都存在引入Fe、Ni、Cu等重金属离子的可能性,而重金属离子又是导致CCD暗电流增加的主要原因,因此,在CCD制作时还要考虑采用吸杂技术来去除重金属离子;
现有技术中,对半导体器件进行吸杂处理时,常用手段有本征吸杂和非本征吸杂两种;
本征吸杂的基本原理是:采用高温处理工艺(典型处理流程为1100℃/6小时的高温热处理、650℃/16小时的低温热处理和1000℃/6小时的高温热处理)使硅片表面区的间隙氧原子往外面扩散形成脱氧层,内部间隙氧原子成核形成氧沉淀,利用氧沉淀所形成的缺陷吸除硅片中的杂质;但本征吸杂不适于CCD工艺中的吸杂,其原因是:由于本征吸杂后,CCD制作工艺中存在温度条件为900℃至1000℃的热工艺步骤,氧沉淀会在900℃至1000℃的高温条件下逐渐溶解、消失,起不到吸杂作用。
非本征吸杂的基本原理是:通过在硅片体外(常为硅片背面)引入应变区或损伤区来起到吸杂作用;常用的应变区形成方式如:在硅片背面淀积氮化硅薄膜或多晶硅薄膜;常用的损伤区形成方式有:对硅片背面进行机械损伤处理、激光损伤处理或离子注入损伤处理。现有技术在对CCD工艺中引入的杂质进行吸杂处理时,一般在应变区和损伤区中择一形成非本征吸杂区;虽然应变区和损伤区不会像本征吸杂那样在CCD工艺中的高温条件下完全失效,但CCD工艺中的高温条件仍然会对应变区和损伤区造成负面影响:CCD工艺中的高温条件会对损伤区起到退火作用,使损伤区上的损伤中心数量逐渐减少,降低损伤区的吸杂作用;CCD工艺中的高温条件也会对应变区起到退火作用,使氮化硅薄膜或多晶硅薄膜的应力减小,降低应变区的吸杂作用;并且,若应变区和损伤区暴露在高温环境下的时间太长,也有可能导致非本征吸杂作用完全消失。
发明内容
针对背景技术中的问题,本发明提出了一种基于非本征吸杂技术的CCD制作工艺,包括:1)提供硅衬底,2)形成栅介质,3)形成沟阻,4)形成沟道,5)形成转移栅,6)形成地,7)形成放大器源漏,8)连接通孔,9)形成金属引线;其创新之处在于
所述步骤1)提供硅衬底按如下工艺进行:A、采用CVD方式在衬底层上表面淀积硅薄膜,淀积出的硅薄膜即形成外延层;
B、采用机械损伤方式、激光损伤方式或离子注入损伤方式对衬底层下表面进行处理,形成背面损伤层;
C、采用CVD方式在背面损伤层表面淀积多晶硅薄膜或氮化硅薄膜,多晶硅薄膜或氮化硅薄膜即形成应变层;
由衬底层经步骤A、B、C的处理后所形成的结构体,即为一多层复合结构的外延硅片,背面损伤层和应变层即为二层复合结构的非本征吸杂层;继续步骤2)至9)的操作,在外延层上加工出CCD的表面结构,即可获得成品CCD。
前述方案的原理是:通过工艺手段,在衬底层上叠加一二层复合结构的非本征吸杂层,从而得到一多层复合结构的外延硅片,并将这种外延硅片用于CCD的加工制作,在CCD的加工制作过程中,本发明的复合结构的非本征吸杂层可以比现有技术单一的应变区或损伤区具备更强的抗退火作用的能力,从而使吸杂作用的效果水平始终维持在相对较高的水平,最终保证外延层的清洁度在CCD加工过程中始终保持在较好的状态,降低成品CCD的暗电流,提高器件品质。
为了进一步减少CCD加工过程中的高温条件对非本征吸杂层的负面影响,本发明还作了如下改进:在步骤C完成之后,步骤2)开始之前,采用CVD方式在应变层表面淀积低温二氧化硅薄膜,低温二氧化硅薄膜形成背封层。背封层可让应变层与外部环境保持隔离,避免应变层被氧化,延缓非本征吸杂层吸杂能力的衰减速率。
优选地,所述背面损伤层上的损伤中心的密度为2E14cm-3以上;所述应变层厚度为800nm以上;所述背封层厚度为800nm以上。
本发明的有益技术效果是:通过工艺手段提高非本征吸杂层的吸杂能力,保证外延层的清洁度始终维持在较好的状态,降低成品CCD的暗电流,提高器件品质。
附图说明
图1、由本发明的工艺所获得的外延硅片的结构示意图。
具体实施方式
一种基于非本征吸杂技术的CCD制作工艺,包括:1)提供硅衬底,2)形成栅介质,3)形成沟阻,4)形成沟道,5)形成转移栅,6)形成地,7)形成放大器源漏,8)连接通孔,9)形成金属引线;其改进在于
所述步骤1)提供硅衬底按如下工艺进行:A、采用CVD方式在衬底层2上表面淀积硅薄膜,淀积出的硅薄膜即形成外延层1;
B、采用机械损伤方式、激光损伤方式或离子注入损伤方式对衬底层2下表面进行处理,形成背面损伤层3;
C、采用CVD(化学气相沉积)方式在背面损伤层3表面淀积多晶硅薄膜或氮化硅薄膜,多晶硅薄膜或氮化硅薄膜即形成应变层4;
由衬底层2经步骤A、B、C的处理后所形成的结构体,即为一多层复合结构的外延硅片,背面损伤层3和应变层4即为二层复合结构的非本征吸杂层;继续步骤2)至9)的操作,在外延层1上加工出CCD的表面结构,即可获得成品CCD。
进一步地,在步骤C完成之后,步骤2)开始之前,采用CVD方式在应变层4表面淀积低温二氧化硅薄膜,低温二氧化硅薄膜形成背封层5。
进一步地,所述背面损伤层3上的损伤中心的密度为2E14cm-3以上;所述应变层4厚度为800nm以上;所述背封层5厚度为800nm以上。
为了便于本领域技术人员实施,本发明还公开了如下的优选实施方式:
所述提供硅衬底,按如下工艺进行:
A、采用CVD(化学气相沉积)方式在衬底层2上表面淀积硅薄膜,淀积出的硅薄膜即形成外延层1,外延层厚度通常为8~20μm,外延层硼离子掺杂浓度通常为4E14~2E15cm-3
B、采用机械损伤方式、激光损伤方式或离子注入损伤方式对衬底层2下表面进行处理,形成背面损伤层3,损伤中心的密度为2E14cm-3以上;
C、采用CVD方式在背面损伤层3表面淀积多晶硅薄膜或氮化硅薄膜,多晶硅薄膜或氮化硅薄膜即形成应变层4,应变层厚度为800nm以上;
所述形成栅介质,栅介质为SiO2/Si3N4复合介质。
所述形成沟阻,所述沟阻由硼离子注入后热生长一定厚度的氧化层而成。
所述形成沟道,所述沟道由磷离子注入形成。
所述形成转移栅,也即多晶硅转移栅,它由重掺杂的多晶硅一、多晶硅二和多晶硅三组成,形成CCD器件的Ø1、Ø2和Ø3三个转移相。
所述形成地,所述地由硼扩散或硼离子注入形成。
所述形成放大器源漏,由磷扩散或磷离子注入形成。
所述连接通孔工艺,所述连接通孔由等离子干法刻蚀或湿法刻蚀工艺形成,用以形成金属布线与多晶硅转移栅、地和源漏的接触。
所述形成金属引线,也即金属布线,它由热蒸发或磁控溅射金属铝,采用干法刻蚀或湿法腐蚀技术进行图形化而成。
前述的步骤2)至9)仅为简述,其工艺参数和条件均为常规选择,在此不再赘述。
采用本发明的方案后,CCD图像传感器的暗电流可得到较大程度的降低。

Claims (3)

1.一种基于非本征吸杂技术的CCD制作工艺,包括:1)提供硅衬底,2)形成栅介质,3)形成沟阻,4)形成沟道,5)形成转移栅,6)形成地,7)形成放大器源漏,8)连接通孔,9)形成金属引线;其特征在于
所述步骤1)提供硅衬底按如下工艺进行:A、采用CVD方式在衬底层(2)上表面淀积硅薄膜,淀积出的硅薄膜即形成外延层(1);
B、采用机械损伤方式、激光损伤方式或离子注入损伤方式对衬底层(2)下表面进行处理,形成背面损伤层(3);
C、采用CVD方式在背面损伤层(3)表面淀积多晶硅薄膜或氮化硅薄膜,多晶硅薄膜或氮化硅薄膜即形成应变层(4);
由衬底层(2)经步骤A、B、C的处理后所形成的结构体,即为一多层复合结构的外延硅片,背面损伤层(3)和应变层(4)即为二层复合结构的非本征吸杂层;继续步骤2)至9)的操作,在外延层(1)上加工出CCD的表面结构,即可获得成品CCD。
2.根据权利要求1所述的基于非本征吸杂技术的CCD制作工艺,其特征在于:在步骤C完成之后,步骤2)开始之前,采用CVD方式在应变层(4)表面淀积低温二氧化硅薄膜,低温二氧化硅薄膜形成背封层(5)。
3.根据权利要求2所述的基于非本征吸杂技术的CCD制作工艺,其特征在于:所述背面损伤层(3)上的损伤中心的密度为2E14cm-3以上;所述应变层(4)厚度为800nm以上;所述背封层(5)厚度为800nm以上。
CN201410046403.XA 2014-02-10 2014-02-10 基于非本征吸杂技术的ccd制作工艺 Pending CN103779372A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410046403.XA CN103779372A (zh) 2014-02-10 2014-02-10 基于非本征吸杂技术的ccd制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410046403.XA CN103779372A (zh) 2014-02-10 2014-02-10 基于非本征吸杂技术的ccd制作工艺

Publications (1)

Publication Number Publication Date
CN103779372A true CN103779372A (zh) 2014-05-07

Family

ID=50571438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410046403.XA Pending CN103779372A (zh) 2014-02-10 2014-02-10 基于非本征吸杂技术的ccd制作工艺

Country Status (1)

Country Link
CN (1) CN103779372A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653561A (zh) * 2015-11-03 2017-05-10 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
CN111755588A (zh) * 2020-06-17 2020-10-09 济南晶正电子科技有限公司 一种复合单晶压电基板及其制备方法
CN114496733A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0525455A2 (en) * 1991-07-19 1993-02-03 Shin-Etsu Handotai Company Limited Extrinsic gettering for a semiconductor substrate
JPH05235005A (ja) * 1992-02-21 1993-09-10 Sony Corp 半導体基板及びその製造方法
CN1465105A (zh) * 2001-05-22 2003-12-31 索尼公司 固体成像器件的制造方法
CN1883031A (zh) * 2003-09-30 2006-12-20 特雷西特技术公司 制造片形结构的方法、特别是由硅制造片形结构的方法、所述方法的应用、和由此制备的片形结构、特别是由硅制造的片形结构
US20090017291A1 (en) * 2004-08-31 2009-01-15 Shinsuke Sadamitsu Silicon epitaxial wafer and production method for same
CN101728311A (zh) * 2008-10-10 2010-06-09 索尼株式会社 Soi衬底与固态图像拾取器件及制造方法及图像拾取设备
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same
CN102064182A (zh) * 2010-12-07 2011-05-18 中国电子科技集团公司第四十四研究所 降低传感器暗电流的ccd制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0525455A2 (en) * 1991-07-19 1993-02-03 Shin-Etsu Handotai Company Limited Extrinsic gettering for a semiconductor substrate
JPH05235005A (ja) * 1992-02-21 1993-09-10 Sony Corp 半導体基板及びその製造方法
CN1465105A (zh) * 2001-05-22 2003-12-31 索尼公司 固体成像器件的制造方法
CN1883031A (zh) * 2003-09-30 2006-12-20 特雷西特技术公司 制造片形结构的方法、特别是由硅制造片形结构的方法、所述方法的应用、和由此制备的片形结构、特别是由硅制造的片形结构
US20090017291A1 (en) * 2004-08-31 2009-01-15 Shinsuke Sadamitsu Silicon epitaxial wafer and production method for same
CN101728311A (zh) * 2008-10-10 2010-06-09 索尼株式会社 Soi衬底与固态图像拾取器件及制造方法及图像拾取设备
US20100155728A1 (en) * 2008-12-24 2010-06-24 Magnachip Semiconductor, Ltd. Epitaxial wafer and method for fabricating the same
CN102064182A (zh) * 2010-12-07 2011-05-18 中国电子科技集团公司第四十四研究所 降低传感器暗电流的ccd制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653561A (zh) * 2015-11-03 2017-05-10 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
CN106653561B (zh) * 2015-11-03 2021-03-30 有研半导体材料有限公司 一种具有背吸杂能力的300mm重掺硅片的加工方法
CN111755588A (zh) * 2020-06-17 2020-10-09 济南晶正电子科技有限公司 一种复合单晶压电基板及其制备方法
CN114496733A (zh) * 2022-04-15 2022-05-13 济南晶正电子科技有限公司 一种高电阻率复合衬底、制备方法及电子元器件

Similar Documents

Publication Publication Date Title
CN102386067B (zh) 有效抑制自掺杂效应的外延生长方法
JP2008508696A5 (zh)
CN102347219A (zh) 形成复合功能材料结构的方法
JP2012506629A (ja) 半導体デバイス製造方法、半導体デバイス、及び半導体デバイス製造設備
CN107481927B (zh) 在三维存储器中形成栅结构的方法及三维存储器
TW200539374A (en) Yield improvement in silicon-germanium epitaxial growth
CN102064182B (zh) 降低传感器暗电流的ccd制作方法
CN103779372A (zh) 基于非本征吸杂技术的ccd制作工艺
CN102420194B (zh) 集成电路钝化层及其制造方法
TWI732976B (zh) 形成矽化物的方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
US8102052B2 (en) Process for the simultaneous deposition of crystalline and amorphous layers with doping
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
JPWO2011007678A1 (ja) エピタキシャルシリコンウェーハとその製造方法
CN105247658A (zh) 半导体基板、半导体装置及半导体装置的制造方法
CN108231583A (zh) 双极晶体管及其制作方法
JP2008027969A (ja) 単結晶ウェハの製造方法
CN107425007A (zh) 一种3d nand存储器件的金属栅极制备方法
CN103400752A (zh) 离子注入工艺在ccd制作中的应用及ccd制作工艺
TWI754299B (zh) 氮化鎵高電子遷移率晶片及其製造方法
KR20090017074A (ko) 에피층 성장방법
CN106558498B (zh) 半导体结构及其形成方法
JP6696247B2 (ja) 半導体装置の製造方法
TWI755746B (zh) 半導體基板及其形成方法
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140507

RJ01 Rejection of invention patent application after publication