JPH1050715A - シリコンウェーハとその製造方法 - Google Patents
シリコンウェーハとその製造方法Info
- Publication number
- JPH1050715A JPH1050715A JP8216583A JP21658396A JPH1050715A JP H1050715 A JPH1050715 A JP H1050715A JP 8216583 A JP8216583 A JP 8216583A JP 21658396 A JP21658396 A JP 21658396A JP H1050715 A JPH1050715 A JP H1050715A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- atoms
- contamination
- oxygen concentration
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 エピ・ウェーハの低コスト化を図るために工
程をできるだけ簡素化して、ウェーハに切り出し成形後
のＥＧ効果が期待できる処理を一切施すことなく、ウェ
ーハのデバイスプロセスにおける種々の汚染に対するゲ
ッタリング能を向上させたエピ・ウェーハ並びにその製
造方法の提供。 【解決手段】 酸素濃度を比較的高く、かつ意図的に炭
素濃度を高くするようにＣＺ法にて育成されたシリコン
単結晶は、ＥＧ処理を施すことなく、ウェーハ自体に優
れたゲッタリング能が発揮される。
程をできるだけ簡素化して、ウェーハに切り出し成形後
のＥＧ効果が期待できる処理を一切施すことなく、ウェ
ーハのデバイスプロセスにおける種々の汚染に対するゲ
ッタリング能を向上させたエピ・ウェーハ並びにその製
造方法の提供。 【解決手段】 酸素濃度を比較的高く、かつ意図的に炭
素濃度を高くするようにＣＺ法にて育成されたシリコン
単結晶は、ＥＧ処理を施すことなく、ウェーハ自体に優
れたゲッタリング能が発揮される。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩやＶＬＳ
Ｉデバイス等の製造に供され、所定表面に気相成長させ
たエピタキシャル膜を有するシリコンウェーハ（以下、
エピ・ウェーハという）の改良に係り、チョクラルスキ
ー法もしくはマグネティックチョクラルスキー法（以下
ＣＺ法という）によりシリコン単結晶を引き上げる際
に、単結晶中の酸素濃度を所定範囲に制御すると同時
に、炭素濃度を０．５〜３２×１０16ａｔｏｍｓ／ｃｍ
3の範囲に高く制御して引き上げたシリコン単結晶イン
ゴットより切り出されてウェーハ加工し、その後鏡面研
磨し、エピタキシャル成膜を施して製造することによ
り、ＬＳＩやＶＬＳＩ等デバイス製造プロセスにおける
様々な熱処理中に受ける種々の汚染をウェーハ内部で捕
獲することができ、ウェーハに切り出し成形後のＥＧ
（Ｅｘｔｒｉｎｓｉｃ‐Ｇｅｔｔｅｒｉｎｇ）効果が期
待できる処理を一切施すことなく、ウェーハのゲッタリ
ング能の向上させたシリコンウェーハとその製造方法に
関する。
Ｉデバイス等の製造に供され、所定表面に気相成長させ
たエピタキシャル膜を有するシリコンウェーハ（以下、
エピ・ウェーハという）の改良に係り、チョクラルスキ
ー法もしくはマグネティックチョクラルスキー法（以下
ＣＺ法という）によりシリコン単結晶を引き上げる際
に、単結晶中の酸素濃度を所定範囲に制御すると同時
に、炭素濃度を０．５〜３２×１０16ａｔｏｍｓ／ｃｍ
3の範囲に高く制御して引き上げたシリコン単結晶イン
ゴットより切り出されてウェーハ加工し、その後鏡面研
磨し、エピタキシャル成膜を施して製造することによ
り、ＬＳＩやＶＬＳＩ等デバイス製造プロセスにおける
様々な熱処理中に受ける種々の汚染をウェーハ内部で捕
獲することができ、ウェーハに切り出し成形後のＥＧ
（Ｅｘｔｒｉｎｓｉｃ‐Ｇｅｔｔｅｒｉｎｇ）効果が期
待できる処理を一切施すことなく、ウェーハのゲッタリ
ング能の向上させたシリコンウェーハとその製造方法に
関する。
【０００２】
【従来の技術】ＬＳＩ、ＶＳＬＩ等のデバイス素子の製
造には、一般にＣＺ法により育成されたシリコン単結晶
インゴットから切り出されたシリコンウェーハがその基
板として主に用いられている。近年、半導体デバイスは
デバイスチップの高性能化、デバイス構造の微細化等に
伴う集積度の増大が著しく、デバイスの高付加価値化が
急速に進んでおり、それに伴い製造コストも急増してい
る。
造には、一般にＣＺ法により育成されたシリコン単結晶
インゴットから切り出されたシリコンウェーハがその基
板として主に用いられている。近年、半導体デバイスは
デバイスチップの高性能化、デバイス構造の微細化等に
伴う集積度の増大が著しく、デバイスの高付加価値化が
急速に進んでおり、それに伴い製造コストも急増してい
る。
【０００３】かかる状況下でデバイス最終製品の歩留ま
りを向上させることが今まで以上に強く求められてきて
いる。一方、デバイスウェーハの基板であるシリコンウ
ェーハに対しても高集積化されたデバイスに対応し得る
だけの高品質な結晶性・電気的特性を有することは勿
論、それと共に低コストなシリコンウェーハの供給が急
務となっている。
りを向上させることが今まで以上に強く求められてきて
いる。一方、デバイスウェーハの基板であるシリコンウ
ェーハに対しても高集積化されたデバイスに対応し得る
だけの高品質な結晶性・電気的特性を有することは勿
論、それと共に低コストなシリコンウェーハの供給が急
務となっている。
【０００４】従来、上記用途に多用されていたシリコン
ウェーハは、ＣＺ法により引き上げたシリコン単結晶イ
ンゴットより切り出されてウェーハ加工された後、裏面
にＥＧ効果を期待できるＥＧ処理、例えば、ＰＢＳ（Ｐ
ｏｌｙ‐ＢａｃｋＳｅａｌ）、ＢＳＤ（Ｂａｃｋｓｉｄ
ｅ‐Ｄａｍｍａｇｅ）、エキシマレーザ等の処理を施し
た後、表側のみを鏡面加工したウェーハが一般的であっ
た。
ウェーハは、ＣＺ法により引き上げたシリコン単結晶イ
ンゴットより切り出されてウェーハ加工された後、裏面
にＥＧ効果を期待できるＥＧ処理、例えば、ＰＢＳ（Ｐ
ｏｌｙ‐ＢａｃｋＳｅａｌ）、ＢＳＤ（Ｂａｃｋｓｉｄ
ｅ‐Ｄａｍｍａｇｅ）、エキシマレーザ等の処理を施し
た後、表側のみを鏡面加工したウェーハが一般的であっ
た。
【０００５】低コスト化の課題を解決するためのひとつ
の方法、すなわち、省工程化する方法として、ウェーハ
加工方法を従来のＥＧ処理有り片面鏡面ウェーハから、
ＥＧ処理なしでウェーハの表と裏の両面を鏡面加工す
る、所謂、ＥＧ処理なし両面鏡面ウェーハとすることが
種々検討されている。
の方法、すなわち、省工程化する方法として、ウェーハ
加工方法を従来のＥＧ処理有り片面鏡面ウェーハから、
ＥＧ処理なしでウェーハの表と裏の両面を鏡面加工す
る、所謂、ＥＧ処理なし両面鏡面ウェーハとすることが
種々検討されている。
【０００６】すなわち、従来のＥＧ処理有り片面鏡面ウ
ェーハに比べると、デバイスプロセス工程での種々の汚
染を捕獲させるためにウェーハ裏面に、例えば、Ｓｉ０
2砥液の噴射によってダメージを付けるＢＳＤ方法やＰ
ＢＳ成長による裏面ＥＧ処理工程が省略できること、ま
た、ウェーハ表側のみを鏡面加工する場合に比べて両面
鏡面研磨加工の方が、その加工を実施するに必要ないく
つかの前準備工程が省略でき、その結果、生産加工コス
トの低減が可能となる大きなコストメリットが得られて
いる。また同時に、片面鏡面ウェーハに比べ両面鏡面ウ
ェーハの方が反りやフラットネス等の精度面においても
高精度な平坦度が得られるとのメリットも生じてくる。
ェーハに比べると、デバイスプロセス工程での種々の汚
染を捕獲させるためにウェーハ裏面に、例えば、Ｓｉ０
2砥液の噴射によってダメージを付けるＢＳＤ方法やＰ
ＢＳ成長による裏面ＥＧ処理工程が省略できること、ま
た、ウェーハ表側のみを鏡面加工する場合に比べて両面
鏡面研磨加工の方が、その加工を実施するに必要ないく
つかの前準備工程が省略でき、その結果、生産加工コス
トの低減が可能となる大きなコストメリットが得られて
いる。また同時に、片面鏡面ウェーハに比べ両面鏡面ウ
ェーハの方が反りやフラットネス等の精度面においても
高精度な平坦度が得られるとのメリットも生じてくる。
【０００７】同様に、低コストなウェーハを作製するた
めのもうひとつの方法として、従来のＥＧ処理有り片面
鏡面ウェーハに対して、ウェーハ裏面に何らＥＧ処理加
工を施さないＥＧ処理なし片面鏡面ウェーハに仕上げる
方法がある。すなわち、デバイス素子として使用しない
ウェーハの裏面についてはＥＧ処理を何ら施さないエッ
チド（エッチ面仕上げ）ウェーハとするとによって両面
鏡面ウェーハ同様に、ＢＳＤ処理工程を省略することが
できる。
めのもうひとつの方法として、従来のＥＧ処理有り片面
鏡面ウェーハに対して、ウェーハ裏面に何らＥＧ処理加
工を施さないＥＧ処理なし片面鏡面ウェーハに仕上げる
方法がある。すなわち、デバイス素子として使用しない
ウェーハの裏面についてはＥＧ処理を何ら施さないエッ
チド（エッチ面仕上げ）ウェーハとするとによって両面
鏡面ウェーハ同様に、ＢＳＤ処理工程を省略することが
できる。
【０００８】一方、高集積、高性能なデバイスが作製さ
れるにあたり、デバイスの信頼性や歩留まり等に影響を
及ぼす、電気的な活性領域にあたるウェーハ表面及び表
面近傍層の結晶品質特性や電気的品質特性については、
高い完全性が求められている。特に、今後需要の急増が
見込まれる所謂パソコンやゲーム機器に代表される高性
能、高集積化されたＤ‐ＲＡＭ半導体素子向けウェーハ
の場合、ウェーハ表面及び表面近傍の更なる完全性が要
求されている。
れるにあたり、デバイスの信頼性や歩留まり等に影響を
及ぼす、電気的な活性領域にあたるウェーハ表面及び表
面近傍層の結晶品質特性や電気的品質特性については、
高い完全性が求められている。特に、今後需要の急増が
見込まれる所謂パソコンやゲーム機器に代表される高性
能、高集積化されたＤ‐ＲＡＭ半導体素子向けウェーハ
の場合、ウェーハ表面及び表面近傍の更なる完全性が要
求されている。
【０００９】この課題を解決するための代表的な方法と
して、シリコン単結晶を引き上げる際にウェーハ中に取
り込まれる酸素濃度Ｏｉの低減化、一例としてＯｉ １
４〜１６×１０17ａｔｏｍｓ／ｃｍ3の規格をＯｉ ９
〜１１×１０17ａｔｏｍｓ／ｃｍ3に変更すると共に、
シリコン単結晶を引き上げる際にカーボン坩堝やカーボ
ンヒータ及びその他の周辺付設部材の材質として用いら
れている不純物元素であるカーボンがこのシリコン単結
晶中に極力混入しないように、可能な限りのＣｓの低減
化、例えば、炭素濃度Ｃｓ０．１×１０16ａｔｏｍｓ／
ｃｍ3以下となるように、シリコンウェーハの高純度化
並びに完全性の向上に対処してきた。
して、シリコン単結晶を引き上げる際にウェーハ中に取
り込まれる酸素濃度Ｏｉの低減化、一例としてＯｉ １
４〜１６×１０17ａｔｏｍｓ／ｃｍ3の規格をＯｉ ９
〜１１×１０17ａｔｏｍｓ／ｃｍ3に変更すると共に、
シリコン単結晶を引き上げる際にカーボン坩堝やカーボ
ンヒータ及びその他の周辺付設部材の材質として用いら
れている不純物元素であるカーボンがこのシリコン単結
晶中に極力混入しないように、可能な限りのＣｓの低減
化、例えば、炭素濃度Ｃｓ０．１×１０16ａｔｏｍｓ／
ｃｍ3以下となるように、シリコンウェーハの高純度化
並びに完全性の向上に対処してきた。
【００１０】昨今、デバイスの高集積度化が進むにつれ
て、この炭素濃度Ｃｓ低減化対策が非常に重要視されて
おり、酸素濃度Ｏｉ及び炭素濃度Ｃｓを低く抑制させる
ことによって表面完全性を向上させ、強いてはデバイス
不良の原因となる表面及び表面近傍に存在するＢＭＤ
（Ｂｕｌｋ−ｍｉｃｒｏ‐ｄｅｆｅｃｔｓ）及びそれに
伴って発生する二次欠陥、例えばＯＳＦ（Ｏｘｉｄａｔ
ｉｏｎ−Ｉｎｄｕｃｅｄ−ＳｔａｃｋｉｎｇＦａｕｌ
ｔ）等の発生量を抑制させる方法が提案されている。
て、この炭素濃度Ｃｓ低減化対策が非常に重要視されて
おり、酸素濃度Ｏｉ及び炭素濃度Ｃｓを低く抑制させる
ことによって表面完全性を向上させ、強いてはデバイス
不良の原因となる表面及び表面近傍に存在するＢＭＤ
（Ｂｕｌｋ−ｍｉｃｒｏ‐ｄｅｆｅｃｔｓ）及びそれに
伴って発生する二次欠陥、例えばＯＳＦ（Ｏｘｉｄａｔ
ｉｏｎ−Ｉｎｄｕｃｅｄ−ＳｔａｃｋｉｎｇＦａｕｌ
ｔ）等の発生量を抑制させる方法が提案されている。
【００１１】
【発明が解決しようとする課題】しかしながら、従来か
らのかかる酸素並びに炭素濃度の低減化による方法のみ
では、今後の更なる高集積、微細化されるデバイス構造
に対して対応できなくなることが十分予測される。そこ
で、最近ではエピ・ウェーハがＤ‐ＲＡＭ等半導体用ウ
ェーハとして多く用いられる傾向にある。
らのかかる酸素並びに炭素濃度の低減化による方法のみ
では、今後の更なる高集積、微細化されるデバイス構造
に対して対応できなくなることが十分予測される。そこ
で、最近ではエピ・ウェーハがＤ‐ＲＡＭ等半導体用ウ
ェーハとして多く用いられる傾向にある。
【００１２】すなわち、エピ・ウェーハの場合、エピタ
キシャル層中には酸素が、例えば０．１×１０17ａｔｏ
ｍｓ／ｃｍ3未満（ＳＩＭＳによる測定）程度とほとん
ど存在しないためにデバイス特性に悪影響を及ぼすＢＭ
Ｄ等の欠陥が発生できる状況になく、エピタキシャル層
内中における結晶の完全性が極めて高い。また、デバイ
ス特性を左右する、例えば酸化膜耐圧特性のような電気
的特性評価についても、エピタキシャル層無しの状態に
比べ大幅に電気的特性、例えば酸化膜耐圧特性値が向上
することが一般的に知られている。
キシャル層中には酸素が、例えば０．１×１０17ａｔｏ
ｍｓ／ｃｍ3未満（ＳＩＭＳによる測定）程度とほとん
ど存在しないためにデバイス特性に悪影響を及ぼすＢＭ
Ｄ等の欠陥が発生できる状況になく、エピタキシャル層
内中における結晶の完全性が極めて高い。また、デバイ
ス特性を左右する、例えば酸化膜耐圧特性のような電気
的特性評価についても、エピタキシャル層無しの状態に
比べ大幅に電気的特性、例えば酸化膜耐圧特性値が向上
することが一般的に知られている。
【００１３】しかしながら、前述のごとく、低コスト化
を意識したＥＧ処理無しウェーハ、すなわち両面鏡面ウ
ェーハや裏面エッチドウェーハを基板として用いて作製
されたエピ・ウェーハがデバイスプロセスに投入され、
高歩留まりな良品率Ｙｉｅｌｄを得るには何らかの方法
によって汚染を捕獲させるゲッタリング能を持たせてや
っておく必要性がある。
を意識したＥＧ処理無しウェーハ、すなわち両面鏡面ウ
ェーハや裏面エッチドウェーハを基板として用いて作製
されたエピ・ウェーハがデバイスプロセスに投入され、
高歩留まりな良品率Ｙｉｅｌｄを得るには何らかの方法
によって汚染を捕獲させるゲッタリング能を持たせてや
っておく必要性がある。
【００１４】すなわち、シリコンメーカー同様にデバイ
スメーカーにおいても製造プロセスの高純度化、高清浄
度化に取り組んでおり、以前に比べるとかなりプロセス
内の清浄度は改善されて来ているものの、しかしながら
デバイス製造プロセス中では様々な雰囲気ガスを用いた
各種の熱処理が施されているために必然的に種々の汚染
元素があるレベル生じてしまう。そのために、これらの
汚染元素を素子活性領域であるウェーハ表面及び表面近
傍層以外の領域にゲッタリングさせ得る機能が必要とな
ってくる。
スメーカーにおいても製造プロセスの高純度化、高清浄
度化に取り組んでおり、以前に比べるとかなりプロセス
内の清浄度は改善されて来ているものの、しかしながら
デバイス製造プロセス中では様々な雰囲気ガスを用いた
各種の熱処理が施されているために必然的に種々の汚染
元素があるレベル生じてしまう。そのために、これらの
汚染元素を素子活性領域であるウェーハ表面及び表面近
傍層以外の領域にゲッタリングさせ得る機能が必要とな
ってくる。
【００１５】一般的には、前述のごときエピ・ウェーハ
の裏面にＥＧ処理加工をウェーハ作製工程において事前
に施しておき、デバイスプロセス工程内において汚染が
生じた場合のゲッタリング能としている。ところが、生
産コストの低減化を実現させるには、前述のように裏面
ＥＧ処理加工を省略させる必要性がある。しかし当然の
ことながら、ＥＧ処理加工を省略した場合、デバイスプ
ロセス工程内で発生する汚染に対するゲッタリング能が
なくなってしまう。
の裏面にＥＧ処理加工をウェーハ作製工程において事前
に施しておき、デバイスプロセス工程内において汚染が
生じた場合のゲッタリング能としている。ところが、生
産コストの低減化を実現させるには、前述のように裏面
ＥＧ処理加工を省略させる必要性がある。しかし当然の
ことながら、ＥＧ処理加工を省略した場合、デバイスプ
ロセス工程内で発生する汚染に対するゲッタリング能が
なくなってしまう。
【００１６】例えば、ウェーハ中に高濃度にＢ（ボロ
ン）を含む低抵抗品の場合、このＢがゲッタリング能と
しての機能を持っており、例えば、Ｆｅ（鉄）に対して
はＦｅとＢのペア（Ｆｅ−Ｂ）を作る作用が有り、これ
によってゲッタリングできる働きを持ち合わせている。
しかしながら、高濃度、例えば１×１０12ａｔｏｍｓ／
ｃｍ2のＮｉ（ニッケル）やＣｕ（銅）等の汚染元素に
対してはＦｅ−Ｂのような作用はなく、ゲッタリング能
不足が生じ、その結果、デバイス特性の劣化を生じ、デ
バイス歩留まりを低下させてしまうという不具合があっ
た。
ン）を含む低抵抗品の場合、このＢがゲッタリング能と
しての機能を持っており、例えば、Ｆｅ（鉄）に対して
はＦｅとＢのペア（Ｆｅ−Ｂ）を作る作用が有り、これ
によってゲッタリングできる働きを持ち合わせている。
しかしながら、高濃度、例えば１×１０12ａｔｏｍｓ／
ｃｍ2のＮｉ（ニッケル）やＣｕ（銅）等の汚染元素に
対してはＦｅ−Ｂのような作用はなく、ゲッタリング能
不足が生じ、その結果、デバイス特性の劣化を生じ、デ
バイス歩留まりを低下させてしまうという不具合があっ
た。
【００１７】同様に、例えば、ウェーハ中にＰ（リン）
やＢを含む通常抵抗品（数〜数十Ω・ｃｍ）の場合にお
いて、エピタキシャル成長を施すことによりウェーハ内
部に存在していたＢＭＤなどの酸素折出物が激減してし
まう、例えば、基板酸素濃度１５×１０17ａｔｏｍｓ／
ｃｍ3の試料の場合、デバイスプロセス相当のシミュレ
ーション熱処理後に１０10ｐｉｅｃｅｓ／ｃｍ3のＢＭ
Ｄ密度を有する基板がエピタキシャル成長によって、１
０4ｐｉｅｃｅｓ／ｃｍ3以下になるなど、ゲッタリング
能不足が生じてしまう不具合もあり、特に、低温デバイ
スプロセスにおいてこの傾向が著しい。
やＢを含む通常抵抗品（数〜数十Ω・ｃｍ）の場合にお
いて、エピタキシャル成長を施すことによりウェーハ内
部に存在していたＢＭＤなどの酸素折出物が激減してし
まう、例えば、基板酸素濃度１５×１０17ａｔｏｍｓ／
ｃｍ3の試料の場合、デバイスプロセス相当のシミュレ
ーション熱処理後に１０10ｐｉｅｃｅｓ／ｃｍ3のＢＭ
Ｄ密度を有する基板がエピタキシャル成長によって、１
０4ｐｉｅｃｅｓ／ｃｍ3以下になるなど、ゲッタリング
能不足が生じてしまう不具合もあり、特に、低温デバイ
スプロセスにおいてこの傾向が著しい。
【００１８】この発明は、エピ・ウェーハの低コスト化
を図るために工程をできるだけ簡素化して、ウェーハに
切り出し成形後のＥＧ効果が期待できる処理を一切施す
ことなく、ウェーハのデバイスプロセスにおける種々の
汚染に対するゲッタリング能の向上させたエピ・ウェー
ハ並びにその製造方法の提供を目的としている。
を図るために工程をできるだけ簡素化して、ウェーハに
切り出し成形後のＥＧ効果が期待できる処理を一切施す
ことなく、ウェーハのデバイスプロセスにおける種々の
汚染に対するゲッタリング能の向上させたエピ・ウェー
ハ並びにその製造方法の提供を目的としている。
【００１９】
【課題を解決するための手段】発明者は、ウェーハに切
り出し成形後のＥＧ効果が期待できる処理を一切施すこ
となく、ウェーハのゲッタリング能の向上させ得る方法
を目的に、引き上げたままのシリコンウェーハ自体にゲ
ッタリング能の付与することを検討した結果、酸素濃度
を比較的高く、かつ意図的に炭素濃度を高くするように
ＣＺ法にて育成されたシリコン単結晶は、ＥＧ処理を施
すことなく、ウェーハ自体に優れたゲッタリング能が発
揮されることを知見し、この発明を完成した。
り出し成形後のＥＧ効果が期待できる処理を一切施すこ
となく、ウェーハのゲッタリング能の向上させ得る方法
を目的に、引き上げたままのシリコンウェーハ自体にゲ
ッタリング能の付与することを検討した結果、酸素濃度
を比較的高く、かつ意図的に炭素濃度を高くするように
ＣＺ法にて育成されたシリコン単結晶は、ＥＧ処理を施
すことなく、ウェーハ自体に優れたゲッタリング能が発
揮されることを知見し、この発明を完成した。
【００２０】詳述すると、一般に、ＣＺ法によって育成
されたシリコン単結晶中には汚染のゲッタリング能とな
りうる酸素析出核が多く点在している。この酸素析出核
はシリコン単結晶が育成される課程において導入される
ものであるが、含有酸素が多いほど酸素析出核も多く点
在している。一方、炭素についてもそのメカニズムにつ
いては今のところ明確とはなっていないが、酸素析出を
助長させ得る、所謂触媒効果・促進作用を持っており、
炭素濃度が多いほどより大きな酸素析出助長効果が得ら
れ、ＣＺ法にて単結晶シリコンを育成する際に、酸素濃
度を比較的高く、かつ意図的に炭素濃度を高くするよう
に制御しながら引き上げられたシリコン単結晶を用い
て、ＥＧ処理加工が何ら施されていない両面鏡面ウェー
ハもしくは片面鏡面ウェーハにエピタキシャル膜を成長
させ、エピ・ウェーハを製造することにより、低コスト
で高精度な平坦度が得られ、かつ、デバイスプロセスに
おける種々の汚染に対するゲッタリング能をも併せ持つ
エピ・ウェーハを実現することができた。
されたシリコン単結晶中には汚染のゲッタリング能とな
りうる酸素析出核が多く点在している。この酸素析出核
はシリコン単結晶が育成される課程において導入される
ものであるが、含有酸素が多いほど酸素析出核も多く点
在している。一方、炭素についてもそのメカニズムにつ
いては今のところ明確とはなっていないが、酸素析出を
助長させ得る、所謂触媒効果・促進作用を持っており、
炭素濃度が多いほどより大きな酸素析出助長効果が得ら
れ、ＣＺ法にて単結晶シリコンを育成する際に、酸素濃
度を比較的高く、かつ意図的に炭素濃度を高くするよう
に制御しながら引き上げられたシリコン単結晶を用い
て、ＥＧ処理加工が何ら施されていない両面鏡面ウェー
ハもしくは片面鏡面ウェーハにエピタキシャル膜を成長
させ、エピ・ウェーハを製造することにより、低コスト
で高精度な平坦度が得られ、かつ、デバイスプロセスに
おける種々の汚染に対するゲッタリング能をも併せ持つ
エピ・ウェーハを実現することができた。
【００２１】すなわち、この発明は、ＣＺ法にて育成さ
れたシリコン単結晶であり、酸素濃度Ｏｉが１２〜２７
×１０17ａｔｏｍｓ／ｃｍ3、炭素濃度（Ｃｓ）が０．
５〜３２×１０16ａｔｏｍｓ／ｃｍ3の各範囲にあり、
ＥＧ効果が期待できる処理が全く施されていないウェー
ハの表面にエピタキシャル膜が成膜されたシリコンウェ
ーハである。
れたシリコン単結晶であり、酸素濃度Ｏｉが１２〜２７
×１０17ａｔｏｍｓ／ｃｍ3、炭素濃度（Ｃｓ）が０．
５〜３２×１０16ａｔｏｍｓ／ｃｍ3の各範囲にあり、
ＥＧ効果が期待できる処理が全く施されていないウェー
ハの表面にエピタキシャル膜が成膜されたシリコンウェ
ーハである。
【００２２】また、この発明は、ＣＺ法にて引き上げ時
に、シリコン単結晶内の酸素濃度Ｏｉを１２〜２７×１
０17ａｔｏｍｓ／ｃｍ3、炭素濃度（Ｃｓ）を０．５〜
３２×１０16ａｔｏｍｓ／ｃｍ3の各範囲に制御して引
き上げたシリコン単結晶インゴットより、シリコンウェ
ーハに切り出し成形し、その後、ＥＧ効果が期待できる
処理を施すことなく、ウェーハの片面又は両面を鏡面研
磨し、さらに、所定表面に気相成長法にてエピタキシャ
ル膜を成膜することにより、ＥＧ処理がなくエピタキシ
ャル成膜されたウェーハを得るシリコンウェーハの製造
方法である。
に、シリコン単結晶内の酸素濃度Ｏｉを１２〜２７×１
０17ａｔｏｍｓ／ｃｍ3、炭素濃度（Ｃｓ）を０．５〜
３２×１０16ａｔｏｍｓ／ｃｍ3の各範囲に制御して引
き上げたシリコン単結晶インゴットより、シリコンウェ
ーハに切り出し成形し、その後、ＥＧ効果が期待できる
処理を施すことなく、ウェーハの片面又は両面を鏡面研
磨し、さらに、所定表面に気相成長法にてエピタキシャ
ル膜を成膜することにより、ＥＧ処理がなくエピタキシ
ャル成膜されたウェーハを得るシリコンウェーハの製造
方法である。
【００２３】
【発明の実施の形態】この発明において、対象とするシ
リコン単結晶は、公知のＣＺ法にて育成されたものであ
り、またこの発明は、ＥＧ効果が期待できる処理が全く
施されていないことを特徴しており、引き上げ育成時に
公知の制御方法にて酸素濃度Ｏｉを１２〜２７×１０17
ａｔｏｍｓ／ｃｍ3の範囲に制御し、同時に純炭素を添
加することにより炭素濃度（Ｃｓ）を０．５〜３２×１
０16ａｔｏｍｓ／ｃｍ3の範囲に制御することにより、
ウェーハに切り出し成形後のＥＧ効果が期待できる処理
を一切施すことなく、片面あるいは両面に研磨を施しエ
ピタキシャル膜が成膜されたウェーハのゲッタリング能
の向上させることを特徴としている。
リコン単結晶は、公知のＣＺ法にて育成されたものであ
り、またこの発明は、ＥＧ効果が期待できる処理が全く
施されていないことを特徴しており、引き上げ育成時に
公知の制御方法にて酸素濃度Ｏｉを１２〜２７×１０17
ａｔｏｍｓ／ｃｍ3の範囲に制御し、同時に純炭素を添
加することにより炭素濃度（Ｃｓ）を０．５〜３２×１
０16ａｔｏｍｓ／ｃｍ3の範囲に制御することにより、
ウェーハに切り出し成形後のＥＧ効果が期待できる処理
を一切施すことなく、片面あるいは両面に研磨を施しエ
ピタキシャル膜が成膜されたウェーハのゲッタリング能
の向上させることを特徴としている。
【００２４】従って、対象とするシリコン単結晶には、
ＥＧ効果が期待できる処理を一切施すことはないが、以
下の実施例に示すごとく、ＢドープによりＦｅ−Ｂペア
形成させるゲッタリング等のイントリンシックゲッタリ
ング（ＩＧ）方法を併用することは、重金属ゲッタリン
グ能を向上させるため好ましく、また、Ｂドープと同様
にＰドープを施したシリコン単結晶においても同様のこ
の発明の作用効果を奏することを確認した。
ＥＧ効果が期待できる処理を一切施すことはないが、以
下の実施例に示すごとく、ＢドープによりＦｅ−Ｂペア
形成させるゲッタリング等のイントリンシックゲッタリ
ング（ＩＧ）方法を併用することは、重金属ゲッタリン
グ能を向上させるため好ましく、また、Ｂドープと同様
にＰドープを施したシリコン単結晶においても同様のこ
の発明の作用効果を奏することを確認した。
【００２５】この発明は、ウェーハのデバイスプロセス
における種々の汚染に対するゲッタリング能の向上さ
せ、ウェーハに切り出し成形後のＥＧ効果が期待できる
処理を一切施すことなく、工程をできるだけ簡素化して
ウェーハを低コストで提供することを目的としている
が、高集積度デバイスのプロセスに供するために所要面
にエピタキシャル成長による成膜を行うエピ・ウェーハ
を提供するもので、所定の平坦度を得るため公知のエッ
チングあるいは鏡面研磨を施した裏面エッチドウェー
ハ、片面鏡面ウェーハ、両面鏡面ウェーハによるエピ・
ウェーハとして提供し、両面鏡面ウェーハにあっては極
めて高精度な平坦度を実現できる。
における種々の汚染に対するゲッタリング能の向上さ
せ、ウェーハに切り出し成形後のＥＧ効果が期待できる
処理を一切施すことなく、工程をできるだけ簡素化して
ウェーハを低コストで提供することを目的としている
が、高集積度デバイスのプロセスに供するために所要面
にエピタキシャル成長による成膜を行うエピ・ウェーハ
を提供するもので、所定の平坦度を得るため公知のエッ
チングあるいは鏡面研磨を施した裏面エッチドウェー
ハ、片面鏡面ウェーハ、両面鏡面ウェーハによるエピ・
ウェーハとして提供し、両面鏡面ウェーハにあっては極
めて高精度な平坦度を実現できる。
【００２６】この発明において、前述したように酸素濃
度Ｏｉと炭素濃度Ｃｓを増加させることは、ＢＭＤ等の
発生を促すためであり、言い換えれば表面及び表面近傍
の完全性を劣化させることでもある。しかしながら、エ
ピタキシャル成長処理工程中における高温下でのＨ2雰
囲気によって、ウェーハ表面から数μｍの領域ではこれ
らのＢＭＤを消滅させる作用が得られるために表面及び
表面近傍の完全性の劣化は防止されている。
度Ｏｉと炭素濃度Ｃｓを増加させることは、ＢＭＤ等の
発生を促すためであり、言い換えれば表面及び表面近傍
の完全性を劣化させることでもある。しかしながら、エ
ピタキシャル成長処理工程中における高温下でのＨ2雰
囲気によって、ウェーハ表面から数μｍの領域ではこれ
らのＢＭＤを消滅させる作用が得られるために表面及び
表面近傍の完全性の劣化は防止されている。
【００２７】この発明において、酸素濃度Ｏｉについて
は、１２〜２７×１０17ａｔｏｍｓ／ｃｍ3に範囲を限
定する。酸素濃度Ｏｉ１０．５×１０17ａｔｏｍｓ／ｃ
ｍ3近辺でも炭素濃度Ｃｓの含有量との組み合わせによ
ってはゲッタリング効果を示すウェーハも存在すること
を確認したが、確実性及び再現安定性も考慮して１２×
１０17ａｔｏｍｓ／ｃｍ3以上とし、上限は、シリコン
単結晶中に取り込み得る最大値である２７×１０17ａｔ
ｏｍｓ／ｃｍ3とした。
は、１２〜２７×１０17ａｔｏｍｓ／ｃｍ3に範囲を限
定する。酸素濃度Ｏｉ１０．５×１０17ａｔｏｍｓ／ｃ
ｍ3近辺でも炭素濃度Ｃｓの含有量との組み合わせによ
ってはゲッタリング効果を示すウェーハも存在すること
を確認したが、確実性及び再現安定性も考慮して１２×
１０17ａｔｏｍｓ／ｃｍ3以上とし、上限は、シリコン
単結晶中に取り込み得る最大値である２７×１０17ａｔ
ｏｍｓ／ｃｍ3とした。
【００２８】また、炭素濃度Ｃｓについては、０．５〜
３２×１０16ａｔｏｍｓ／ｃｍ3に範囲を限定する。炭
素濃度Ｃｓ０．３×１０16ａｔｏｍｓ／ｃｍ3近辺でも
酸素濃度Ｏｉとの組み合わせによってはゲッタリング効
果を示すウェーハも存在することを確認したが、確実性
及び再現安定性も考慮して０．５以上とし、上限はシリ
コン中に取り込まれる最大値である３２×１０16ａｔｏ
ｍｓ／ｃｍ3とした。
３２×１０16ａｔｏｍｓ／ｃｍ3に範囲を限定する。炭
素濃度Ｃｓ０．３×１０16ａｔｏｍｓ／ｃｍ3近辺でも
酸素濃度Ｏｉとの組み合わせによってはゲッタリング効
果を示すウェーハも存在することを確認したが、確実性
及び再現安定性も考慮して０．５以上とし、上限はシリ
コン中に取り込まれる最大値である３２×１０16ａｔｏ
ｍｓ／ｃｍ3とした。
【００２９】
【実施例】 実施例１ ＣＺ法によって直径８インチのシリコン単結晶を育成す
る際に、Ｂ（ボロン）を添加して、基板抵抗値ρｓ；
０．００４〜０．０１０［Ω・ｃｍ］、酸素濃度Ｏｉ；
８．４〜２２［×１０17ａｔｏｍｓ／ｃｍ3］、炭素濃
度 Ｃｓ；０．１〜２０［×１０16ａｔｏｍｓ／ｃ
ｍ3］の種々特性を有するシリコン単結晶を育成した。
る際に、Ｂ（ボロン）を添加して、基板抵抗値ρｓ；
０．００４〜０．０１０［Ω・ｃｍ］、酸素濃度Ｏｉ；
８．４〜２２［×１０17ａｔｏｍｓ／ｃｍ3］、炭素濃
度 Ｃｓ；０．１〜２０［×１０16ａｔｏｍｓ／ｃ
ｍ3］の種々特性を有するシリコン単結晶を育成した。
【００３０】このシリコン単結晶を用いて、裏面には５
０００ÅのＰＢＳ成長処理を施したＥＧ有りウェーハに
加工した片面鏡面ウェーハと、両面を鏡面加工したもの
の２水準のサンプルに、図１に示すようなエピタキシャ
ル成長プロセスにてエピタキシャル膜を３μｍ成長させ
た後に、約１×１０12ａｔｏｍｓ／ｃｍ2のＮｉ、Ｆ
ｅ、Ｃｕの各元素を単独にてスピンコーターを用いてウ
ェーハ表面に定量汚染させた後に１０００℃で６０分の
熱処理によってウェーハ内部まで汚染を拡散させたもの
と、何も汚染させない水準のサンプルをそれぞれ作製し
た後に、デバイスプロセス相当のシミュレーション熱処
理を施した。実施した熱処理パターンを図２に示す。
０００ÅのＰＢＳ成長処理を施したＥＧ有りウェーハに
加工した片面鏡面ウェーハと、両面を鏡面加工したもの
の２水準のサンプルに、図１に示すようなエピタキシャ
ル成長プロセスにてエピタキシャル膜を３μｍ成長させ
た後に、約１×１０12ａｔｏｍｓ／ｃｍ2のＮｉ、Ｆ
ｅ、Ｃｕの各元素を単独にてスピンコーターを用いてウ
ェーハ表面に定量汚染させた後に１０００℃で６０分の
熱処理によってウェーハ内部まで汚染を拡散させたもの
と、何も汚染させない水準のサンプルをそれぞれ作製し
た後に、デバイスプロセス相当のシミュレーション熱処
理を施した。実施した熱処理パターンを図２に示す。
【００３１】それらのサンプルに酸化膜（２５０Å）を
付けた後、Ｐｏｌｙ‐Ｓｉ電極のＭＯＳを作製した後
に、電気特性評価の代表的な手法である、実デバイスプ
ロセスでの特性歩留まりとの対応を反映しやすい酸化膜
耐圧測定を実施した。この酸化膜耐圧特性評価において
良品率Ｙｉｅｌｄが７０％を越えるサンプルについては
デバイスプロセスにおいても問題ないものとした。実験
結果の一例を図３〜図６に示す。
付けた後、Ｐｏｌｙ‐Ｓｉ電極のＭＯＳを作製した後
に、電気特性評価の代表的な手法である、実デバイスプ
ロセスでの特性歩留まりとの対応を反映しやすい酸化膜
耐圧測定を実施した。この酸化膜耐圧特性評価において
良品率Ｙｉｅｌｄが７０％を越えるサンプルについては
デバイスプロセスにおいても問題ないものとした。実験
結果の一例を図３〜図６に示す。
【００３２】なおここで、汚染を１×１０12ａｔｏｍｓ
／ｃｍ2としたのは前述したようにデバイスメーカにお
いてもプロセス内の清浄度の向上が図られており、汚染
発生量は従来に比べるとかなり低減しており、複数のデ
バイスメーカでの評価等で得られた結果を考慮すると、
現在のプロセス汚染発生量の上限は約１×１０12ａｔｏ
ｍｓ／ｃｍ2であることから決定した。同様に、汚染元
素についても前述の３元素が発生する確立が高いことが
判明しており、この３元素に限定した。
／ｃｍ2としたのは前述したようにデバイスメーカにお
いてもプロセス内の清浄度の向上が図られており、汚染
発生量は従来に比べるとかなり低減しており、複数のデ
バイスメーカでの評価等で得られた結果を考慮すると、
現在のプロセス汚染発生量の上限は約１×１０12ａｔｏ
ｍｓ／ｃｍ2であることから決定した。同様に、汚染元
素についても前述の３元素が発生する確立が高いことが
判明しており、この３元素に限定した。
【００３３】図３、図４、図５及び図６では、ＥＧ有り
片面鏡面ウェーハ及び両面鏡面ウェーハの各サンプルに
エピタキシャル膜（前処理条件；１２００℃／１００ｓ
ｅｃ、ＤＥＰＯＳＩＴＩＯＮ条件；１０５０℃で３μｍ
・ρｅｐｉ２Ω・ｃｍ）を成長させた後、Ｎｉ元素によ
る汚染を行った後に、低温デバイスプロセス相当の図２
のシミュレーション熱処理を実施したサンプルについ
て、炭素濃度Ｃｓ量毎の酸素濃度Ｏｉと酸化膜耐圧特性
評価における良品率Ｙｉｅｌｄとの関係を示す。
片面鏡面ウェーハ及び両面鏡面ウェーハの各サンプルに
エピタキシャル膜（前処理条件；１２００℃／１００ｓ
ｅｃ、ＤＥＰＯＳＩＴＩＯＮ条件；１０５０℃で３μｍ
・ρｅｐｉ２Ω・ｃｍ）を成長させた後、Ｎｉ元素によ
る汚染を行った後に、低温デバイスプロセス相当の図２
のシミュレーション熱処理を実施したサンプルについ
て、炭素濃度Ｃｓ量毎の酸素濃度Ｏｉと酸化膜耐圧特性
評価における良品率Ｙｉｅｌｄとの関係を示す。
【００３４】従来より、プライム用ウェーハとして引き
上げられるシリコン単結晶は一般に引上時において炭素
濃度Ｃｓの混入量を可能な限り抑制・低減し、シリコン
の高純度化を行なってきた。そのためにウェーハ中に含
まれる炭素濃度Ｃｓは測定機器の検出限界値である０．
１×１０16ａｔｏｍｓ／ｃｍ3以下のレベルにある。炭
素濃度Ｃｓのレベルが０．１×１０16ａｔｏｍｓ／ｃｍ
3以下のサンプルを用いた場合の酸素濃度Ｏｉと良品率
Ｙｉｅｌｄとの関係の一例を図３に示す。
上げられるシリコン単結晶は一般に引上時において炭素
濃度Ｃｓの混入量を可能な限り抑制・低減し、シリコン
の高純度化を行なってきた。そのためにウェーハ中に含
まれる炭素濃度Ｃｓは測定機器の検出限界値である０．
１×１０16ａｔｏｍｓ／ｃｍ3以下のレベルにある。炭
素濃度Ｃｓのレベルが０．１×１０16ａｔｏｍｓ／ｃｍ
3以下のサンプルを用いた場合の酸素濃度Ｏｉと良品率
Ｙｉｅｌｄとの関係の一例を図３に示す。
【００３５】ＥＧ処理が施されている片面鏡面ウェーハ
の場合、Ｎｉ汚染処理の有無の違いに関係なく、低酸素
濃度Ｏｉから高酸素濃度Ｏｉサンプルまで良品率Ｙｉｅ
ｌｄは全て高いことが認められる。これは、ウェーハ裏
面に汚染のゲッタリング能となり得るＰＢＳ処理加工が
施されているために、汚染元素がそこでゲッタリングさ
れたものと考えられる。
の場合、Ｎｉ汚染処理の有無の違いに関係なく、低酸素
濃度Ｏｉから高酸素濃度Ｏｉサンプルまで良品率Ｙｉｅ
ｌｄは全て高いことが認められる。これは、ウェーハ裏
面に汚染のゲッタリング能となり得るＰＢＳ処理加工が
施されているために、汚染元素がそこでゲッタリングさ
れたものと考えられる。
【００３６】一方、ＥＧ処理が施されていない両面鏡面
ウェーハの場合は、汚染処理無しの場合は低酸素濃度Ｏ
ｉから高酸素濃度Ｏｉまで良品率Ｙｉｅｌｄが高いこと
が認められる。しかしながら、汚染処理を行った場合
は、良品率Ｙｉｅｌｄの低下が認められ、その傾向はウ
ェーハの低酸素濃度Ｏｉ化とともに顕著に現われる。こ
れについては、ゲッタリング能として作用する酸素析出
核が低酸素濃度Ｏｉサンプルの方がこのゲッタリング能
量が少ないために全ての汚染を捕獲できなかったものと
考えられる。
ウェーハの場合は、汚染処理無しの場合は低酸素濃度Ｏ
ｉから高酸素濃度Ｏｉまで良品率Ｙｉｅｌｄが高いこと
が認められる。しかしながら、汚染処理を行った場合
は、良品率Ｙｉｅｌｄの低下が認められ、その傾向はウ
ェーハの低酸素濃度Ｏｉ化とともに顕著に現われる。こ
れについては、ゲッタリング能として作用する酸素析出
核が低酸素濃度Ｏｉサンプルの方がこのゲッタリング能
量が少ないために全ての汚染を捕獲できなかったものと
考えられる。
【００３７】図４、図５、図６にはそれぞれＣｓの含有
量を０．５及び５並びに２０に制御したサンプルを用い
た場合の酸素濃度Ｏｉと良品率Ｙｉｅｌｄとの関係を調
査した結果を示す。裏面にゲッタリング能を有する片面
鏡面ウェーハについては、上述の炭素濃度Ｃｓ ０．１
×１０16ａｔｏｍｓ／ｃｍ3以下と同様の結果で、汚染
処理の有無に係わらずに、良品率Ｙｉｅｌｄは高いこと
が認められた。
量を０．５及び５並びに２０に制御したサンプルを用い
た場合の酸素濃度Ｏｉと良品率Ｙｉｅｌｄとの関係を調
査した結果を示す。裏面にゲッタリング能を有する片面
鏡面ウェーハについては、上述の炭素濃度Ｃｓ ０．１
×１０16ａｔｏｍｓ／ｃｍ3以下と同様の結果で、汚染
処理の有無に係わらずに、良品率Ｙｉｅｌｄは高いこと
が認められた。
【００３８】また、両面鏡面ウェーハについても汚染処
理がない場合は、炭素濃度Ｃｓ量の違いに関係なく良品
率Ｙｉｅｌｄは高いことが確認された。一方、汚染処理
を行った場合についても、酸素濃度Ｏｉと炭素濃度Ｃｓ
量を制御したサンプルを使用することによって、裏面に
ゲッタリング能を有する片面鏡面ウェーハと同等の良品
率Ｙｉｅｌｄが示されており、良品率Ｙｉｅｌｄの低下
を抑制できることが確認された。
理がない場合は、炭素濃度Ｃｓ量の違いに関係なく良品
率Ｙｉｅｌｄは高いことが確認された。一方、汚染処理
を行った場合についても、酸素濃度Ｏｉと炭素濃度Ｃｓ
量を制御したサンプルを使用することによって、裏面に
ゲッタリング能を有する片面鏡面ウェーハと同等の良品
率Ｙｉｅｌｄが示されており、良品率Ｙｉｅｌｄの低下
を抑制できることが確認された。
【００３９】実施例２ ＣＺ法によって育成された直径８インチ、基板抵抗値ρ
ｓ；１．０〜２．５［Ω・ｃｍ］、酸素濃度Ｏｉ；１０
〜２２［×１０17ａｔｏｍｓ／ｃｍ3］、炭素濃度Ｃ
ｓ；０．１〜２０［×１０16ａｔｏｍｓ／ｃｍ3］の特
性を有するシリコン単結晶を作製した。このシリコン単
結晶を用いて、裏面に何らＥＧ処理加工が施されていな
い片面鏡面ウェーハを作製した後に、図７に示すような
プロセスにてエピタキシャル膜を５μｍ成長させた後
に、実施例１と同様の手法を用いて汚染処理を施したサ
ンプルと汚染処理を施さない２水準のサンプルをそれぞ
れ作製した後に、デバイスプロセス相当のシミュレーシ
ョン熱処理を施した。実施した熱処理パターンを図８に
示す。また、それらのサンプルについて実施例１と同様
の方法にて酸化膜耐圧の測定を実施した。その実験結果
の一例を図９〜図１２に示す。
ｓ；１．０〜２．５［Ω・ｃｍ］、酸素濃度Ｏｉ；１０
〜２２［×１０17ａｔｏｍｓ／ｃｍ3］、炭素濃度Ｃ
ｓ；０．１〜２０［×１０16ａｔｏｍｓ／ｃｍ3］の特
性を有するシリコン単結晶を作製した。このシリコン単
結晶を用いて、裏面に何らＥＧ処理加工が施されていな
い片面鏡面ウェーハを作製した後に、図７に示すような
プロセスにてエピタキシャル膜を５μｍ成長させた後
に、実施例１と同様の手法を用いて汚染処理を施したサ
ンプルと汚染処理を施さない２水準のサンプルをそれぞ
れ作製した後に、デバイスプロセス相当のシミュレーシ
ョン熱処理を施した。実施した熱処理パターンを図８に
示す。また、それらのサンプルについて実施例１と同様
の方法にて酸化膜耐圧の測定を実施した。その実験結果
の一例を図９〜図１２に示す。
【００４０】図９、図１０、図１１及び図１２では、Ｅ
Ｇ処理なしの片面鏡面ウェーハに、エピタキシャル膜
（前処理条件；１１５０℃／３００ｓｅｃ、ＤＥＰＯＳ
ＩＴＩＯＮ条件：１１００℃で５μｍ・ρｅｐｉ２Ω・
ｃｍ）を成長させた後、Ｃｕ元素による汚染を行った後
に、高温デバイスプロセス相当の図８のシミュレーショ
ン熱処理を実施したサンプルについて、炭素濃度Ｃｓ量
毎の酸素濃度Ｏｉと酸化膜耐圧特性評価における良品率
Ｙｉｅｌｄとの関係を示す。
Ｇ処理なしの片面鏡面ウェーハに、エピタキシャル膜
（前処理条件；１１５０℃／３００ｓｅｃ、ＤＥＰＯＳ
ＩＴＩＯＮ条件：１１００℃で５μｍ・ρｅｐｉ２Ω・
ｃｍ）を成長させた後、Ｃｕ元素による汚染を行った後
に、高温デバイスプロセス相当の図８のシミュレーショ
ン熱処理を実施したサンプルについて、炭素濃度Ｃｓ量
毎の酸素濃度Ｏｉと酸化膜耐圧特性評価における良品率
Ｙｉｅｌｄとの関係を示す。
【００４１】炭素濃度Ｃｓのレベルが０．１×１０16ａ
ｔｏｍｓ／ｃｍ3未満のサンプルを用いた場合の酸素濃
度Ｏｉと良品率Ｙｉｅｌｄとの関係の一例を図９に示
す。Ｃｕ汚染処理が行われていないサンプルについては
低酸素濃度Ｏｉ側から高酸素濃度Ｏｉサンプルまで良品
率Ｙｉｅｌｄは全て高いことが認められた。しかしなが
らＣｕ汚染処理を実施したサンプルについては汚染処理
無しサンプルに比べると良品率Ｙｉｅｌｄは大幅に低下
している。特に、低酸素濃度Ｏｉ側のサンプルではその
傾向が顕著であることが認められる。
ｔｏｍｓ／ｃｍ3未満のサンプルを用いた場合の酸素濃
度Ｏｉと良品率Ｙｉｅｌｄとの関係の一例を図９に示
す。Ｃｕ汚染処理が行われていないサンプルについては
低酸素濃度Ｏｉ側から高酸素濃度Ｏｉサンプルまで良品
率Ｙｉｅｌｄは全て高いことが認められた。しかしなが
らＣｕ汚染処理を実施したサンプルについては汚染処理
無しサンプルに比べると良品率Ｙｉｅｌｄは大幅に低下
している。特に、低酸素濃度Ｏｉ側のサンプルではその
傾向が顕著であることが認められる。
【００４２】このことは、ウェーハ中に存在する酸素析
出核との関係があることを意味している。すなわち、高
酸素濃度Ｏｉ側のサンプルの方が低酸素濃度Ｏｉ側のサ
ンプルより汚染を捕獲する作用を持つ酸素析出核が多く
存在しており、この酸素析出核の数量の違いが汚染元素
を捕獲できる量に反映され、その結果、高酸素濃度Ｏｉ
側サンプルの方が低酸素濃度Ｏｉ側のサンプルに比べ良
品率Ｙｉｅｌｄの低下幅が少なかったと考えられる。
出核との関係があることを意味している。すなわち、高
酸素濃度Ｏｉ側のサンプルの方が低酸素濃度Ｏｉ側のサ
ンプルより汚染を捕獲する作用を持つ酸素析出核が多く
存在しており、この酸素析出核の数量の違いが汚染元素
を捕獲できる量に反映され、その結果、高酸素濃度Ｏｉ
側サンプルの方が低酸素濃度Ｏｉ側のサンプルに比べ良
品率Ｙｉｅｌｄの低下幅が少なかったと考えられる。
【００４３】図１０、図１１、図１２には、それぞれ炭
素濃度Ｃｓの含有量を０．５×１０16ａｔｏｍｓ／ｃｍ
3及び５．０×１０16ａｔｏｍｓ／ｃｍ3並びに２０×１
０16ａｔｏｍｓ／ｃｍ3に制御したサンプルを用いた場
合の酸素濃度Ｏｉと良品率Ｙｉｅｌｄとの関係を調査し
た結果を示す。汚染処理を施していないサンプルについ
ては、酸素濃度Ｏｉ水準及び炭素濃度Ｃｓ量の違いに関
係なく全サンプル水準で酸化膜耐圧特性は高く劣化は認
められない。一方、汚染処理を施したサンプルについて
は、汚染処理がない場合に比べると低酸素濃度Ｏｉ側で
の良品率Ｙｉｅｌｄの低下が認められる。しかしなが
ら、高酸素濃度Ｏｉ化及びの高炭素濃度Ｃｓ化に伴いこ
れらの良品率Ｙｉｅｌｄの低下は認められなくなる。
素濃度Ｃｓの含有量を０．５×１０16ａｔｏｍｓ／ｃｍ
3及び５．０×１０16ａｔｏｍｓ／ｃｍ3並びに２０×１
０16ａｔｏｍｓ／ｃｍ3に制御したサンプルを用いた場
合の酸素濃度Ｏｉと良品率Ｙｉｅｌｄとの関係を調査し
た結果を示す。汚染処理を施していないサンプルについ
ては、酸素濃度Ｏｉ水準及び炭素濃度Ｃｓ量の違いに関
係なく全サンプル水準で酸化膜耐圧特性は高く劣化は認
められない。一方、汚染処理を施したサンプルについて
は、汚染処理がない場合に比べると低酸素濃度Ｏｉ側で
の良品率Ｙｉｅｌｄの低下が認められる。しかしなが
ら、高酸素濃度Ｏｉ化及びの高炭素濃度Ｃｓ化に伴いこ
れらの良品率Ｙｉｅｌｄの低下は認められなくなる。
【００４４】このことは、前述ごとく酸素濃度Ｏｉの高
酸素濃度化に伴い汚染元素を捕獲する作用を持つ酸素析
出核が増加し、同様に高炭素濃度Ｃｓ化は酸素析出核の
発生や成長を助長させ得る効果が増進し、これらの酸素
濃度Ｏｉと炭素濃度Ｃｓの２つが相まってゲッタリング
作用を助長させているものと考えられる。従って、良品
率Ｙｉｅｌｄを低下させないためには前述の様に、酸素
濃度Ｏｉと炭素濃度Ｃｓの組み合わせによって酸素析出
核をある程度高密度に発生させる必要が生じる。
酸素濃度化に伴い汚染元素を捕獲する作用を持つ酸素析
出核が増加し、同様に高炭素濃度Ｃｓ化は酸素析出核の
発生や成長を助長させ得る効果が増進し、これらの酸素
濃度Ｏｉと炭素濃度Ｃｓの２つが相まってゲッタリング
作用を助長させているものと考えられる。従って、良品
率Ｙｉｅｌｄを低下させないためには前述の様に、酸素
濃度Ｏｉと炭素濃度Ｃｓの組み合わせによって酸素析出
核をある程度高密度に発生させる必要が生じる。
【００４５】図１３には、酸化膜耐圧特性と結晶特性
（内部ＢＭＤ発生密度）の関係の一例を示す。上述の種
々のサンプルを短冊状に劈開した後に、選択エッチング
液（Ｗｒｉｇｈｔ液）にて１μｍのエッチング処理を施
しＢＭＤ等の結晶欠陥を顕在化させたものを光学顕微鏡
を用いて発生密度の測定を実施した。
（内部ＢＭＤ発生密度）の関係の一例を示す。上述の種
々のサンプルを短冊状に劈開した後に、選択エッチング
液（Ｗｒｉｇｈｔ液）にて１μｍのエッチング処理を施
しＢＭＤ等の結晶欠陥を顕在化させたものを光学顕微鏡
を用いて発生密度の測定を実施した。
【００４６】炭素濃度Ｃｓが０．１×１０16ａｔｏｍｓ
／ｃｍ3以下、０．５×１０16ａｔｏｍｓ／ｃｍ3、１０
×１０16ａｔｏｍｓ／ｃｍ3を有し、酸素濃度Ｏｉが異
なる全てのサンプルで汚染処理の有無によって、酸化膜
耐圧特性良品率Ｙｉｅｌｄと内部ＢＭＤ密度での関係を
示す。その結果、汚染処理が施されていないサンプルに
ついてはＢＭＤ密度の多少に関係なく良品率Ｙｉｅｌｄ
は良好である。一方、汚染処理が施されているサンプル
についてはＢＭＤ密度と強い相関が認められ、汚染があ
った場合においても酸素濃度Ｏｉ、炭素濃度Ｃｓを制御
したサンプルを用いて内部にある一定以上のＢＭＤ密度
を有することによって良品率Ｙｉｅｌｄの低下を防止で
きることが確認された。
／ｃｍ3以下、０．５×１０16ａｔｏｍｓ／ｃｍ3、１０
×１０16ａｔｏｍｓ／ｃｍ3を有し、酸素濃度Ｏｉが異
なる全てのサンプルで汚染処理の有無によって、酸化膜
耐圧特性良品率Ｙｉｅｌｄと内部ＢＭＤ密度での関係を
示す。その結果、汚染処理が施されていないサンプルに
ついてはＢＭＤ密度の多少に関係なく良品率Ｙｉｅｌｄ
は良好である。一方、汚染処理が施されているサンプル
についてはＢＭＤ密度と強い相関が認められ、汚染があ
った場合においても酸素濃度Ｏｉ、炭素濃度Ｃｓを制御
したサンプルを用いて内部にある一定以上のＢＭＤ密度
を有することによって良品率Ｙｉｅｌｄの低下を防止で
きることが確認された。
【００４７】
【発明の効果】この発明は、ＣＺ法によるシリコン単結
晶の引上げの際に、高酸素濃度、高炭素濃度に適宜制御
することによりゲッタリング能を持たせる以外は、従来
のウエーハ化された後に施される各種のＥＧ処理を一切
行わないことによる省工程化で、低コストを図ったもの
で、実施例に示すごとく、ＥＧ処理が何ら施されていな
いエピ・ウェーハにおいて、従来、実現できなかったデ
バイスプロセスで発生する汚染に対するゲッタリング能
を付与できた。
晶の引上げの際に、高酸素濃度、高炭素濃度に適宜制御
することによりゲッタリング能を持たせる以外は、従来
のウエーハ化された後に施される各種のＥＧ処理を一切
行わないことによる省工程化で、低コストを図ったもの
で、実施例に示すごとく、ＥＧ処理が何ら施されていな
いエピ・ウェーハにおいて、従来、実現できなかったデ
バイスプロセスで発生する汚染に対するゲッタリング能
を付与できた。
【図１】エピタキシャル成長処理のプロセスを示すヒー
トパターン図である。
トパターン図である。
【図２】デバイスプロセスに相当する熱処理を示すヒー
トパターン図である。
トパターン図である。
【図３】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、ＥＧ付片面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウ
ェーハが三角印で、いずれも汚染無しを白、汚染有りを
黒で示す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、ＥＧ付片面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウ
ェーハが三角印で、いずれも汚染無しを白、汚染有りを
黒で示す。
【図４】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
【図５】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ５．
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ５．
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
【図６】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素Ｃｓ２０×１
０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、ＥＧ付片
面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウェーハが三角
印で、いずれも汚染無しを白、汚染有りを黒で示す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素Ｃｓ２０×１
０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、ＥＧ付片
面鏡面ウェーハが丸印、ＥＧ付両面鏡面ウェーハが三角
印で、いずれも汚染無しを白、汚染有りを黒で示す。
【図７】エピタキシャル成長処理のプロセスを示す他の
ヒートパターン図である。
ヒートパターン図である。
【図８】デバイスプロセスに相当する熱処理を示す他の
ヒートパターン図である。
ヒートパターン図である。
【図９】Ｃｕ元素による汚染を行い図８の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、丸印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸
印、汚染有りを黒丸印で示す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、丸印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸
印、汚染有りを黒丸印で示す。
【図１０】Ｃｕ元素による汚染を行い図８の熱処理を施
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
０．５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、丸印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸
印、汚染有りを黒丸印で示す。
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
０．５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、丸印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸
印、汚染有りを黒丸印で示す。
【図１１】Ｃｕ元素による汚染を行い図８の熱処理を施
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
５．０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、丸印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸
印、汚染有りを黒丸印で示す。
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
５．０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、丸印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸
印、汚染有りを黒丸印で示す。
【図１２】Ｃｕ元素による汚染を行い図８の熱処理を施
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ２
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、丸
印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ２
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、丸
印がＥＧ付片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
【図１３】ＢＭＤ発生密度と酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、図中、Ｃｓ０．１
×１０16ａｔｏｍｓ／ｃｍ3以下が丸印、Ｃｓ０．５×
１０16ａｔｏｍｓ／ｃｍ3が三角印、Ｃｓ２０×１０16
ａｔｏｍｓ／ｃｍ3が四角印で、いずれも汚染無しを
白、汚染有りを黒で示す。
ｅｌｄとの関係を示すグラフであり、図中、Ｃｓ０．１
×１０16ａｔｏｍｓ／ｃｍ3以下が丸印、Ｃｓ０．５×
１０16ａｔｏｍｓ／ｃｍ3が三角印、Ｃｓ２０×１０16
ａｔｏｍｓ／ｃｍ3が四角印で、いずれも汚染無しを
白、汚染有りを黒で示す。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年８月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】実施例２ ＣＺ法によって直径８インチのシリコン単結晶を育成す
る際に、Ｐ（リン）を添加して、基板抵抗値ρｓ；１．
０〜２．５［Ω・ｃｍ］、酸素濃度Ｏｉ；１０〜２２
［×１０17ａｔｏｍｓ／ｃｍ3］、炭素濃度Ｃｓ；０．
１〜２０［×１０16ａｔｏｍｓ／ｃｍ3］の特性を有す
るシリコン単結晶を育成した。このシリコン単結晶を用
いて、裏面に何らＥＧ処理加工が施されていない片面鏡
面ウェーハを作製した後に、図７に示すようなプロセス
にてエピタキシャル膜を５μｍ成長させた後に、実施例
１と同様の手法を用いて汚染処理を施したサンプルと汚
染処理を施さない２水準のサンプルをそれぞれ作製した
後に、デバイスプロセス相当のシミュレーション熱処理
を施した。実施した熱処理パターンを図８に示す。ま
た、それらのサンプルについて実施例１と同様の方法に
て酸化膜耐圧の測定を実施した。その実験結果の一例を
図９〜図１２に示す。
る際に、Ｐ（リン）を添加して、基板抵抗値ρｓ；１．
０〜２．５［Ω・ｃｍ］、酸素濃度Ｏｉ；１０〜２２
［×１０17ａｔｏｍｓ／ｃｍ3］、炭素濃度Ｃｓ；０．
１〜２０［×１０16ａｔｏｍｓ／ｃｍ3］の特性を有す
るシリコン単結晶を育成した。このシリコン単結晶を用
いて、裏面に何らＥＧ処理加工が施されていない片面鏡
面ウェーハを作製した後に、図７に示すようなプロセス
にてエピタキシャル膜を５μｍ成長させた後に、実施例
１と同様の手法を用いて汚染処理を施したサンプルと汚
染処理を施さない２水準のサンプルをそれぞれ作製した
後に、デバイスプロセス相当のシミュレーション熱処理
を施した。実施した熱処理パターンを図８に示す。ま
た、それらのサンプルについて実施例１と同様の方法に
て酸化膜耐圧の測定を実施した。その実験結果の一例を
図９〜図１２に示す。
【手続補正書】
【提出日】平成９年１０月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩやＶＬＳ
Ｉデバイス等の製造に供され、所定表面に気相成長させ
たエピタキシャル膜を有するシリコンウェーハ（以下、
エピ・ウェーハという）の改良に係り、チョクラルスキ
ー法もしくはマグネティックチョクラルスキー法（以下
ＣＺ法という）によりシリコン単結晶を引き上げる際
に、単結晶中の酸素濃度を所定範囲に制御すると同時
に、炭素濃度を０．５〜３２×１０16ａｔｏｍｓ／ｃｍ
3の範囲に高く制御して引き上げたシリコン単結晶イン
ゴットより切り出されてウェーハ加工し、その後鏡面研
磨し、エピタキシャル成膜を施して製造することによ
り、ＬＳＩやＶＬＳＩ等デバイス製造プロセスにおける
様々な熱処理中に受ける種々の汚染をウェーハ内部で捕
獲することができ、ウェーハに切り出し成形後のＥＧ
（Ｅｘｔｒｉｎｓｉｃ‐Ｇｅｔｔｅｒｉｎｇ）効果が期
待できる処理を一切施すことなく、ウェーハのゲッタリ
ング能を向上させたシリコンウェーハとその製造方法に
関する。
Ｉデバイス等の製造に供され、所定表面に気相成長させ
たエピタキシャル膜を有するシリコンウェーハ（以下、
エピ・ウェーハという）の改良に係り、チョクラルスキ
ー法もしくはマグネティックチョクラルスキー法（以下
ＣＺ法という）によりシリコン単結晶を引き上げる際
に、単結晶中の酸素濃度を所定範囲に制御すると同時
に、炭素濃度を０．５〜３２×１０16ａｔｏｍｓ／ｃｍ
3の範囲に高く制御して引き上げたシリコン単結晶イン
ゴットより切り出されてウェーハ加工し、その後鏡面研
磨し、エピタキシャル成膜を施して製造することによ
り、ＬＳＩやＶＬＳＩ等デバイス製造プロセスにおける
様々な熱処理中に受ける種々の汚染をウェーハ内部で捕
獲することができ、ウェーハに切り出し成形後のＥＧ
（Ｅｘｔｒｉｎｓｉｃ‐Ｇｅｔｔｅｒｉｎｇ）効果が期
待できる処理を一切施すことなく、ウェーハのゲッタリ
ング能を向上させたシリコンウェーハとその製造方法に
関する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】この発明は、エピ・ウェーハの低コスト化
を図るために工程をできるだけ簡素化して、ウェーハに
切り出し成形後のＥＧ効果が期待できる処理を一切施す
ことなく、ウェーハのデバイスプロセスにおける種々の
汚染に対するゲッタリング能を向上させたエピ・ウェー
ハ並びにその製造方法の提供を目的としている。
を図るために工程をできるだけ簡素化して、ウェーハに
切り出し成形後のＥＧ効果が期待できる処理を一切施す
ことなく、ウェーハのデバイスプロセスにおける種々の
汚染に対するゲッタリング能を向上させたエピ・ウェー
ハ並びにその製造方法の提供を目的としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】
【課題を解決するための手段】発明者は、ウェーハに切
り出し成形後のＥＧ効果が期待できる処理を一切施すこ
となく、ウェーハのゲッタリング能を向上させ得る方法
を目的に、引き上げたままのシリコンウェーハ自体にゲ
ッタリング能を付与することを検討した結果、酸素濃度
を比較的高く、かつ意図的に炭素濃度を高くするように
ＣＺ法にて育成されたシリコン単結晶は、ＥＧ処理を施
すことなく、ウェーハ自体に優れたゲッタリング能が発
揮されることを知見し、この発明を完成した。
り出し成形後のＥＧ効果が期待できる処理を一切施すこ
となく、ウェーハのゲッタリング能を向上させ得る方法
を目的に、引き上げたままのシリコンウェーハ自体にゲ
ッタリング能を付与することを検討した結果、酸素濃度
を比較的高く、かつ意図的に炭素濃度を高くするように
ＣＺ法にて育成されたシリコン単結晶は、ＥＧ処理を施
すことなく、ウェーハ自体に優れたゲッタリング能が発
揮されることを知見し、この発明を完成した。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】
【発明の実施の形態】この発明において、対象とするシ
リコン単結晶は、公知のＣＺ法にて育成されたものであ
り、またこの発明は、ＥＧ効果が期待できる処理が全く
施されていないことを特徴しており、引き上げ育成時に
公知の制御方法にて酸素濃度Ｏｉを１２〜２７×１０17
ａｔｏｍｓ／ｃｍ3の範囲に制御し、同時に純炭素を添
加することにより炭素濃度（Ｃｓ）を０．５〜３２×１
０16ａｔｏｍｓ／ｃｍ3の範囲に制御することにより、
ウェーハに切り出し成形後のＥＧ効果が期待できる処理
を一切施すことなく、片面あるいは両面に研磨を施しエ
ピタキシャル膜が成膜されたウェーハのゲッタリング能
を向上させることを特徴としている。
リコン単結晶は、公知のＣＺ法にて育成されたものであ
り、またこの発明は、ＥＧ効果が期待できる処理が全く
施されていないことを特徴しており、引き上げ育成時に
公知の制御方法にて酸素濃度Ｏｉを１２〜２７×１０17
ａｔｏｍｓ／ｃｍ3の範囲に制御し、同時に純炭素を添
加することにより炭素濃度（Ｃｓ）を０．５〜３２×１
０16ａｔｏｍｓ／ｃｍ3の範囲に制御することにより、
ウェーハに切り出し成形後のＥＧ効果が期待できる処理
を一切施すことなく、片面あるいは両面に研磨を施しエ
ピタキシャル膜が成膜されたウェーハのゲッタリング能
を向上させることを特徴としている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】従って、対象とするシリコン単結晶には、
ＥＧ効果が期待できる処理を一切施すことはないが、以
下の実施例に示すごとく、ＢドープによりＦｅ−Ｂペア
を形成させるゲッタリング等のイントリンシックゲッタ
リング（ＩＧ）方法を併用することは、重金属ゲッタリ
ング能を向上させるため好ましく、また、Ｂドープと同
様にＰドープを施したシリコン単結晶においても同様の
この発明の作用効果を奏することを確認した。
ＥＧ効果が期待できる処理を一切施すことはないが、以
下の実施例に示すごとく、ＢドープによりＦｅ−Ｂペア
を形成させるゲッタリング等のイントリンシックゲッタ
リング（ＩＧ）方法を併用することは、重金属ゲッタリ
ング能を向上させるため好ましく、また、Ｂドープと同
様にＰドープを施したシリコン単結晶においても同様の
この発明の作用効果を奏することを確認した。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】この発明は、ウェーハのデバイスプロセス
における種々の汚染に対するゲッタリング能を向上さ
せ、ウェーハに切り出し成形後のＥＧ効果が期待できる
処理を一切施すことなく、工程をできるだけ簡素化して
ウェーハを低コストで提供することを目的としている
が、高集積度デバイスのプロセスに供するために所要面
にエピタキシャル成長による成膜を行うエピ・ウェーハ
を提供するもので、所定の平坦度を得るため公知のエッ
チングあるいは鏡面研磨を施した裏面エッチドウェー
ハ、片面鏡面ウェーハ、両面鏡面ウェーハによるエピ・
ウェーハとして提供し、両面鏡面ウェーハにあっては極
めて高精度な平坦度を実現できる。
における種々の汚染に対するゲッタリング能を向上さ
せ、ウェーハに切り出し成形後のＥＧ効果が期待できる
処理を一切施すことなく、工程をできるだけ簡素化して
ウェーハを低コストで提供することを目的としている
が、高集積度デバイスのプロセスに供するために所要面
にエピタキシャル成長による成膜を行うエピ・ウェーハ
を提供するもので、所定の平坦度を得るため公知のエッ
チングあるいは鏡面研磨を施した裏面エッチドウェー
ハ、片面鏡面ウェーハ、両面鏡面ウェーハによるエピ・
ウェーハとして提供し、両面鏡面ウェーハにあっては極
めて高精度な平坦度を実現できる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】このことは、前述のごとく酸素濃度Ｏｉの
高酸素濃度化に伴い汚染元素を捕獲する作用を持つ酸素
析出核が増加し、同様に高炭素濃度Ｃｓ化は酸素析出核
の発生や成長を助長させ得る効果が増進し、これらの酸
素濃度Ｏｉと炭素濃度Ｃｓの２つが相まってゲッタリン
グ作用を助長させているものと考えられる。従って、良
品率Ｙｉｅｌｄを低下させないためには前述の様に、酸
素濃度Ｏｉと炭素濃度Ｃｓの組み合わせによって酸素析
出核をある程度高密度に発生させる必要が生じる。
高酸素濃度化に伴い汚染元素を捕獲する作用を持つ酸素
析出核が増加し、同様に高炭素濃度Ｃｓ化は酸素析出核
の発生や成長を助長させ得る効果が増進し、これらの酸
素濃度Ｏｉと炭素濃度Ｃｓの２つが相まってゲッタリン
グ作用を助長させているものと考えられる。従って、良
品率Ｙｉｅｌｄを低下させないためには前述の様に、酸
素濃度Ｏｉと炭素濃度Ｃｓの組み合わせによって酸素析
出核をある程度高密度に発生させる必要が生じる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】炭素濃度Ｃｓが０．１×１０16ａｔｏｍｓ
／ｃｍ3以下、０．５×１０16ａｔｏｍｓ／ｃｍ3、２０
×１０16ａｔｏｍｓ／ｃｍ3を有し、酸素濃度Ｏｉが異
なる全てのサンプルで汚染処理の有無によって、酸化膜
耐圧特性良品率Ｙｉｅｌｄと内部ＢＭＤ密度での関係を
示す。その結果、汚染処理が施されていないサンプルに
ついてはＢＭＤ密度の多少に関係なく良品率Ｙｉｅｌｄ
は良好である。一方、汚染処理が施されているサンプル
についてはＢＭＤ密度と強い相関が認められ、汚染があ
った場合においても酸素濃度Ｏｉ、炭素濃度Ｃｓを制御
したサンプルを用いて内部にある一定以上のＢＭＤ密度
を有することによって良品率Ｙｉｅｌｄの低下を防止で
きることが確認された。
／ｃｍ3以下、０．５×１０16ａｔｏｍｓ／ｃｍ3、２０
×１０16ａｔｏｍｓ／ｃｍ3を有し、酸素濃度Ｏｉが異
なる全てのサンプルで汚染処理の有無によって、酸化膜
耐圧特性良品率Ｙｉｅｌｄと内部ＢＭＤ密度での関係を
示す。その結果、汚染処理が施されていないサンプルに
ついてはＢＭＤ密度の多少に関係なく良品率Ｙｉｅｌｄ
は良好である。一方、汚染処理が施されているサンプル
についてはＢＭＤ密度と強い相関が認められ、汚染があ
った場合においても酸素濃度Ｏｉ、炭素濃度Ｃｓを制御
したサンプルを用いて内部にある一定以上のＢＭＤ密度
を有することによって良品率Ｙｉｅｌｄの低下を防止で
きることが確認された。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】エピタキシャル成長処理のプロセスを示すヒー
トパターン図である。
トパターン図である。
【図２】デバイスプロセスに相当する熱処理を示すヒー
トパターン図である。
トパターン図である。
【図３】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、ＥＧ付片面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウ
ェーハが三角印で、いずれも汚染無しを白、汚染有りを
黒で示す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、ＥＧ付片面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウ
ェーハが三角印で、いずれも汚染無しを白、汚染有りを
黒で示す。
【図４】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
【図５】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ５．
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ５．
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ付片面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウェーハ
が三角印で、いずれも汚染無しを白、汚染有りを黒で示
す。
【図６】Ｎｉ元素による汚染を行い図２の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素Ｃｓ２０×１
０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、ＥＧ付片
面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウェーハが三角
印で、いずれも汚染無しを白、汚染有りを黒で示す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素Ｃｓ２０×１
０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、ＥＧ付片
面鏡面ウェーハが丸印、ＥＧ無両面鏡面ウェーハが三角
印で、いずれも汚染無しを白、汚染有りを黒で示す。
【図７】エピタキシャル成長処理のプロセスを示す他の
ヒートパターン図である。
ヒートパターン図である。
【図８】デバイスプロセスに相当する熱処理を示す他の
ヒートパターン図である。
ヒートパターン図である。
【図９】Ｃｕ元素による汚染を行い図８の熱処理を施し
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、ＥＧ無片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
た場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ０．
１×１０16ａｔｏｍｓ／ｃｍ3以下の場合を示す。図
中、ＥＧ無片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
【図１０】Ｃｕ元素による汚染を行い図８の熱処理を施
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
０．５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、ＥＧ無片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
０．５×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、ＥＧ無片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
【図１１】Ｃｕ元素による汚染を行い図８の熱処理を施
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
５．０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、ＥＧ無片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ
５．０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図
中、ＥＧ無片面鏡面ウェーハで、汚染無しを白丸印、汚
染有りを黒丸印で示す。
【図１２】Ｃｕ元素による汚染を行い図８の熱処理を施
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ２
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ無片面鏡面ウェーハで、汚染無しを白丸印、汚染有り
を黒丸印で示す。
した場合の初期酸素濃度Ｏｉと酸化膜耐圧特性良品率Ｙ
ｉｅｌｄとの関係を示すグラフであり、炭素濃度Ｃｓ２
０×１０16ａｔｏｍｓ／ｃｍ3の場合を示す。図中、Ｅ
Ｇ無片面鏡面ウェーハで、汚染無しを白丸印、汚染有り
を黒丸印で示す。
【図１３】ＢＭＤ発生密度と酸化膜耐圧特性良品率Ｙｉ
ｅｌｄとの関係を示すグラフであり、図中、Ｃｓ０．１
×１０16ａｔｏｍｓ／ｃｍ3以下が丸印、Ｃｓ０．５×
１０16ａｔｏｍｓ／ｃｍ3が三角印、Ｃｓ２０×１０16
ａｔｏｍｓ／ｃｍ3が四角印で、いずれも汚染無しを
白、汚染有りを黒で示す。
ｅｌｄとの関係を示すグラフであり、図中、Ｃｓ０．１
×１０16ａｔｏｍｓ／ｃｍ3以下が丸印、Ｃｓ０．５×
１０16ａｔｏｍｓ／ｃｍ3が三角印、Ｃｓ２０×１０16
ａｔｏｍｓ／ｃｍ3が四角印で、いずれも汚染無しを
白、汚染有りを黒で示す。
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
Claims (4)
- 【請求項１】 ＣＺ法にて育成されたシリコン単結晶で
あり、酸素濃度が１２〜２７×１０17ａｔｏｍｓ／ｃｍ
3、炭素濃度が０．５〜３２×１０16ａｔｏｍｓ／ｃｍ3
の各範囲にあり、ＥＧ効果が期待できる処理が全く施さ
れていないウェーハの表面にエピタキシャル膜が成膜さ
れたシリコンウェーハ。 - 【請求項２】 請求項１において、ウェーハの片面又は
両面が鏡面研磨されたウェーハの表面にエピタキシャル
膜を成膜したシリコンウェーハ。 - 【請求項３】 請求項１または請求項２において、シリ
コン単結晶がボロンまたはリンドープされたシリコンウ
ェーハ。 - 【請求項４】 ＣＺ法にて引き上げ時に、シリコン単結
晶内の酸素濃度を１２〜２７×１０17ａｔｏｍｓ／ｃｍ
3、炭素濃度を０．５〜３２×１０16ａｔｏｍｓ／ｃｍ3
の各範囲に制御して引き上げたシリコン単結晶インゴッ
トより、シリコンウェーハに切り出し成形後、ＥＧ効果
が期待できる処理を施すことなく、ウェーハの片面又は
両面を鏡面研磨し、さらに、所定表面に気相成長法にて
エピタキシャル膜を成膜するシリコンウェーハの製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8216583A JPH1050715A (ja) | 1996-07-29 | 1996-07-29 | シリコンウェーハとその製造方法 |
| EP97933020A EP0948037B1 (en) | 1996-07-29 | 1997-07-25 | Method for manufacturing a silicon epitaxial wafer |
| US09/230,684 US6277501B1 (en) | 1996-07-29 | 1997-07-25 | Silicon epitaxial wafer and method for manufacturing the same |
| KR1019997000907A KR100351532B1 (ko) | 1996-07-29 | 1997-07-25 | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 |
| PCT/JP1997/002580 WO1998005063A1 (fr) | 1996-07-29 | 1997-07-25 | Plaquette epitaxiale en silicium et son procede de fabrication |
| DE1997636900 DE69736900T2 (de) | 1996-07-29 | 1997-07-25 | Verfahren zur herstellung einer epitaxialscheibe aus silizium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8216583A JPH1050715A (ja) | 1996-07-29 | 1996-07-29 | シリコンウェーハとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050715A true JPH1050715A (ja) | 1998-02-20 |
Family
ID=16690698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8216583A Pending JPH1050715A (ja) | 1996-07-29 | 1996-07-29 | シリコンウェーハとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050715A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229093A (ja) * | 1997-02-17 | 1998-08-25 | Sumitomo Sitix Corp | シリコンエピタキシャルウェーハの製造方法 |
| JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| JP2004214402A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| US6776841B2 (en) | 2001-10-30 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer |
| JP2007001847A (ja) * | 2005-05-25 | 2007-01-11 | Sumco Corp | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| WO2009075288A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
| JP2009212351A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板とその製造方法 |
| JP2009212352A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板とその製造方法 |
| JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| US7875115B2 (en) | 2006-01-12 | 2011-01-25 | Siltronic Ag | Epitaxial wafer and method for producing epitaxial wafers |
| JP2011054821A (ja) * | 2009-09-03 | 2011-03-17 | Sumco Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JPWO2009075257A1 (ja) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | シリコン基板とその製造方法 |
| JP2019149471A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197716A (ja) * | 1982-05-13 | 1983-11-17 | Fujitsu Ltd | シリコンウエハ− |
| JPS5982718A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置 |
| JPS5982717A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置の製造方法 |
| JPS63164440A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05144824A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Materials Shilicon Corp | 半導体基板 |
| JPH088263A (ja) * | 1994-06-20 | 1996-01-12 | Sumitomo Metal Ind Ltd | 半導体基板 |
-
1996
- 1996-07-29 JP JP8216583A patent/JPH1050715A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197716A (ja) * | 1982-05-13 | 1983-11-17 | Fujitsu Ltd | シリコンウエハ− |
| JPS5982718A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置 |
| JPS5982717A (ja) * | 1982-11-02 | 1984-05-12 | Nec Corp | 半導体装置の製造方法 |
| JPS63164440A (ja) * | 1986-12-26 | 1988-07-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH05144824A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Materials Shilicon Corp | 半導体基板 |
| JPH088263A (ja) * | 1994-06-20 | 1996-01-12 | Sumitomo Metal Ind Ltd | 半導体基板 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10229093A (ja) * | 1997-02-17 | 1998-08-25 | Sumitomo Sitix Corp | シリコンエピタキシャルウェーハの製造方法 |
| JP2001146498A (ja) * | 1999-11-12 | 2001-05-29 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ |
| US6843847B1 (en) | 1999-11-12 | 2005-01-18 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer and production method thereof and soi wafer |
| KR100765343B1 (ko) * | 1999-11-12 | 2007-10-10 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 단결정 웨이퍼 및 그 제조방법, 그리고 ｓｏｉ웨이퍼 |
| US6776841B2 (en) | 2001-10-30 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer |
| JP2004214402A (ja) * | 2002-12-27 | 2004-07-29 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| JP2007001847A (ja) * | 2005-05-25 | 2007-01-11 | Sumco Corp | シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法 |
| US7875115B2 (en) | 2006-01-12 | 2011-01-25 | Siltronic Ag | Epitaxial wafer and method for producing epitaxial wafers |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| WO2009075288A1 (ja) * | 2007-12-11 | 2009-06-18 | Sumco Corporation | シリコン基板とその製造方法 |
| JPWO2009075288A1 (ja) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | シリコン基板とその製造方法 |
| JPWO2009075257A1 (ja) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | シリコン基板とその製造方法 |
| JP2009212351A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板とその製造方法 |
| JP2009212352A (ja) * | 2008-03-05 | 2009-09-17 | Sumco Corp | シリコン基板とその製造方法 |
| JP2010016169A (ja) * | 2008-07-03 | 2010-01-21 | Shin Etsu Handotai Co Ltd | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 |
| JP2011054821A (ja) * | 2009-09-03 | 2011-03-17 | Sumco Corp | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
| JP2019149471A (ja) * | 2018-02-27 | 2019-09-05 | 株式会社Sumco | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6162708A (en) | Method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer | |
| KR100351532B1 (ko) | 실리콘 에피택셜 웨이퍼 및 그 제조 방법 | |
| US20090017291A1 (en) | Silicon epitaxial wafer and production method for same | |
| US5506176A (en) | Method of making a semiconductor device having a process of hydrogen annealing | |
| KR20010092733A (ko) | 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법 | |
| US20030104222A1 (en) | Silicon wafer and epitaxial silicon wafer | |
| KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
| JPH1050715A (ja) | シリコンウェーハとその製造方法 | |
| US6626994B1 (en) | Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof | |
| JP4972330B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3063143B2 (ja) | Ｓｉ基板の製造方法 | |
| JP2003502836A (ja) | イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法 | |
| US8659020B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
| EP1906450A1 (en) | Process for producing simox substrate, and simox substrate produced by said process | |
| JP4244411B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| WO2014057741A1 (ja) | シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| JP4603677B2 (ja) | アニールウェーハの製造方法及びアニールウェーハ | |
| JP2006332689A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US20040135208A1 (en) | Semiconductor substrate and manufacturing method thereof | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 |