JP2003151984A - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents
シリコンエピタキシャルウェーハ及びその製造方法Info
- Publication number
- JP2003151984A JP2003151984A JP2001352687A JP2001352687A JP2003151984A JP 2003151984 A JP2003151984 A JP 2003151984A JP 2001352687 A JP2001352687 A JP 2001352687A JP 2001352687 A JP2001352687 A JP 2001352687A JP 2003151984 A JP2003151984 A JP 2003151984A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resistivity
- heat treatment
- type silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 95
- 239000010703 silicon Substances 0.000 title claims abstract description 95
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000002019 doping agent Substances 0.000 claims abstract description 11
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 93
- 229910052760 oxygen Inorganic materials 0.000 claims description 93
- 239000001301 oxygen Substances 0.000 claims description 93
- 239000002244 precipitate Substances 0.000 claims description 75
- 238000010438 heat treatment Methods 0.000 claims description 63
- 235000012431 wafers Nutrition 0.000 description 51
- 239000013078 crystal Substances 0.000 description 23
- 238000001556 precipitation Methods 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】ＩＧ能力が付加されＣＣＤをはじめとする様々
なデバイス用に好適なエピタキシャルウェーハ、及びそ
のエピタキシャルウェーハを生産性を低下させることな
く製造することのできる方法を提供する。 【解決手段】ドーパントとしてアンチモンが添加され抵
抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板上に、
該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピ
タキシャル層を有するようにした。
なデバイス用に好適なエピタキシャルウェーハ、及びそ
のエピタキシャルウェーハを生産性を低下させることな
く製造することのできる方法を提供する。 【解決手段】ドーパントとしてアンチモンが添加され抵
抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板上に、
該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピ
タキシャル層を有するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、優れたゲッタリン
グ能力を有するシリコンエピタキシャルウェーハ（以
下、単にエピウェーハと呼ぶことがある。）及びその製
造方法に関する。
グ能力を有するシリコンエピタキシャルウェーハ（以
下、単にエピウェーハと呼ぶことがある。）及びその製
造方法に関する。
【０００２】
【関連技術】半導体素子の基板として広く用いられてい
るシリコンウェーハの大半は、Ｃｚｏｃｈｒａｌｓｋｉ
（ＣＺ）法により育成されている。ＣＺ法により育成さ
れたシリコン単結晶中には、およそ１０18ａｔｏｍｓ／
ｃｍ3の濃度で格子間酸素が不純物として含まれる。こ
の格子間酸素は、結晶育成工程中の固化してから室温ま
で冷却されるまでの熱履歴（以下、結晶熱履歴と略すこ
とがある。）や半導体素子の作製工程における熱処理工
程において過飽和状態となるために析出して、シリコン
酸化物の析出物（以下、酸素析出物又は単に析出物と呼
ぶことがある。）が形成される。
るシリコンウェーハの大半は、Ｃｚｏｃｈｒａｌｓｋｉ
（ＣＺ）法により育成されている。ＣＺ法により育成さ
れたシリコン単結晶中には、およそ１０18ａｔｏｍｓ／
ｃｍ3の濃度で格子間酸素が不純物として含まれる。こ
の格子間酸素は、結晶育成工程中の固化してから室温ま
で冷却されるまでの熱履歴（以下、結晶熱履歴と略すこ
とがある。）や半導体素子の作製工程における熱処理工
程において過飽和状態となるために析出して、シリコン
酸化物の析出物（以下、酸素析出物又は単に析出物と呼
ぶことがある。）が形成される。
【０００３】その酸素析出物は、デバイスプロセスにお
いて混入する重金属不純物を捕獲するサイトとして有効
に働き（Ｉｎｔｅｒｎａｌ Ｇｅｔｔｅｒｉｎｇ：Ｉ
Ｇ）、デバイス特性や歩留まりを向上させる。このこと
から、シリコンウェーハの品質の１つとして、ＩＧ能力
が重要視されている。
いて混入する重金属不純物を捕獲するサイトとして有効
に働き（Ｉｎｔｅｒｎａｌ Ｇｅｔｔｅｒｉｎｇ：Ｉ
Ｇ）、デバイス特性や歩留まりを向上させる。このこと
から、シリコンウェーハの品質の１つとして、ＩＧ能力
が重要視されている。
【０００４】酸素析出の過程は、析出核形成とその成長
の過程から成る。通常は、結晶熱履歴において核形成が
進行し、その後のデバイスプロセス等の熱処理により大
きく成長し、酸素析出物として検出されるようになる。
このことから、結晶熱履歴で形成されたものをＧｒｏｗ
ｎ−ｉｎ析出核と呼ぶことにする。もちろん、その後の
熱処理においても酸素析出核が形成される場合がある。
の過程から成る。通常は、結晶熱履歴において核形成が
進行し、その後のデバイスプロセス等の熱処理により大
きく成長し、酸素析出物として検出されるようになる。
このことから、結晶熱履歴で形成されたものをＧｒｏｗ
ｎ−ｉｎ析出核と呼ぶことにする。もちろん、その後の
熱処理においても酸素析出核が形成される場合がある。
【０００５】通常のａｓ−ｇｒｏｗｎウェーハの場合、
デバイスプロセス前の段階で存在している酸素析出核は
極めて小さく、ＩＧ能力を持たない。しかし、デバイス
プロセスを経ることにより、大きな酸素析出物に成長し
てＩＧ能力を有するようになる。ウェーハ表面近傍のデ
バイス作製領域を無欠陥化するために、ウェーハ上に気
相成長によってシリコン単結晶を堆積させたエピウェー
ハが使用される場合がある。このエピウェーハにおいて
も、基板にＩＧ能力を付加させることが重要である。
デバイスプロセス前の段階で存在している酸素析出核は
極めて小さく、ＩＧ能力を持たない。しかし、デバイス
プロセスを経ることにより、大きな酸素析出物に成長し
てＩＧ能力を有するようになる。ウェーハ表面近傍のデ
バイス作製領域を無欠陥化するために、ウェーハ上に気
相成長によってシリコン単結晶を堆積させたエピウェー
ハが使用される場合がある。このエピウェーハにおいて
も、基板にＩＧ能力を付加させることが重要である。
【０００６】しかし、エピタキシャル工程（以下、エピ
工程と略すことがある。）が約１１００℃以上の高温で
あるために結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析
出核のほとんどが消滅してしまい、その後のデバイスプ
ロセスにおいて酸素析出物が形成されなくなってしま
う。そのために、エピウェーハではＩＧ能力が低下する
という問題がある。
工程と略すことがある。）が約１１００℃以上の高温で
あるために結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析
出核のほとんどが消滅してしまい、その後のデバイスプ
ロセスにおいて酸素析出物が形成されなくなってしま
う。そのために、エピウェーハではＩＧ能力が低下する
という問題がある。
【０００７】この問題を解決する方法として、エピウェ
ーハにＩＧ能力を付加するため、エピ工程前に熱処理を
施して基板中に酸素析出物を形成した後に、エピタキシ
ャル成長を行う方法がある。一般的な熱処理としては、
約１１００℃以上で表面近傍の酸素を外方拡散させる熱
処理、約６５０℃で内部に酸素析出核を形成する熱処
理、及び約１０００℃で酸素析出物を大きく成長させる
熱処理を組み合わせた３段熱処理（以下、ＤＺ−ＩＧ処
理と呼ぶことがある。）がある。初段の熱処理で酸素を
外方拡散させるのは、基板の表面近傍に酸素析出物が形
成されないようにして、無欠陥層（ＤＺ層）を形成する
ためである。このＤＺ−ＩＧ処理では、表面近傍にＤＺ
層が形成され、内部にはＩＧ能力を有する大きいサイズ
の酸素析出物が形成される理想的な構造となるが、熱処
理時間が長くなってしまう。
ーハにＩＧ能力を付加するため、エピ工程前に熱処理を
施して基板中に酸素析出物を形成した後に、エピタキシ
ャル成長を行う方法がある。一般的な熱処理としては、
約１１００℃以上で表面近傍の酸素を外方拡散させる熱
処理、約６５０℃で内部に酸素析出核を形成する熱処
理、及び約１０００℃で酸素析出物を大きく成長させる
熱処理を組み合わせた３段熱処理（以下、ＤＺ−ＩＧ処
理と呼ぶことがある。）がある。初段の熱処理で酸素を
外方拡散させるのは、基板の表面近傍に酸素析出物が形
成されないようにして、無欠陥層（ＤＺ層）を形成する
ためである。このＤＺ−ＩＧ処理では、表面近傍にＤＺ
層が形成され、内部にはＩＧ能力を有する大きいサイズ
の酸素析出物が形成される理想的な構造となるが、熱処
理時間が長くなってしまう。
【０００８】エピウェーハにＩＧ能力を付加する簡便な
方法として、広い幅のＤＺ層が必要ない場合や内部の酸
素析出物を大きく成長させなくても良い場合は、エピ工
程前に８００℃程度の熱処理を施すことにより、結晶熱
履歴で形成されたＧｒｏｗｎ−ｉｎ析出核を高温のエピ
工程でも消滅しないようなサイズまで成長させる方法が
ある。あるいは、エピ工程後に４５０〜７５０℃程度の
熱処理を施すことにより析出核を再形成させる方法があ
る。これらの場合は、デバイスプロセスにおいて酸素析
出物が大きく成長することになる。
方法として、広い幅のＤＺ層が必要ない場合や内部の酸
素析出物を大きく成長させなくても良い場合は、エピ工
程前に８００℃程度の熱処理を施すことにより、結晶熱
履歴で形成されたＧｒｏｗｎ−ｉｎ析出核を高温のエピ
工程でも消滅しないようなサイズまで成長させる方法が
ある。あるいは、エピ工程後に４５０〜７５０℃程度の
熱処理を施すことにより析出核を再形成させる方法があ
る。これらの場合は、デバイスプロセスにおいて酸素析
出物が大きく成長することになる。
【０００９】ｎ型ドーパントが高濃度に添加されたｎ+
基板を用いたｎ／ｎ+エピウェーハは、基板の抵抗率が
低いという構造上のメリットからＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）用材料として有効で
ある。しかし、ｎ+基板用のドーパントとして用いられ
ているアンチモン（Ｓｂ）が高濃度に添加されると、酸
素析出が抑制されることにより、ＩＧ能力を付加するた
めに施す熱処理の時間が長くなり、エピウェーハの生産
性が低下してしまうという大きな問題点がある。
基板を用いたｎ／ｎ+エピウェーハは、基板の抵抗率が
低いという構造上のメリットからＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）用材料として有効で
ある。しかし、ｎ+基板用のドーパントとして用いられ
ているアンチモン（Ｓｂ）が高濃度に添加されると、酸
素析出が抑制されることにより、ＩＧ能力を付加するた
めに施す熱処理の時間が長くなり、エピウェーハの生産
性が低下してしまうという大きな問題点がある。
【００１０】一方、燐をｎ型ドーパントとしたｎ+基板
を作製するためのｎ+シリコン単結晶を引き上げようと
しても、燐はシリコン原料を溶融する際の昇温過程で昇
華しやすいため、低抵抗率の結晶を引き上げることは困
難であった。
を作製するためのｎ+シリコン単結晶を引き上げようと
しても、燐はシリコン原料を溶融する際の昇温過程で昇
華しやすいため、低抵抗率の結晶を引き上げることは困
難であった。
【００１１】その一方で、燐ドープシリコン単結晶はＳ
ｂやＡｓドープ単結晶に比べて結晶育成時の酸素濃度制
御が容易であったことから、デバイス作製用基板として
ある程度正確な酸素濃度制御が必要な通常抵抗率（１〜
１００Ω・ｃｍ）のｎ型基板を作製するためのｎ型ドー
パントとしては燐を用い、あまり正確な酸素濃度制御を
必要としないエピタキシャルウェーハ用の低抵抗率
（０．０２Ω・ｃｍ以下）のｎ+基板を作製するための
ｎ型ドーパントとしてはＳｂ又はＡｓを用いるというよ
うに、抵抗率の高低により使用されるドーパントの種類
は限定されていた。
ｂやＡｓドープ単結晶に比べて結晶育成時の酸素濃度制
御が容易であったことから、デバイス作製用基板として
ある程度正確な酸素濃度制御が必要な通常抵抗率（１〜
１００Ω・ｃｍ）のｎ型基板を作製するためのｎ型ドー
パントとしては燐を用い、あまり正確な酸素濃度制御を
必要としないエピタキシャルウェーハ用の低抵抗率
（０．０２Ω・ｃｍ以下）のｎ+基板を作製するための
ｎ型ドーパントとしてはＳｂ又はＡｓを用いるというよ
うに、抵抗率の高低により使用されるドーパントの種類
は限定されていた。
【００１２】また、その間の抵抗率（０．０２〜１Ω・
ｃｍ）のｎ型基板については、デバイスを作製する側か
らのニーズがないためほとんど作製されることはなく、
わずかにニーズがあったとしても酸素濃度制御が容易な
燐ドープ基板が用いられていた。
ｃｍ）のｎ型基板については、デバイスを作製する側か
らのニーズがないためほとんど作製されることはなく、
わずかにニーズがあったとしても酸素濃度制御が容易な
燐ドープ基板が用いられていた。
【００１３】これらのことから、ＣＣＤ用の基板として
は燐が低濃度に添加されたｎ型基板（１０Ω・ｃｍ程
度）を用い、４０〜５０Ω・ｃｍの高抵抗率のｎ-エピ
タキシャル層を形成したｎ-／ｎエピウェーハが広く用
いられ（例えば、特開平９−３２１２６６号参照）、Ｉ
Ｇ能力を付加しようとするためには、前述のようなＤＺ
−ＩＧ処理が施されていた。
は燐が低濃度に添加されたｎ型基板（１０Ω・ｃｍ程
度）を用い、４０〜５０Ω・ｃｍの高抵抗率のｎ-エピ
タキシャル層を形成したｎ-／ｎエピウェーハが広く用
いられ（例えば、特開平９−３２１２６６号参照）、Ｉ
Ｇ能力を付加しようとするためには、前述のようなＤＺ
−ＩＧ処理が施されていた。
【００１４】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたものであり、ＩＧ能力が付加されＣＣＤを
はじめとする様々なデバイス用に好適なエピタキシャル
ウェーハ、及びそのエピタキシャルウェーハを生産性を
低下させることなく製造することのできる方法を提供す
ることを目的とする。
鑑みなされたものであり、ＩＧ能力が付加されＣＣＤを
はじめとする様々なデバイス用に好適なエピタキシャル
ウェーハ、及びそのエピタキシャルウェーハを生産性を
低下させることなく製造することのできる方法を提供す
ることを目的とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明のシリコンエピタキシャルウェーハは、ドー
パントとしてアンチモンが添加され抵抗率が０．０４Ω
・ｃｍ以上のｎ型シリコン基板上に、該ｎ型シリコン基
板よりも高抵抗率のｎ型シリコンエピタキシャル層を有
することを特徴とする。
に、本発明のシリコンエピタキシャルウェーハは、ドー
パントとしてアンチモンが添加され抵抗率が０．０４Ω
・ｃｍ以上のｎ型シリコン基板上に、該ｎ型シリコン基
板よりも高抵抗率のｎ型シリコンエピタキシャル層を有
することを特徴とする。
【００１６】本発明者は、酸素析出が抑制される度合は
Sｂ濃度に依存することを見出し、本発明に到達した。
すなわち、後述の実験結果から明らかな様に、Ｓｂドー
プ基板の抵抗率を低下させても抵抗率が０．０４Ω・ｃ
ｍ以上となるＳｂ濃度であれば、酸素析出が抑制される
ことがほとんどないことを初めて発見した。
Sｂ濃度に依存することを見出し、本発明に到達した。
すなわち、後述の実験結果から明らかな様に、Ｓｂドー
プ基板の抵抗率を低下させても抵抗率が０．０４Ω・ｃ
ｍ以上となるＳｂ濃度であれば、酸素析出が抑制される
ことがほとんどないことを初めて発見した。
【００１７】そこで、これ以上の抵抗率を有するＳｂド
ープ基板であれば、酸素析出物を形成する熱処理時間を
長くすることなく（生産性を低下させることなく）Ｓｂ
添加基板に十分なＩＧ能力を付加することができること
を発想し本発明を完成させた。
ープ基板であれば、酸素析出物を形成する熱処理時間を
長くすることなく（生産性を低下させることなく）Ｓｂ
添加基板に十分なＩＧ能力を付加することができること
を発想し本発明を完成させた。
【００１８】従来のエピタキシャル成長用のＳｂドープ
基板は、前述の通り０．０２Ωｃｍ以下の低抵抗率に限
られており、それより高い抵抗率におけるエピタキシャ
ル成長用の基板としての用途はなかった。従って、この
ような０．０４Ω・ｃｍ以上のＳｂドープ基板をエピタ
キシャル用基板として用いるという発想は当業者といえ
ども全くなかったものである。
基板は、前述の通り０．０２Ωｃｍ以下の低抵抗率に限
られており、それより高い抵抗率におけるエピタキシャ
ル成長用の基板としての用途はなかった。従って、この
ような０．０４Ω・ｃｍ以上のＳｂドープ基板をエピタ
キシャル用基板として用いるという発想は当業者といえ
ども全くなかったものである。
【００１９】本発明のエピウェーハは特にＣＣＤ用材料
として好適に用いられるが、その場合基板抵抗率を０．
５Ω・ｃｍ以下とすればデバイス特性に対するエピウェ
ーハの構造面でのメリットを得ることができる。
として好適に用いられるが、その場合基板抵抗率を０．
５Ω・ｃｍ以下とすればデバイス特性に対するエピウェ
ーハの構造面でのメリットを得ることができる。
【００２０】また、本発明のエピウェーハにおいては、
そのシリコン基板中に検出される酸素析出物の密度が１
×１０9／ｃｍ3以上であるのが好ましい。
そのシリコン基板中に検出される酸素析出物の密度が１
×１０9／ｃｍ3以上であるのが好ましい。
【００２１】このように、エピ工程直後に実験的に検出
される酸素析出物、あるいは、エピ工程後に基板中の酸
素析出物を成長させる付加的な熱処理を行った後に実験
的に検出される酸素析出物が１×１０9／ｃｍ3以上の高
密度に形成されていれば、デバイスプロセスの初期の段
階から優れたＩＧ能力を発揮できる。
される酸素析出物、あるいは、エピ工程後に基板中の酸
素析出物を成長させる付加的な熱処理を行った後に実験
的に検出される酸素析出物が１×１０9／ｃｍ3以上の高
密度に形成されていれば、デバイスプロセスの初期の段
階から優れたＩＧ能力を発揮できる。
【００２２】また、エピ工程直後には酸素析出物が１×
１０9／ｃｍ3以上の高密度に観察されなくてもその後に
付加的な熱処理を施すことにより高密度の酸素析出物が
検出される場合には、エピ工程後に小さい酸素析出物が
高密度に潜在している場合である。従って、エピ工程直
後にその潜在している酸素析出物が十分なＩＧ能力を有
するほど大きくなくても、デバイスプロセスを経ること
により大きく成長してＩＧ能力を有するようになる。
１０9／ｃｍ3以上の高密度に観察されなくてもその後に
付加的な熱処理を施すことにより高密度の酸素析出物が
検出される場合には、エピ工程後に小さい酸素析出物が
高密度に潜在している場合である。従って、エピ工程直
後にその潜在している酸素析出物が十分なＩＧ能力を有
するほど大きくなくても、デバイスプロセスを経ること
により大きく成長してＩＧ能力を有するようになる。
【００２３】ここで、ＩＧ能力を有する酸素析出物のサ
イズは、実験的に検出可能な酸素析出物のサイズ（直径
３０〜４０ｎｍ程度）を目安にしている。一般的には、
実験的に検出できないサイズの酸素析出物でもＩＧ能力
を有すると考えられているので、実験的に検出可能なサ
イズであれば十分なＩＧ能力を有すると判断できる。
イズは、実験的に検出可能な酸素析出物のサイズ（直径
３０〜４０ｎｍ程度）を目安にしている。一般的には、
実験的に検出できないサイズの酸素析出物でもＩＧ能力
を有すると考えられているので、実験的に検出可能なサ
イズであれば十分なＩＧ能力を有すると判断できる。
【００２４】エピ工程後にバルク中に検出される酸素析
出物の密度を１×１０9／ｃｍ3以上とするには、例えば
エピ工程前に一般的なＤＺ−ＩＧ処理を施すことができ
る。また、より簡便な熱処理として、例えば約７００℃
以下の温度から約１０００℃以上の温度まで約５℃／分
以下の速度で昇温し、約０．５時間以上保持する熱処理
を施すことができる。すなわち、本発明のＳｂ添加基板
を用いたエピウェーハに対して、熱処理時間を長くする
ことなく優れたＩＧ能力を付加できる。
出物の密度を１×１０9／ｃｍ3以上とするには、例えば
エピ工程前に一般的なＤＺ−ＩＧ処理を施すことができ
る。また、より簡便な熱処理として、例えば約７００℃
以下の温度から約１０００℃以上の温度まで約５℃／分
以下の速度で昇温し、約０．５時間以上保持する熱処理
を施すことができる。すなわち、本発明のＳｂ添加基板
を用いたエピウェーハに対して、熱処理時間を長くする
ことなく優れたＩＧ能力を付加できる。
【００２５】エピ工程後に熱処理を施した場合に検出さ
れる酸素析出物の密度を１×１０9／ｃｍ3以上とするに
は、エピ工程後の段階で小さいサイズの酸素析出物が潜
在していれば良いので、例えばエピ工程前に８００℃程
度で４時間程度の熱処理を施すことができる。また、エ
ピ工程後に４５０〜７５０℃程度で数時間の熱処理を施
すことができる。これらの場合は、デバイスプロセスを
経ることにより酸素析出物が大きく成長して、ＩＧ能力
を有するようになる。
れる酸素析出物の密度を１×１０9／ｃｍ3以上とするに
は、エピ工程後の段階で小さいサイズの酸素析出物が潜
在していれば良いので、例えばエピ工程前に８００℃程
度で４時間程度の熱処理を施すことができる。また、エ
ピ工程後に４５０〜７５０℃程度で数時間の熱処理を施
すことができる。これらの場合は、デバイスプロセスを
経ることにより酸素析出物が大きく成長して、ＩＧ能力
を有するようになる。
【００２６】本発明のエピウェーハに対してより効率的
に優れたＩＧ能力を付加するには、基板の酸素濃度が約
１６ｐｐｍａ（ＪＥＩＤＡスケール）以上であることが
好ましい。酸素濃度が高ければ、短時間の熱処理で酸素
析出物の密度を高くし、サイズを大きくすることができ
る。尚、ＪＥＩＤＡは日本電子工業振興協会（現在は、
ＪＥＩＤＡ：日本電子情報技術産業協会に改称され
た。）の略称である。
に優れたＩＧ能力を付加するには、基板の酸素濃度が約
１６ｐｐｍａ（ＪＥＩＤＡスケール）以上であることが
好ましい。酸素濃度が高ければ、短時間の熱処理で酸素
析出物の密度を高くし、サイズを大きくすることができ
る。尚、ＪＥＩＤＡは日本電子工業振興協会（現在は、
ＪＥＩＤＡ：日本電子情報技術産業協会に改称され
た。）の略称である。
【００２７】本発明のエピウェーハでは、基板の抵抗率
が一般的なｎ+基板の値（０．０１〜０．０２Ω・ｃ
ｍ）よりも高いので、熱処理時間を長くすることなくＩ
Ｇ能力を付加できる効果に加えて、オートドープによる
エピ層の抵抗率変化を防ぐために用いられるウェーハ裏
面の酸化膜を形成する必要がなくなるという付加的な効
果が得られる。従って、ＣＣＤ用ウェーハとしてだけで
なく、ディスクリートデバイスなどの他の用途としても
好適に用いることができる。
が一般的なｎ+基板の値（０．０１〜０．０２Ω・ｃ
ｍ）よりも高いので、熱処理時間を長くすることなくＩ
Ｇ能力を付加できる効果に加えて、オートドープによる
エピ層の抵抗率変化を防ぐために用いられるウェーハ裏
面の酸化膜を形成する必要がなくなるという付加的な効
果が得られる。従って、ＣＣＤ用ウェーハとしてだけで
なく、ディスクリートデバイスなどの他の用途としても
好適に用いることができる。
【００２８】上述のように、本発明のシリコンエピタキ
シャルウェーハは、優れたＩＧ能力が付加されたＳｂ添
加基板を用いたシリコンエピタキシャルウェーハであ
る。
シャルウェーハは、優れたＩＧ能力が付加されたＳｂ添
加基板を用いたシリコンエピタキシャルウェーハであ
る。
【００２９】本発明のシリコンエピタキシャルウェーハ
の製造方法は、ドーパントとしてアンチモンが添加され
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準
備する工程と、前記ｎ型シリコン基板中の酸素析出物を
成長させる熱処理を行う工程と、前記ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリ
コンエピタキシャル層を成長させる工程とを有すること
を特徴とする。
の製造方法は、ドーパントとしてアンチモンが添加され
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準
備する工程と、前記ｎ型シリコン基板中の酸素析出物を
成長させる熱処理を行う工程と、前記ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリ
コンエピタキシャル層を成長させる工程とを有すること
を特徴とする。
【００３０】本発明のシリコンエピタキシャルウェーハ
の製造方法においては、ｎ型シリコン基板中の酸素析出
物を成長させる熱処理を行う工程と、ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ形シリ
コンエピタキシャル層を成長させる工程との工程順は後
述するようにいずれを先に行ってもよいものである。
の製造方法においては、ｎ型シリコン基板中の酸素析出
物を成長させる熱処理を行う工程と、ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ形シリ
コンエピタキシャル層を成長させる工程との工程順は後
述するようにいずれを先に行ってもよいものである。
【００３１】すなわち、前記ｎ型シリコン基板中の酸素
析出物を成長させる熱処理を行う工程を行った後、該ｎ
型シリコン基板表面に該ｎ型シリコン基板よりも高抵抗
率のｎ型シリコンエピタキシャル層を成長させる工程を
行うことができるし、また前記ｎ型シリコン基板表面上
に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエ
ピタキシャル層を成長させる工程を行った後、該ｎ型シ
リコン基板中の酸素析出物を成長させる熱処理を行うこ
とも可能である。いずれの工程順を採用しても本発明の
効果は充分に達成される。
析出物を成長させる熱処理を行う工程を行った後、該ｎ
型シリコン基板表面に該ｎ型シリコン基板よりも高抵抗
率のｎ型シリコンエピタキシャル層を成長させる工程を
行うことができるし、また前記ｎ型シリコン基板表面上
に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエ
ピタキシャル層を成長させる工程を行った後、該ｎ型シ
リコン基板中の酸素析出物を成長させる熱処理を行うこ
とも可能である。いずれの工程順を採用しても本発明の
効果は充分に達成される。
【００３２】本発明方法においても、上記ｎ型シリコン
基板の酸素濃度は１６ｐｐｍａ以上が好ましく、製造さ
れたシリコンエピタキシャルウェーハはＣＣＤをはじめ
とする種々のデバイスを製造する基板として好適に用い
られる。
基板の酸素濃度は１６ｐｐｍａ以上が好ましく、製造さ
れたシリコンエピタキシャルウェーハはＣＣＤをはじめ
とする種々のデバイスを製造する基板として好適に用い
られる。
【００３３】
【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明するが、図示例は例示的に示される
もので、本発明の技術思想から逸脱しない限り種々の変
形が可能なことはいうまでもない。
図面に基づいて説明するが、図示例は例示的に示される
もので、本発明の技術思想から逸脱しない限り種々の変
形が可能なことはいうまでもない。
【００３４】図１は本発明のシリコンエピタキシャルウ
ェーハの一つの実施の形態を示す断面的説明図である。
図１において、１０は本発明に係るシリコンエピタキシ
ャルウェーハである。このシリコンエピタキシャルウェ
ーハ１０は、ドーパントとしてアンチモンが添加された
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板１２
上に、該ｎ型シリコン基板１２よりも高抵抗率のｎ型シ
リコンエピタキシャル層１４を成長させた構成を有して
いる。
ェーハの一つの実施の形態を示す断面的説明図である。
図１において、１０は本発明に係るシリコンエピタキシ
ャルウェーハである。このシリコンエピタキシャルウェ
ーハ１０は、ドーパントとしてアンチモンが添加された
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板１２
上に、該ｎ型シリコン基板１２よりも高抵抗率のｎ型シ
リコンエピタキシャル層１４を成長させた構成を有して
いる。
【００３５】本発明は、一般的なＳｂを高濃度に添加し
た基板を用いたエピウェーハでは、酸素析出が抑制され
ることから、ＩＧ能力を付加するために施す熱処理の時
間が長くなり、生産性が低下してしまうという問題点に
鑑みなされたものである。すなわち、本発明のエピウェ
ーハは、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いたものである。抵抗率が０．０４Ω・ｃｍ以上の
Ｓｂ添加基板であれば、酸素析出が抑制されることがほ
とんどないので、熱処理時間を長くすることなくＳｂ添
加基板にＩＧ能力を付加することができる。従って、生
産性を低下させることなくＩＧ能力が付加されたＳｂ添
加基板を用いたエピウェーハを提供することができる。
酸素析出物によるＩＧ能力という観点からは抵抗率の上
限は特に限定されないが、一般的なデバイスへの適用を
考慮すると１００Ω・ｃｍ以下とすることが通常であ
る。
た基板を用いたエピウェーハでは、酸素析出が抑制され
ることから、ＩＧ能力を付加するために施す熱処理の時
間が長くなり、生産性が低下してしまうという問題点に
鑑みなされたものである。すなわち、本発明のエピウェ
ーハは、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いたものである。抵抗率が０．０４Ω・ｃｍ以上の
Ｓｂ添加基板であれば、酸素析出が抑制されることがほ
とんどないので、熱処理時間を長くすることなくＳｂ添
加基板にＩＧ能力を付加することができる。従って、生
産性を低下させることなくＩＧ能力が付加されたＳｂ添
加基板を用いたエピウェーハを提供することができる。
酸素析出物によるＩＧ能力という観点からは抵抗率の上
限は特に限定されないが、一般的なデバイスへの適用を
考慮すると１００Ω・ｃｍ以下とすることが通常であ
る。
【００３６】また、本発明のエピウェーハにおいては、
エピタキシャル工程後、あるいはエピタキシャル工程後
に熱処理を施した場合に、バルク中に検出される酸素析
出物の密度が１×１０9／ｃｍ3以上であるようにするこ
とができる。エピ工程後に実験的に検出されるような大
きいサイズの酸素析出物が高密度に形成されていれば、
デバイスプロセスの初期の段階から優れたＩＧ能力を発
揮できる。また、エピ工程後に熱処理を施した後に高密
度の酸素析出物が検出される場合は、エピ工程後に小さ
い酸素析出物が潜在している場合であり、その潜在して
いる酸素析出物は十分なＩＧ能力を有するほど大きくな
いが、デバイスプロセスを経ることにより大きく成長し
て、ＩＧ能力を有するようになる。
エピタキシャル工程後、あるいはエピタキシャル工程後
に熱処理を施した場合に、バルク中に検出される酸素析
出物の密度が１×１０9／ｃｍ3以上であるようにするこ
とができる。エピ工程後に実験的に検出されるような大
きいサイズの酸素析出物が高密度に形成されていれば、
デバイスプロセスの初期の段階から優れたＩＧ能力を発
揮できる。また、エピ工程後に熱処理を施した後に高密
度の酸素析出物が検出される場合は、エピ工程後に小さ
い酸素析出物が潜在している場合であり、その潜在して
いる酸素析出物は十分なＩＧ能力を有するほど大きくな
いが、デバイスプロセスを経ることにより大きく成長し
て、ＩＧ能力を有するようになる。
【００３７】前記Ｓｂ添加基板の酸素濃度は約１６ｐｐ
ｍａ以上であることがより好ましい。酸素濃度が高けれ
ば、短時間の熱処理で酸素析出物の密度を高くし、サイ
ズを大きくすることができる。
ｍａ以上であることがより好ましい。酸素濃度が高けれ
ば、短時間の熱処理で酸素析出物の密度を高くし、サイ
ズを大きくすることができる。
【００３８】次に、本発明のシリコンエピタキシャルウ
ェーハを製造する方法を、図２及び図３に基づいて詳細
に説明する。
ェーハを製造する方法を、図２及び図３に基づいて詳細
に説明する。
【００３９】図２は本発明のシリコンエピタキシャルウ
ェーハを製造する方法の工程順の一例を示すフローチャ
ートである。
ェーハを製造する方法の工程順の一例を示すフローチャ
ートである。
【００４０】図２に示したように、まずエピウェーハの
基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シ
リコンウェーハを準備する（ステップ１００）。この基
板は、ＣＺ法による結晶育成工程において適量のＳｂを
添加したシリコン単結晶を加工することにより得ること
ができる。その基板に対してエピ工程前の酸素析出物を
成長させる熱処理を施す（ステップ１０２）。
基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シ
リコンウェーハを準備する（ステップ１００）。この基
板は、ＣＺ法による結晶育成工程において適量のＳｂを
添加したシリコン単結晶を加工することにより得ること
ができる。その基板に対してエピ工程前の酸素析出物を
成長させる熱処理を施す（ステップ１０２）。
【００４１】ここで、エピ工程直後にバルク中に検出さ
れる酸素析出物の密度を１×１０9／ｃｍ3以上とするに
は、ステップ１０２における熱処理として例えば一般的
なＤＺ−ＩＧ処理を施すことができる。ＤＺ−ＩＧ処理
の条件は、例えば１１００℃／２時間＋６５０℃／６時
間＋１０００℃／６時間である。また、より簡便な熱処
理として、例えば７００℃から１０００℃まで３℃／分
の速度で昇温し、２時間保持する熱処理を施すことがで
きる。そのようなエピ工程前の熱処理により、Ｓｂ添加
基板中にＩＧ能力を有する大きいサイズの酸素析出物を
高密度に形成することができる。
れる酸素析出物の密度を１×１０9／ｃｍ3以上とするに
は、ステップ１０２における熱処理として例えば一般的
なＤＺ−ＩＧ処理を施すことができる。ＤＺ−ＩＧ処理
の条件は、例えば１１００℃／２時間＋６５０℃／６時
間＋１０００℃／６時間である。また、より簡便な熱処
理として、例えば７００℃から１０００℃まで３℃／分
の速度で昇温し、２時間保持する熱処理を施すことがで
きる。そのようなエピ工程前の熱処理により、Ｓｂ添加
基板中にＩＧ能力を有する大きいサイズの酸素析出物を
高密度に形成することができる。
【００４２】エピ工程後に熱処理を施すことにより実験
的に検出される酸素析出物の密度を１×１０9／ｃｍ3以
上とするには、ステップ１０２における熱処理として、
例えば、８００℃／４時間の熱処理を施すことができ
る。また、より高密度の酸素析出物を得たい場合には、
例えば、７００℃から８５０℃まで３℃／分の速度で昇
温し、１時間保持する熱処理を施すことができる。それ
らの場合、デバイスプロセスを経ることにより酸素析出
物が大きく成長して、ＩＧ能力を有するようになる。
的に検出される酸素析出物の密度を１×１０9／ｃｍ3以
上とするには、ステップ１０２における熱処理として、
例えば、８００℃／４時間の熱処理を施すことができ
る。また、より高密度の酸素析出物を得たい場合には、
例えば、７００℃から８５０℃まで３℃／分の速度で昇
温し、１時間保持する熱処理を施すことができる。それ
らの場合、デバイスプロセスを経ることにより酸素析出
物が大きく成長して、ＩＧ能力を有するようになる。
【００４３】次に、必要に応じてウェーハを洗浄、酸化
膜除去等を行ったのち、例えば、原料ガスであるトリク
ロルシランにホスフィンを混合し、１１００℃程度の温
度でｎ型１０Ωｃｍのエピタキシャル層を形成するエピ
タキシャル成長を行う（ステップ１０４）。
膜除去等を行ったのち、例えば、原料ガスであるトリク
ロルシランにホスフィンを混合し、１１００℃程度の温
度でｎ型１０Ωｃｍのエピタキシャル層を形成するエピ
タキシャル成長を行う（ステップ１０４）。
【００４４】図３は本発明のシリコンエピタキシャルウ
ェーハを製造する方法の工程順の他の一例を示すフロー
チャートである。図２の場合と同様に、エピウェーハの
基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シ
リコンウェーハを準備する（ステップ１０６）。次に、
エピ工程前の熱処理を施すことなく、エピタキシャル成
長を行う（ステップ１０８）。そのエピウェーハに対し
て酸素析出物を成長させる熱処理を施す（ステップ１１
０）。
ェーハを製造する方法の工程順の他の一例を示すフロー
チャートである。図２の場合と同様に、エピウェーハの
基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シ
リコンウェーハを準備する（ステップ１０６）。次に、
エピ工程前の熱処理を施すことなく、エピタキシャル成
長を行う（ステップ１０８）。そのエピウェーハに対し
て酸素析出物を成長させる熱処理を施す（ステップ１１
０）。
【００４５】ここで、バルク中に検出される酸素析出物
の密度を１×１０9／ｃｍ3以上とするには、例えば６５
０℃／６時間＋１０００℃／６時間の熱処理を施すこと
ができる。また、デバイスプロセス等の熱処理が施され
た場合に検出される酸素析出物の密度を１×１０9／ｃ
ｍ3以上とするには、例えば６５０℃／６時間の熱処理
を施すことができる。上記の図２に示したエピ工程前の
熱処理の条件、及び図３に示したエピ工程後の熱処理の
条件は、上記した例に限定されるものではなく、その目
的が達成されれば、如何なる条件でも構わない。
の密度を１×１０9／ｃｍ3以上とするには、例えば６５
０℃／６時間＋１０００℃／６時間の熱処理を施すこと
ができる。また、デバイスプロセス等の熱処理が施され
た場合に検出される酸素析出物の密度を１×１０9／ｃ
ｍ3以上とするには、例えば６５０℃／６時間の熱処理
を施すことができる。上記の図２に示したエピ工程前の
熱処理の条件、及び図３に示したエピ工程後の熱処理の
条件は、上記した例に限定されるものではなく、その目
的が達成されれば、如何なる条件でも構わない。
【００４６】以上に述べたように、本発明によれば、熱
処理時間を長くすることなく、すなわち生産性を低下さ
せることなく、優れたＩＧ能力が付加されたＳｂ添加基
板を用いたエピウェーハを提供することができる。
処理時間を長くすることなく、すなわち生産性を低下さ
せることなく、優れたＩＧ能力が付加されたＳｂ添加基
板を用いたエピウェーハを提供することができる。
【００４７】
【実施例】以下に本発明について具体的な実験例を挙げ
て説明するが、本発明はこれらに限定されるものではな
い。
て説明するが、本発明はこれらに限定されるものではな
い。
【００４８】（実験例１）直径８インチ、結晶方位＜１
００＞、抵抗率約０．０１５〜０．１Ω・ｃｍのＣＺ法
で育成されたＳｂ添加シリコン単結晶から作製された鏡
面ウェーハを準備した。ウェーハの酸素濃度は約１８ｐ
ｐｍａ（ＪＥＩＤＡ）である。それらのウェーハに対し
てエピ工程前の熱処理を施した。熱処理条件は、１１０
０℃／２時間＋６５０℃／６時間＋１０００℃／６時間
である。次に、熱処理後のウェーハを洗浄した後、約１
１００℃のエピタキシャル成長により約５μｍの厚みの
シリコン単結晶層を堆積させてエピウェーハとした。
００＞、抵抗率約０．０１５〜０．１Ω・ｃｍのＣＺ法
で育成されたＳｂ添加シリコン単結晶から作製された鏡
面ウェーハを準備した。ウェーハの酸素濃度は約１８ｐ
ｐｍａ（ＪＥＩＤＡ）である。それらのウェーハに対し
てエピ工程前の熱処理を施した。熱処理条件は、１１０
０℃／２時間＋６５０℃／６時間＋１０００℃／６時間
である。次に、熱処理後のウェーハを洗浄した後、約１
１００℃のエピタキシャル成長により約５μｍの厚みの
シリコン単結晶層を堆積させてエピウェーハとした。
【００４９】そのエピウェーハについて、如何なる熱処
理も施さずに、酸素析出物の密度を光散乱法の１つであ
る赤外散乱トモグラフ法（以下、ＬＳＴと呼ぶことがあ
る。）により測定した。ＬＳＴによれば、直径４０ｎｍ
程度以上のサイズの酸素析出物を検出することができ
る。
理も施さずに、酸素析出物の密度を光散乱法の１つであ
る赤外散乱トモグラフ法（以下、ＬＳＴと呼ぶことがあ
る。）により測定した。ＬＳＴによれば、直径４０ｎｍ
程度以上のサイズの酸素析出物を検出することができ
る。
【００５０】図４は、基板抵抗率と析出物密度との関係
を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合
には、基板抵抗率の低下に伴い析出物密度が低くなって
いる。すなわち、Ｓｂ添加により酸素析出が抑制されて
いる。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場
合には、析出物密度が基板抵抗率に依存することなくほ
ぼ一定となっている。この結果から、基板抵抗率が０．
０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸
素析出が抑制されないことがわかる。尚、基板抵抗率が
０．０８〜０．５Ω・ｃｍ、あるいはそれ以上の場合に
Ｓｂ添加による酸素析出抑制効果ははたらかないので、
０．０４〜０．０８Ω・ｃｍの場合と同等レベルの酸素
析出物密度が得られる。
を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合
には、基板抵抗率の低下に伴い析出物密度が低くなって
いる。すなわち、Ｓｂ添加により酸素析出が抑制されて
いる。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場
合には、析出物密度が基板抵抗率に依存することなくほ
ぼ一定となっている。この結果から、基板抵抗率が０．
０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸
素析出が抑制されないことがわかる。尚、基板抵抗率が
０．０８〜０．５Ω・ｃｍ、あるいはそれ以上の場合に
Ｓｂ添加による酸素析出抑制効果ははたらかないので、
０．０４〜０．０８Ω・ｃｍの場合と同等レベルの酸素
析出物密度が得られる。
【００５１】（実験例２）上記実験例１で準備したウェ
ーハにおいて、エピ工程前の熱処理を施さずに約１１０
０℃のエピタキシャル成長により約５μｍの厚みのシリ
コン単結晶層を堆積させてエピウェーハとした。そのエ
ピウェーハに６５０℃／６時間の熱処理を施した。その
後、潜在している小さい酸素析出物を大きく成長させる
ために、デバイスプロセスを模擬した１０００℃／６時
間の熱処理を施した後に、酸素析出物の密度をＬＳＴに
より測定した。
ーハにおいて、エピ工程前の熱処理を施さずに約１１０
０℃のエピタキシャル成長により約５μｍの厚みのシリ
コン単結晶層を堆積させてエピウェーハとした。そのエ
ピウェーハに６５０℃／６時間の熱処理を施した。その
後、潜在している小さい酸素析出物を大きく成長させる
ために、デバイスプロセスを模擬した１０００℃／６時
間の熱処理を施した後に、酸素析出物の密度をＬＳＴに
より測定した。
【００５２】図５は、基板抵抗率と析出物密度との関係
を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合
には、基板抵抗率の低下に伴い析出物密度が低くなって
いる。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場
合には、析出物密度が基板抵抗率に依存することなくほ
ぼ一定となっている。この結果から、基板抵抗率が０．
０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸
素析出が抑制されないことがわかる。
を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合
には、基板抵抗率の低下に伴い析出物密度が低くなって
いる。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場
合には、析出物密度が基板抵抗率に依存することなくほ
ぼ一定となっている。この結果から、基板抵抗率が０．
０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸
素析出が抑制されないことがわかる。
【００５３】以上のように、抵抗率が０．０４Ω・ｃｍ
以上のＳｂ添加基板を用いれば、Ｓｂ添加により酸素析
出が抑制されることがほとんどないことから、熱処理時
間を長くすることなく、優れたＩＧ能力を付加できるこ
とがわかった。つまり、優れたＩＧ能力が付加されたＳ
ｂ添加基板を用いたエピウェーハを生産性を低下させる
ことなく得ることができる。
以上のＳｂ添加基板を用いれば、Ｓｂ添加により酸素析
出が抑制されることがほとんどないことから、熱処理時
間を長くすることなく、優れたＩＧ能力を付加できるこ
とがわかった。つまり、優れたＩＧ能力が付加されたＳ
ｂ添加基板を用いたエピウェーハを生産性を低下させる
ことなく得ることができる。
【００５４】（比較例１）直径８インチ、結晶方位＜１
００＞、抵抗率約１０Ω・ｃｍのＣＺ法で育成された燐
添加シリコン単結晶から作製された鏡面ウェーハを準備
した。ウェーハの酸素濃度は約１８ｐｐｍａである。そ
の他の実験条件は、実験例１とまったく同じ条件とし
た。すなわち、そのウェーハに対してエピ工程前の熱処
理を施した。熱処理条件は、１１００℃／２時間＋６５
０℃／６時間＋１０００℃／６時間である。次に、熱処
理後のウェーハを洗浄した後、約１１００℃のエピタキ
シャル成長により約５μｍの厚みのシリコン単結晶層を
堆積させてエピウェーハとした。そのエピウェーハにお
いて、如何なる熱処理も施さずに、酸素析出物の密度を
ＬＳＴにより測定した。
００＞、抵抗率約１０Ω・ｃｍのＣＺ法で育成された燐
添加シリコン単結晶から作製された鏡面ウェーハを準備
した。ウェーハの酸素濃度は約１８ｐｐｍａである。そ
の他の実験条件は、実験例１とまったく同じ条件とし
た。すなわち、そのウェーハに対してエピ工程前の熱処
理を施した。熱処理条件は、１１００℃／２時間＋６５
０℃／６時間＋１０００℃／６時間である。次に、熱処
理後のウェーハを洗浄した後、約１１００℃のエピタキ
シャル成長により約５μｍの厚みのシリコン単結晶層を
堆積させてエピウェーハとした。そのエピウェーハにお
いて、如何なる熱処理も施さずに、酸素析出物の密度を
ＬＳＴにより測定した。
【００５５】その結果、析出物密度は５×１０9／ｃｍ3
となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いた場合とほぼ同じであることがわかった。
となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いた場合とほぼ同じであることがわかった。
【００５６】（比較例２）比較例１と同様な鏡面ウェー
ハを準備した。その他の実験条件は、実験例２とまった
く同じ条件とした。すなわち、エピ工程前の熱処理を施
さずに約１１００℃のエピタキシャル成長により約５μ
ｍの厚みのシリコン単結晶層を堆積させてエピウェーハ
とした。そのエピウェーハに６５０℃／６時間の熱処理
を施した。その後、潜在している小さい酸素析出物を大
きく成長させるために、デバイスプロセスを模擬した１
０００℃／６時間の熱処理を施した後に、酸素析出物の
密度をＬＳＴにより測定した。
ハを準備した。その他の実験条件は、実験例２とまった
く同じ条件とした。すなわち、エピ工程前の熱処理を施
さずに約１１００℃のエピタキシャル成長により約５μ
ｍの厚みのシリコン単結晶層を堆積させてエピウェーハ
とした。そのエピウェーハに６５０℃／６時間の熱処理
を施した。その後、潜在している小さい酸素析出物を大
きく成長させるために、デバイスプロセスを模擬した１
０００℃／６時間の熱処理を施した後に、酸素析出物の
密度をＬＳＴにより測定した。
【００５７】その結果、析出物密度は４×１０9／ｃｍ3
となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いた場合とほぼ同じであることがわかった。
となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いた場合とほぼ同じであることがわかった。
【００５８】
【発明の効果】以上述べたごとく、本発明によれば、抵
抗率が０．０４Ω・ｃｍ以上のＳｂが添加されたシリコ
ンウェーハを基板として用いることにより、生産性を低
下させることなくＩＧ能力が付加されたＳｂ添加基板を
用いたエピウェーハを提供することができる。
抗率が０．０４Ω・ｃｍ以上のＳｂが添加されたシリコ
ンウェーハを基板として用いることにより、生産性を低
下させることなくＩＧ能力が付加されたＳｂ添加基板を
用いたエピウェーハを提供することができる。
【図１】 本発明のシリコンエピタキシャルウェーハの
一つの実施の形態を示す断面的説明図である。
一つの実施の形態を示す断面的説明図である。
【図２】 本発明のシリコンエピタキシャルウェーハの
製造方法の工程順の一例を示すフローチャートである。
製造方法の工程順の一例を示すフローチャートである。
【図３】 本発明のシリコンエピタキシャルウェーハの
製造方法の工程順の他の例を示すフローチャートであ
る。
製造方法の工程順の他の例を示すフローチャートであ
る。
【図４】 実験例１における基板抵抗率と酸素析出物密
度との関係を示すグラフである。
度との関係を示すグラフである。
【図５】 実験例２における基板抵抗率と酸素析出物密
度との関係を示すグラフである。
度との関係を示すグラフである。
１０：シリコンエピタキシャルウェーハ、１２：ｎ型シ
リコン基板、１４：ｎ型シリコンエピタキシャル層。
リコン基板、１４：ｎ型シリコンエピタキシャル層。
Claims (9)
- 【請求項１】 ドーパントとしてアンチモンが添加され
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板上
に、該ｎ型シリコン基板よりも高抵抗率のｎ型シリコン
エピタキシャル層を有することを特徴とするシリコンエ
ピタキシャルウェーハ。 - 【請求項２】 前記シリコンエピタキシャルウェーハの
ｎ型シリコン基板中に検出される酸素析出物の密度が１
×１０9／ｃｍ3以上であることを特徴とする請求項１に
記載されたシリコンエピタキシャルウェーハ。 - 【請求項３】 前記ｎ型シリコン基板の酸素濃度が１６
ｐｐｍａ以上であることを特徴とする請求項１又は２に
記載されたシリコンエピタキシャルウェーハ。 - 【請求項４】 ＣＣＤを製造する基板として用いられる
ことを特徴とする請求項１〜３のいずれか１項に記載さ
れたシリコンエピタキシャルウェーハ。 - 【請求項５】 ドーパントとしてアンチモンが添加され
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準
備する工程と、前記ｎ型シリコン基板中の酸素析出物を
成長させる熱処理を行う工程と、前記ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリ
コンエピタキシャル層を成長させる工程とを有すること
を特徴とするシリコンエピタキシャルウェーハの製造方
法。 - 【請求項６】 前記ｎ型シリコン基板中の酸素析出物を
成長させる熱処理を行う工程を行った後、該ｎ型シリコ
ン基板表面に該ｎ型シリコン基板よりも高抵抗率のｎ型
シリコンエピタキシャル層を成長させる工程を行うこと
を特徴とする請求項５に記載のシリコンエピタキシャル
ウェーハの製造方法。 - 【請求項７】 前記ｎ型シリコン基板表面上に該ｎ型シ
リコン基板よりも高抵抗率のｎ型シリコンエピタキシャ
ル層を成長させる工程を行った後、該ｎ型シリコン基板
中の酸素析出物を成長させる熱処理を行う工程を行うこ
とを特徴とする請求項５に記載のシリコンエピタキシャ
ルウェーハの製造方法。 - 【請求項８】 前記ｎ型シリコン基板の酸素濃度が１６
ｐｐｍａ以上であることを特徴とする請求項５〜７のい
ずれか１項に記載されたシリコンエピタキシャルウェー
ハの製造方法。 - 【請求項９】 前記シリコンエピタキシャルウェーハが
ＣＣＤを製造する基板として用いられるものであること
を特徴とする請求項５〜８のいずれか１項に記載された
シリコンエピタキシャルウェーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352687A JP4656788B2 (ja) | 2001-11-19 | 2001-11-19 | シリコンエピタキシャルウェーハの製造方法 |
| PCT/JP2002/011550 WO2003044845A1 (fr) | 2001-11-19 | 2002-11-06 | Tranche epitaxiale en silicium et procede de production de cette derniere |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352687A JP4656788B2 (ja) | 2001-11-19 | 2001-11-19 | シリコンエピタキシャルウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003151984A true JP2003151984A (ja) | 2003-05-23 |
| JP4656788B2 JP4656788B2 (ja) | 2011-03-23 |
Family
ID=19164827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352687A Expired - Fee Related JP4656788B2 (ja) | 2001-11-19 | 2001-11-19 | シリコンエピタキシャルウェーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4656788B2 (ja) |
| WO (1) | WO2003044845A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2006179592A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法 |
| JP2006190896A (ja) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 |
| WO2007032180A1 (ja) * | 2005-09-12 | 2007-03-22 | Shin-Etsu Handotai Co., Ltd. | エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| JPWO2009075257A1 (ja) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | シリコン基板とその製造方法 |
| CN102064182A (zh) * | 2010-12-07 | 2011-05-18 | 中国电子科技集团公司第四十四研究所 | 降低传感器暗电流的ccd制作方法 |
| WO2013057887A1 (ja) * | 2011-10-20 | 2013-04-25 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005045337B4 (de) | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045339B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| DE102005045338B4 (de) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975637A (ja) * | 1982-10-25 | 1984-04-28 | Nec Corp | シリコン基板のイントリンシツク・ゲツタリング方法 |
| JPS60245235A (ja) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0369584A (ja) * | 1989-08-08 | 1991-03-25 | Mitsubishi Materials Corp | アンチモン被覆ケイ素粒子とその製造方法 |
| JPH05238883A (ja) * | 1992-02-28 | 1993-09-17 | Shin Etsu Handotai Co Ltd | 単結晶シリコン棒の製造方法及び製造装置 |
| JPH11243093A (ja) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JPH11354525A (ja) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2000072593A (ja) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066359A (en) * | 1990-09-04 | 1991-11-19 | Motorola, Inc. | Method for producing semiconductor devices having bulk defects therein |
| WO2000012787A1 (en) * | 1998-08-31 | 2000-03-09 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them |
-
2001
- 2001-11-19 JP JP2001352687A patent/JP4656788B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-06 WO PCT/JP2002/011550 patent/WO2003044845A1/ja active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975637A (ja) * | 1982-10-25 | 1984-04-28 | Nec Corp | シリコン基板のイントリンシツク・ゲツタリング方法 |
| JPS60245235A (ja) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0369584A (ja) * | 1989-08-08 | 1991-03-25 | Mitsubishi Materials Corp | アンチモン被覆ケイ素粒子とその製造方法 |
| JPH05238883A (ja) * | 1992-02-28 | 1993-09-17 | Shin Etsu Handotai Co Ltd | 単結晶シリコン棒の製造方法及び製造装置 |
| JPH11243093A (ja) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JPH11354525A (ja) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2000072593A (ja) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | アンチモンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ並びにこれらの製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (ja) * | 2004-08-31 | 2006-03-16 | Sumco Corp | シリコンエピタキシャルウェーハ及びその製造方法 |
| JP2006179592A (ja) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法 |
| JP2006190896A (ja) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | エピタキシャルシリコンウエハとその製造方法および半導体装置とその製造方法 |
| WO2007032180A1 (ja) * | 2005-09-12 | 2007-03-22 | Shin-Etsu Handotai Co., Ltd. | エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ |
| JP2007080958A (ja) * | 2005-09-12 | 2007-03-29 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ |
| JP2007273959A (ja) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光検出素子及びその製造方法 |
| JPWO2009075257A1 (ja) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | シリコン基板とその製造方法 |
| CN102064182A (zh) * | 2010-12-07 | 2011-05-18 | 中国电子科技集团公司第四十四研究所 | 降低传感器暗电流的ccd制作方法 |
| WO2013057887A1 (ja) * | 2011-10-20 | 2013-04-25 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
| JP2013089858A (ja) * | 2011-10-20 | 2013-05-13 | Shin Etsu Handotai Co Ltd | エピタキシャルウエーハ及びその製造方法 |
| US9425345B2 (en) | 2011-10-20 | 2016-08-23 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4656788B2 (ja) | 2011-03-23 |
| WO2003044845A1 (fr) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805681B2 (ja) | エピタキシャルウェーハおよびエピタキシャルウェーハの製造方法 | |
| JP2000044389A (ja) | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ | |
| JP2002100632A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
| JP2003124219A (ja) | シリコンウエーハおよびエピタキシャルシリコンウエーハ | |
| JP4656788B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| WO2001016408A1 (fr) | Plaquette de silicium epitaxiale | |
| JPWO2003009365A1 (ja) | シリコンウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、および、シリコンエピタキシャルウェーハ | |
| JP4465141B2 (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP2011054821A (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| KR100760736B1 (ko) | 실리콘에피택셜 웨이퍼의 제조방법 | |
| KR100774070B1 (ko) | 실리콘 에피텍셜 웨이퍼의 제조방법 | |
| JP4510997B2 (ja) | シリコン半導体基板およびその製造方法 | |
| JP3147338B2 (ja) | 半導体基板の製造方法 | |
| JP3578396B2 (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
| JPH10270455A (ja) | 半導体基板の製造方法 | |
| JP2002299345A (ja) | シリコン単結晶ウェーハ及びその製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
| JP3903643B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH10209055A (ja) | 薄膜エピタキシャルウェ−ハおよびその製造方法 | |
| JP2003160395A (ja) | 耐反りシリコンウエハ | |
| TW201909246A (zh) | 晶圓製造方法和晶圓 | |
| JP2003100759A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2005064406A (ja) | エピタキシャルシリコン単結晶ウェーハの製造方法及びエピタキシャルシリコン単結晶ウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080624 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4656788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |