JP2005317801A - 薄膜素子形成法 - Google Patents
薄膜素子形成法 Download PDFInfo
- Publication number
- JP2005317801A JP2005317801A JP2004134447A JP2004134447A JP2005317801A JP 2005317801 A JP2005317801 A JP 2005317801A JP 2004134447 A JP2004134447 A JP 2004134447A JP 2004134447 A JP2004134447 A JP 2004134447A JP 2005317801 A JP2005317801 A JP 2005317801A
- Authority
- JP
- Japan
- Prior art keywords
- release layer
- carbon
- forming
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【目的】良好な特性の電子回路素子を簡単な工程、低温且つ高精度に基体上に形成する。
【構成】基体上にカーボン又は炭素化合物のいずれか、又はこれらを含む物質からなる剥
離層を形成する工程と、当該剥離層の上に、薄膜電子回路素子の作製に必要な単層又は複
数の層からなる膜構造の少なくとも一部を形成する工程と、しかる後に当該剥離層中のカ
ーボン又は炭素化合物を酸化させて除去する工程と、当該膜構造を基体から剥離する工程
、とを含むことを特徴とする薄膜素子の形成法。
【選択図】図１
【構成】基体上にカーボン又は炭素化合物のいずれか、又はこれらを含む物質からなる剥
離層を形成する工程と、当該剥離層の上に、薄膜電子回路素子の作製に必要な単層又は複
数の層からなる膜構造の少なくとも一部を形成する工程と、しかる後に当該剥離層中のカ
ーボン又は炭素化合物を酸化させて除去する工程と、当該膜構造を基体から剥離する工程
、とを含むことを特徴とする薄膜素子の形成法。
【選択図】図１
Description
本発明は、半導体素子及び薄膜電子回路を形成する方法に関するものである。
単結晶シリコン表面に形成されるバイポーラ及びMOS型トランジスタは良好な特性を有
し、広く電子デバイスを構成する素子として用いられている。さらに、現在では素子サイ
ズの微細化に対応するため、シリコン表面に絶縁膜を介して作製された薄膜シリコン上に
トランジスタが作製されている。
し、広く電子デバイスを構成する素子として用いられている。さらに、現在では素子サイ
ズの微細化に対応するため、シリコン表面に絶縁膜を介して作製された薄膜シリコン上に
トランジスタが作製されている。
これらの素子形成は熱酸化法等１０００℃の高温の熱処理プロセス技術を基本としてい
る。最近、レーザ結晶化、プラズマＣＶＤ等比較的低温で、多結晶シリコン薄膜トランジ
スタ(poly-Si TFT)又はアモルファスシリコン薄膜トランジスタ(a-Si:HTFT)が作製できる
ようになった。さらに、大画面直視型ディスプレイの駆動回路への薄膜トランジスタの応
用が期待されている。そのため、大型基板処理技術の確立が必須となっている。さらには
、センサー等新機能デバイス実現のために３次元立体薄膜構造の実現が必要であり、基板
と素子との間に空隙を設ける技術が必要である。これまで、剥離層を使用して機械的な剥
離によって半導体薄膜素子を製造するいくつかの手法が知られている（特許文献１〜５）
。
る。最近、レーザ結晶化、プラズマＣＶＤ等比較的低温で、多結晶シリコン薄膜トランジ
スタ(poly-Si TFT)又はアモルファスシリコン薄膜トランジスタ(a-Si:HTFT)が作製できる
ようになった。さらに、大画面直視型ディスプレイの駆動回路への薄膜トランジスタの応
用が期待されている。そのため、大型基板処理技術の確立が必須となっている。さらには
、センサー等新機能デバイス実現のために３次元立体薄膜構造の実現が必要であり、基板
と素子との間に空隙を設ける技術が必要である。これまで、剥離層を使用して機械的な剥
離によって半導体薄膜素子を製造するいくつかの手法が知られている（特許文献１〜５）
。
上述のシリコントランジスタプロセス技術は高温の熱処理技術を基本としているために
、耐熱性の無い基板上に形成されるトランジスタ作製には適用出来ない問題点があった。
レーザ結晶化、プラズマＣＶＤ等の新規技術によってプロセス温度の低温化が図られては
いるが、なお３００℃以上が必要であり、プラスチック等の非耐熱基板上のトランジスタ
回路作製は困難であった。さらに、大面積基板上に直接トランジスタ回路を作製する場合
、基板サイズの大型化によって、作製プロセス装置の巨大化、低精度、且つコスト高にな
る問題点があった。
、耐熱性の無い基板上に形成されるトランジスタ作製には適用出来ない問題点があった。
レーザ結晶化、プラズマＣＶＤ等の新規技術によってプロセス温度の低温化が図られては
いるが、なお３００℃以上が必要であり、プラスチック等の非耐熱基板上のトランジスタ
回路作製は困難であった。さらに、大面積基板上に直接トランジスタ回路を作製する場合
、基板サイズの大型化によって、作製プロセス装置の巨大化、低精度、且つコスト高にな
る問題点があった。
本発明の目的は、かかる問題を解決し、良好な特性の薄膜電子回路の形成を耐熱性の無
い基板上にも可能にし、かつ大面積デバイスを実現する方法を提供することである。さら
には、基板と素子との間に空隙を設け、３次元立体薄膜構造を実現する方法を提供するこ
とである。
い基板上にも可能にし、かつ大面積デバイスを実現する方法を提供することである。さら
には、基板と素子との間に空隙を設け、３次元立体薄膜構造を実現する方法を提供するこ
とである。
上記目的は、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造を、
それらを支持する基体から剥離することによって達成される。又は、さらに当該膜構造を
別の基体に接着することによって達成される。本発明は、この目的を実現するために当該
膜構造とそれらを支持する基体との間にカーボン又は炭素化合物のいずれか、又はこれら
を含む物質からなる剥離層を設けることを特徴とする。
それらを支持する基体から剥離することによって達成される。又は、さらに当該膜構造を
別の基体に接着することによって達成される。本発明は、この目的を実現するために当該
膜構造とそれらを支持する基体との間にカーボン又は炭素化合物のいずれか、又はこれら
を含む物質からなる剥離層を設けることを特徴とする。
本発明の、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造の形成
法の態様においては、カーボン又は炭素化合物のいずれか、又はこれらを含む物質からな
る当該剥離層を少なくとも一部又は全部除去することによって、当該膜構造を、それを支
持する基体から剥離することを手段とする。
法の態様においては、カーボン又は炭素化合物のいずれか、又はこれらを含む物質からな
る当該剥離層を少なくとも一部又は全部除去することによって、当該膜構造を、それを支
持する基体から剥離することを手段とする。
又は、当該剥離層を除去することによって、少なくとも一部に空隙を有する剥離層の形
成を特徴とする。さらに、当該剥離層の除去によって、当該膜構造を、それを支持する基
体から剥離する工程を、当該膜構造を用いた所望の薄膜電子回路素子の形成プロセスの途
中、又は形成後に行うことを特徴とする。
成を特徴とする。さらに、当該剥離層の除去によって、当該膜構造を、それを支持する基
体から剥離する工程を、当該膜構造を用いた所望の薄膜電子回路素子の形成プロセスの途
中、又は形成後に行うことを特徴とする。
当該剥離を低温工程によって行うことによって、薄膜電子回路素子を所定の基体上に高
温の加熱工程を用いることなく形成することができる。本発明の方法によって、小面積の
基体上に作製した薄膜電子回路素子を大面積基体上に転写することによって、大面積デバ
イスを容易に作製することができる。本発明の態様に係わる薄膜電子回路素子として、例
えば、薄膜トランジスタ、MOS型FET、バイポーラトランジスタを単体で、又は複数個を組
み合わせて用いた回路、又は太陽電池を用いた回路等を例示することができる。
温の加熱工程を用いることなく形成することができる。本発明の方法によって、小面積の
基体上に作製した薄膜電子回路素子を大面積基体上に転写することによって、大面積デバ
イスを容易に作製することができる。本発明の態様に係わる薄膜電子回路素子として、例
えば、薄膜トランジスタ、MOS型FET、バイポーラトランジスタを単体で、又は複数個を組
み合わせて用いた回路、又は太陽電池を用いた回路等を例示することができる。
本発明による薄膜素子形成法によれば、良好な特性の半導体電子回路素子や３次元立体
薄膜構造を簡単な工程で作製でき、かつ大面積に亘るデバイスを作製することができる。
さらに、ガラス、プラスチック等耐熱性の無い基体の上に、良好な特性の電子回路素子及
びその回路を形成することができる。
薄膜構造を簡単な工程で作製でき、かつ大面積に亘るデバイスを作製することができる。
さらに、ガラス、プラスチック等耐熱性の無い基体の上に、良好な特性の電子回路素子及
びその回路を形成することができる。
本発明の方法の実施形態を図面を参照しながら説明する。本発明の薄膜電子回路の形成
法においては、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造を、
それらを支持する基体から少なくとも一部を剥離することによって達成する。又は、さら
に、剥離した当該膜構造を別の基体に接着することによって達成される。
法においては、薄膜電子回路素子の作製に必要な、単層又は複数の層からなる膜構造を、
それらを支持する基体から少なくとも一部を剥離することによって達成する。又は、さら
に、剥離した当該膜構造を別の基体に接着することによって達成される。
図１(a),(b)に、本発明の方法の基本的概念図を示す。基体１０上に剥離層２０を形成
し、さらにその上に、所定の薄膜電子回路素子形成に必要な単層又は複数の層からなる膜
構造３０を形成する。剥離層として、カーボン又は炭素化合物のいずれか、又はこれらを
含有する物質を用いる。これらは酸化されてガス化することによって除去することができ
る。カーボンとしてはグラファイト又はダイヤモンドライクカーボンが挙げられる。炭素
化合物としては、ＳｉＣ，ＳｉＣＧｅ,ＣＢやＢＤＴ-ＴＴＰなどの有機化合物が挙げられ
る。これらを含有する物質としては、これらの物質の粒子などを他の媒体に約２０体積％
以上混合するものが挙げられる。２０体積％よりも少ないと、後の工程で剥離層を酸化し
て除去するのが困難となる。また、剥離層は、カーボン又は炭素化合物のいずれか、又は
これらを含有する物質とエッチング可能な物質の混合又は積層によって構成してもよい。
し、さらにその上に、所定の薄膜電子回路素子形成に必要な単層又は複数の層からなる膜
構造３０を形成する。剥離層として、カーボン又は炭素化合物のいずれか、又はこれらを
含有する物質を用いる。これらは酸化されてガス化することによって除去することができ
る。カーボンとしてはグラファイト又はダイヤモンドライクカーボンが挙げられる。炭素
化合物としては、ＳｉＣ，ＳｉＣＧｅ,ＣＢやＢＤＴ-ＴＴＰなどの有機化合物が挙げられ
る。これらを含有する物質としては、これらの物質の粒子などを他の媒体に約２０体積％
以上混合するものが挙げられる。２０体積％よりも少ないと、後の工程で剥離層を酸化し
て除去するのが困難となる。また、剥離層は、カーボン又は炭素化合物のいずれか、又は
これらを含有する物質とエッチング可能な物質の混合又は積層によって構成してもよい。
カーボン又は炭素化合物のいずれかを少なくとも含有する物質の膜形成法としては、例
えば、スパッタリング法、プラズマ気化学反応法、真空蒸着法を挙げることが出来る。し
かし、膜形成法は、本発明の実施を限定することはなく、最適の形成法を選択できる。剥
離層の膜厚は、製造効率の点では１００nm〜１００００nm程度が好ましい。
えば、スパッタリング法、プラズマ気化学反応法、真空蒸着法を挙げることが出来る。し
かし、膜形成法は、本発明の実施を限定することはなく、最適の形成法を選択できる。剥
離層の膜厚は、製造効率の点では１００nm〜１００００nm程度が好ましい。
そして、当該剥離層２０を除去することによって、膜構造３０を、それを支持する基体
１０から剥離する工程を完成させる（図１b）。膜構造３０は、それ自身が物理的支持を
必要としないときは、そのまま半導体素子として、又はそれを用いる回路デバイスとして
使用する。あるいは、薄膜電子回路素子として、又はそれを用いる回路デバイスの形成工
程を続けて行うことができる。さらに、図１（c）に示すように、剥離した基体１０は、
再び、剥離層２０と所定の電子回路素子に必要な膜構造３０の形成に利用することができ
る。
１０から剥離する工程を完成させる（図１b）。膜構造３０は、それ自身が物理的支持を
必要としないときは、そのまま半導体素子として、又はそれを用いる回路デバイスとして
使用する。あるいは、薄膜電子回路素子として、又はそれを用いる回路デバイスの形成工
程を続けて行うことができる。さらに、図１（c）に示すように、剥離した基体１０は、
再び、剥離層２０と所定の電子回路素子に必要な膜構造３０の形成に利用することができ
る。
図２に示すように、剥離層２０の除去を一部分だけ行うことによって、剥離層２０の一
部２０Ａを残して、基体１０をそのままデバイスの支持基体として使用することもできる
。この場合、剥離層の部分的除去はWatanabe らが開発した埋め込みレジスト除去法（T.
Watanabe, T. Sameshima and M. Ide, “Etching of Buried PhotoresistLayers and Its
Application to Formation of Three Dimensional Layered Structure”, ApplPhys A
73 (2001) 4, 429-432）を用いて実現できる。これにより所定の電子回路素子を構成する
膜構造３０の下部に空隙Ｓ１を有する３次元立体構造が形成される。
部２０Ａを残して、基体１０をそのままデバイスの支持基体として使用することもできる
。この場合、剥離層の部分的除去はWatanabe らが開発した埋め込みレジスト除去法（T.
Watanabe, T. Sameshima and M. Ide, “Etching of Buried PhotoresistLayers and Its
Application to Formation of Three Dimensional Layered Structure”, ApplPhys A
73 (2001) 4, 429-432）を用いて実現できる。これにより所定の電子回路素子を構成する
膜構造３０の下部に空隙Ｓ１を有する３次元立体構造が形成される。
さらに、図３に示すように、剥離層２０の形成と一部分の除去を繰り返すことによって
、それぞれの剥離層２０内に空隙Ｓ１，Ｓ２を有する多層立体薄膜構造を形成することが
できる。３次元立体構造の形成は熱及び電気伝導率等を制御可能であり、新規機能素子の
形成に利用可能である。
、それぞれの剥離層２０内に空隙Ｓ１，Ｓ２を有する多層立体薄膜構造を形成することが
できる。３次元立体構造の形成は熱及び電気伝導率等を制御可能であり、新規機能素子の
形成に利用可能である。
図４(a).(b),(c)には、本発明の方法のうち、膜構造３０を別の基体に転写する態様を
示す。基体１０上に剥離層２０を形成し、さらにその上に、膜構造３０を形成する（図４
a）。次に、膜構造３０の上に別の基体４０を適当な接着剤によって接着する（図４b）。
しかる後に、剥離層２０を除去することによって、膜構造３０を、それを支持する基体１
０から剥離し、別の基体４０上へと転写する工程を完成させる（図４c）。薄膜電子回路
素子の作製プロセスにおいて、最終的に電子回路デバイスとして使用する場合の支持基体
とは別の基体上に作製することによって、薄膜電子回路素子の作製プロセスとして、少な
くとも１部の素子を、良好な特性が得られる高温加熱処理を用いるプロセス技術を使用で
きる。
示す。基体１０上に剥離層２０を形成し、さらにその上に、膜構造３０を形成する（図４
a）。次に、膜構造３０の上に別の基体４０を適当な接着剤によって接着する（図４b）。
しかる後に、剥離層２０を除去することによって、膜構造３０を、それを支持する基体１
０から剥離し、別の基体４０上へと転写する工程を完成させる（図４c）。薄膜電子回路
素子の作製プロセスにおいて、最終的に電子回路デバイスとして使用する場合の支持基体
とは別の基体上に作製することによって、薄膜電子回路素子の作製プロセスとして、少な
くとも１部の素子を、良好な特性が得られる高温加熱処理を用いるプロセス技術を使用で
きる。
具体的な転写例としてトランジスタ素子及びそれを用いた回路の転写を示すことが出来
る。図５には、メタルオキサイドセミコンダクター（MOS）型電界効果型トランジスタ（F
ET）を転写する例を示す。 MOSFETの作製工程として、結晶性シリコン膜５０の形成、ゲ
ート絶縁膜６０の形成、ドープシリコンによるソース・ドレイン領域７０，７２の形成、
ゲート電極８０、ソース電極８２、ドレイン電極８４の形成、さらには層間絶縁膜９０．
９２及びパッシベーション膜９４の形成及びトランジスタ間或いは外部回路との金属配線
１００，１０２の形成が含まれる。図５aには、これら全てが剥離層２０を形成した基体
１０の上で完成した場合を示している。
る。図５には、メタルオキサイドセミコンダクター（MOS）型電界効果型トランジスタ（F
ET）を転写する例を示す。 MOSFETの作製工程として、結晶性シリコン膜５０の形成、ゲ
ート絶縁膜６０の形成、ドープシリコンによるソース・ドレイン領域７０，７２の形成、
ゲート電極８０、ソース電極８２、ドレイン電極８４の形成、さらには層間絶縁膜９０．
９２及びパッシベーション膜９４の形成及びトランジスタ間或いは外部回路との金属配線
１００，１０２の形成が含まれる。図５aには、これら全てが剥離層２０を形成した基体
１０の上で完成した場合を示している。
結晶性膜形成、ゲート絶縁膜形成、ドープシリコン領域形成のための不純物活性化等に
は、基体１０が石英等のように耐熱性を有するときは、高温（＞800℃）の加熱処理工程
を用いることができる。さらには、レーザ結晶化、レーザ活性化、プラズマＣＶＤ等の比
較的低温度で処理できる技術を用いることもできる。 次に、別の基体４０をトランジス
タ回路上に接着させ（図５ｂ）、しかる後に、剥離層２０を除去してトランジスタ回路を
基体４０上に転写させる（図５ｃ）。
は、基体１０が石英等のように耐熱性を有するときは、高温（＞800℃）の加熱処理工程
を用いることができる。さらには、レーザ結晶化、レーザ活性化、プラズマＣＶＤ等の比
較的低温度で処理できる技術を用いることもできる。 次に、別の基体４０をトランジス
タ回路上に接着させ（図５ｂ）、しかる後に、剥離層２０を除去してトランジスタ回路を
基体４０上に転写させる（図５ｃ）。
このとき、基体４０はトランジスタ回路の支持を目的とするものであり、トランジスタ
作製中の処理には影響されない。したがって、トランジスタ作製において、高い処理温度
を必要とする技術を用いる場合でも、基体４０には耐熱性の小さい、安価な材料、例えば
プラスチック等を用いることが出来る。このように、本発明の方法を用いることによって
、優れた特性を持つ半導体素子、及びその回路の形成が、種々の材料からなる基体上で可
能となる。
作製中の処理には影響されない。したがって、トランジスタ作製において、高い処理温度
を必要とする技術を用いる場合でも、基体４０には耐熱性の小さい、安価な材料、例えば
プラスチック等を用いることが出来る。このように、本発明の方法を用いることによって
、優れた特性を持つ半導体素子、及びその回路の形成が、種々の材料からなる基体上で可
能となる。
さらに、図６に示すように、本発明の方法を用いることによって、予め面積が小さい基
体１０上に剥離層２０を介して作製したトランジスタ回路１１０を、複数個隙間なく、又
は多少の隙間を開けて並べて面積が大きな基体１２０上に接着し、剥離層２０を除去する
ことによって、トランジスタ回路１１０を、より大きな面積の基体１２０上に転写するこ
とができる。この方法によって、従来の大面積基体上の高精細パターンニングの困難を解
消することができ、優れた特性を持つ微細な半導体素子、及びその回路のユニットを大面
積基体上に形成可能となる。
体１０上に剥離層２０を介して作製したトランジスタ回路１１０を、複数個隙間なく、又
は多少の隙間を開けて並べて面積が大きな基体１２０上に接着し、剥離層２０を除去する
ことによって、トランジスタ回路１１０を、より大きな面積の基体１２０上に転写するこ
とができる。この方法によって、従来の大面積基体上の高精細パターンニングの困難を解
消することができ、優れた特性を持つ微細な半導体素子、及びその回路のユニットを大面
積基体上に形成可能となる。
さらに、図７に示すように、本発明の方法を用いることによって、基体１０上に剥離層
２０を介して作製したトランジスタ回路1３０を、より面積が小さな基体１４０上に接着
し、剥離層２０を除去することによって、トランジスタ回路１３０を、より面積が小さな
基体１４０上に転写して、優れた特性を持つ半導体素子、及びその回路の形成を一度に多
数の基体上に実現することができる。
２０を介して作製したトランジスタ回路1３０を、より面積が小さな基体１４０上に接着
し、剥離層２０を除去することによって、トランジスタ回路１３０を、より面積が小さな
基体１４０上に転写して、優れた特性を持つ半導体素子、及びその回路の形成を一度に多
数の基体上に実現することができる。
なお、上記本発明の半導体素子の形成法は、図１〜７に示す方法に限定されず、適宜変
更することができる。例えば、半導体素子及び回路についてMOSFET及びその回路を示した
が、その他、バイポーラ素子、太陽電池素子、アモルファスシリコンTFT等、アモルファ
スイメージセンサー等を例示することができる。
更することができる。例えば、半導体素子及び回路についてMOSFET及びその回路を示した
が、その他、バイポーラ素子、太陽電池素子、アモルファスシリコンTFT等、アモルファ
スイメージセンサー等を例示することができる。
さらに、図５〜７には、少なくともトランジスタ素子を完成した後、本発明の方法によ
る転写法を示したが、本発明による方法は素子作製の途中にも適用することができる。例
えば、図８(a),(b),(c)に示すように、ゲート電極、絶縁膜、シリコン膜、ドープ層、層
間絶縁膜形成後、本発明による転写を行う。転写の後、素子の電気回路構成に必要なメタ
ル配線１００、１０２を行っても良い。他の素子を用いる場合も同様に本発明の方法によ
る転写法を用いることができる。
る転写法を示したが、本発明による方法は素子作製の途中にも適用することができる。例
えば、図８(a),(b),(c)に示すように、ゲート電極、絶縁膜、シリコン膜、ドープ層、層
間絶縁膜形成後、本発明による転写を行う。転写の後、素子の電気回路構成に必要なメタ
ル配線１００、１０２を行っても良い。他の素子を用いる場合も同様に本発明の方法によ
る転写法を用いることができる。
図１において、剥離層２０の除去を実現するためには剥離層の成分のカーボン又は炭素
化合物の酸化を行う。カーボン又は炭素化合物の炭素は酸化によって二酸化炭素ガスとな
り膜外に放出されるので、剥離層の除去を実現することができる。
化合物の酸化を行う。カーボン又は炭素化合物の炭素は酸化によって二酸化炭素ガスとな
り膜外に放出されるので、剥離層の除去を実現することができる。
図９に、陽極酸化法によって、カーボン又は炭素化合物を酸化し、剥離層の除去を行う
工程を示す。基体１０上に形成された剥離層２０の一端を陽極とし、他に金属電極２００
を陰極として、酸化性溶液２０５中で電圧を印加する。剥離層２０が酸化性溶液に触れて
いる部分は溶液から剥離層２０に流れる電流によって、酸素イオンが溶液中から剥離層２
０に入り、カーボン又は炭素化合物を酸化して二酸化炭素を発生して、反応部分が順次酸
化によって除去される。その結果、剥離層２０の除去が上部の膜構造３０を損なうことな
く実現される。陽極酸化を行う酸化性溶液として、塩酸、硝酸、燐酸、酢酸等を挙げるこ
とができる。
工程を示す。基体１０上に形成された剥離層２０の一端を陽極とし、他に金属電極２００
を陰極として、酸化性溶液２０５中で電圧を印加する。剥離層２０が酸化性溶液に触れて
いる部分は溶液から剥離層２０に流れる電流によって、酸素イオンが溶液中から剥離層２
０に入り、カーボン又は炭素化合物を酸化して二酸化炭素を発生して、反応部分が順次酸
化によって除去される。その結果、剥離層２０の除去が上部の膜構造３０を損なうことな
く実現される。陽極酸化を行う酸化性溶液として、塩酸、硝酸、燐酸、酢酸等を挙げるこ
とができる。
図１０には、カーボン又は炭素化合物を含む領域を剥離層内に部分的に形成することに
よって、陽極酸化法によって、当該剥離層を部分的に除去する工程を示す。カーボン又は
炭素化合物を含む層２１０を基体表面の一部の領域にエッチングやマスク等の手段によっ
て形成する。２１０層は紙面垂直方向には基板内を切れることなく形成されている。その
他はカーボン又は炭素化合物を含まない固体層２２０を形成して２層からなる剥離層を構
成する。カーボン又は炭素化合物を含まない固体層２２０として、ＳｉＯ2、ＳｉＮ、Ａ
ｌ2Ｏ3、などを挙げることができる。固体層の形成は蒸着やＣＶＤ等を用いることができ
る。
よって、陽極酸化法によって、当該剥離層を部分的に除去する工程を示す。カーボン又は
炭素化合物を含む層２１０を基体表面の一部の領域にエッチングやマスク等の手段によっ
て形成する。２１０層は紙面垂直方向には基板内を切れることなく形成されている。その
他はカーボン又は炭素化合物を含まない固体層２２０を形成して２層からなる剥離層を構
成する。カーボン又は炭素化合物を含まない固体層２２０として、ＳｉＯ2、ＳｉＮ、Ａ
ｌ2Ｏ3、などを挙げることができる。固体層の形成は蒸着やＣＶＤ等を用いることができ
る。
さらに、その上に、膜構造３０を形成する。そして、図９に示すように、カーボン又は
炭素化合物を含む層２１０の一端を陽極とし、他に金属電極２００を陰極として、酸化性
溶液中で電圧を印加する。層２１０が陽極酸化によって、紙面垂直方向に除去されると空
隙Ｓ１を含む剥離層が形成される。
炭素化合物を含む層２１０の一端を陽極とし、他に金属電極２００を陰極として、酸化性
溶液中で電圧を印加する。層２１０が陽極酸化によって、紙面垂直方向に除去されると空
隙Ｓ１を含む剥離層が形成される。
空隙Ｓ１を含む固体層２２０は、その後エッチングによって完全に除去して、膜構造３
０を基体１０から完全に剥離して利用することができる。固体層２２０からなる剥離層が
微小な空隙Ｓ１を有するため、エッチング液は容易に剥離層内部に侵入し、剥離層を除去
することができる。又は、空隙Ｓ１を含む固体層２２０を、そのまま膜構造３０の支持層
として利用することもできる。
０を基体１０から完全に剥離して利用することができる。固体層２２０からなる剥離層が
微小な空隙Ｓ１を有するため、エッチング液は容易に剥離層内部に侵入し、剥離層を除去
することができる。又は、空隙Ｓ１を含む固体層２２０を、そのまま膜構造３０の支持層
として利用することもできる。
剥離層として炭素化合物を用いることによって微小な空隙を有するポーラス剥離層を形
成することができる。図１１には、炭素化合物の固体層を設けることによって、陽極酸化
法によって、微小な空隙を有するポーラス剥離層を形成する工程を示す。基体１０上に炭
素化合物層２３０を形成する。炭素化合物層として、ＳｉxＣ1-xを挙げることができる。
そして、当該剥離層２３０の一端を陽極とし、他に金属電極を陰極として、酸化性溶液中
で電圧を印加する。陽極酸化によって炭素のみが除去されるため、微小な空隙を含むポー
ラス剥離層２３０Ａが形成される。
成することができる。図１１には、炭素化合物の固体層を設けることによって、陽極酸化
法によって、微小な空隙を有するポーラス剥離層を形成する工程を示す。基体１０上に炭
素化合物層２３０を形成する。炭素化合物層として、ＳｉxＣ1-xを挙げることができる。
そして、当該剥離層２３０の一端を陽極とし、他に金属電極を陰極として、酸化性溶液中
で電圧を印加する。陽極酸化によって炭素のみが除去されるため、微小な空隙を含むポー
ラス剥離層２３０Ａが形成される。
この微小な空隙を含むポーラス剥離層２３０Ａは薄膜電子素子の回路形成に必要な単層
又は複数の層からなる膜構造を基体から完全に剥離するための剥離層として利用すること
ができる。又は微小な空隙を含む剥離層を、そのまま当該膜構造の支持層として利用する
こともできる。
又は複数の層からなる膜構造を基体から完全に剥離するための剥離層として利用すること
ができる。又は微小な空隙を含む剥離層を、そのまま当該膜構造の支持層として利用する
こともできる。
カーボン又は炭素化合物の酸化はオゾン又はオゾンを含む雰囲気を用いて行うことがで
きる。図１２に、オゾン酸化法による剥離層の除去を行う工程を示す。基体１０上に剥離
層２０を形成し、さらにその上に、膜構造３０を形成した構造体をオゾン又はオゾンを含
む雰囲気２４０に晒す。剥離層２０がオゾンによって酸化され、二酸化炭素を発生して、
反応部分が順次酸化によって除去される。その結果、剥離層２０の除去が上部の膜構造３
０を損なうことなく実現される。
きる。図１２に、オゾン酸化法による剥離層の除去を行う工程を示す。基体１０上に剥離
層２０を形成し、さらにその上に、膜構造３０を形成した構造体をオゾン又はオゾンを含
む雰囲気２４０に晒す。剥離層２０がオゾンによって酸化され、二酸化炭素を発生して、
反応部分が順次酸化によって除去される。その結果、剥離層２０の除去が上部の膜構造３
０を損なうことなく実現される。
オゾン又はオゾンを含む雰囲気は酸素又は酸素を含む気体をプラズマ放電又は紫外線照
射によって発生させることができる。図１３には、図１０に示す態様と同様に、カーボン
又は炭素化合物を含む領域を剥離層内に部分的に形成することによって、オゾン又はオゾ
ンを含む雰囲気を用いて、当該剥離層を部分的に除去する工程を示す。図１０に示す態様
と同様に空隙を含む固体層２２０が形成される。図１４には、図１１に示す態様と同様に
、炭素化合物の固体層を設けることによって、オゾン酸化法によって、微小な空隙を有す
るポーラス剥離層２３０Ａを形成する工程を示す。図１１に示す態様と同様に、微小な空
隙を含むポーラス剥離層２３０Ａが形成される。
射によって発生させることができる。図１３には、図１０に示す態様と同様に、カーボン
又は炭素化合物を含む領域を剥離層内に部分的に形成することによって、オゾン又はオゾ
ンを含む雰囲気を用いて、当該剥離層を部分的に除去する工程を示す。図１０に示す態様
と同様に空隙を含む固体層２２０が形成される。図１４には、図１１に示す態様と同様に
、炭素化合物の固体層を設けることによって、オゾン酸化法によって、微小な空隙を有す
るポーラス剥離層２３０Ａを形成する工程を示す。図１１に示す態様と同様に、微小な空
隙を含むポーラス剥離層２３０Ａが形成される。
カーボン又は炭素化合物の酸化は酸素又は酸素を含むプラズマ雰囲気を用いても行うこ
とができる。図１５に、酸素又は酸素を含むプラズマ酸化法によって、離層の除去を行う
工程を示す。基体１０上に剥離層２０を形成し、さらにその上に構造３０を形成した構造
体を酸素又は酸素を含むプラズマ雰囲気２５０に晒す。剥離層２０が酸素プラズマによっ
て酸化され、二酸化炭素を発生して、反応部分が順次酸化によって除去される。その結果
、剥離層２０の除去が上部の膜構造３０を損なうことなく実現される。酸素又は酸素を含
むプラズマ雰囲気は、図１５に示すように、酸素又は酸素を含む気体をDC又はRF放電によ
って発生させることができる。
とができる。図１５に、酸素又は酸素を含むプラズマ酸化法によって、離層の除去を行う
工程を示す。基体１０上に剥離層２０を形成し、さらにその上に構造３０を形成した構造
体を酸素又は酸素を含むプラズマ雰囲気２５０に晒す。剥離層２０が酸素プラズマによっ
て酸化され、二酸化炭素を発生して、反応部分が順次酸化によって除去される。その結果
、剥離層２０の除去が上部の膜構造３０を損なうことなく実現される。酸素又は酸素を含
むプラズマ雰囲気は、図１５に示すように、酸素又は酸素を含む気体をDC又はRF放電によ
って発生させることができる。
図１６には、図１０に示す態様と同様に、カーボン又は炭素化合物を含む領域を剥離層
内に部分的に形成することによって、酸素又は酸素を含むプラズマ雰囲気を用いて、当該
剥離層を部分的に除去する工程を示す。図１０に示す態様と同様に空隙を含む固体層２２
０が形成される。図１７には、図１１に示す態様と同様に、炭素化合物の固体層を設ける
ことによって、酸素又は酸素を含むプラズマ酸化法によって、微小な空隙を有するポーラ
ス剥離層２３０Ａを形成する工程を示す。図１１に示す態様と同様に、微小な空隙を含む
ポーラス剥離層２３０Ａが形成される。
内に部分的に形成することによって、酸素又は酸素を含むプラズマ雰囲気を用いて、当該
剥離層を部分的に除去する工程を示す。図１０に示す態様と同様に空隙を含む固体層２２
０が形成される。図１７には、図１１に示す態様と同様に、炭素化合物の固体層を設ける
ことによって、酸素又は酸素を含むプラズマ酸化法によって、微小な空隙を有するポーラ
ス剥離層２３０Ａを形成する工程を示す。図１１に示す態様と同様に、微小な空隙を含む
ポーラス剥離層２３０Ａが形成される。
電子回路素子を形成する薄膜にダメージが与えられるのを避けたいときは、カーボン又
は炭素化合物の酸化は酸素又は酸素を含むラジカル雰囲気を用いても行うことができる。
図１８に、酸素又は酸素を含むラジカル酸化法によって、剥離層の除去を行う工程を示す
。剥離層２０を形成し、さらにその上に膜構造３０を形成した構造体を酸素又は酸素を含
むラジカル雰囲気２６０に晒す。剥離層２０が酸素又は酸素を含むラジカルによって酸化
され、二酸化炭素を発生して、反応部分が順次酸化によって除去される。その結果、剥離
層２０の除去が上部の膜構造３０を損なうことなく実現される。
は炭素化合物の酸化は酸素又は酸素を含むラジカル雰囲気を用いても行うことができる。
図１８に、酸素又は酸素を含むラジカル酸化法によって、剥離層の除去を行う工程を示す
。剥離層２０を形成し、さらにその上に膜構造３０を形成した構造体を酸素又は酸素を含
むラジカル雰囲気２６０に晒す。剥離層２０が酸素又は酸素を含むラジカルによって酸化
され、二酸化炭素を発生して、反応部分が順次酸化によって除去される。その結果、剥離
層２０の除去が上部の膜構造３０を損なうことなく実現される。
酸素又は酸素を含む気体をDC又はRF放電によってプラズマを発生させ、そのプラズマを
電位閉じ込めすることによって、中性ラジカルを取り出すことができる。また、酸素又は
酸素を含む気体に紫外線を照射することによってもラジカルを発生することができる。
電位閉じ込めすることによって、中性ラジカルを取り出すことができる。また、酸素又は
酸素を含む気体に紫外線を照射することによってもラジカルを発生することができる。
図１９には、図１０に示す態様と同様に、カーボン又は炭素化合物を含む領域を剥離層
内に部分的に形成することによって、酸素又は酸素を含むラジカル雰囲気を用いて、当該
剥離層を部分的に除去する工程を示す。図１０に示す態様と同様に空隙を含む固体層２２
０が形成される。図２０には、図１１に示す態様と同様に、炭素化合物の固体層を設ける
ことによって、酸素又は酸素を含むラジカル酸化法によって、微小な空隙を有するポーラ
ス剥離層２３０Ａを形成する工程を示す。図１１に示す態様と同様に、微小な空隙を含む
ポーラス剥離層２３０Ａが形成される。
内に部分的に形成することによって、酸素又は酸素を含むラジカル雰囲気を用いて、当該
剥離層を部分的に除去する工程を示す。図１０に示す態様と同様に空隙を含む固体層２２
０が形成される。図２０には、図１１に示す態様と同様に、炭素化合物の固体層を設ける
ことによって、酸素又は酸素を含むラジカル酸化法によって、微小な空隙を有するポーラ
ス剥離層２３０Ａを形成する工程を示す。図１１に示す態様と同様に、微小な空隙を含む
ポーラス剥離層２３０Ａが形成される。
カーボン又は炭素化合物の酸化は高温水蒸気熱処理によって行うことができる。図２１
に、高温水蒸気熱処理によって、剥離層の除去を行う工程を示す。基体１０上に剥離層２
０を形成し、さらにその上に膜構造３０を形成した構造体を高温水蒸気雰囲気２７０に晒
す。剥離層２０が高温水蒸気によって酸化され、二酸化炭素を発生して、反応部分が順次
酸化によって除去される。その結果、剥離層２０の除去が上部の膜構造３０を損なうこと
なく実現される。高温水蒸気熱処理は水蒸気の圧力を３０ＭＰａまで大きくするとより効
果的に剥離層を酸化することができる。また、温度は２００℃〜１０００℃が好適な温度
範囲として例示できる。
に、高温水蒸気熱処理によって、剥離層の除去を行う工程を示す。基体１０上に剥離層２
０を形成し、さらにその上に膜構造３０を形成した構造体を高温水蒸気雰囲気２７０に晒
す。剥離層２０が高温水蒸気によって酸化され、二酸化炭素を発生して、反応部分が順次
酸化によって除去される。その結果、剥離層２０の除去が上部の膜構造３０を損なうこと
なく実現される。高温水蒸気熱処理は水蒸気の圧力を３０ＭＰａまで大きくするとより効
果的に剥離層を酸化することができる。また、温度は２００℃〜１０００℃が好適な温度
範囲として例示できる。
図２２には、図１０に示す態様と同様に、カーボン又は炭素化合物を含む領域を剥離層
内に部分的に形成することによって、高温水蒸気雰囲気を用いて、当該剥離層を部分的に
除去する工程を示す。図１０に示す態様と同様に空隙を含む固体層２２０が形成される。
図２３には、図１１に示す態様と同様に、炭素化合物の固体層を設けることによって、高
温水蒸気酸化法によって、微小な空隙を有するポーラス剥離層２３０Ａを形成する工程を
示す。図１１に示す態様と同様に、微小な空隙を含むポーラス剥離層２３０Ａが形成され
る。
内に部分的に形成することによって、高温水蒸気雰囲気を用いて、当該剥離層を部分的に
除去する工程を示す。図１０に示す態様と同様に空隙を含む固体層２２０が形成される。
図２３には、図１１に示す態様と同様に、炭素化合物の固体層を設けることによって、高
温水蒸気酸化法によって、微小な空隙を有するポーラス剥離層２３０Ａを形成する工程を
示す。図１１に示す態様と同様に、微小な空隙を含むポーラス剥離層２３０Ａが形成され
る。
カーボン又は炭素化合物の酸化は高圧高温の超臨界水を用いても効率よく行うことがで
きる。図２４に、超臨界水によって、剥離層の除去を行う工程を示す。基体１０上に剥離
層２０を形成し、さらにその上に膜構造３０を形成した構造体を超臨界水２８０に晒す。
剥離層２０は酸化性の強い超臨界水によって酸化され、二酸化炭素を発生して、反応部分
が順次酸化によって除去される。その結果、剥離層２０の除去が上部の膜構造３０を損な
うことなく実現される。
きる。図２４に、超臨界水によって、剥離層の除去を行う工程を示す。基体１０上に剥離
層２０を形成し、さらにその上に膜構造３０を形成した構造体を超臨界水２８０に晒す。
剥離層２０は酸化性の強い超臨界水によって酸化され、二酸化炭素を発生して、反応部分
が順次酸化によって除去される。その結果、剥離層２０の除去が上部の膜構造３０を損な
うことなく実現される。
図２５には、図１０に示す態様と同様に、カーボン又は炭素化合物を含む領域を剥離層
内に部分的に形成することによって、超臨界水を用いて、当該剥離層を部分的に除去する
工程を示す。図１０に示す態様と同様に空隙を含む固体層２２０が形成される。図２６に
は、図１１に示す態様と同様に、炭素化合物の固体層を設けることにより、超臨界水酸化
法によって、微小な空隙を有するポーラス剥離層２３０Ａを形成する工程を示す。図１１
に示す態様と同様に、微小な空隙を含むポーラス剥離層２３０Ａが形成される。
内に部分的に形成することによって、超臨界水を用いて、当該剥離層を部分的に除去する
工程を示す。図１０に示す態様と同様に空隙を含む固体層２２０が形成される。図２６に
は、図１１に示す態様と同様に、炭素化合物の固体層を設けることにより、超臨界水酸化
法によって、微小な空隙を有するポーラス剥離層２３０Ａを形成する工程を示す。図１１
に示す態様と同様に、微小な空隙を含むポーラス剥離層２３０Ａが形成される。
シリコンウエハーからなる基体上にスパッタ法によってカーボン膜（厚み800nm）から
なる剥離層を形成し、さらにその上に、蒸着法によってＳｉＯ２膜を形成した。これをオ
ゾン雰囲気中で加熱処理した。オゾン雰囲気は０．０１％であり、温度は３００℃、処理
時間は５時間とした。図２７に、膜構造体の光学顕微鏡写真とその断面説明図を示す。Ｓ
ｉＯ２膜のエッジから３００μｍ程度内部までカーボンのエッチングが認められ、カーボ
ンが部分的に除去された。
なる剥離層を形成し、さらにその上に、蒸着法によってＳｉＯ２膜を形成した。これをオ
ゾン雰囲気中で加熱処理した。オゾン雰囲気は０．０１％であり、温度は３００℃、処理
時間は５時間とした。図２７に、膜構造体の光学顕微鏡写真とその断面説明図を示す。Ｓ
ｉＯ２膜のエッジから３００μｍ程度内部までカーボンのエッチングが認められ、カーボ
ンが部分的に除去された。
１０ 基体
２０ 剥離層
２０Ａ 剥離層の一部
３０ 膜構造
４０ 別の基体
５０ 結晶性シリコン膜
６０ ゲート絶縁膜
７０ ソース領域
７２ ドレイン領域
８０ ゲート電極
８２ ソース電極
８４ ドレイン電極
９０、９２ 層間絶縁膜
９４ パッシベーション膜
１００、１０２ 金属配線
１１０、１３０ トランジスタ回路
１２０ 面積が大きな基体
１４０ 面積が小さな基体
２００ 金属電極
２０５ 酸化性溶液
２２０ 固体層
２３０ 炭素化合物層
２３０Ａ ポーラス剥離層
２４０ オゾン又はオゾンを含む雰囲気
２５０ 酸素又は酸素を含むプラズマ雰囲気
２６０ 酸素又は酸素を含むラジカル雰囲気
２７０ 高温水蒸気雰囲気
２８０ 超臨界水
Ｓ１、Ｓ２ 空隙
２０ 剥離層
２０Ａ 剥離層の一部
３０ 膜構造
４０ 別の基体
５０ 結晶性シリコン膜
６０ ゲート絶縁膜
７０ ソース領域
７２ ドレイン領域
８０ ゲート電極
８２ ソース電極
８４ ドレイン電極
９０、９２ 層間絶縁膜
９４ パッシベーション膜
１００、１０２ 金属配線
１１０、１３０ トランジスタ回路
１２０ 面積が大きな基体
１４０ 面積が小さな基体
２００ 金属電極
２０５ 酸化性溶液
２２０ 固体層
２３０ 炭素化合物層
２３０Ａ ポーラス剥離層
２４０ オゾン又はオゾンを含む雰囲気
２５０ 酸素又は酸素を含むプラズマ雰囲気
２６０ 酸素又は酸素を含むラジカル雰囲気
２７０ 高温水蒸気雰囲気
２８０ 超臨界水
Ｓ１、Ｓ２ 空隙
Claims (7)
- 基体上にカーボン又は炭素化合物のいずれか、又はこれらを含む物質からなる剥離層を形
成する工程と、当該剥離層の上に、薄膜電子回路素子の作製に必要な単層又は複数の層か
らなる膜構造の少なくとも一部を形成する工程と、しかる後に当該剥離層中のカーボン又
は炭素化合物を酸化させて除去する工程と、当該膜構造を基体から剥離する工程、とを含
むことを特徴とする薄膜素子の形成法。 - 基体上にカーボン又は炭素化合物のいずれか、又はこれらを含む物質からなる剥離層を形
成する工程と、当該剥離層の上に、薄膜電子回路素子の作製に必要な単層又は複数の層か
らなる膜構造の少なくとも一部を形成する工程と、別の基体を当該膜構造上に接着する工
程と、しかる後に当該剥離層中のカーボン又は炭素化合物を酸化させて除去する工程と、
当該膜構造を基体から剥離する工程、とを含むことを特徴とする膜構造を別の基体に転写
した薄膜素子の形成法。 - 基体上にカーボン又は炭素化合物のいずれか、又はこれらを含む物質からなる剥離層を形
成する工程と、当該剥離層の上に、薄膜電子回路素子の作製に必要な単層又は複数の層か
らなる膜構造の少なくとも一部を形成する工程と、しかる後に当該剥離層中のカーボン又
は炭素化合物を一部分だけ酸化させて除去し剥離層の一部を残すことによって当該膜構造
の下部に空隙を形成する工程、とを含むことを特徴とする３次元立体薄膜構造を有する薄
膜素子の形成法。 - 請求項１ないし３のいずれかに記載の方法において、カーボン又は炭素化合物のいずれか
、又はこれらを含む物質からなる層を基体表面の一部の領域に形成し、その他はカーボン
又は炭素化合物を含まない固体層を形成して２層からなる剥離層を形成する工程と、当該
剥離層の上に、薄膜電子回路素子の作製に必要な単層又は複数の層からなる膜構造の少な
くとも一部を形成する工程と、しかる後に当該剥離層中のカーボン又は炭素化合物を酸化
させて除去し空隙を含む剥離層を形成する工程、とを含むことを特徴とする薄膜素子の形
成法。 - 請求項１ないし３のいずれかに記載の方法において、剥離層として炭素化合物を用いて、
剥離層を酸化してポーラス剥離層を形成することを特徴とする薄膜素子の形成法。 - 請求項４又は５記載の方法において、空隙を含む剥離層又はポーラス剥離層をエッチング
して除去することを特徴とする薄膜素子の形成法。 - 請求項１ないし５のいずれかに記載の方法において、酸性溶液中で剥離層を陽極酸化する
方法、又はオゾン若しくはオゾンを含む雰囲気、酸素プラズマ若しくは酸素を含むプラズ
マ雰囲気、酸素ラジカル若しくは酸素を含むラジカル雰囲気、水蒸気雰囲気、超臨界水、
のいずれかに剥離層を晒す方法、によって酸化を行うことを特徴とする薄膜素子の形成法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004134447A JP2005317801A (ja) | 2004-04-28 | 2004-04-28 | 薄膜素子形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004134447A JP2005317801A (ja) | 2004-04-28 | 2004-04-28 | 薄膜素子形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005317801A true JP2005317801A (ja) | 2005-11-10 |
Family
ID=35444895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004134447A Pending JP2005317801A (ja) | 2004-04-28 | 2004-04-28 | 薄膜素子形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005317801A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960195B2 (en) * | 2007-08-22 | 2011-06-14 | Sony Corporation | Laser diode array, method of manufacturing same, printer, and optical communication device |
| WO2014038424A1 (ja) * | 2012-09-05 | 2014-03-13 | 東レ株式会社 | 積層体 |
| JP2014046632A (ja) * | 2012-09-03 | 2014-03-17 | Saitama Univ | 積層体の製造方法 |
| JP2014209522A (ja) * | 2013-04-16 | 2014-11-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104276A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH065891A (ja) * | 1992-06-19 | 1994-01-14 | Mitsubishi Electric Corp | 薄膜太陽電池の製造方法 |
| JP2002009291A (ja) * | 2000-06-21 | 2002-01-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2003224248A (ja) * | 2002-01-31 | 2003-08-08 | Osaka Prefecture | 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置 |
| JP2003347587A (ja) * | 2002-05-23 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004106540A (ja) * | 2002-08-28 | 2004-04-08 | Kyocera Corp | 複合体およびその製造方法、並びにセラミック基板の製造方法 |
| JP2005538570A (ja) * | 2002-09-06 | 2005-12-15 | フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． | ガラス状材料からなる平面基板の構造化方法 |
-
2004
- 2004-04-28 JP JP2004134447A patent/JP2005317801A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104276A (ja) * | 1989-09-19 | 1991-05-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH065891A (ja) * | 1992-06-19 | 1994-01-14 | Mitsubishi Electric Corp | 薄膜太陽電池の製造方法 |
| JP2002009291A (ja) * | 2000-06-21 | 2002-01-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2003224248A (ja) * | 2002-01-31 | 2003-08-08 | Osaka Prefecture | 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置 |
| JP2003347587A (ja) * | 2002-05-23 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2004106540A (ja) * | 2002-08-28 | 2004-04-08 | Kyocera Corp | 複合体およびその製造方法、並びにセラミック基板の製造方法 |
| JP2005538570A (ja) * | 2002-09-06 | 2005-12-15 | フラウンホファー ゲセルシャフトツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． | ガラス状材料からなる平面基板の構造化方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7960195B2 (en) * | 2007-08-22 | 2011-06-14 | Sony Corporation | Laser diode array, method of manufacturing same, printer, and optical communication device |
| US8363689B2 (en) | 2007-08-22 | 2013-01-29 | Sony Corporation | Laser diode array, method of manufacturing same, printer, and optical communication device |
| USRE46059E1 (en) | 2007-08-22 | 2016-07-05 | Sony Corporation | Laser diode array, method of manufacturing same, printer, and optical communication device |
| USRE46996E1 (en) | 2007-08-22 | 2018-08-14 | Sony Corporation | Laser diode array, method of manufacturing same, printer, and optical communication device |
| USRE48880E1 (en) | 2007-08-22 | 2022-01-04 | Sony Group Corporation | Laser diode array, method of manufacturing the same, printer, and optical communication device |
| JP2014046632A (ja) * | 2012-09-03 | 2014-03-17 | Saitama Univ | 積層体の製造方法 |
| WO2014038424A1 (ja) * | 2012-09-05 | 2014-03-13 | 東レ株式会社 | 積層体 |
| CN104582950A (zh) * | 2012-09-05 | 2015-04-29 | 东丽株式会社 | 层合体 |
| JPWO2014038424A1 (ja) * | 2012-09-05 | 2016-08-08 | 東レ株式会社 | 積層体 |
| JP2014209522A (ja) * | 2013-04-16 | 2014-11-06 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US9647084B2 (en) | 2013-04-16 | 2017-05-09 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100380512B1 (ko) | 막구조를기체로부터박리하는공정을갖는반도체소자형성법 | |
| TWI455245B (zh) | 製造半導體裝置之方法 | |
| KR100755368B1 (ko) | 3차원 구조를 갖는 반도체 소자의 제조 방법들 및 그에의해 제조된 반도체 소자들 | |
| US9362364B2 (en) | Transfer-free batch fabrication of single layer graphene devices | |
| JP2022000911A (ja) | コンタクトにおいて黒鉛インタフェースを備えるグラフェンｆｅｔ | |
| JP2006349673A (ja) | ナノワイヤセンサ装置およびナノワイヤセンサ装置構造の製造方法 | |
| TW200427054A (en) | Manufacturing method of thin film device, optoelectronic device, and electronic machine | |
| JP2007243147A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2008171989A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| TWI662330B (zh) | 主動元件基板及其製法 | |
| JP2006216891A (ja) | 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体 | |
| JP2010278425A (ja) | 半導体装置の作製方法 | |
| JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2005317801A (ja) | 薄膜素子形成法 | |
| JP5926887B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2006121092A (ja) | Ｓｏｉ基板、その製造方法、そしてｓｏｉ基板を用いた浮遊構造体の製造方法 | |
| JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるｔｆｔの製造方法 | |
| TWI272667B (en) | Semiconductor device and manufacture method thereof | |
| JP5332030B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2009267296A (ja) | 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ | |
| JP2005123355A (ja) | ポリシリコン膜の形成方法およびその方法により形成したポリシリコン膜からなる薄膜トランジスタ | |
| JP2010192501A (ja) | スイッチング素子の製造方法 | |
| JP4747157B2 (ja) | コンタクトホールの形成方法 | |
| JP4326422B2 (ja) | ダイヤモンド積層シリコンウエハの製造方法 | |
| JP5282512B2 (ja) | クロム膜のパターニング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100601 |