JP2006121092A - Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法 - Google Patents
Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法 Download PDFInfo
- Publication number
- JP2006121092A JP2006121092A JP2005305541A JP2005305541A JP2006121092A JP 2006121092 A JP2006121092 A JP 2006121092A JP 2005305541 A JP2005305541 A JP 2005305541A JP 2005305541 A JP2005305541 A JP 2005305541A JP 2006121092 A JP2006121092 A JP 2006121092A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- substrate
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 74
- 239000010703 silicon Substances 0.000 claims abstract description 74
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 45
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 2
- 239000012141 concentrate Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 60
- 238000010586 diagram Methods 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010169 landfilling Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00563—Avoid or control over-etching
- B81C1/00579—Avoid charge built-up
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
- B81C2201/0128—Processes for removing material
- B81C2201/013—Etching
- B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Micromachines (AREA)
- Element Separation (AREA)
- Gyroscopes (AREA)
Abstract
【課題】シリコン層のディープエッチングの際にノッチが発生されることを防止する。
【解決手段】基板110上に酸化膜層130を形成し、酸化膜層130上に基板110と通電構造をなすようシリコン層150を形成する。より詳しくは、前記基板の一部を露出させる通電ホール161を酸化膜層130に形成し、通電ホール161にシリコン層140を充填する。これにより、前記通電構造が形成されるので、シリコン層150および酸化膜層130にかけてパターンをディープエッチングする際に、酸化膜層150と接するエッチングパターンの下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
【選択図】図3
【解決手段】基板110上に酸化膜層130を形成し、酸化膜層130上に基板110と通電構造をなすようシリコン層150を形成する。より詳しくは、前記基板の一部を露出させる通電ホール161を酸化膜層130に形成し、通電ホール161にシリコン層140を充填する。これにより、前記通電構造が形成されるので、シリコン層150および酸化膜層130にかけてパターンをディープエッチングする際に、酸化膜層150と接するエッチングパターンの下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
【選択図】図3
Description
本発明は、SOI(Silicon on Insulator)基板およびその製造方法、そしてそれを用いた浮遊構造体の製造方法に関する。
最近、SOI基板を用いた高速のチップ製造技術が1GDRAM以上の高集積メモリおよび高性能マイクロプロセッサ製造に対応する半導体の工程技術とし急浮上している。SOI(Silicon on Insulator)基板技術は、半導体を製造する材料であるシリコン基板上に絶縁膜を積層し、その上にシリコン薄膜を形成することで電子漏れを防ぐと同時に、チップの集積度を高めることのできる技術であって、超微細加工に適用されている。
SOI技術として、昔から単結晶サファイヤ基板上にSiをCVD(Chemial Vapor Deposition)によりヘテロエピタキシャル(heteroepitaxial)成長させて形成するSOS(Silicon on Sapphire)技術が知られている。このSOS技術は成熟したSOI技術として評価されている。しかし、SOS技術は、例えば、Si層とサファイヤ基板との界面にある格子不整合により大量の結晶欠陥が生じる問題点を抱えている。また、サファイヤ基板を構成しているアルミニウムがSi層へ混入されることもあり、基板が高価で、且つ大面積化を達成し難いことから実用化され難い。
最近には、サファイヤ基板を使用せずにSOI構造を実現するための試みが行われている。この試みは次の2つの方法により大別される。
第1の方法は、Si単結晶基板の表面を酸化した後、その酸化膜層に窓を形成することによって、Si基板を部分的に表出させる。単結晶Siは、シードとして表出された部分を用いて横方向にエピタキシャル(epitaxially)成長させることにより酸化膜層上にSi単結晶層を形成する。
第1の方法は、Si単結晶基板の表面を酸化した後、その酸化膜層に窓を形成することによって、Si基板を部分的に表出させる。単結晶Siは、シードとして表出された部分を用いて横方向にエピタキシャル(epitaxially)成長させることにより酸化膜層上にSi単結晶層を形成する。
第2の方法は、単結晶Si基板そのものを活性層として使用し、その下部に酸化膜層を形成する。この技術の一つとして、単結晶Si基板を熱酸化した別の単結晶Si基板に熱処理あるいは接着材により接合させてSOI構造を形成する技術がある。
図1は従来のSOI基板にエッチングホールが形成された状態を示した断面図であり、図2は図1の「I」部分を拡大した図である。
図1および図2に示したように、下部シリコン11、酸化膜層13、シリコン層15の積層構造からなっているSOI基板10が提供される。
シリコン層15はエッチング装置により所定のパターンを獲得するためのエッチングホール15aが形成される。エッチング装置として、反応性イオンエッチング装置に基づいてエッチング作用が行われる。
図1および図2に示したように、下部シリコン11、酸化膜層13、シリコン層15の積層構造からなっているSOI基板10が提供される。
シリコン層15はエッチング装置により所定のパターンを獲得するためのエッチングホール15aが形成される。エッチング装置として、反応性イオンエッチング装置に基づいてエッチング作用が行われる。
エッチング装置処理室21内に上下部電極23、25を備え、下部電極25にエッチング対象物であるSOI基板10を搭載する。それから、上部電極23あるいは下部電極25に高周波電圧を印加し、処理室21内に反応性ガスを供給すればガスプラズマが発生し、プラズマイオンは上部電極23と下部電極25との間で発生した電界により加速され、抵抗マスク(図示せず)の穴を経てシリコン層15の露出部と接触されることによってエッチングホール15aを形成する。
ところで、係るエッチング動作を実施する間に絶縁層の酸化膜13層によりシリコン基板11およびシリコン層15が電気的に遮断される状態となる。従って、シリコン層15に酸化膜層13の一部を露出させるディープエッチングホール15aを形成する場合、エッチングホール15aおよび酸化膜層13が接する部分に電荷が集中し、ノッチが発生する問題点を抱えている。
本発明は前述した問題点を解決するために案出されたもので、本発明の第1の目的は、シリコン層をディープエッチングする際にノッチの発生を抑えるSOI基板を提供することにある。
本発明の第2の目的は、前述したSOI基板を製造する方法を提供することにある。
本発明の第3の目的は、前述したSOI基板を用いて浮遊構造体を製造する方法を提供することにある。
本発明の第2の目的は、前述したSOI基板を製造する方法を提供することにある。
本発明の第3の目的は、前述したSOI基板を用いて浮遊構造体を製造する方法を提供することにある。
前述の目的を達成するための本発明の一実施形態によると、基板と、前記基板上に形成された酸化膜層と、前記酸化膜層に前記基板と通電されるよう形成され、ディープエッチングの際にノッチが発生することを防止するシリコン層と含むことを特徴とするSOI(Silicon on Insulator)基板が提供される。
前記酸化膜層には前記シリコン層の一部が充填され、前記基板と前記シリコン層とを連結する通電ホールが形成されることが好ましい。
前記酸化膜層には前記シリコン層の一部が充填され、前記基板と前記シリコン層とを連結する通電ホールが形成されることが好ましい。
本発明の別の実施形態によると、基板上に酸化膜層を形成するステップと、前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップとを含むことを特徴とするSOI基板の製造方法が提供される。シリコン層および酸化膜層にかけてパターンをディープエッチングする際に、酸化膜層と接するエッチングパターンの下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
前記酸化膜層を形成するステップは、前記基板の一部を露出させる通電ホール形成ステップと、前記通電ホールに前記シリコン層を形成する埋立てステップと、を有している。前記通電ホール形成ステップ及び前記埋立てステップにより前記通電構造が形成される。
前記通電ホールは乾式エッチングにより形成されることが好ましく、反応性イオンエッチング(Reactive Ion Etching)により形成されることがより好ましい。
前記通電ホールは乾式エッチングにより形成されることが好ましく、反応性イオンエッチング(Reactive Ion Etching)により形成されることがより好ましい。
本発明の第3実施の形態によると、基板に所定の厚さで酸化膜層を形成するステップと、前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップと、前記シリコン層に浮遊物のパターンを形成するステップと、前記浮遊物パターンの内部領域に位置する酸化膜層を取除くステップと、前記シリコン層の表面に第2酸化膜を形成するステップと、前記第2酸化膜を取り除いて前記浮遊物を形成するステップとを含むことを特徴とするSOI基板を用いた浮遊構造体の製造方法が提供される。
前記酸化膜層の形成ステップにおいて、前記基板の一部を露出させる通電ホールを形成し、前記シリコン層の形成ステップにおいて、前記シリコン層で前記通電ホールを充填するとよい。
前記酸化膜層の形成ステップにおいて、前記通電ホールは、前記浮遊物の領域内に形成されることが好ましく、乾式エッチングによりエッチングされ、反応性イオンエッチング(Reactive Ion Etching)によりエッチングされることがより好ましい。
前記酸化膜層の形成ステップにおいて、前記通電ホールは、前記浮遊物の領域内に形成されることが好ましく、乾式エッチングによりエッチングされ、反応性イオンエッチング(Reactive Ion Etching)によりエッチングされることがより好ましい。
前記シリコン層に前記浮遊物のパターンを形成するステップにおいて、前記浮遊物のパターンは反応性ディープイオンエッチングにより形成されることが好ましい。
前記浮遊物パターンの内部に位置する領域の酸化膜層を取除くステップにおいて、前記酸化膜層を湿式エッチングにより取除くことが好ましい。
前記第2酸化膜を形成するステップにおいて、前記第2酸化膜を酸化工程により形成することが好ましい。
前記浮遊物パターンの内部に位置する領域の酸化膜層を取除くステップにおいて、前記酸化膜層を湿式エッチングにより取除くことが好ましい。
前記第2酸化膜を形成するステップにおいて、前記第2酸化膜を酸化工程により形成することが好ましい。
前記第2酸化膜を取除いて前記浮遊物を形成するステップにおいて、前記第2酸化膜を湿式エッチングにより取除くことが好ましい。
前記第2酸化膜を形成するステップにおいて、前記第2酸化膜として熱酸化膜を形成することができる。
このような方法に基づいて製造された浮遊構造体は、例えば、ジャイロスコプ(gyroscope)、光学ミラー(Optical Mirror)、RF(Radio Frequency)スイッチなどのMEMS(Micro Electro Mechanical System)構造物に適用される。
前記第2酸化膜を形成するステップにおいて、前記第2酸化膜として熱酸化膜を形成することができる。
このような方法に基づいて製造された浮遊構造体は、例えば、ジャイロスコプ(gyroscope)、光学ミラー(Optical Mirror)、RF(Radio Frequency)スイッチなどのMEMS(Micro Electro Mechanical System)構造物に適用される。
本発明によると、基板とシリコン層が通電される構造を有する基板を備えて、酸化膜層が露出されるべくシリコン層をエッチングパターニングするときに、酸化膜層と接しているパターン下部にノッチの発生を抑えることができる。
さらに、SOI基板を用いて浮遊構造体を形成することにより浮遊構造体のエッチング性を向上させることで願望の設計値に符合する浮遊構造体を製造することができる。
さらに、SOI基板を用いて浮遊構造体を形成することにより浮遊構造体のエッチング性を向上させることで願望の設計値に符合する浮遊構造体を製造することができる。
以下、添付の図面に基づいて本発明の好適な実施形態を詳述する。
図3は本発明に適用されるSOI基板の構造を示した垂直断面図である。
同図に示したように、シリコン基板110上に絶縁材の酸化膜層130が形成され、酸化膜層130上にシリコン層150が積層されることでSOI基板100をなす。
酸化膜層130には複数の通電ホール131が形成されている。通電ホール131は、シリコン層150とシリコン基板110とを電気的に接続する。通電ホール131は、乾式エッチングにより、さらに好ましくは、反応性イオンエッチング(Reactive Ion Etching)により形成される。
図3は本発明に適用されるSOI基板の構造を示した垂直断面図である。
同図に示したように、シリコン基板110上に絶縁材の酸化膜層130が形成され、酸化膜層130上にシリコン層150が積層されることでSOI基板100をなす。
酸化膜層130には複数の通電ホール131が形成されている。通電ホール131は、シリコン層150とシリコン基板110とを電気的に接続する。通電ホール131は、乾式エッチングにより、さらに好ましくは、反応性イオンエッチング(Reactive Ion Etching)により形成される。
シリコン層150にディープエッチングパターン161を形成する際に、シリコン層150およびシリコン基板110が通電ホール131により通電することで、酸化膜層130と接するエッチングパターン161の下部に電荷が集中しにくく、ノッチが発生することを解消する。
図4は図3のSOI基板100を介して浮遊構造体151が製造された状態の垂直断面図である。
図4は図3のSOI基板100を介して浮遊構造体151が製造された状態の垂直断面図である。
図4に示すよう、図3の構造と同一にシリコン基板210、酸化膜層230、シリコン層250が順次積層されSOI基板200をなす。なお、シリコン層250はシリコン基板210と電気的に接続されている。ここで、詳細な構造については図6aないし図6gに基づいて後述する。
前述したエッチングパターン253に応じてエッチング作用を行うとき、エッチングパターン253の下部と酸化膜層230とが接する部分に電荷が集中しにくく、ノッチ現象の発生を解消する。従って、設計値に符合する浮遊物251が得られる。
前述したエッチングパターン253に応じてエッチング作用を行うとき、エッチングパターン253の下部と酸化膜層230とが接する部分に電荷が集中しにくく、ノッチ現象の発生を解消する。従って、設計値に符合する浮遊物251が得られる。
図5aないし図5dは図3のSOI基板100を製造するための過程を示した図である。
図5aに示したように、シリコン基板110の表面に絶縁性材質の酸化膜層130が形成される。
図5bに示したように、酸化膜層130に所定の通電ホール131を形成する。ここで、通電ホール131は乾式エッチング、例えば、反応性イオンエッチングを通じてエッチングされることが好ましく、そのサイズは微細ホールに形成されることが好ましい。
図5aに示したように、シリコン基板110の表面に絶縁性材質の酸化膜層130が形成される。
図5bに示したように、酸化膜層130に所定の通電ホール131を形成する。ここで、通電ホール131は乾式エッチング、例えば、反応性イオンエッチングを通じてエッチングされることが好ましく、そのサイズは微細ホールに形成されることが好ましい。
図5cに示したように、通電ホール131が形成された酸化膜層130上に上部シリコン層150を形成し、この際に通電ホール131を介してシリコン層150および基板110が接続された状態になる。なお、シリコン層150および基板110は通電ホール131を介して電気的に接続された状態になっている。
従って、図5dに示したように、シリコン層150および酸化膜層130にかけてパターン161をディープエッチングする際に、酸化膜層130と接するエッチングパターン161の下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
従って、図5dに示したように、シリコン層150および酸化膜層130にかけてパターン161をディープエッチングする際に、酸化膜層130と接するエッチングパターン161の下部に電荷が集中しにくく、ノッチの発生を抑えることができる。
尚、ディープエッチング量は、SOI基板スペックでシリコン層150の厚さに当る。
例えば、SOI基板のスペックとして、シリコン層150の厚さが40μm、酸化膜130の厚さが20μm、シリコン基板110の厚さが50μmである場合、ディープエッチング量は40μmとなる。従って、ディープエッチング量はSOI基板のスペックに応じて数μmから数百μmに変動できる。
例えば、SOI基板のスペックとして、シリコン層150の厚さが40μm、酸化膜130の厚さが20μm、シリコン基板110の厚さが50μmである場合、ディープエッチング量は40μmとなる。従って、ディープエッチング量はSOI基板のスペックに応じて数μmから数百μmに変動できる。
次に、図6aないし図6gは図4の構造物を製造するための過程を示した図である。
図6aに示したように、シリコン基板210上に絶縁膜である酸化膜層230を所定の厚さで形成する。
図6bに示したように、酸化膜層230に所定の通電ホール231を形成する。なお、通電ホール231は、乾式エッチング、例えば、反応性イオンエッチング装置によりエッチングされ、このとき通電ホール231は後述する浮遊物251がその領域内に形成される。さらに、通電ホール231は微細ホールから形成される。
図6aに示したように、シリコン基板210上に絶縁膜である酸化膜層230を所定の厚さで形成する。
図6bに示したように、酸化膜層230に所定の通電ホール231を形成する。なお、通電ホール231は、乾式エッチング、例えば、反応性イオンエッチング装置によりエッチングされ、このとき通電ホール231は後述する浮遊物251がその領域内に形成される。さらに、通電ホール231は微細ホールから形成される。
図6cに示したように、通電ホール231が形成された酸化膜層230上に上部シリコン層250が形成される。このとき、シリコン層250および基板210は通電ホール231を介して連通された状態であるため、電気的に接続された状態である。
図6dに示したように、シリコン層250に酸化膜層230を一部露出させる所定のパターン253がエッチングされる。エッチングパターン253はディープ反応性エッチング装置によりエッチングされる。シリコン層250と基板210とは通電ホール231を介して基板210と連通され、電気的に接続される。従って、反応性イオンエッチング装置を介してエッチングする間に電荷がエッチングパターン253の下部と酸化膜層230が接する部分とに集中されることが抑えられる。これによりエッチングパターン253下部のノッチ発生を防止することができる。
図6dに示したように、シリコン層250に酸化膜層230を一部露出させる所定のパターン253がエッチングされる。エッチングパターン253はディープ反応性エッチング装置によりエッチングされる。シリコン層250と基板210とは通電ホール231を介して基板210と連通され、電気的に接続される。従って、反応性イオンエッチング装置を介してエッチングする間に電荷がエッチングパターン253の下部と酸化膜層230が接する部分とに集中されることが抑えられる。これによりエッチングパターン253下部のノッチ発生を防止することができる。
図6eに示したように、露出している酸化膜層230が取除かれる。ここで、酸化膜層230の除去は、化学(hydrofluoric acid;HF)溶液を用いることで湿式エッチングにより行われる。これにより、浮遊物パターンが形成される。
図6fに示したように、シリコン層250の表面に第2酸化膜層270が形成される。第2酸化膜層270は、高温(100〜1200℃)で酸素と上部シリコン250の表面とを化学反応させる酸化工程により形成される。ここで、第2酸化膜層270は熱酸化膜層から形成され得る。このとき、浮遊物パターンの内部領域に位置するシリコン250の表面には、第2酸化膜槽270が形成されず、シリコン250の表面が露出したままとなる。
図6fに示したように、シリコン層250の表面に第2酸化膜層270が形成される。第2酸化膜層270は、高温(100〜1200℃)で酸素と上部シリコン250の表面とを化学反応させる酸化工程により形成される。ここで、第2酸化膜層270は熱酸化膜層から形成され得る。このとき、浮遊物パターンの内部領域に位置するシリコン250の表面には、第2酸化膜槽270が形成されず、シリコン250の表面が露出したままとなる。
図6gに示したように、第2酸化膜層270はエッチング装置によりエッチングされ浮遊物251が形成される。第2酸化膜層270と共に、浮遊物パターンの内部領域に位置するシリコン250も、エッチングにより除去される。これにより、浮遊物251が形成される。なお、エッチング装置は図6eの酸化膜層230の除去方法と同一な湿式エッチングによりエッチングされる。
係る方式により製造される浮遊構造体は、例えば、ジャイロスコープ(gyroscope)、光学ミラー(Optical Mirror)、RF(Radio Frequency)スイッチなどのMEMS(Micro Electro Mechanical System)構造物に適用される。
以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
以上、図面に基づいて本発明の好適な実施形態を図示および説明してきたが本発明の保護範囲は、前述の実施形態に限定するものではなく、特許請求の範囲に記載された発明とその均等物にまで及ぶものである。
110、210 基板
130、230 酸化膜層
131,231 通電ホール
150,250 シリコン層
251 浮遊物
253 パターン
130、230 酸化膜層
131,231 通電ホール
150,250 シリコン層
251 浮遊物
253 パターン
Claims (16)
- 基板と、
前記基板上に形成された酸化膜層と、
前記酸化膜層に前記基板と通電されるよう形成され、ディープエッチングの際にノッチが発生することを防止するシリコン層と、
を含むことを特徴とするSOI(Silicon on Insulator)基板。 - 前記酸化膜層には前記シリコン層の一部が充填され、前記基板と前記シリコン層とを連結する通電ホールが形成されていることを特徴とする、請求項1に記載のSOI基板。
- 基板上に酸化膜層を形成するステップと、
前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップと、
を含むことを特徴とする、SOI基板の製造方法。 - 前記酸化膜層を形成するステップは、
前記基板の一部を露出させる通電ホール形成ステップと、
前記通電ホールに前記シリコン層を形成する埋立てステップと、
を有し、前記通電ホール形成ステップ及び前記埋立てステップにより前記通電構造が形成される、
ことを特徴とする、請求項3に記載のSOI基板の製造方法。 - 前記通電ホール形成ステップにおいて、前記通電ホールを乾式エッチングにより形成することを特徴とする、請求項4に記載のSOI基板の製造方法。
- 前記通電ホール形成ステップにおいて、前記通電ホールを反応性イオンエッチング(Reactive Ion Etching)により形成することを特徴とする、請求項5に記載のSOI基板の製造方法。
- 基板に所定の厚さで酸化膜層を形成するステップと、
前記酸化膜層上に前記基板と通電構造をなすようシリコン層を形成するステップと、
前記シリコン層に浮遊物のパターンを形成するステップと、
前記浮遊物パターンの内部領域に位置する酸化膜層を取除くステップと、
前記シリコン層の表面に第2酸化膜を形成するステップと、
前記第2酸化膜を取り除いて前記浮遊物を形成するステップと
を含むことを特徴とするSOI基板を用いた浮遊構造体の製造方法。 - 前記酸化膜層の形成ステップにおいて、前記基板の一部を露出させる通電ホールを形成し、
前記シリコン層の形成ステップにおいて、前記シリコン層で前記通電ホールを充填する、
ことを特徴とする、請求項7に記載の浮遊構造体の製造方法。 - 前記酸化膜層の形成ステップにおいて、前記通電ホールは、前記浮遊物の領域内に形成されることを特徴とする、請求項8に記載の浮遊構造体の製造方法。
- 前記酸化膜層の形成ステップにおいて、前記通電ホールは乾式エッチングにより形成されることを特徴とする、請求項9に記載の浮遊構造体の製造方法。
- 前記酸化膜層の形成ステップにおいて、前記乾式エッチングは、反応性イオンエッチング(Reactive Ion Etching)であることを特徴とする、請求項10に記載のSOI基板の製造方法。
- 前記シリコン層に前記浮遊物のパターンを形成するステップにおいて、前記浮遊物のパターンを反応性ディープイオンエッチングにより形成することを特徴とする、請求項7に記載のSOI基板を用いた浮遊構造体の製造方法。
- 前記浮遊物パターンの内部に位置する領域の酸化膜層を取除くステップにおいて、前記酸化膜層を湿式エッチングにより取除くことを特徴とする、請求項7に記載のSOI基板を用いた浮遊構造体の製造方法。
- 前記第2酸化膜を形成するステップにおいて、前記第2酸化膜を酸化工程により形成することを特徴とする、請求項7に記載のSOI基板を用いた浮遊構造体の製造方法。
- 前記第2酸化膜を取除いて前記浮遊物を形成するステップにおいて、前記第2酸化膜を湿式エッチングにより取除くことを特徴とする、請求項7に記載のSOI基板を用いた浮遊構造体の製造方法。
- 前記第2酸化膜を形成するステップにおいて、前記第2酸化膜として熱酸化膜を形成することを特徴とする、請求項7に記載のSOI基板を用いた浮遊構造体の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083855A KR100605368B1 (ko) | 2004-10-20 | 2004-10-20 | Soi기판, 그 제조방법, 그리고, 그 soi기판을이용한 부유 구조체 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006121092A true JP2006121092A (ja) | 2006-05-11 |
Family
ID=35746799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005305541A Withdrawn JP2006121092A (ja) | 2004-10-20 | 2005-10-20 | Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7208800B2 (ja) |
EP (1) | EP1650158B1 (ja) |
JP (1) | JP2006121092A (ja) |
KR (1) | KR100605368B1 (ja) |
DE (1) | DE602005004979T2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006002753B4 (de) * | 2006-01-20 | 2010-09-30 | X-Fab Semiconductor Foundries Ag | Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben |
US20090282917A1 (en) * | 2008-05-19 | 2009-11-19 | Cenk Acar | Integrated multi-axis micromachined inertial sensing unit and method of fabrication |
US8648432B2 (en) * | 2011-11-28 | 2014-02-11 | Texas Instruments Deutschland Gmbh | Fully embedded micromechanical device, system on chip and method for manufacturing the same |
US8877605B1 (en) | 2013-04-11 | 2014-11-04 | Eastman Kodak Company | Silicon substrate fabrication |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050105A (en) | 1988-01-26 | 1991-09-17 | International Business Machines Corporation | Direct cursor-controlled access to multiple application programs and data |
US5177661A (en) | 1989-01-13 | 1993-01-05 | Kopin Corporation | SOI diaphgram sensor |
JPH0529214A (ja) * | 1991-07-18 | 1993-02-05 | Sharp Corp | 半導体基板の製造方法 |
JPH05234884A (ja) * | 1992-02-20 | 1993-09-10 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH05251292A (ja) * | 1992-03-06 | 1993-09-28 | Nec Corp | 半導体装置の製造方法 |
US6287885B1 (en) * | 1998-05-08 | 2001-09-11 | Denso Corporation | Method for manufacturing semiconductor dynamic quantity sensor |
KR100304713B1 (ko) * | 1999-10-12 | 2001-11-02 | 윤종용 | 부분적인 soi 구조를 갖는 반도체소자 및 그 제조방법 |
US6755982B2 (en) * | 2002-01-07 | 2004-06-29 | Xerox Corporation | Self-aligned micro hinges |
US6916728B2 (en) * | 2002-12-23 | 2005-07-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor structure through epitaxial growth |
US7122395B2 (en) | 2002-12-23 | 2006-10-17 | Motorola, Inc. | Method of forming semiconductor devices through epitaxy |
JP4238724B2 (ja) * | 2003-03-27 | 2009-03-18 | 株式会社デンソー | 半導体装置 |
-
2004
- 2004-10-20 KR KR1020040083855A patent/KR100605368B1/ko active IP Right Grant
-
2005
- 2005-10-05 US US11/242,824 patent/US7208800B2/en active Active
- 2005-10-12 DE DE602005004979T patent/DE602005004979T2/de not_active Expired - Fee Related
- 2005-10-12 EP EP05022281A patent/EP1650158B1/en not_active Expired - Fee Related
- 2005-10-20 JP JP2005305541A patent/JP2006121092A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR100605368B1 (ko) | 2006-07-28 |
EP1650158B1 (en) | 2008-02-27 |
DE602005004979D1 (de) | 2008-04-10 |
US20060081929A1 (en) | 2006-04-20 |
US7208800B2 (en) | 2007-04-24 |
KR20060034849A (ko) | 2006-04-26 |
EP1650158A1 (en) | 2006-04-26 |
DE602005004979T2 (de) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4977999B2 (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
TWI527151B (zh) | 用以生產soi基板及半導體裝置的方法 | |
JP4465306B2 (ja) | 半導体基板の製造方法 | |
TW200937508A (en) | Substrate provided with semiconductor films and manufacturing method thereof | |
TWI783222B (zh) | 底部隔離之形成 | |
US20140190006A1 (en) | Method for manufacturing charged particle beam lens | |
JP2006121092A (ja) | Soi基板、その製造方法、そしてsoi基板を用いた浮遊構造体の製造方法 | |
JP2005328049A (ja) | トレンチ素子分離膜を含む半導体素子及びその製造方法 | |
JP2005038942A (ja) | 貫通電極付き基板、その製造方法及び電子デバイス | |
US7339253B2 (en) | Retrograde trench isolation structures | |
JPH1050205A (ja) | 電界放出型電子源及びその製造方法 | |
JP6701810B2 (ja) | 構造体及びその製造方法 | |
JPH1197654A (ja) | 半導体基板の製造方法 | |
CN108172513A (zh) | 使用具有由不含氧材料形成的顶板的室进行蚀刻 | |
US20070077772A1 (en) | Apparatus and method for manufacturing semiconductor device using plasma | |
JP2013135175A (ja) | 複合基板およびその製造方法 | |
WO2001003191A1 (fr) | Substrat soi, procede de fabrication de celui-ci et dispositif de semi-conducteur utilisant le substrat soi | |
JP5670639B2 (ja) | 半導体装置の製造方法 | |
JP2007111832A (ja) | Mems素子の製造方法およびmems素子 | |
US7615164B2 (en) | Plasma etching methods and contact opening forming methods | |
JP2000216371A (ja) | 電荷転送装置およびその製造方法 | |
JP2013080944A (ja) | 半導体装置の製造方法 | |
JP2003046085A (ja) | 半導体装置及びその製造方法 | |
JP2007180196A (ja) | 半導体装置及びその製造方法 | |
JP2007059549A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090610 |