JP2005340827A - 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 - Google Patents
多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 Download PDFInfo
- Publication number
- JP2005340827A JP2005340827A JP2005151853A JP2005151853A JP2005340827A JP 2005340827 A JP2005340827 A JP 2005340827A JP 2005151853 A JP2005151853 A JP 2005151853A JP 2005151853 A JP2005151853 A JP 2005151853A JP 2005340827 A JP2005340827 A JP 2005340827A
- Authority
- JP
- Japan
- Prior art keywords
- poly
- layer
- substrate
- thin film
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 36
- 239000012790 adhesive layer Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims description 44
- 239000010410 layer Substances 0.000 claims description 38
- 239000010408 film Substances 0.000 claims description 34
- 238000004544 sputter deposition Methods 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 abstract description 17
- 239000004033 plastic Substances 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 239000000463 material Substances 0.000 abstract description 6
- 238000002425 crystallisation Methods 0.000 abstract description 2
- 238000007740 vapor deposition Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005191 phase separation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02502—Layer structure consisting of two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 良質のpoly−Si構造体及びその製造方法を提供する。
【解決手段】 基板1と、多結晶化したシリコン薄膜3と、それらの間に介在する接着層2とを備えるpoly−Si構造体である。本発明の製造方法では、基板上1に接着層2を先に形成した後、低温で非晶質シリコンを蒸着し、引き続き、高密度のエネルギーによるシリコンの多結晶化過程を行う。これにより、高いエネルギーによる多結晶化が可能で、かつ良質のpoly−Siが得られる。よって、低温でのpoly−Si成膜が可能になって、プラスチックのように熱に弱い材料を基板として利用することができる。
【選択図】 図1
【解決手段】 基板1と、多結晶化したシリコン薄膜3と、それらの間に介在する接着層2とを備えるpoly−Si構造体である。本発明の製造方法では、基板上1に接着層2を先に形成した後、低温で非晶質シリコンを蒸着し、引き続き、高密度のエネルギーによるシリコンの多結晶化過程を行う。これにより、高いエネルギーによる多結晶化が可能で、かつ良質のpoly−Siが得られる。よって、低温でのpoly−Si成膜が可能になって、プラスチックのように熱に弱い材料を基板として利用することができる。
【選択図】 図1
Description
本発明は、多結晶シリコン薄膜構造体及びその製造方法に係り、特に高密度エネルギーアニル(焼鈍)による非晶質シリコンの多結晶化過程でのシリコン薄膜層の剥離を抑制して良質の多結晶シリコン薄膜層を有する多結晶シリコン薄膜構造体とその製造方法、並びにそれを用いるTFT(Thin Film Transistor)の製造方法に関する。
多結晶シリコン(polycrystalline Si;poly−Si)は、非晶質シリコン(amorphous Si;a−Si)に比べて高い移動度(mobility)を有するために平面ディスプレイ素子だけでなく、太陽電池など多様な電子素子に利用される。一般的に、poly−Si層を含む構造を有する電子素子では、その高温プロセスによりガラスのような熱に強い材料の基板に形成される。しかし、最近ではプラスチック基板にpoly−Si電子素子を形成する方法が研究されている。プラスチックの熱変形を防止するために低温でpoly−Si層を含む構造を有する電子素子の製造には、いわゆる低温成膜工程あるいは常温成膜工程の導入が不可欠である。このような低温工程は、基板の熱歪の防止のためにも、電子素子製造時の高温工程に由来する欠陥の発生を防止するためにも必要である。最近は、プラスチック基板の特徴である軽く、柔軟かつ丈夫な材料性質を応用した、平面ディスプレイ素子の基板材料としても、またその製造工程も盛んに研究されている。
プラスチックの短所は、熱に弱いことであり、したがってプラスチックをLCD(Liquid Crystal Display;液晶ディスプレイ)の基板に利用するためには、低温工程または常温工程が必須である。特許文献1は、シリコンチャンネルをプラスチック基板上に形成する工程においてプラスチックの損傷を防止しできる方法を開示している。
例えば、200℃で熱変形するプラスチック基板に400℃程度の工程温度が要求される物質の成膜方法は適用することはできない。非特許文献1の方法では、200℃以下の工程温度で大径を有するpoly−Si薄膜を実現することは困難である。また、基板に対してpoly−Si薄膜の相剥離の問題も生じやすい。
一方、従来のpoly−Si成膜方法は、一般にシランやジシランを用いてCVD(Chemical Vapor Deposition)法やPECVD(Plasma Enhanced Chemical Deposition)法により行う。このような成膜方法によっては、直接的にはa−Siが得られ、これを熱処理(具体的にはアニル(焼鈍)処理)することによってpoly−Siが得られる。すなわち、従来の方法は、poly−Siを得るために熱処理を必然的に伴う。しかし、PECVDは、材料ガスに含まれる水素の分離が不十分で残留水素量が多いため、熱処理においてその多結晶化過程でシリコン膜に多量の欠陥が発生する。
一般的に、a−Si薄膜の成膜方法としては、CVD法またはPECVD法でも10から20パーセントの水素が結晶中に存在するために、良質のpoly−Siを得るためには、希ガス、例えばArを用いたシリコンのスパッタリング成膜法が用いられる。アルゴン(Ar)ガス又はアルゴン(Ar)イオンを用いたスパッタリングによれば、1〜3%程度の低いAr捕獲率とすることができる。poly−Siの品質は、水素捕獲率を低くするほど向上し、このためにSi形成時に使われたガスの捕獲率を更に低減することのできる方法の開発が続けられねばならない。
上述のa−Si薄膜を蒸着するために使われるスパッタリング成膜法は、希ガスを用いるためにシリコンに水素残留はないが、熱処理過程で一定レベル以上のエネルギーでアニル(Anneal)処理を行うと基板からシリコン膜が剥離されるという問題が発生する恐れがあって、良質のpoly−Siのための高エネルギーのアニル処理には限界がある。
米国特許第5,817,550号明細書(carey等)
Y.−JTung,X.Meng.T.−J.King.P.G. Carey,P.M.Smith,S.D.Theiss, R.Weiss,G.A .DavisV.Aebi,Tech,DigestofSID98,pp.887− 890;D.D.Theiss,P.G.Carey, P.M. Smith,P.W ickboldt,T.W.Sigmon,Y.J.Tung,T.−JKing,I EDM98,pp.257〜260
本発明の目的は、低温蒸着が可能で、かつ高いエネルギーでのアニル処理が可能なpoly−Si構造体及びその製造方法を提供するところにある。
本発明に係るpoly−Si薄膜構造体は、基板と、基板上に形成される接着層と、接着層上に形成されるpoly−Si薄膜と、を備える。
本発明に係る製造方法は、プラスチックよりなる基板の表面にa−Siと接着性に優れた接着層を先に蒸着した後、その上にa−Siを蒸着し、次のステップでa−Siは高エネルギーでアニル熱処理される。接着層の存在により、高エネルギーによるアニル処理を行っても多結晶化したシリコン膜が基板から剥離されるという問題を抑えることができる。 また、前述の方法により、プラスチック基板に代えてガラス基板でも同様の優れた効果のあるpoly−Si構造体を製造することができる。
本発明に係るTFTの製造方法によれば、基板と、この基板に形成されるpoly−Si活性層と、活性層上に形成される絶縁層と、前記絶縁層上に形成されるゲートと、を備えるTFTを製造する方法において、前記活性層を形成するステップは、基板上に接着層を形成するステップと、前記接着層上にa−Si薄膜を形成するステップと、前記a−Siを熱処理するステップと、を含む。
前記本発明において、接着層は窒化シリコン(SiNx;(xは大雑把には2〜3程度))であることが望ましい。a−Siは、スパッタリング成膜のような低温蒸着法が用いられ、アニル処理にはエキシマーレーザー(Eximer Laser)あるいは同等のエネルギービームが用いられる。
前記本発明において、接着層は窒化シリコン(SiNx;(xは大雑把には2〜3程度))であることが望ましい。a−Siは、スパッタリング成膜のような低温蒸着法が用いられ、アニル処理にはエキシマーレーザー(Eximer Laser)あるいは同等のエネルギービームが用いられる。
本発明によれば、常温でa−Siを形成し、かつ非常に高いエネルギーで多結晶化することができる。このような本発明は、例えばスパッタリング蒸着(以下では「スパッタリング成膜」と言う)方法やPVD(Physical Vapor Deposition)方法をもちいる低温度成膜方法である。したがって、CVD装置のような多くの制御システムを必要とする高価な装備を要せず、プラスチック上にスパッタリングによりシリコンを成膜した後に高いエネルギーでアニル処理できるので、使用可能なビームエネルギーの選択の幅が広い。
以下、本発明を添付した図面に基づいて詳しく説明する。
図1は、本発明に係るpoly−Si薄膜構造体の概略的な断面図である。
基板1はガラスまたはプラスチックである。それらの表面には、自然酸化膜あるいは人工的な酸化膜であって電気的絶縁膜の性質を有するSiO2薄膜が形成されていることがあるが、便宜上、図面では省略した。基板1上には接着層2を形成する。その接着層2の材料にはa−Siと接着性に優れた性質を有するならどのような材料でも使うことができる。a−Siを接着層2の上に形成した後、アニル処理を行ってそのa−Siをpoly−Siに相変化させるが、接着層2はa−Siとの接着性に優れているため境界剥離が生じない。このような目的のためには、例えば窒化シリコン(SiNx)の薄膜層または窒化シリコンを含む薄膜層を約20nm程度の厚さに形成し、その上にa−Siを形成する。
前記接着層2上にはpoly−Si薄膜3が形成されている。poly−Si薄膜3は所望の厚さだけ成長され、例えば約50nmの厚さを有する。
図1に示したような本発明に係るpoly−Si薄膜構造体は、1つの完成した多層構造物ではあるが、電子素子の一構成要素として応用されるための半加工品に該当する。このような本発明のpoly−Si薄膜構造体は、TFT、太陽電池、その他のpoly−Si薄膜が必要とされている応用装置であれば如何なる装置にも適用可能であり、このような応用装置は前記のような構造を有する限り、本発明の範疇にあることは明らかである。
以下、本発明に係るpoly−Si薄膜の製造方法について説明する。
図2の(A)に示したように、基板1上に接着層2をCVDにより蒸着する。接着層2は、例えばSiNxで形成され、約20nmの厚さを有する。
図2の(B)に示したように、前記接着層2上にa−Si薄膜3を所定厚さに形成する。この際、低温蒸着が可能なスパッタリング成膜法を用いるスパッタリング用ガスには希ガス、例えばアルゴン(Ar)ガスを用いる。a−Siの厚さは、50nmになるように調節する。スパッタリングパワーは200W、そしてガス圧力は、5mTorrに調節する。
図2の(C)に示したように、ELA(Eximer Laser Annealling;エキシマレーザアニル)により前記a−Si薄膜3を熱処理する。この際、ELAは、所定時間ステップ的にエネルギーを増加させながら、数回行われる。本発明において、a−Si薄膜のアニル処理のためには成膜加熱又は補助加熱のためのファーネス(furnace)をエキシマーレーザーとともに使用することができるが、処理装置の簡便のためにはエキシマーレーザーを単独で用いることが望ましい。
図3は、本発明により製造したpoly−SiのSEM(Scanning Electron Micrometer)イメージであり、図4は本発明によって製造したpoly−Siと比較するために製造した従来の技術に係るpoly−SiのSEMイメージである。
図3に示した本発明に係るpoly−Siは、235mJ/cm2のエネルギーを二回にわたって照射することによって得られたものである。これに対比して、図4では接着層のない基板上に直接形成したシリコン層に対する多結晶化後の成膜物を示しており、その多結晶化は150mJ/cm2のエネルギーを5回照射することにより行われている。一方、本発明によれば、スパッタリングによりa−Siが形成されるために、a−Si薄膜には水素が含まれず、よって脱水素化過程が不要であると言う利点もある。したがって、従来のELAで必要とされた脱水素化過程のためのステップ的にエネルギーを増加させる照射方法とは異なり、一度に所望の最高のエネルギーを照射することができる。
一方、図3に示したように本発明では非常に高いエネルギー密度で熱処理しているが、かかる高いエネルギーにより熱処理したにも拘らず、基板からの剥離が現れず、特に非常に大きな粒径を有するpoly−Si膜が形成されていることが分かる。
しかし、それより低いエネルギーの150mJ/cm2のエネルギーで熱処理した図4の成膜物は、基板から剥離されてしまうだけでなく、その粒径も本発明に係るpoly−Siに比べて小さいものであった。
一般的に、良質のpoly−Siを得るための最適のエネルギーは、約250mJ/cm2である。このような点を考慮した場合、本発明の製造方法によれば、このような適正なエネルギーに近いエネルギーでシリコン層を熱処理することができその結果、良質のpoly−Si膜層が得られる。
下記の表は、従来の方法と本発明の方法とによるpoly−Siの熱処理による耐性テスト結果を示す。
下記の表1は接着層である窒化シリコン層を形成せずにpoly−Siを形成する従来の方法の結果を、表2は接着層である窒化シリコン層を形成して適用する本発明の方法の結果を示す。
上の表1と表2とを比較することによって、本発明に係る方法により優秀な品質のpoly−Siを製造できるということが分かる。上の表においては実施の評価に用いたサンプルを表示し、○と×は実施評価の結果すなわち、○は該当条件のアニル処理によってもpoly−Siが剥離されず残留することを意味し、×はアニル処理によりpoly−Siが剥離されるか、損傷されてしまったことを意味する。表1に示したように、接着層なしに製造されたpoly−Siは200mJ/cm2のエネルギーで剥離されてしまうか、あるいは損傷を受けた。しかし、本発明によれば、200mJ/cm2のエネルギーのアニル処理によればpoly−Siがどのスパッタリングによって成膜処理をした場合でもうまく形成され、また、250mJ/cm2のエネルギーを超えるレーザビームでアニル処理した場合には成膜は部分的にだけ膜損傷または剥離が生じることが分る。更に、Arスパッタリングによるスパッタリング成膜に比べてXeスパッタリングによるスパッタリング成膜の方がさらに安定的にpoly−Si膜を形成することできるということが分かる。
前述したpoly−Siの製造方法は、TFTを製造する工程のうち、最も重要な工程であり、その他の工程は一般的に知られた方法により、これについて次に概略的に説明する。
本発明に係るTFT製造工程の特徴は、常温工程を通じてpoly−Siなどを製造することによって、プラスチックのような熱変形しやすい基板に良質のTFTが得られることである。すなわち、本発明によってプラスチックをTFTの基板として特に制限なしに使用することが可能になった。
図5に示した工程図を参照して説明すれば、まず、基板上に前述した本発明の方法によってpoly−Si薄膜を形成する(ステップ10)。この際、a−Si蒸着時には、望ましくは、Xeスパッタリングによるスパッタリング成膜法を利用する。
a−Siが蒸着した後、これをELAによりアニル処理してpoly−Si薄膜を形成する。このように形成したpoly−Si薄膜は多結晶シリコン活性層であって、更にトランジスタ活性層となるような形でパターニングする(ステップ11)。パターニングは一般的に知られたRIE(Reacting Ion Etching)等のドライエッチング法を用いる。
活性層がパターニングした後、ゲート絶縁層として使われるSiO2薄膜を形成する(ステップ12)。
SiO2絶縁層が完成した後、全面的に120℃の温度でアルミニウムなどの金属膜を蒸着した後(ステップ13)、これをパターニングしてゲート(電極)を完成する(ステップ14)。
ゲートを完成した後は、当該電極はトランジスタのゲートとして働く。一方、トランジスタのソース領域とドレイン領域を形成するために不純物イオン注入(Inpurity Ion Implatation)を行い(ステップ15)、これを通常の方法でELAにより熱処理する(ステップ16)。この処理によりソース領域とドレイン領域は電気的に活性化する。
ソース領域とドレイン領域が形成した後、その上に、やはり150℃でICP(Inductively Coupled Plasma)−CVD法によりILD(Inter Layer Dielectric)として、例えばSiO2を形成し(ステップ17)、その後いわゆるコンタクトホールの形成及びメタライゼーションを経ることによって、所望のpoly−Si TFTを得る(ステップ18)。
図6は、本発明により製造したTFTの概略的な断面図である。
図6に示したように、基板1の上面に接着層2としてSiNx膜が形成されている。接着層2上にはpoly−Si膜3が備わっているが、これはその後トランジスタ活性層となるような形でパターニングした後、不純物ドーピングをして、ソース、ドレイン及びこれらの間のチャンネルを形成するように加工する。poly−Si膜3上にはゲート絶縁層4を形成し、ここでソースとドレインとに対応する部分には、その上からのソース電極とドレイン電極とのコンタクトのための貫通孔を形成している。
前記ソース電極とドレイン電極との間のチャンネル上にはゲート絶縁層4を介してゲート(またはゲート電極)が形成されており、その上にILDが形成されている。ILDには、やはり前記ソース電極とドレイン電極とに対応する部分に貫通孔を形成する。ソース電極はpoly−Siのソースにコンタクトしており、ドレイン電極はpoly−Siのドレインにコンタクトしている。
このような本願発明の理解を助けるためにいくつかの典型的な実施形態が説明され、添付図面に図示したが、このような実施形態は、単に広い発明を例示し、これを制限しないという点を理解せねばならず、そして、本発明は、図示及び説明した構造と配列には限定されないという点を理解せねばならず、これは多様な他の修正や変更が当業者によって行うことができるからである。
このような本発明のpoly−Si薄膜製造方法は、平板表示素子、特にプラスチックを基板として使用するAM(Active Matrix)LCD、AMOLED(Active Matrix Organic Light Emiting Diode)、太陽電池、半導体メモリ素子などに好適に適用することができる。このようなpoly−Si薄膜は、特に高い電子移動度と時間応答性とを要求するデバイス、特にプラスチックを基板として使用するTFTに非常に適している。このようなTFTは、前記のようなAMLCD、AMOLED以外に、TFTをスイッチング素子または増幅素子として利用する他のどのような電子装置にも適用することができる。
1 基板
2 接着層
3 poly−Si薄膜
2 接着層
3 poly−Si薄膜
Claims (10)
- 基板と、この基板上に形成される接着層と、この接着層上に形成される多結晶シリコン薄膜とを備えることを特徴とする多結晶シリコン薄膜構造体。
- 前記接着層は、窒化シリコン層であることを特徴とする請求項1に記載の多結晶シリコン薄膜構造体。
- 基板の表面に接着層を形成するステップと、
前記接着層上に非晶質シリコン層を形成するステップと、
前記非晶質シリコン層をアニル処理して多結晶化するステップと、を含む多結晶シリコン薄膜の製造方法。 - 前記接着層は、窒化シリコン層であることを特徴とする請求項3に記載の多結晶シリコン薄膜の製造方法。
- 前記非結晶シリコン層は常温スパッタリング成膜法で形成することを特徴とする請求項3または4に記載の多結晶シリコン薄膜の製造方法。
- 前記アニル処理は、ELAにより行うことを特徴とする請求項4または5に記載の多結晶シリコン薄膜の製造方法。
- 基板とこの基板上に形成される多結晶シリコン活性層、この多結晶シリコン活性層上に形成されるゲート絶縁層とこのゲート絶縁層上に形成されるゲートを備えるTFTを製造する方法において、
前記多結晶シリコン活性層を形成するステップは、
前記基板上に接着層を形成するステップと、
前記接着層上に非結晶シリコン層を形成するステップと、
前記非結晶シリコン層をアニル処理するステップと、を含むことを特徴とするTFTの製造方法。 - 前記接着層は、窒化シリコン層であることを特徴とする請求項7に記載のTFTの製造方法。
- 前記非結晶薄膜は、常温スパッタリング成膜法で形成することを特徴とする請求項7または請求項8に記載のTFTの製造方法。
- 前記アニル処理は、ELAにより行うことを特徴とする請求項7または請求項8に記載のTFTの製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040037322A KR20050113294A (ko) | 2004-05-25 | 2004-05-25 | 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 tft의 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340827A true JP2005340827A (ja) | 2005-12-08 |
Family
ID=35424200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005151853A Withdrawn JP2005340827A (ja) | 2004-05-25 | 2005-05-25 | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20050263774A1 (ja) |
JP (1) | JP2005340827A (ja) |
KR (1) | KR20050113294A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7960218B2 (en) * | 2006-09-08 | 2011-06-14 | Wisconsin Alumni Research Foundation | Method for fabricating high-speed thin-film transistors |
CN101789388B (zh) * | 2010-03-15 | 2012-05-30 | 广东中显科技有限公司 | 一种用于制备显示器的衬底及其制备方法 |
CN101814514B (zh) * | 2010-03-15 | 2012-02-22 | 广东中显科技有限公司 | 一种用于制备显示器的衬底 |
CN105742164A (zh) * | 2016-04-12 | 2016-07-06 | 常州工学院 | 一种有序Sr/Si界面结构的制备方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100274293B1 (ko) * | 1995-06-26 | 2001-01-15 | 야스카와 히데아키 | 결정성 반도체막 형성방법, 박막 트랜지스터 제조방법, 태양 전지 제조 방법 및 액티브 매트릭스형 액정 장치 |
US5817550A (en) * | 1996-03-05 | 1998-10-06 | Regents Of The University Of California | Method for formation of thin film transistors on plastic substrates |
JP3296975B2 (ja) * | 1996-08-22 | 2002-07-02 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
TW457553B (en) * | 1999-01-08 | 2001-10-01 | Sony Corp | Process for producing thin film semiconductor device and laser irradiation apparatus |
TW544938B (en) * | 2001-06-01 | 2003-08-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
TW541584B (en) * | 2001-06-01 | 2003-07-11 | Semiconductor Energy Lab | Semiconductor film, semiconductor device and method for manufacturing same |
JP3864413B2 (ja) * | 2002-04-22 | 2006-12-27 | セイコーエプソン株式会社 | トランジスタの製造方法 |
TWI290006B (en) * | 2002-05-03 | 2007-11-11 | Ritdisplay Corp | A method for fabricating LTPS-OLED |
TWI227565B (en) * | 2003-04-16 | 2005-02-01 | Au Optronics Corp | Low temperature poly-Si thin film transistor and method of manufacturing the same |
-
2004
- 2004-05-25 KR KR1020040037322A patent/KR20050113294A/ko not_active Application Discontinuation
-
2005
- 2005-05-25 US US11/136,536 patent/US20050263774A1/en not_active Abandoned
- 2005-05-25 JP JP2005151853A patent/JP2005340827A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20050263774A1 (en) | 2005-12-01 |
KR20050113294A (ko) | 2005-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100490074C (zh) | 制造多晶硅薄膜的方法及用其制造晶体管的方法 | |
JP2006024946A (ja) | 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法 | |
JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
JP2009528696A (ja) | 非晶質シリコンのジュール加熱結晶化方法(MethodforCrystallizationofAmorphousSiliconbyJouleHeating) | |
JP2009164610A (ja) | 薄膜トランジスタの製造方法 | |
JP2009212504A (ja) | 薄膜半導体装置およびその製造方法 | |
JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
JP2007184562A (ja) | 多結晶シリコンフィルムの製造方法及びそれを適用した薄膜トランジスタの製造方法 | |
KR100695154B1 (ko) | 실리콘 박막 트랜지스터 및 이의 제조방법 | |
JP2005340827A (ja) | 多結晶シリコン薄膜構造体及びその製造方法、並びにそれを用いるtftの製造方法 | |
JPH10200120A (ja) | 半導体装置の製造方法 | |
JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
JP2001093853A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2805035B2 (ja) | 薄膜トランジスタ | |
WO2020134937A1 (zh) | 薄膜晶体管的制作方法和显示面板 | |
JP2874271B2 (ja) | 半導体装置の製造方法 | |
JP2002280304A (ja) | 半導体装置の製造方法 | |
JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
WO2010024278A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
TW201005951A (en) | Thin film transistor and fabricating method of the same | |
JP3360677B2 (ja) | 薄膜半導体素子の製造方法 | |
JPH11340473A (ja) | 薄膜トランジスタの作製方法 | |
JPH03120872A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050906 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080226 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090605 |