JP2009267296A - 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft - Google Patents

金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft Download PDF

Info

Publication number
JP2009267296A
JP2009267296A JP2008118354A JP2008118354A JP2009267296A JP 2009267296 A JP2009267296 A JP 2009267296A JP 2008118354 A JP2008118354 A JP 2008118354A JP 2008118354 A JP2008118354 A JP 2008118354A JP 2009267296 A JP2009267296 A JP 2009267296A
Authority
JP
Japan
Prior art keywords
metal
film
metal film
etching
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008118354A
Other languages
English (en)
Inventor
Terushige Hino
輝重 日野
Hideaki Saito
英彰 齋藤
Hideo Yabiku
英夫 屋比久
Atsunori Nishiura
篤徳 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008118354A priority Critical patent/JP2009267296A/ja
Publication of JP2009267296A publication Critical patent/JP2009267296A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】生産性が向上し、かつ寸法精度が良い金属配線の製造方法、TFTの製造方法、及びそれを用いて製造されたTFTを提供すること。
【解決手段】本発明にかかる金属配線の製造方法では、まず、主成分金属に、主成分金属より酸化物の生成エネルギーが低い添加金属が添加された第2の金属膜30を成膜する。そして、第2の金属膜30を酸化させて金属酸化物を形成し、第2の金属膜30の表面に酸化層32を形成する。次に、酸化層32上にフォトレジスト31を形成して、第1のドライエッチング条件により、酸化層32をエッチングする。そして、第1のドライエッチング条件の場合と比較して、主成分金属の金属酸化物に対する選択比が高い第2のドライエッチング条件により、下層の第2の金属膜30をエッチングする。
【選択図】図6

Description

本発明は、金属配線の製造方法、TFTの製造方法、及びそれを用いて製造されたTFTに関する。
表示装置等に用いられるTFT基板には、複数の金属配線が形成される。従来の金属配線の加工には、薬液を用いたウェットエッチングやガスを用いたドライエッチングが用いられている。平行平板型ドライエッチングには、基板を接地電極に保持するアノードカップル方式と、高周波印加電極に保持するカソードカップル方式がある。例えば、カソードカップル方式は、反応性イオンエッチング(RIE)に用いられる。近年、誘導結合プラズマ(ICP)等の高密度プラズマを用いたドライエッチング手法も開発されており、ガラス等の大面積基板への対応も始まっている。
しかしながら、高密度プラズマエッチング手法はプラズマ密度が増大し、エッチング速度が向上する反面、下地膜のエッチング速度も大きくなってしまう。このため、下地膜との選択比を確保することが困難になる。ここで、ボトムゲート型(逆スタガ型)の非晶質シリコン(a−Si)TFTの製造方法について説明する。まず、絶縁性基板上に、ゲート電極、ゲート絶縁膜を順次形成する。そして、半導体膜(a−Si膜)、金属膜を順次成膜する。そして、金属膜をエッチングして、ソース・ドレイン電極を形成する。その後、バックチャネルエッチを行い、チャネル部を形成する。
ここで、この金属膜のエッチングに、高密度プラズマエッチング手法を用いるとする。上記のように、金属膜の下地膜である半導体膜に対する選択比を確保することが難しいため、オーバーエッチングが発生する可能性がある。すなわち、金属膜のエッチング時に、チャネル部における半導体膜もエッチングされてしまう可能性がある。その後、この半導体膜をエッチングしてチャネル部を形成すると、チャネル部の半導体膜の膜厚が変動する。これにより、トランジスタ特性が低下するという問題が生じる。このように、ボトムゲート型のa−Si TFTでは、ソース・ドレイン電極加工時のエッチングに下地膜との選択比が要求される。
特開平11−297668号公報 特開2002−217203号公報
特許文献1には、エッチングガスとして、塩素系ガス又は臭素系ガスと、酸素ガスとの流量比が10対3となる混合ガスを用いている。そして、金属層をその下地層であるa−Si層に対して選択的にエッチングしている。しかし、この場合、酸素ガスを含む混合ガスを用いるため、金属層のみならず、レジストもエッチングされてしまう。このため、エッチングされたレジスト部分で金属層もエッチングされ、金属層の寸法精度が低下してしまう。
特許文献2に記載の金属配線形成方法では、まず金属配線上に、金属配線層の材料に対してエッチング選択比が大きい材料による絶縁膜を成膜する。そして、絶縁膜上にフォトレジスト層を形成して所望の形状にパターニングする。次に、フォトレジスト層をマスクとして、絶縁膜をエッチングする。その後、フォトレジスト層と絶縁膜とをマスクとして金属配線をエッチングする。これにより、金属配線を精度良く形成している。しかしながら、この手法では、成膜・エッチング工程が追加されるために生産性が低下してしまう。
本発明は、上記の問題を鑑みてなされたものであり、生産性が向上し、かつ寸法精度が良い金属配線の製造方法、TFTの製造方法、及びそれを用いて製造されたTFTを提供することを目的とする。
本発明にかかる金属配線の製造方法は、主成分金属に、前記主成分金属より酸化物の生成エネルギーが低い添加金属が添加された金属膜を成膜する工程と、前記金属膜を酸化させて金属酸化物を形成し、前記金属膜の表面に酸化層を形成する工程と、前記酸化層上にレジストを形成する工程と、前記レジストをマスクとして、第1のドライエッチング条件により、前記酸化層をエッチングし、前記酸化層の下層の前記金属膜を露出させる工程と、前記第1のドライエッチング条件の場合と比較して、前記主成分金属の前記金属酸化物に対する選択比が高い第2のドライエッチング条件により、前記レジスト及び前記酸化層をマスクとして、前記酸化層がエッチングされて露出した下層の前記金属膜をエッチングする工程とを有する方法である。
本発明によれば、生産性が向上し、かつ寸法精度が良い金属配線の製造方法、TFTの製造方法、及びそれを用いて製造されたTFTを提供することができる。
実施の形態.
本実施の形態にかかる薄膜トランジスタ(TFT)は、液晶表示装置やEL表示装置等の平面型表示装置(フラットパネルディスプレイ)のTFTアレイ基板に用いられる。まず、図1を参照して、TFTアレイ基板について図1を用いて説明する。図1は、TFTアレイ基板の構成を示す平面図である。
TFTアレイ基板100には、表示領域101と表示領域101を囲むように設けられた額縁領域102とが設けられている。この表示領域101には、複数のゲート信号線(走査信号配線)109と複数のソース信号線(表示信号配線)110とが形成されている。複数のゲート信号線109は平行に設けられている。同様に、複数のソース信号線110は平行に設けられている。ゲート信号線109と、ソース信号線110とは、互いに交差するように形成されている。ゲート信号線109とソース信号線110とは直交している。そして、隣接するゲート信号線109と隣接するソース信号線110とで囲まれた領域が画素105となる。従って、TFTアレイ基板100では、画素105がマトリクス状に配列される。
さらに、TFTアレイ基板100の額縁領域102には、走査信号駆動回路103と表示信号駆動回路104とが設けられている。ゲート信号線109は、表示領域101から額縁領域102まで延設されている。そして、ゲート信号線109は、TFTアレイ基板100の端部で、走査信号駆動回路103に接続される。ソース信号線110も同様に表示領域101から額縁領域102まで延設されている。そして、ソース信号線110は、TFTアレイ基板100の端部で、表示信号駆動回路104と接続される。走査信号駆動回路103の近傍には、外部配線106が接続されている。また、表示信号駆動回路104の近傍には、外部配線107が接続されている。外部配線106、107は、例えば、FPC(Flexible Printed Circuit)などの配線基板である。
外部配線106、107を介して走査信号駆動回路103、及び表示信号駆動回路104に外部からの各種信号が供給される。走査信号駆動回路103は外部からの制御信号に基づいて、ゲート信号(走査信号)をゲート信号線109に供給する。このゲート信号によって、ゲート信号線109が順次選択されていく。表示信号駆動回路104は外部からの制御信号や、表示データに基づいて表示信号をソース信号線110に供給する。これにより、表示データに応じた表示電圧を各画素105に供給することができる。なお、走査信号駆動回路103と表示信号駆動回路104は、TFTアレイ基板100上に配置される構成に限られるものではない。例えば、TCP(Tape Carrier Package)により駆動回路を接続してもよい。
画素105内には、少なくとも1つのTFT108が形成されている。TFT108はソース信号線110とゲート信号線109の交差点近傍に配置される。例えば、このTFT108が画素電極に表示電圧を供給する。スイッチング素子であるTFT108のゲート電極はゲート信号線109に接続され、ゲート端子から入力される信号によってTFT108のONとOFFを制御している。TFT108のソース電極はソース信号線110に接続されている。ゲート電極に電圧を印加するとソース信号線110から電流が流れるようになる。これにより、ソース信号線110から、TFT108のドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、対向電極との間に、表示電圧に応じた電界が生じる。
次に、図2を参照して、TFT108について詳細に説明する。図2は、TFT108の構成を示す断面図である。ここでは、TFT108の一例としてボトムゲート型(逆スタガ型)のTFT108について説明する。
絶縁性基板1上には、ゲート電極2が形成される。そして、ゲート電極2を覆うように、ゲート絶縁膜3が形成される。ゲート電極2と対向して、ゲート絶縁膜3上に半導体膜7が形成される。半導体膜7は、真性半導体膜4とオーミックコンタクト膜6を有する。オーミックコンタクト膜6は、不純物元素を含んだ半導体膜であり、導電性を有する。真性半導体膜4は、ゲート電極2上からはみ出るように形成される。また、後述するコンタクトホール11の下にも、真性半導体膜4が形成される。真性半導体膜4上には、オーミックコンタクト膜6が形成される。また、オーミックコンタクト膜6は、ゲート電極2上の中央部には形成されない。このオーミックコンタクト膜6が形成されない部分がチャネル部5である。なお、チャネル部5において、真性半導体膜4の膜厚は、薄くなっている。
このように、オーミックコンタクト膜6は、真性半導体膜4の両端に形成される。一方のオーミックコンタクト膜6がソース領域を構成し、他方のオーミックコンタクト膜6がドレイン領域を構成する。すなわち、ソース領域及びドレイン領域は、チャネル部5を挟むように対向配置されている。ここで、チャネル部5とは、ゲート電極2にゲート電圧を印加した際に、チャネルが形成される部分を示す。具体的には、ゲート電極2にゲート電圧を印加すると、チャネル部5の表面には、チャネルが形成される。そして、ソース領域とドレイン領域との間に所定の電圧を与えた状態でゲート電圧を印加すると、ソース領域とドレイン領域の間にはゲート電圧に応じたドレイン電流が流れる。
ソース領域において、オーミックコンタクト膜6上には、ソース電極8が形成される。このソース電極8を介してソース領域に電位が供給される。また、ドレイン領域において、オーミックコンタクト膜6上には、ドレイン電極9が形成される。そして、ゲート絶縁膜3上には、ソース電極8及びドレイン電極9を覆うように、パッシベーション膜10が形成される。そして、ドレイン電極9上のパッシベーション膜10には、コンタクトホール11が形成される。パッシベーション膜10上には、画素電極12が形成される。また、コンタクトホール11には、画素電極12が埋設される。これにより、画素電極12とドレイン電極9とが電気的に接続される。TFT108は、以上のように構成されている。
次に、図3を参照して、上記のTFT108を形成する際に用いるICPドライエッチング装置について説明する。図3は、ICPドライエッチング装置の構成を示す側面図である。
エッチングチャンバー20上部には、誘電体窓21が形成されている。誘電体窓21は、誘電体で形成されており、例えば石英を用いることができる。誘電体窓21上には、コイルユニット22が設置されている。コイルユニット22は、エッチングチャンバー20外に設けられている。コイルユニット22には、マッチングボックスを介して高周波電源23が接続されている。高周波電源23は、高密度プラズマを生成させるためのICP電源である。
また、エッチングチャンバー20下部には、下部電極24が形成される。下部電極24と誘電体窓21とは対向配置される。下部電極24上には、エッチング処理される基板25が静電チャックを介して設置される。下部電極24は、温度制御機構を有する。これにより、基板25が加熱される。下部電極25には、マッチングボックスを介して高周波電源26が接続されている。高周波電源26は、基板25に対する入射イオン成分を制御するためのバイアス電源である。また、高密度プラズマを生成するための高周波電源23と、基板25に対する入射イオン成分を制御する高周波電源26とは独立して制御される。
また、エッチングチャンバー20内部には、エッチングガス27が供給される。具体的には、塩素(Cl)、酸素(O)、臭素(Br)、SF等のエッチングガス27が供給され、所望のガス雰囲気とする。また、エッチングチャンバー20には、排気口28が設けられており、エッチングチャンバー20内部を所望の圧力下にすることができる。また、エッチングの際に発生する反応生成物を排気口28から真空排気することができる。ICPドライエッチング装置は、以上のように構成される。
次に、上記のICPドライエッチング装置の動作について説明する。まず、所望のエッチングガス27を供給してエッチングチャンバー20内を所望のガス雰囲気とする。また、排気口28から排気させ、エッチングチャンバー20内部を所望の圧力に保持する。そして、マッチングボックスを介して高周波電源23からコイルユニット22に高周波電力(ICP電力)を供給する。そして、コイルユニット22により高周波電磁場が発生する。この高周波電磁場は、誘電体窓21を透過し、エッチングチャンバー20内に導入される。これにより、エッチングチャンバー20内で放電が起こり、エッチングチャンバー20内のエッチングガス27がプラズマ化され、高密度プラズマが発生する。
また、マッチングボックスを介して高周波電源26から下部電極24にバイアス電力を供給する。これにより、上記のように、発生したプラズマ中のイオンを基板25に対して垂直に引き込み、かつ入射エネルギーを制御することができる。すなわち、基板25に対する入射イオン成分を制御することができる。そして、例えば基板25上の膜にエッチングガスのイオンが衝突し、膜がエッチングされる。また、その時に発生する反応生成物は排気口28から真空排気される。以上のように、ICPエッチングを行うことができる。
次に、図4、5を参照して、TFT108の製造方法について説明する。図4、5は、TFT108の製造方法を示す断面図である。
まず、絶縁性基板1上に、第1の金属膜を成膜する。絶縁性基板1としては、ガラス基板等の透明絶縁性基板を用いることができる。第1の金属膜としては、電気的比抵抗値の低いAl、Mo、Crやこれらを主成分とする合金を用いることが好ましい。そして、第1の金属膜上に、感光性樹脂であるフォトレジストをスピンコートによって塗布する。そして、塗布したフォトレジストを露光、現像する公知の写真製版法を行う。これにより、所望の形状にフォトレジストがパターニングされる。その後、フォトレジストをマスクとして、第1の金属膜をエッチングして、フォトレジストを除去する。これにより、ゲート電極2が形成される。
好適な実施例として、第1の金属膜としてAl合金膜を用いる。そして、公知のArガスを用いたスパッタリング法によって、Al合金膜を200nmの厚さに成膜する。その後、写真製版工程でフォトレジストをパターニングする。そして、公知のエッチング液(リン酸/硝酸/酢酸)を用いたウェットエッチングにより、第1の金属膜をエッチングする。これにより、第1の金属膜がテーパー形状にパターニングされる。その後、フォトレジストを除去して、ゲート電極2を形成する。以上の工程により、図4(a)に示す構成となる。
次に、絶縁性基板1上に、ゲート電極2を覆うように、ゲート絶縁膜3、半導体膜7を順次成膜する。すなわち、ゲート絶縁膜3、真性半導体膜4、オーミックコンタクト膜6が順次成膜される。好適な実施例として、化学的気相成膜(CVD)法を用いて、これらの膜を成膜する。また、ゲート絶縁膜3として窒化シリコン膜を400nm、真性半導体膜4としてアモルファスシリコン(a−Si)膜を150nm、オーミックコンタクト膜6としてリンを不純物として注入したn型のa−Si膜を30nmの厚さに順次成膜する。また、これらの膜は、同一装置内で連続して成膜される。これにより、大気雰囲気中に存在するボロンなどの汚染物質が各膜の界面に取り込まれることを抑制することができる。以上の工程により、図4(b)に示す構成となる。
次に、オーミックコンタクト膜6上に、導電膜としての第2の金属膜30を成膜する。第2の金属膜30としては、主成分金属を主成分として、この主成分金属より酸化物の生成エネルギーが低い添加金属が添加された金属膜(合金膜)を用いる。例えば、Moを主成分として、Moより酸化物の生成エネルギーが低いNb、Zr、Cr、V、及びTiのうち少なくともいずれか1つが添加された金属膜を第2の金属膜30として用いることができる。これにより、第2の金属膜30表面の酸化を促進させ、金属酸化物が形成される。そして、第2の金属膜30表面に酸化層が形成される。
また、添加金属は、他の部分と比較して、第2の金属膜30の表面に高い濃度で添加されているのが好ましい。これにより、第2の金属膜30の表面に酸化層が形成しやすくなる。また、第2の金属膜30表面の酸化を促進させるために、第2の金属膜30の成膜後に、UV処理、大気中でのアニール処理、酸素プラズマ処理のうち、少なくともいずれか1つの処理を行ってもよい。
好適な実施例としては、主成分金属としてMo、添加金属としてNbを用いる。また、Nbは、Moに対して2.5〜20mass%の濃度で添加されていることが好ましい。好適な実施例として、Nbは、Moに対して5mass%の濃度で添加されている。また、この膜は、公知のArガスを用いたスパッタリング法によって、300nmの厚さに成膜される。
そして、2回目の写真製版法により、第2の金属膜30上に、レジストとしてのフォトレジスト31を形成する。具体的には、第2の金属膜30表面の酸化層上に、2段階の膜厚を有するフォトレジスト31を形成する。例えば、フォトレジスト31としてポジ型レジストを用いるとする。この場合、後に形成されるチャネル部5上のフォトレジスト31への露光量が、ソース・ドレイン領域上のフォトレジスト31への露光量より大きくなるように露光する。換言すると、チャネル部5上のフォトレジスト31をハーフ露光する。そして、これらの領域以外のフォトレジスト31は、完全に露光する。このように、露光部位ごとに露光量が調整されるように、例えば、透過光量が少なくとも2段階で異なる領域を有するグレイトーンマスクやハーフトーンマスクを用いて露光を行う。これにより、1回の露光で(同じフォトレジストで)半導体膜と金属膜のエッチングをすることができるので、露光回数を1回減らすことができる。
その後、現像することにより、チャネル部5上ではフォトレジスト31が薄く形成され、ソース・ドレイン領域上ではフォトレジスト31が厚く形成される。そして、その他の領域では、フォトレジスト31が形成されない。その後、フォトレジスト31をマスクとして、第2の金属膜30をエッチングする。ここでは、公知のエッチング液(リン酸/硝酸/酢酸)を用いたウェットエッチングにより、第2の金属膜30をエッチングする。これにより、フォトレジスト31が形成されていない領域に対応する第2の金属膜30が除去される。すなわち、ソース・ドレイン領域及びチャネル部5の上の第2の金属膜30のみ残存する。以上の工程により、図4(c)に示す構成となる。
次に、フォトレジスト31及び第2の金属膜30をマスクとして、半導体膜7をエッチングする。これにより、フォトレジスト31が形成されていない領域に対応する半導体膜7が除去される。すなわち、ソース・ドレイン領域及びチャネル部5に対応する半導体膜7のみ残存する。その後、チャネル部5上のフォトレジスト31をアッシング処理によって除去する。これにより、チャネル部5上の第2の金属膜30が露出する。なお、ソース・ドレイン領域上では、フォトレジスト31が残存する。
好適な実施例として、オーミックコンタクト膜6と真性半導体膜4を同一装置内で連続してエッチングする。なお、ここでは、エッチング装置として、プラズマエッチングモードの平行平板型のドライエッチング装置を用いる。また、エッチングガスとしては、SFを流量1.69×10−1Pa・m/s(=100sccm)、HClを流量8.45×10−1Pa・m/s(=500sccm)、Heを流量4.225×10−1Pa・m/s(=250sccm)で用いる。そして、処理圧力は33Pa、印加電力は800Wとする。また、電極間隔は、33mmとする。その後、酸素ガスを用いて、チャネル部5のフォトレジスト31をアッシング除去する。以上の工程により、図4(d)に示す構成となる。
次に、残存したフォトレジスト31をマスクとして、第1のドライエッチング工程及び第2のドライエッチング工程を実施し、第2の金属膜30をエッチングする。また、これらのドライエッチング工程では、ICP方式ドライエッチング手法を用いて、図3に示されるICPドライエッチング装置によってエッチングする。ここで、図6を参照して、エッチング工程について詳細に説明する。図6は、第2の金属膜30のエッチング工程を示す拡大断面図である。図6(a)は、エッチングを開始する前の初期状態を示す。すなわち、図6(a)は、図4(d)のチャネル部5周辺を拡大した断面図である。
まず、フォトレジスト31をマスクとして、第1のドライエッチング工程を実施し、第2の金属膜30の上層をエッチングする。具体的には、チャネル部5上において、膜厚方向における第2の金属膜30の一部をエッチングして除去する。また、第1のドライエッチング工程では、少なくともチャネル部5上における第2の金属膜30の表面の酸化層32を全て除去すればよい。これにより、酸化層32下層の第2の金属膜30が露出する。第1のドライエッチング工程では、第1のドライエッチング条件でエッチングを行う。第1のドライエッチング条件では、エッチングガスとして、SFを流量3.38×10−1Pa・m/s(=200sccm)、Clを流量6.76×10−2Pa・m/s(=40sccm)、Oを流量8.45×10−2Pa・m/s(=50sccm)で用いる。そして、処理圧力は2Pa、印加電力は3000Wとする。
また、第1のドライエッチング条件におけるエッチングレートは、半導体膜7が400nm/min、第2の金属膜30が250nm/min、フォトレジスト31が140nm/minである。すなわち、第1のドライエッチング条件では、第2の金属膜30の半導体膜7に対する選択比が(250nm/min)÷(400nm/min)=約0.6と低い。すなわち、半導体膜7が第2の金属膜30よりも速いエッチングレートでエッチングされる。換言すると、主成分金属の半導体膜7に対する選択比が低い。このため、第1のドライエッチング工程では、半導体膜7上に第2の金属膜30が残るようにエッチングする。
また、第2の金属膜30のフォトレジスト31に対する選択比が(250nm/min)÷(140nm/min)=約1.8と高い。すなわち、第2の金属膜30がフォトレジスト31よりも速いエッチングレートでエッチングされる。このため、第1のドライエッチング工程において、フォトレジスト31がエッチングされることを抑えることができる。すなわち、チャネル部5の平面寸法の精度を向上させることができる。
また、第1のドライエッチング条件では、主成分金属の金属酸化物に対する選択比が低い。すなわち、主成分金属と金属酸化物とは、同程度にエッチングされる。換言すると、第2の金属膜30は、厚み方向において略均一にエッチングすることができる。また、第2の金属膜30のエッチングレートが大きい。このため、効率よく第2の金属膜30をエッチングすることができる。なお、上記のように、選択比及びエッチングレートが高い又は低いとは、少なくとも後述する第2のドライエッチング条件の場合と比較して、高く、又は低くなっていればよい。
また、第1のドライエッチング工程での第2の金属膜30のエッチング量は、50nm以上が好ましい。これにより、チャネル部5上の酸化層32を十分に除去することができる。好適な実施例として、第1のドライエッチング工程でのエッチング量は、300nmの膜厚を有する第2の金属膜30に対して100〜200nmとする。すなわち、チャネル部5上において、第2の金属膜30の膜厚は、100〜200nmとなる。
また、本実施の形態では、上記のように、エッチングガスとして、SF、Cl、及びOを混合ガスを用いるが、少なくともFを含むガスを用いることが好ましい。例えば、エッチングガスとしてSFとOの混合ガスや、CFとOの混合ガスを用いることができる。また、それ以外にも、エッチングガスとして、ClとOの混合ガスや、BrとOの混合ガスを用いることができる。そして、エッチングチャンバー20内に、これらの混合ガスを供給して、下部電極24にバイアス電力を印加してもよい。これにより、図6(b)に示す構成となる。
上記のように、第1のドライエッチング条件では、第2の金属膜30の半導体膜7に対する選択比が約0.6と低い。このため、第2の金属膜30表面の酸化層32を十分に取り除いた後に、ドライエッチング条件を第1のドライエッチング条件とは異なる第2のドライエッチング条件に変更する。そして、第1のドライエッチング工程によって露出した下層の第2の金属膜30をエッチングする第2のドライエッチング工程を実施する。すなわち、チャネル部5上の第2の金属膜30をエッチングする。
ここで、第2のドライエッチング条件では、エッチングガスとして、Clを流量1.69×10−1Pa・m/s(=100sccm)、Oを流量2.535×10−1Pa・m/s(=150sccm)で用いる。そして、処理圧力は0.7Pa、印加電力は3500Wとする。また、ClとOの混合ガスにおけるOの流量比は、30〜70%とする。すなわち、ここでの流量比は、O/(Cl+O)=30〜70%とする。また、第2のドライエッチング条件におけるエッチングレートは、半導体膜7が5nm/min、第2の金属膜30が80nm/min、フォトレジスト31が170nm/minである。
すなわち、第2のドライエッチング条件では、第2の金属膜30の半導体膜7に対する選択比が(80nm/min)÷(5nm/min)=約16と高い。すなわち、第2の金属膜30が半導体膜7よりも速いエッチングレートでエッチングされる。このため、下層の半導体膜7をエッチングすることなく、第2の金属膜30を選択的にエッチングすることができる。また、第2の金属膜30のフォトレジスト31に対する選択比が(80nm/min)÷(170nm/min)=約0.5と低い。すなわち、フォトレジスト31が第2の金属膜30よりも速いエッチングレートでエッチングされる。このため、第2のドライエッチング工程の際に、フォトレジスト31が後退する。そして、チャネル部5上の近傍において、第2の金属膜30が露出してしまう。
ここで、第2のドライエッチング条件では、主成分金属の金属酸化物に対する選択比が高くなっている。すなわち、第2のドライエッチング条件では、第2の金属膜30表面の酸化層32をエッチングしにくい。このため、第2のドライエッチング工程が完了した時点でフォトレジスト31が後退することによって露出した部分の第2の金属膜30は除去されにくい。すなわち、第2のドライエッチング工程の際に、第2の金属膜30表面の酸化層32がマスクとなる。従って、第2のドライエッチング工程では、フォトレジスト31だけでなく、酸化層32もマスクとして機能する。
また、上記のように、チャネル部5上においては、酸化層32が完全に除去されている。すなわち、チャネル部5上では、マスクとなる酸化層32が存在しない。このため、チャネル部5上では、第2の金属膜30が完全に除去され、下層の半導体膜7が露出する。また、ソース・ドレイン領域では、第2の金属膜30が残存し、ソース電極8及びドレイン電極9が形成される。なお、第2のドライエッチング条件では、エッチングガスとしてClとOの混合ガスを用いたが、BrとOの混合ガスを用いてもよい。この場合でも、混合ガスにおけるOの流量比は、30〜70%とするのが好ましい。以上の工程により、図6(c)の状態を経て、図6(d)に示す構成となる。すなわち、図5(e)に示す構成となる。
その後、露出した半導体膜7をエッチングする。すなわち、半導体膜7のオーミックコンタクト膜6を除去し、チャネル部5を形成する。なお、図5(e)に示されるように、ソース電極8端部でも、半導体膜7が露出する。このため、ソース電極8端部でも、オーミックコンタクト膜6がエッチングされる。ここでは、公知のSFとHClの混合ガスを用いたドライエッチングにより、半導体膜7をエッチングする。その後、フォトレジスト31を除去する。以上の工程により、ソース・ドレイン領域及びチャネル部5が形成され、図5(f)に示す構成となる。
次に、ゲート絶縁膜3上に、ソース電極8及びドレイン電極9を覆うように、パッシベーション膜10を成膜する。そして、3回目の写真製版法及びエッチング工程で、パッシベーション膜10をパターニングする。これにより、ドレイン電極9上のパッシベーション膜10が除去され、ドレイン電極9が露出する。すなわち、パッシベーション膜10にドレイン電極9まで貫通するコンタクトホール11が形成される。そして、パッシベーション膜10上に、透明導電膜を成膜する。また、透明導電膜は、コンタクトホール11に埋設される。そして、4回目の写真製版法及びエッチング工程で、透明導電膜をパターニングする。これにより、画素電極12が形成される。また、コンタクトホール11を通じて、画素電極12とドレイン電極9とは電気的に接続される。以上の工程により、図5(g)に示す構成となり、TFT108が完成する。
以上のように、本実施の形態では、2段階のドライエッチング工程によって、チャネル部5上の第2の金属膜30を除去する。すなわち、主成分金属の金属酸化物に対する選択比が低い第1のドライエッチング条件により第2の金属膜30のエッチングを行う。これにより、チャネル部5上の酸化層32を除去することができる。そして、主成分金属の半導体膜7に対する選択比が高い第2のドライエッチング条件によって第2の金属膜30を除去する。これにより、第2の金属膜30の下地膜である半導体膜7が削られることなく、第2の金属膜30を除去することができる。
また、第2のドライエッチング条件では、主成分金属の金属酸化物に対する選択比が高くなっている。このため、第2のドライエッチング工程において、フォトレジスト31が除去されても、酸化層32はエッチングされにくい。このように2段階でエッチングすることにより、半導体膜7との高選択比と、高い寸法精度(小さいCDロス)を共に実現することができる。そして、精度よく加工できるため、トランジスタ特性が向上する。また、寸法の制御性がよいため、TFT108の特性バラツキが生じにくい。
また、同一エッチングチャンバー20内で条件を切りかえるだけでエッチングが出来るので、生産性が向上する。すなわち、エッチングチャンバー20に供給するエッチングガス27を変更するだけでよく、生産性が向上する。ドライエッチング条件は、段階的に変えてもよいし、連続的に変えてもよい。また、ガス流量を徐々に変えてもよい。また、チャネル部5上の第2の金属膜30のドライエッチングが可能となり、ウェットエッチングに比べて、薬液のしみ込みなどによる不良を低減できる。
また、第2のドライエッチング条件では主成分金属の金属酸化物に対する選択比が高くなっているので、第2のドライエッチング工程の際に、酸化層32がマスクとして機能する。すなわち、別途ハードマスクを形成する必要がないので、生産性が向上する。また、本実施の形態では、グレートーンプロセス、すなわち4枚マスクプロセスを適用する。グレートーンプロセスでは、ハーフアッシングを用いるため、第2のドライエッチング工程の際にフォトレジスト31の残膜が少ない。この場合でも、酸化層32がマスクとして機能するので、第2の金属膜30がエッチングされることを抑制できる。このように、本発明の適用には、グレートーンプロセスを用いる場合に特に適している。もちろん、下地絶縁膜選択比と低CDロスが両立できるため、5枚マスクのソース・ドレインの形成に適用しても効果的である。
なお、本実施の形態では、図6(c)、(d)に示されるように、第2のドライエッチング工程では、ソース・ドレイン領域上の第2の金属膜30はほとんどエッチングせず、チャネル部5上の第2の金属膜30をエッチングしたがこれに限らない。ここで、図7を参照して、第2の金属膜30の他のドライエッチング工程について説明する。図7は、第2の金属膜30の他のドライエッチング工程を示す拡大断面図である。
上記のように、第2のドライエッチング工程において、フォトレジスト31が後退する。すなわち、チャネル部5上の近傍の酸化層32が露出する。ここでは、露出した酸化層32をエッチングし、チャネル部5近傍の第2の金属膜30のパターン端部をテーパー形状にする。すなわち、ソース電極8及びドレイン電極9の端部は、チャネル部5に向けて膜厚が徐々に減少するテーパー形状とする。なお、この場合でも、酸化層32が存在することにより、第2の金属膜30のエッチング量を抑えることができる。従って、パターン端部において、第2の金属膜30の膜厚が必要以上に薄くなることはない。
具体的には、チャネル部5近傍のパターン端部における第2の金属膜30の膜厚は、エッチング前の第2の金属膜30の膜厚の半分以上とする。すなわち、チャネル部5近傍における第2の金属膜30のパターン端部の膜減り量が、成膜時の第2の金属膜30の膜厚の半分以下とする。そして、フォトレジスト31が残存した部分からパターン端部に向けて、第2の金属膜30の膜厚が徐々に減少する。本実施の形態では、第2の金属膜30の膜厚を300nmとしたので、パターン端部では膜減り量を150nm以下とする。そして、中央、すなわちチャネル部5に向けて、第2の金属膜30をテーパー形状とする。このように、テーパー形状とすることにより、チャネル部5において、パッシベーション膜10を被膜しやすくなる。
また、ここでは、2段階のドライエッチング工程を用いて、TFT108を製造したが、これに限らない。すなわち、ソース信号線110、ソース電極8、及びドレイン電極9以外の金属配線の製造方法にも適用可能である。なお、ここでの金属配線とは、配線、電極、端子等を含むものとする。金属配線の製造方法に適用した場合でも、上記のように、金属膜に酸化層を形成し、2段階のドライエッチング工程を実施することにより、生産性及び寸法精度が向上する。
実施の形態にかかるTFTアレイ基板の構成を示す平面図である。 実施の形態にかかるTFTの構成を示す断面図である。 実施の形態にかかるICPドライエッチング装置の構成を示す側面図である。 実施の形態にかかるTFTの製造方法を示す断面図である。 実施の形態にかかるTFTの製造方法を示す断面図である。 実施の形態にかかる第2の金属膜のエッチング工程を示す拡大断面図である。 実施の形態にかかる第2の金属膜の他のエッチング工程を示す拡大断面図である。
符号の説明
1 絶縁性基板、2 ゲート電極、3 ゲート絶縁膜、4 真性半導体膜、
5 チャネル部、6 オーミックコンタクト膜、7 半導体膜、8 ソース電極、
9 ドレイン電極、10 パッシベーション膜、11 コンタクトホール、
12 画素電極、
20 エッチングチャンバー、21 誘電体窓、22 コイルユニット、
23 高周波電源、24 下部電極、25 基板、26 高周波電源、
27 エッチングガス、28 排気口、
30 第2の金属膜、31 フォトレジスト、32 酸化層、
100 TFTアレイ基板、101 表示領域、102 額縁領域、
103 走査信号駆動回路、104 表示信号駆動回路、105 画素、
106 外部配線、107 外部配線、108 TFT、109 ゲート信号線、
110 ソース信号線

Claims (12)

  1. 主成分金属に、前記主成分金属より酸化物の生成エネルギーが低い添加金属が添加された金属膜を成膜する工程と、
    前記金属膜を酸化させて金属酸化物を形成し、前記金属膜の表面に酸化層を形成する工程と、
    前記酸化層上にレジストを形成する工程と、
    前記レジストをマスクとして、第1のドライエッチング条件により、前記酸化層をエッチングし、前記酸化層の下層の前記金属膜を露出させる工程と、
    前記第1のドライエッチング条件の場合と比較して、前記主成分金属の前記金属酸化物に対する選択比が高い第2のドライエッチング条件により、前記レジスト及び前記酸化層をマスクとして、前記酸化層がエッチングされて露出した下層の前記金属膜をエッチングする工程とを有する金属配線の製造方法。
  2. 請求項1に記載の金属配線の製造方法を有するTFTの製造方法であって、
    前記金属膜を成膜する工程前に、半導体膜を成膜する工程を有し、
    前記第2のドライエッチング条件では、前記第1のドライエッチング条件の場合と比較して、前記主成分金属の前記半導体膜に対する選択比が高いTFTの製造方法。
  3. 前記主成分金属としてMoを用い、前記添加金属としてNb、Zr、V、Ti、及びCrのうち少なくともいずれか1つを用いた請求項1に記載の金属配線の製造方法。
  4. 前記第1のドライエッチング条件には、Fが含まれるガスをエッチングガスとして用いる請求項1又は3に記載の金属配線の製造方法。
  5. 前記第1のドライエッチング条件では、塩素と酸素の混合ガス、又は臭素と酸素の混合ガスをエッチングガスとしてバイアス電力を印加する請求項1又は3に記載の金属配線の製造方法。
  6. 前記第2のドライエッチング条件では、塩素と酸素の混合ガス、又は臭素と酸素の混合ガスをエッチングガスとして用い、前記混合ガスにおける酸素の流量比は30〜70%である請求項1及び3乃至5のいずれか1項に記載の金属配線の製造方法。
  7. 前記添加金属として、Moに対して2.5〜20mass%の濃度で添加されたNbを用いる請求項3に記載の金属配線の製造方法。
  8. 前記酸化層を形成する工程では、前記金属膜に対して、UV処理、大気中でのアニール処理、及び酸素プラズマ処理のうち、少なくともいずれか1つの処理を行う請求項1及び3乃至7のいずれか1項に記載の金属配線の製造方法。
  9. 前記第1のドライエッチング条件による前記金属膜のエッチング量が50nm以上である請求項1及び3乃至8のいずれか1項に記載の金属配線の製造方法。
  10. 下層の前記金属膜をエッチングする工程では、前記金属膜のパターン端部の膜減り量が、成膜時の前記金属膜の膜厚の半分以下となるように、前記金属膜がエッチングされ、前記金属膜はテーパー形状を有する請求項1及び3乃至9のいずれか1項に記載の金属配線の製造方法。
  11. 前記金属膜の表面において、前記添加金属の濃度が高くなっている請求項1及び3乃至10のいずれか1項に記載の金属配線の製造方法。
  12. 請求項2に記載のTFTの製造方法によって製造されたTFT。
JP2008118354A 2008-04-30 2008-04-30 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft Pending JP2009267296A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008118354A JP2009267296A (ja) 2008-04-30 2008-04-30 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118354A JP2009267296A (ja) 2008-04-30 2008-04-30 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft

Publications (1)

Publication Number Publication Date
JP2009267296A true JP2009267296A (ja) 2009-11-12

Family

ID=41392730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118354A Pending JP2009267296A (ja) 2008-04-30 2008-04-30 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft

Country Status (1)

Country Link
JP (1) JP2009267296A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US8922018B2 (en) 2011-06-01 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012102314A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
KR20140006896A (ko) * 2011-01-28 2014-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8987727B2 (en) 2011-01-28 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US20150179775A1 (en) * 2011-01-28 2015-06-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US9299815B2 (en) * 2011-01-28 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
KR101984218B1 (ko) * 2011-01-28 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
US8922018B2 (en) 2011-06-01 2014-12-30 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US7851806B2 (en) Thin film transistor liquid crystal display array substrate and manufacturing method thereof
JP5599026B2 (ja) 薄膜トランジスタの製造方法
JP5588740B2 (ja) Tft−lcdアレイ基板およびその製造方法
US8298883B2 (en) Method of forming photoresist burr edge and method of manufacturing array substrate
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN108198756B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
KR100640211B1 (ko) 액정표시장치의 제조방법
JP2010157740A (ja) Tft−lcdアレイ基板、及びその製造方法
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
KR20050068165A (ko) 액정표시소자 제조방법
JP2008304830A (ja) 表示デバイスの製造方法
JP2009267296A (ja) 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft
KR100687341B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
US8558232B2 (en) Thin film transistor and method for manufacturing the same
JP5308831B2 (ja) 積層構造体及びその製造方法
JP3358284B2 (ja) 薄膜トランジスタの製造方法
CN109638034A (zh) 显示面板的制造方法
JP4248987B2 (ja) アレイ基板の製造方法
JP2005072443A (ja) 薄膜トランジスタの製造方法及び表示装置の製造方法
WO2011105282A1 (ja) 配線形成方法、および、半導体基板の製造方法
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법
JP2006324496A (ja) 薄膜トランジスタの製造方法