JP5282512B2 - クロム膜のパターニング方法 - Google Patents
クロム膜のパターニング方法 Download PDFInfo
- Publication number
- JP5282512B2 JP5282512B2 JP2008252385A JP2008252385A JP5282512B2 JP 5282512 B2 JP5282512 B2 JP 5282512B2 JP 2008252385 A JP2008252385 A JP 2008252385A JP 2008252385 A JP2008252385 A JP 2008252385A JP 5282512 B2 JP5282512 B2 JP 5282512B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- chromium
- patterning
- mask
- oxygen plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
図1は、本発明のクロム膜のパターニング方法の一例を示す模式的な工程図である。図2は、本発明のクロム膜のパターニング方法を適用する装置の一例を示す模式的な構成図である。本発明のクロム膜のパターニング方法は、図1に示すように、基材10上にクロム膜11’を形成するクロム膜形成工程(図1(a))と、そのクロム膜11’の上に、後のパターニング工程(図1(d))における酸素プラズマ条件で除去されないマスク材料膜12’を形成するマスク材料膜形成工程(図1(b))と、そのマスク材料膜12’をパターニングして所定のマスクパターン12を形成するマスクパターン形成工程(図1(c))と、そのマスクパターン12が設けられていない部分のクロム膜を、載置されるステージを加熱して酸素プラズマ条件の温度範囲とし且つ塩素原子を含まない酸素プラズマに晒して酸化クロムとして昇華除去するパターニング工程(図1(d))と、を有している。なお、図1(e)に示すように、マスクパターン12は、通常、その後に除去される。
本発明のクロム電極は、半導体装置を構成するゲート電極、ソース電極、ドレイン電極のいずれか1以上として用いられ、そのクロム電極が、上記本発明に係るクロム膜のパターニング方法によって形成されてなることを特徴とする。そのため、LSIやディスプレイ用電極配線等に用いられる微細で高精度のクロム電極パターンを歩留まりよく形成できるので、半導体装置の電極パターンとして、又は、有機EL素子や液晶表示素子等の各種ディスプレイパネルの回路電極として適用することができる。なお、クロム電極を備えた半導体装置の態様として、以下では、ボトムゲートタイプの薄膜トランジスタとトップゲートタイプの薄膜トランジスタとを代表例として説明するが、本発明がそれらの形態のみに限定されないことは言うまでもない。
試料基材10として厚さ0.1mmで50mm×50mmのPES基板を用い、その基板上に、熱緩衝機能を有する中間膜として厚さ300〜500nmの窒化ケイ素膜をRFマグネトロンスパッタリング法で形成した。その窒化ケイ素膜上に厚さ100nmのクロム膜11’をRFマグネトロンスパッタリング法で形成した。次に、そのクロム膜11’上に酸化ケイ素からなる厚さ100nmのマスク材料膜12’をRFマグネトロンスパッタリング法で形成し、引き続いて、そのマスク材料膜12’上に厚さ1200nmのフォトレジストをスピンコート法により形成し、そのフォトレジストをフォトリソグラフィでパターニングし、所望のレジストパターン(図1中では図示しない)をクロム膜11’上に形成した。なお、パターニングは、ガラス基板上に所定の遮蔽パターンが形成された遮蔽マスクを用い、露光、現像して行った。得られたレジストパターンは、厚さ1μm・幅10μmのラインがピッチ10μmで並列したものである。
実施例1において、酸化ケイ素からなるマスク材料膜の代わりに、アルミニウムからなるマスク材料膜を形成し、そのマスク材料膜のパターニングを硝酸・酢酸・リン酸の混合液でウェットエッチングした以外は、実施例1と同様にしてクロムパターンを形成した。ただし、この実施例2は、実施例1に比較して、マスク材料膜をウェットエッチングする際のオーバーエッチングにより得られたマスクパターンにサイドカット等が入り易く、パターニング精度が低下することがあるため、高精細パターニング(約5μm以下)にはやや適さないことがある。
実施例1において、酸化ケイ素からなるマスク材料膜の代わりに、モリブデンからなるマスク材料膜を形成し、そのマスク材料膜のパターニングを過塩素酸・硝酸の混合液でウェットエッチングした以外は、実施例1と同様にしてクロムパターンを形成した。ただし、この実施例3においても、実施例1に比較して、マスク材料膜をウェットエッチングする際のオーバーエッチングにより得られたマスクパターンにサイドカット等が入り易く、パターニング精度が低下することがあるため、高精細パターニング(約5μm以下)にはやや適さないことがある。
実施例1において、酸化ケイ素からなるマスク材料膜の代わりに、ポリシリコンからなるマスク材料膜を形成し、そのマスク材料膜のパターニングを酸化ケイ素と同様のドライエッチングで行った以外は、実施例1と同様にしてクロムパターンを形成した。この実施例4のパターニング精度は、実施例1と同等であった。
実施例1において、酸化ケイ素からなるマスク材料膜の代わりに、フォトレジストからなるマスク材料膜を形成し、そのマスク材料膜のパターニングをフォトリソグラフィで行った以外は、実施例1と同様にしてクロムパターンを形成した。ただし、この実施例5においては、上記実施例1〜4で用いた金属膜や無機膜によるマスク材料膜に比べ、フォトレジスト自体がアッシング効果によりマスクパターンのサイドエッジが後退してパターニング精度が悪化することがあるため、実施例1〜5の中で比較した場合、高精細パターニングにはやや適さないことがある。
実施例1〜5の結果より、クロム膜のパターニング工程では、ウェットエッチングも塩素系ガスの処理装置も不要とすることができた。特に実施例1,4に示すクロムパ膜のパターニング方法のように、ケイ素系材料膜をマスク材料膜としてドライエッチングした場合には、マスク材料膜のドライエッチング精度が高いので、マスク材料膜をパターニングする際に行うフォトリソグラフィの解像度を維持することができ、その結果、高いパターニング精度のクロムパターンが得られた。一方、実施例2,3に示すクロム膜のパターニング方法のように、アルミ等の金属材料膜をマスク材料膜としてウェットエッチングした場合には、マスク材料膜をウェットエッチングする際の精度に依存してクロム膜のパターニング精度が決まる結果となった。また、実施例5に示すクロム膜のパターニング方法のように、フォトレジストをマスク材料膜とした場合では、クロム膜のパターニング精度は10μm程度が限界であった。
11 クロムパターン
11’ クロム膜
12 マスクパターン
12’ マスク材料膜
20 ドライエッチング装置
21 電極(ステージ)
22 電極
23 被処理体
24 チャンバー
25 空間
30A,30B 薄膜トランジスタ
31 基材
32 窒化ケイ素膜又は酸化ケイ素膜
33 ゲート電極
34 ゲート絶縁膜
35 半導体層(アモルファスシリコン)
35a 半導体層(ポリシリコン)
35b 半導体層(アモルファスシリコン)
36 ソース電極
37 ドレイン電極
38 半導体層
38c チャネル膜
38s ソース側拡散膜
38d ドレイン側拡散膜
39 保護膜
Claims (4)
- 基材上にクロム膜を形成するクロム膜形成工程と、
前記クロム膜の上に、後のパターニング工程における酸素プラズマ条件で除去されないマスク材料膜を形成するマスク材料膜形成工程と、
前記マスク材料膜をパターニングして所定のマスクパターンを形成するマスクパターン形成工程と、
前記マスクパターンが設けられていない部分のクロム膜を、載置されたステージを加熱して酸素プラズマ条件の温度範囲とし且つ塩素原子を含まない酸素プラズマに晒して酸化クロムとして昇華除去するパターニング工程と、を有し、
前記マスク材料膜が、前記パターニング工程で酸素プラズマに晒されても酸化による昇華反応を起こさないポリシリコン又はアモルファスシリコンであることを特徴とするクロム膜のパターニング方法。 - 前記マスク材料膜のパターニングをフッ素系ガスを用いたドライエッチングで行う、請求項1に記載のクロム膜のパターニング方法。
- 前記基材は、前記クロム膜との間に中間膜が設けられていてもよい、ガラス材、耐熱プラスチック材、酸化ケイ素材、窒化ケイ素材、酸窒化ケイ素材から選ばれるいずれかである、請求項1又は2に記載のクロム膜のパターニング方法。
- 前記基材が150℃以上200℃以下に加熱されても耐熱性を有する有機基材であり、前記酸素プラズマ条件の温度範囲を150℃以上200℃以下とする、請求項1又は2に記載のクロム膜のパターニング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252385A JP5282512B2 (ja) | 2008-09-30 | 2008-09-30 | クロム膜のパターニング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008252385A JP5282512B2 (ja) | 2008-09-30 | 2008-09-30 | クロム膜のパターニング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087086A JP2010087086A (ja) | 2010-04-15 |
JP5282512B2 true JP5282512B2 (ja) | 2013-09-04 |
Family
ID=42250792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008252385A Expired - Fee Related JP5282512B2 (ja) | 2008-09-30 | 2008-09-30 | クロム膜のパターニング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5282512B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05283427A (ja) * | 1991-02-18 | 1993-10-29 | Hitachi Ltd | 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置 |
JPH0722396A (ja) * | 1993-06-23 | 1995-01-24 | Sony Corp | ドライエッチング方法 |
US5465859A (en) * | 1994-04-28 | 1995-11-14 | International Business Machines Corporation | Dual phase and hybrid phase shifting mask fabrication using a surface etch monitoring technique |
JP3260044B2 (ja) * | 1994-09-29 | 2002-02-25 | 株式会社東芝 | ドライエッチング方法 |
JP2003273079A (ja) * | 2002-03-12 | 2003-09-26 | Shibaura Mechatronics Corp | クロムマスクのレジストアッシング方法および装置 |
-
2008
- 2008-09-30 JP JP2008252385A patent/JP5282512B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010087086A (ja) | 2010-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890145B2 (en) | Thin film transistors and methods for manufacturing the same | |
KR102328025B1 (ko) | 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법 | |
JP2007123700A (ja) | 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法 | |
TWI554848B (zh) | 為半導體裝置形成薄膜圖案的方法及其設備 | |
US9117768B2 (en) | Display substrate having a thin film transistor and method of manufacturing the same | |
CN105793996A (zh) | 自对准金属氧化物tft | |
US9666727B2 (en) | Display device | |
JP2004520719A (ja) | 薄膜トランジスタの製造方法 | |
CN104538348B (zh) | 过孔和显示基板的制作方法 | |
JP2008171989A (ja) | 電界効果型トランジスタ及びその製造方法 | |
JP5515266B2 (ja) | ディスプレイ用薄膜トランジスタ基板及びその製造方法 | |
JP5282512B2 (ja) | クロム膜のパターニング方法 | |
US7928013B1 (en) | Display panel and rework method of gate insulating layer of thin film transistor | |
JP2009117404A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
WO2019041858A1 (zh) | 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置 | |
US8592817B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
US10868121B2 (en) | Method for forming apparatus comprising two dimensional material | |
US20170012065A1 (en) | Array substrate, a method for manufacturing the same, and display device | |
JP2008171990A (ja) | 電界効果型トランジスタとその製造方法 | |
US7432211B2 (en) | Method for manufacturing semiconductor device | |
US7824824B2 (en) | Composite phase shifting lithography mask including etch stop layer | |
JP5125436B2 (ja) | 半導体装置の製造方法 | |
JP2009231424A (ja) | 半導体装置の製造方法 | |
US7129026B2 (en) | Lithographic process for multi-etching steps by using single reticle | |
JP2009267296A (ja) | 金属配線の製造方法、tftの製造方法、及びそれを用いて製造されたtft |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130513 |
|
LAPS | Cancellation because of no payment of annual fees |