JP4326422B2 - ダイヤモンド積層シリコンウエハの製造方法 - Google Patents

ダイヤモンド積層シリコンウエハの製造方法 Download PDF

Info

Publication number
JP4326422B2
JP4326422B2 JP2004223251A JP2004223251A JP4326422B2 JP 4326422 B2 JP4326422 B2 JP 4326422B2 JP 2004223251 A JP2004223251 A JP 2004223251A JP 2004223251 A JP2004223251 A JP 2004223251A JP 4326422 B2 JP4326422 B2 JP 4326422B2
Authority
JP
Japan
Prior art keywords
diamond
film
silicon wafer
insulating film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004223251A
Other languages
English (en)
Other versions
JP2006041433A (ja
Inventor
武史 橘
嘉宏 横田
和志 林
信之 川上
宏司 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2004223251A priority Critical patent/JP4326422B2/ja
Publication of JP2006041433A publication Critical patent/JP2006041433A/ja
Application granted granted Critical
Publication of JP4326422B2 publication Critical patent/JP4326422B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ダイヤモンド膜が積層されたシリコンウエハの製造方法に関する。
ダイヤモンドは、室温において銅及びアルミニウムの数倍の熱伝導度を有し、機械的強度、耐化学薬品性及び絶縁耐性が優れた材料である。また、ダイヤモンドは不純物のドーピングにより導電性を付与することができる。これらの特性を活かして、特に、CVD(化学気相成長法)により形成されたダイヤモンド膜を、シリコン等の半導体材料と組み合わせて、又はダイヤモンド膜自体を半導体化して、電子デバイス用の材料として応用することが提案されている。
この場合に、現状の電子デバイスの作成技術においては、基本的にシリコンウエハの使用が前提となっており、このため、図2に示すように、シリコンウエハ1の表面にダイヤモンド薄膜2を気相合成により成膜して、シリコンウエハ1とダイヤモンド薄膜2とを組み合わせたものを電子デバイス用の基板として使用することが一般的である。
一方、電子デバイスの分野においては、半導体シリコン材料に関連して、電気的絶縁材料として酸化シリコン及び窒化シリコンが使用されている。従って、半導体シリコン基板の上に酸化シリコン膜又は窒化シリコン膜のような電気的絶縁膜を形成したものを、ダイヤモンド薄膜と組み合わせたものが、電子デバイス用の構成材料として有用である。
このようなシリコンと電気的絶縁膜とダイヤモンド薄膜とを組み合わせた基板が、特許文献1(特開平11−307747号公報)に開示されている。この特許文献1には、SOI(Silicon on Insulator)基板の活性層の結晶欠陥密度の低減を目的として、図3に示すように、低酸素濃度のシリコンウエハ1の表面上に酸化シリコン膜4を形成し、酸化シリコン膜4の下方のシリコンウエハ表層部に水素イオンを注入し、ダイヤモンド等の支持基板3を酸化シリコン膜上に貼り合わせ接合し、水素イオン注入部でシリコン基板を分離し、酸化シリコン膜上の活性層であるシリコン層(残存シリコン)の結晶欠陥生成を抑制した技術が開示されている。
しかし、ダイヤモンド支持基板と酸化シリコン膜とを貼り合わせ接合するためには、ダイヤモンド支持基板の表面の平坦性が酸化シリコン膜の表面と同等になるように、ダイヤモンド支持基板表面を平坦加工する必要があるが、高硬度のダイヤモンド表面を平坦加工することは、製造コストが高くなるという難点がある。また、ダイヤモンド支持基板表面と酸化シリコン膜表面との間の化学的な親和性を確保することが難しい。
一方、シリコン基板の表面上にダイヤモンド膜を気相合成により形成する方法が特許文献2(特開平5−319986号公報)に開示されている。この特許文献2には、シリコン基板上に選択的にダイヤモンド膜をパターン形成する際に、ダイヤモンドの初期核の発生密度を増大させ、密着性が優れたダイヤモンド膜を形成するために、シリコン基板上にマスキング材でパターンを形成し、マスキング材で覆われていないシリコン基板表面を電界プラズマ処理し、その後、マスキング材を除去した後、又は除去しないで、ダイヤモンドを気相合成する方法が開示されている。このマスキング材として、SiO及びSi等の絶縁材料が開示されている。
特開平11−307747号公報(要約、段落0030) 特開平5−319986号公報(要約、段落0011,0013)
しかしながら、上記特許文献2は、シリコン基板表面の初期核の発生密度を増大させて、ダイヤモンド薄膜とシリコン基板との密着性を向上させるもので、酸化シリコン膜又は窒化シリコン膜からなる電気絶縁膜上に、ダイヤモンド薄膜を形成するものではない。むしろ、特許文献2においては、酸化シリコン膜及び窒化シリコン膜は、シリコン基板上にダイヤモンドを選択成長させるためのマスクとして形成されている。即ち、従来は、ダイヤモンド薄膜を気相合成する際に、シリコン基板の表面に比して、酸化シリコン膜及び窒化シリコン膜の表面は、ダイヤモンドが核形成され難いことを利用して、ダイヤモンドを成長させたくない領域にマスク材料としてこれらの酸化シリコン膜又は窒化シリコン膜を形成している。特に、酸化シリコン膜は、その表面にダイヤモンド薄膜を気相合成しにくいことは、従来の常識であった。
しかし、電子デバイスにおいては、前述の如く、シリコン基板の上に、電気的絶縁膜が存在し、熱伝導性が高いというダイヤモンド膜の利点を電子デバイスにも適用しようとしたときに、電気的絶縁膜の上にダイヤモンド膜を形成することができなければ、電子デバイスにダイヤモンド膜を利用する際の適用の自由度が著しく制限されてしまう。
本発明はかかる問題点に鑑みてなされたものであって、シリコンウエハの表面上の一部又は全域に形成された酸化シリコン膜又は窒化シリコン膜からなる電気的絶縁膜の上に、ダイヤモンド膜が、高密着性で、かつ低コストで気相合成されたダイヤモンド積層シリコンウエハの製造方法を提供することを目的とする。
本発明に係るダイヤモンド積層シリコンウエハの製造方法、シリコンウエハの表面の全域又は一部の領域上に、酸化シリコン又は窒化シリコンからなる電気的絶縁膜を形成する工程と、前記電気的絶縁膜上又は前記シリコンウエハ及び前記電気的絶縁膜上にダイヤモンド膜をマイクロ波化学気相成長法により成する工程とを有し、前記マイクロ波化学気相成長法による前記ダイヤモンド膜の成膜条件は、マイクロ波投入電力密度がシリコンウエハ表面の単位面積当たり3乃至10kJ/mm 、総投入量が50乃至175MJであることを特徴とする。
前記電気的絶縁膜の厚さは、例えば、0.01乃至5μmである。また、前記気相合成されたダイヤモンド膜の膜厚は、例えば、0.1乃至5μmである。又は、前記気相合成されたダイヤモンド膜の膜厚は10乃至300μmとすることができる。
本発明においては、マイクロ波化学気相成長法(CVD:Chemical Vapor Deposition)により電気的絶縁膜の上にダイヤモンド膜を気相合成するが、この場合に、マイクロ波の投入電力量を比較的高くして高エネルギーを与える。これにより、高エネルギーがマイクロ波プラズマに供給され、ダイヤモンドの原料である炭素含有ガスが十分に分解され、ダイヤモンドが基材である電気的絶縁膜の表面に気相から到達する。しかし、マイクロ波プラズマのエネルギー密度が不足すると、ダイヤモンドは基材表面に十分に供給されず、電気的絶縁膜の表面における化学反応が支配的となって、従来のようにダイヤモンドが成膜されない。本発明においては、高エネルギーのマイクロ波CVD法によりダイヤモンド膜を成膜するので、電気的絶縁膜の上にダイヤモンド膜を高密着性でかつ低コストで形成することができる。
前述の如く、マイクロ波の投入電力を高くし、マイクロ波プラズマに高エネルギー密度を与えて成膜すると、電気的絶縁膜の表面上にダイヤモンド膜を気相合成することができる。この高エネルギーの総投入電力量は50MJ以上である。また、シリコンウエハ表面の単位面積あたりのマイクロ波投入電力密度は3乃至10kJ/mmである。
本発明によれば、酸化シリコン膜又は窒化シリコン膜からなる電気的絶縁膜の上に、マイクロ波化学気相成長法(CVD:Chemical Vapor Deposition)により、ダイヤモンド膜を直接気相合成する。この場合に、マイクロ波CVD法における投入電力量及び投入電力密度を適切に規定するので、電気的絶縁膜上にダイヤモンド膜を高密着性で成膜することができ、しかも、従来のようなダイヤモンド支持基板の貼り合わせではないので、その製造コストが高くなることもない。
このように、本発明によれば、電気的絶縁膜の上にダイヤモンド薄膜を優れた密着性で形成することができるので、シリコンウエハ、電気的絶縁膜及びダイヤモンド膜からなるダイヤモンド積層シリコンウエハを初めて実用化することができる。これにより、耐酸化性、化学的安定性、高電気伝導性を備えたダイヤモンド薄膜の利点を活かして、ダイヤモンドの適用範囲を著しく拡大することが可能となる。
例えば、ダイヤモンドは優れた化学的安定性を有し、ほぼ全ての酸、アルカリ、有機薬剤に対して耐性がある。しかし、ダイヤモンドの唯一の弱点として、680K以上の高温で、酸素が存在すると、ダイヤモンドは酸化されて一酸化炭素又は二酸化炭素に変化する。しかし、このような酸素含有の高温雰囲気下において、ダイヤモンド膜に積層された酸化シリコン膜又は窒化シリコン膜がダイヤモンド膜を高温酸化雰囲気から保護することができる。これにより、ダイヤモンド薄膜の応用範囲が広がる。
また、ダイヤモンド薄膜を基材としたデバイスにおいては、絶縁膜は光学的に透明な波長範囲が広いので、例えば、本発明をダイヤモンド紫外線センサに適用した場合には、絶縁膜は透明保護膜として活用することができる。
更に、本発明によれば、半導体ウエハ及び半導体デバイスの作成プロセスにおいて、設計の自由度を著しく向上させることができる。例えば、絶縁膜が酸化シリコン膜であると、これを接着層として、本発明のダイヤモンド薄膜を別の半導体チップ又は半導体ウエハと貼り合わせ接合することも容易である。また、ダイヤモンド薄膜を微細加工して半導体デバイスを作成する際に必要なドライエッチングプロセスにおいて、ダイヤモンド膜の下層の絶縁膜をストッパとして使用することができる。
次に、本発明の実施の形態について添付の図面を参照して具体的に説明する。図1(a)、(b)は夫々本発明の第1及び第2実施の形態に係るダイヤモンド積層シリコンウエハを示す断面図である。図1(a)に示すダイヤモンド積層シリコンウエハは、半導体シリコン基板(ウエハ)10の表面上の全域に、絶縁膜11が形成されており、この絶縁膜11上にダイヤモンド膜12がマイクロ波プラズマCVD法により成膜されている。また、図1(b)に示すダイヤモンド積層シリコンウエハは、半導体シリコン基板10の表面上の一部の領域に、絶縁膜13が選択的に形成されており、この絶縁膜13及び半導体シリコン基板10上にダイヤモンド膜14がマイクロ波プラズマCVD法により成膜されている。
電気的絶縁膜11,13の厚さは0.01乃至5μmの範囲であることが好ましい。電気的絶縁膜11,13の厚さが0.01μm未満では、ダイヤモンド膜12,14の気相合成において電気的絶縁膜11,13が蒸発してしまう虞がある。また、電気的絶縁膜11,13の厚さが5μmを超えると、ダイヤモンド膜12,14を気相合成する際に、絶縁膜11,13の下方の半導体シリコン基板10の作用が無きに等しいものになり、ダイヤモンド膜は所望の形では形成されにくい。また、ダイヤモンド膜が剥離したり、割れたりしてしまう虞がある。
ダイヤモンド膜3の厚さは0.1乃至5μmであることが好ましい。ダイヤモンド膜3の厚さが0.1μm未満では、ピンホールがないダイヤモンド膜3を連続膜として形成することが困難である。また、ダイヤモンド膜3の厚さが5μmを超えると、ダイヤモンド膜3と電気絶縁膜2との熱膨張率及び熱伝導率の差異に起因して、ダイヤモンド膜3が剥離したり、又は破損する可能性がある。
一方、ダイヤモンド膜3の厚さを10乃至300μmの範囲とすることにより、半自立性のダイヤモンド膜を得ることができる。ダイヤモンド膜3を厚さが10μm以上の半自立膜とすることにより、ダイヤモンド膜3自身が十分な機械的強度を有するようになり、ウエハ及び半導体デバイス製造プロセス上の取り扱いが容易になる。一方、ダイヤモンド膜3の厚さが300μmを超えることは、コストが嵩むだけで工業的には無意味である。このため、ダイヤモンド膜12,14の厚さを厚くするときは、10乃至300μmとすることが好ましい。
なお、絶縁膜11,13とダイヤモンド薄膜12,14との界面に、例えば、Si−C、Si−C−O、Si−C−Nなどの混晶、非晶質、又は水素含有層が存在する場合がある。しかし、これらは、気相合成時の反応生成物であり、本発明において、必要な層ではない。
本発明のダイヤモンド積層シリコンウエハの製造方法においては、シリコンウエハの表面の全域又は一部の領域上に、酸化シリコン又は窒化シリコンからなる電気的絶縁膜を形成し、その後、前記電気的絶縁膜上又は前記シリコンウエハ及び前記電気的絶縁膜上にダイヤモンド膜をマイクロ波化学気相成長法により成膜する。電気的絶縁層の形成は、通常の熱酸化又はCVD蒸着等の方法により形成することができる。一方、前記マイクロ波化学気相成長法による前記ダイヤモンド膜の成膜条件は、マイクロ波投入電力密度がシリコンウエハ表面の単位面積当たり3乃至10kJ/mm、総投入量が50MJ以上である。ダイヤモンドを酸化シリコン又は窒化シリコンのような絶縁膜表面に気相合成するためには、高いエネルギーをマイクロ波プラズマに供給し、ダイヤモンドの原料である炭素含有ガスを十分に分解した上で、基材である絶縁膜表面に気相から到達させることが必要である。マイクロ波プラズマのエネルギー密度が不足すると、ダイヤモンドは基材表面に十分に供給されず、絶縁膜表面における化学反応が支配的となって、ダイヤモンドを成膜することができない。このため、本発明においては、ダイヤモンド膜のプラズマCVDによる気相合成において、マイクロ波投入電力密度をシリコンウエハ表面の単位面積当たり3〜10kJ/mmとし、マイクロ波電力総投入量を50MJ以上にする。マイクロ波投入電力密度がシリコンウエハ表面の単位面積当たり3kJ/mm未満であるか、又は総投入量が50MJ未満であると、絶縁膜上にダイヤモンドを気相合成することができない。マイクロ波投入電力密度がシリコンウエハ表面の単位面積当たり10kJ/mmを超えると、エネルギー密度が大き過ぎて基板温度が高くなり過ぎ、ダイヤモンド膜が成膜されず、黒鉛状炭素が生成されてしまうという問題点がある。
なお、ダイヤモンド膜を電気的絶縁層表面に直接、気相合成する際に、特段の前処理は必要ない。しかし、微小なダイヤモンド粉末を電気的絶縁膜表面に予め配置することにより、また、微小なダイヤモンド粉末を使って電気的絶縁層表面を予め研磨することにより、ダイヤモンドの核形成を促すことができ、CVDダイヤモンドが成膜し始めるまでの時間を短縮することができる。
絶縁膜は、図1(a)のように、半導体シリコン基板10の表面の全域を覆うように形成されていてもよいが、図1(b)のように、半導体シリコン基板10の表面の一部を覆っているだけでもよい。ウエハ表面に絶縁膜を選択的に形成した場合は、ダイヤモンド膜14と半導体シリコン基板10とが直接接触する領域が形成される。
ダイヤモンドは、高温における酸化耐性が低い。しかし、本発明のように、ダイヤモンド膜に絶縁膜が接触しているので、この酸化シリコン又は窒化シリコン膜等の絶縁膜がダイヤモンド膜の高温酸化に対する保護膜として機能する。例えば、図1(a)、(b)の半導体シリコン基板10の一部をエッチング除去し、絶縁膜11,13を露出させておき、これを880Kの大気中に曝した場合、酸化シリコン又は窒化シリコン等の絶縁膜が保護膜として作用するので、ダイヤモンドが酸化されて二酸化炭素となって消失することはない。これにより、本発明を、例えば、紫外線センサ等の光学センサへ応用することが可能になる。これに対し、図2に示すように、シリコン基板1の上にダイヤモンド膜2を形成した場合は、ダイヤモンド膜2が露出しているので、これを880Kの大気中に曝した場合は、ダイヤモンドが酸化されて二酸化炭素となって消失してしまう。また、酸化シリコン又は窒化シリコンからなる絶縁膜11,13は、半導体シリコン基板10を薄膜化のためにエッチング除去する工程において、ストッパ膜として機能する。
また、本発明により、半導体シリコン基板10の表面に絶縁膜11を直接形成し、更にこの絶縁膜11の上に本発明方法によりダイヤモンド膜12を直接気相合成した後、絶縁膜11をストッパ膜として半導体シリコン基板10を除去し、別の半導体シリコン基板を、絶縁膜11を接着層として貼り合わせ接合することができる。具体的には、絶縁膜11の表面と別の半導体シリコン基板とを重ねた後、真空中で780Kの温度に保持しながら、パルス電圧(例えば、直流400V,パルス幅及びパルス間隔がいずれも0.5秒)を印加することにより、絶縁膜11と別の半導体シリコン基板とを接合することができる。このように、絶縁膜形成時の半導体シリコン基板を一旦除去した後、別の半導体シリコン基板を貼り合わせ接合することにより、ダイヤモンド膜を、より高品質のものを半導体シリコン基板と組み合わせることができ、またダイヤモンド膜と組み合わされる半導体シリコン基板として、任意の厚さのものを使用することができる。これにより、放熱部品への熱伝達に優れたダイヤモンド伝熱層(即ち、ヒートスプレッダ)を備えた半導体シリコンウエハを得ることができ、超高集積度回路の作製に寄与する。
本発明の実施例について説明して、本発明の効果について説明する。先ず、シリコンウエハの表面の一部又は全域に酸化シリコン又は窒化シリコンからなる電気的絶縁膜を、熱酸化法又はCVD蒸着法等の既知の方法により形成した。次に、表面の一部又は全部に電気的絶縁膜が形成されたシリコンウエハ上にマイクロ波CVD法にてダイヤモンド膜を気相合成した。
なお、ダイヤモンドのCVD条件は、半導体シリコン基板が150mm径の場合、原料ガスとして、水素で1〜5体積%に希釈したメタン等の炭素含有ガスを使用し、この原料ガスを真空容器内で0.01〜0.02MPaに保ち、マイクロ波を20〜200MJ投入して成膜した。
CVDダイヤモンドの成膜時のシリコンウエハの表面温度は、赤外線放射温度計にて測定したところ、880〜1200Kであった。また、CVDダイヤモンドの成膜速度は最大で3μm/時を超えた。
但し、マイクロ波の投入電力の総投入量が50MJ未満又は175MJを超えると、電気的絶縁膜がエッチングされるのみで、ダイヤモンド膜は成膜されなかった。
(a)、(b)は本発明の第1及び第2実施形態に係るダイヤモンド積層シリコンウエハを示す断面図である。 従来のダイヤモンド積層シリコンウエハを示す断面図である。 従来のダイヤモンド支持基板を酸化シリコン膜上に貼り合わせる方法を示す断面図である。
符号の説明
1;シリコンウエハ
2;ダイヤモンド薄膜
3;支持基板
4:酸化シリコン膜
10:半導体シリコン基板
11、13:電気的絶縁膜
12、14:ダイヤモンド膜

Claims (4)

  1. シリコンウエハの表面の全域又は一部の領域上に、酸化シリコン又は窒化シリコンからなる電気的絶縁膜を形成する工程と、前記電気的絶縁膜上又は前記シリコンウエハ及び前記電気的絶縁膜上にダイヤモンド膜をマイクロ波化学気相成長法により成膜する工程とを有し、前記マイクロ波化学気相成長法による前記ダイヤモンド膜の成膜条件は、マイクロ波投入電力密度がシリコンウエハ表面の単位面積当たり3乃至10kJ/mm、総投入量が50乃至175Jであることを特徴とするダイヤモンド積層シリコンウエハの製造方法。
  2. 前記電気的絶縁膜の厚さが0.01乃至5μmであることを特徴とする請求項1に記載のダイヤモンド積層シリコンウエハの製造方法
  3. 前記気相合成されたダイヤモンド膜の膜厚が0.1乃至5μmであることを特徴とする請求項1又は2に記載のダイヤモンド積層シリコンウエハの製造方法
  4. 前記気相合成されたダイヤモンド膜の膜厚が10乃至300μmであることを特徴とする請求項1又は2に記載のダイヤモンド積層シリコンウエハの製造方法
JP2004223251A 2004-07-30 2004-07-30 ダイヤモンド積層シリコンウエハの製造方法 Expired - Fee Related JP4326422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004223251A JP4326422B2 (ja) 2004-07-30 2004-07-30 ダイヤモンド積層シリコンウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004223251A JP4326422B2 (ja) 2004-07-30 2004-07-30 ダイヤモンド積層シリコンウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2006041433A JP2006041433A (ja) 2006-02-09
JP4326422B2 true JP4326422B2 (ja) 2009-09-09

Family

ID=35906065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004223251A Expired - Fee Related JP4326422B2 (ja) 2004-07-30 2004-07-30 ダイヤモンド積層シリコンウエハの製造方法

Country Status (1)

Country Link
JP (1) JP4326422B2 (ja)

Also Published As

Publication number Publication date
JP2006041433A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
US7446019B2 (en) Method of reducing roughness of a thick insulating layer
TW404061B (en) Semiconductor substrate and method of manufacturing the same
JP5303957B2 (ja) グラフェン基板及びその製造方法
JP2799744B2 (ja) ダイヤモンドを用いたサーミスタの作製方法
EP2267761B1 (en) Method for releasing a graphene layer
JP6208646B2 (ja) 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板
WO2001056085A1 (fr) Tranche a semi-conducteurs et son procede de production
JP2002231910A (ja) Soiウェハの製造方法及びsoiウェハ
JPH0636413B2 (ja) 半導体素子形成用基板の製造方法
JP3963788B2 (ja) 静電吸着機能を有する加熱装置
US7285479B2 (en) Semiconductor device and method for manufacturing multilayered substrate for semiconductor device
TW200822199A (en) Method for producing bonded wafer
US7902001B2 (en) Method of fabricating thin film device
JP2008294110A (ja) 電子デバイス用基板およびその製造方法
TW200919540A (en) SOI substrate and semiconductor device using the SOI substrate
JP2003224247A (ja) Soiウエーハ及びsoiウエーハの製造方法
JP2008177182A (ja) 薄膜デバイスの製造方法
JP4326422B2 (ja) ダイヤモンド積層シリコンウエハの製造方法
US20200149152A1 (en) Method for synthesizing graphene pattern and method for manufacturing electro-optical modulator using the same
JP5424445B2 (ja) 半導体基板の製造方法および半導体基板
JPH0964319A (ja) Soi基板およびその製造方法
JP2534673B2 (ja) 誘電体分離基板の製造方法
JPH08236615A (ja) 誘電体分離基板及びその製造方法
US11916038B2 (en) Chemical bonding method, package-type electronic component, and hybrid bonding method for electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090609

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees