JP2005178116A - 液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法 - Google Patents

Abstract

【課題】 本発明は、液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法に関し、例えばサーマル方式によるインクジェットプリンタに適用して、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができるようにする。
【解決手段】 本発明は、高耐圧の駆動用のトランジスタをオフセットＬＯＣＯＳ構造により形成し、該トランジスタのゲート酸化膜を形成する前に犠牲酸化膜を形成して除去する。
【選択図】 図１

Description

本発明は、液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法に関し、例えばサーマル方式によるインクジェットプリンタに適用することができる。本発明は、高耐圧の駆動用のトランジスタをオフセットＬＯＣＯＳ構造により形成し、該トランジスタのゲート酸化膜を形成する前に犠牲酸化膜を形成して除去することにより、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができるようにする。

近年、画像処理等の分野において、ハードコピーのカラー化に対するニーズが高まってきている。このニーズに対して、従来、昇華型熱転写方式、溶融熱転写方式、インクジェット方式、電子写真方式及び熱現像銀塩方式等のカラーコピー方式が提案されている。

これらの方式のうちインクジェット方式は、液体吐出ヘッドであるプリンタヘッドに設けられたノズルから記録液（インク）の液滴を飛翔させ、記録対象に付着してドットを形成するものであり、簡易な構成により高画質の画像を出力することができる。このインクジェット方式は、ノズルからインク液滴を飛翔させる方法の相違により、静電引力方式、連続振動発生方式（ピエゾ方式）及びサーマル方式に分類される。

これらの方式のうちサーマル方式は、インクの局所的な加熱により気泡を発生し、この気泡によりインクをノズルから押し出して印刷対象に飛翔させる方式であり、簡易な構成によりカラー画像を印刷することができるようになされている。

このようなサーマル方式によるプリンタヘッドは、インクを加熱する発熱素子が発熱素子を駆動するロジック集積回路による駆動回路と共に一体に半導体基板上に形成される。これによりこの種のプリンタヘッドにおいては、発熱素子を高密度に配置して確実に駆動できるようになされている。

すなわちこのサーマル方式のプリンタにおいて、高画質の印刷結果を得るためには、発熱素子を高密度で配置する必要がある。具体的に、例えば６００〔ＤＰＩ〕相当の印刷結果を得るためには、発熱素子を４２．３３３〔μｍ〕間隔で配置することが必要になるが、このように高密度で配置した発熱素子に個別の駆動素子を配置することは極めて困難である。これによりプリンタヘッドでは、半導体基板上に駆動素子であるスイッチングトランジスタ等を作成して集積回路技術により対応する発熱素子と接続し、さらには同様に半導体基板上に作成した論理回路により各スイッチングトランジスタを駆動することにより、簡易かつ確実に各発熱素子を駆動できるようになされている。

プリンタヘッドにおいては、この種のスイッチングトランジスタ、スイッチングトランジスタを駆動する駆動回路が例えばＭＯＳ（Metal Oxide Semiconductor ）型電界効果型トランジスタ（金属酸化物電界効果型トランジスタ）により作成され、発熱素子が例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ_X ）、タンタルアルミ（ＴａＡｌ）、ポリシリコン（Poly-Silicon）等により作成されるようになされている。また矩形形状によるパルス状の電圧を発熱素子に印加して発熱素子を駆動し、この発熱素子の駆動による熱をインクに伝搬してインク液滴を飛び出させるようになされている。

このようなプリンタヘッドに関して、発熱素子上に設けてなるノズルから垂直方向にインク液滴を押し出すトップシューター（フェイスシューター）方式によるプリンタヘッドにおいては、タンタルを主材料に用いた窒化タンタル、タンタルアルミ等により発熱素子が作成される。これらの材料においては、２７０〜３００〔μΩ−ｃｍ〕の比抵抗を有し、プリンタヘッドにおいては、これらの材料による発熱素子の駆動により０．８〜１．１〔Ｗ〕程度の電力を発生するように、１０〜１５〔Ｖ〕程度に電源電圧が設定されるようになされている。なおこのような電源電圧にあっては、発熱素子の駆動に係るトランジスタのオン抵抗、配線抵抗等の寄生抵抗による電圧降下をも考慮して設定される。

このようなプリンタヘッドにおいては、発熱素子を駆動する際に、この発熱素子の駆動に供するＭＯＳトランジスタのゲート・ドレイン間においても、電源電圧と同等の電圧が印加されることになる。これに対してＭＯＳトランジスタにおいては、通常、５〔Ｖ〕以下のゲート入力電圧により動作するようになされている。このような５〔Ｖ〕以下のゲート入力電圧により動作するＭＯＳトランジスタにおいては、ゲート・ドレイン間へ５〔Ｖ〕以上の電圧が印加されると、ソースより流れ出した電子がチャネル形成領域を通過してドレイン近傍の高電界領域で加速され、この加速した電子同士の衝突電離により生じた電子及び正孔（ホール）がゲート酸化膜中に注入され、これによりしきい値電圧が劣化し、オンオフ制御が困難になる。

このため従来、この種のプリンタヘッドのＭＯＳトランジスタにおいては、図９に示すように、ＬＤＤ（Lightly Doped Drain ）構造によるＭＯＳトランジスタが適用されるようになされている。なおここでこのＬＤＤ構造によるＭＯＳトランジスタは、低濃度の不純物層による拡散層ＡＲをドレインＤのゲートＧ側端近傍に作成し、ゲートＧ下のチャネル形成領域とドレインＤとの間の高電圧による電界をこの拡散層ＡＲにより緩和することにより、耐圧を増大させるものである。

これに対して例えば特開２００２−３１９６３１号公報においては、ＤＤＤ（Double Diffused Drain）構造によるＭＯＳトランジスタを用いるプリンタヘッドが提案されるようになされている。ここでＤＤＤ構造によるＭＯＳトランジスタは、図１０に示すように、ドレインＤを囲むように低濃度の拡散層ＡＲが作成され、これにより電界を緩和して耐圧を確保するようになされている。

また特開平１０−７１７１３号公報においては、オフセット・ドレイン構造によるＭＯＳトランジスタがプリンタヘッドに適用されるようになされている。ここでオフセットドレイン構造によるＭＯＳトランジスタは、図１１に示すように、ＬＤＤ構造に基づくものであり、拡散層ＡＲの領域を水平方向に増大させることにより、ＬＤＤ構造に比してゲートＧとドレインＤとの間が離されて作成され、これにより電界を緩和して耐圧を確保するようになされている。なおこのオフセット・ドレイン構造は、ＬＤ（Lateral Diffusion ）構造とも呼ばれる。

オフセット・ドレイン構造のＭＯＳトランジスタよりもさらに高耐圧が要求されるトランジスタにおいては、オフセットＬＯＣＯＳ（LOCOS: Local Oxidation Of Silicon ）構造によるＭＯＳトランジスタが適用されるようになされている。

ここでオフセットＬＯＣＯＳ構造によるＭＯＳトランジスタは、図１２に示すように、拡散層に加えて、さらにゲート電極下部のゲート酸化膜の一部に絶縁層が形成される。

具体的にこのトランジスタ１は、シリコン基板２上に拡散層であるＮウェル及びＰウェルが形成され、少なくとも絶縁層を形成する部位を除くシリコン基板２上にシリコン窒化膜（Ｓｉ₃ Ｎ₄ ）が堆積される。トランジスタ１は、続いてこのシリコン窒化膜をマスクに用いた熱酸化処理により、素子分離用のＬＯＣＯＳ膜による絶縁層３が形成される。トランジスタ１は、続いてゲート酸化膜４、ポリシリコン５の積層構造によりゲートＧが作成される。また続いてイオン注入工程、熱処理工程によりシリコン基板２が処理され、これによりソースＳ、ドレインＤが形成され、さらにゲートＧの両端にサイドウォール６が形成される。これによりトランジスタ１では、ゲート酸化膜４のドレインＤ側の一部に設けられた絶縁層３によりドレインＤとゲートＧの電極との間の距離を広げ、これにより電界を緩和して耐圧を確保するようになされている。

このようなトランジスタ１では、図１２において矢印Ａにより示すゲート電極近傍を図１３に拡大して示すように、熱酸化処理時にマスクとして用いるシリコン窒化膜を燐酸により除去する際に、このシリコン窒化膜を完全に除去し得ずに残渣７が残る。トランジスタ１は、このような残渣７上にゲート酸化膜４が作成され、シリコン窒化膜においては、シリコンに比して酸化速度が２桁以上低いことにより、残渣７上のゲート酸化膜４中に多数のピンホールが発生する。このようなピンホールが発生すると、トランジスタ１では、このピンホールより電子が容易に通過し、通過した電子のゲート酸化膜４への注入によりしきい値電圧が劣化し、これによりオンオフ制御が困難になる。

また熱酸化処理により絶縁層３を作成する場合に、絶縁層３とゲート酸化膜４の作成領域との境界面付近でフィールド酸化膜の裾引き部が発生する。このようなフィールド酸化膜の裾引き部直下においては、×により示すように、シリコンによる結晶欠陥が発生し易く、トランジスタ１では、このような裾引き部上にゲート酸化膜４が作成されることによりこの裾引き部においても電子が通過し、これによってもしきい値電圧の劣化によりオンオフ制御が困難になる。

これらによりトランジスタ１では、このようなしきい値電圧の劣化を抑制し得る膜厚によりゲート酸化膜４が形成され、これによりゲート酸化膜４の絶縁耐性を確保するようになされている。

しかしてトランジスタ１は、ゲート酸化膜４の膜厚が厚くなり、その分、通常の５〔Ｖ〕ゲート入力動作ではオン抵抗値が増大する。このようなオン抵抗の増大を解消する方法として、ゲート入力電圧部に昇圧回路を設置し、この昇圧回路によりゲート入力電圧を昇圧させ、ＭＯＳトランジスタのドレイン電流を増大させることで、オン抵抗を低減させるようになされている。

ところで近年、この種のプリンタヘッドにおいては、発熱素子を効率良く駆動することが望まれている。具体的にＭＯＳトランジスタによる発熱素子の駆動によりインク液滴を飛び出せる場合に、ＭＯＳトランジスタのオン抵抗値、配線パターンの抵抗値によっても、電力が消費される。これによりこのような発熱素子の駆動に係る効率は、発熱素子の抵抗値／（発熱素子の抵抗値＋ＭＯＳトランジスタのオン抵抗値＋配線抵抗）により表され、プリンタヘッドにおいては、発熱素子の抵抗値を高くすれば、発熱素子を効率良く駆動することができる。

しかしながらこのように発熱素子の抵抗値を高くすると、発熱素子の駆動に係る電力は、（電圧）² ／抵抗値により表されることにより、発熱素子の駆動に供するＭＯＳトランジスタではさらにゲート・ドレイン間の耐圧を増大させることが必要になる。

これに対して図９〜図１１に示すトランジスタのように、単に拡散層ＡＲを設ける場合にあっては、拡散層ＡＲの領域を増大させれば、耐圧を増大させることができるものの、その分、トランジスタの占有面積が増大する。これによりプリンタヘッドでは、高耐圧の駆動用のトランジスタにこの種のＭＯＳトランジスタを適用すると、ヘッドチップの面積が増大する問題がある。またＬＤＤ構造にあっては、半導体基板に対して垂直方向に深く拡散層ＡＲを作成してからドレインＤを作成することにより、長時間に渡って熱拡散させる必要もある。またオフセットドレイン構造にあっては、拡散層ＡＲの領域が水平方向に増大することにより、動作速度が低下し、さらにはオン抵抗が増大する問題もある。

これに対して図１２に示すトランジスタ１のように、拡散層に加えてさらに絶縁層３を設ける場合にあっては、この絶縁層３により電界を緩和した分、拡散層ＡＲの領域を増大させずに耐圧を増大させることができ、これによりプリンタヘッドでは、高耐圧の駆動用のトランジスタにこのトランジスタ１を適用すれば、耐圧を増大させてもチップ面積の増大を防止することができると考えられる。

しかしながらこのトランジスタ１を駆動用のトランジスタに適用すると、プリンタヘッドでは、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路を構成するトランジスタとを異なるゲート入力電圧によりオンオフ制御することになる。これによりプリンタヘッドでは、これらのトランジスタが一体に基板上に形成されることにより、発熱素子の駆動に係る構成が煩雑になり、またゲート入力電圧部に昇圧回路を設置する分、チップ面積が増大する問題もある。
特開平２００２−３１９６３１号公報 特開平１０−７１７１３号公報

本発明は以上の点を考慮してなされたもので、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができる液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法を提案しようとするものである。

かかる課題を解決するため請求項１の発明においては、発熱素子と、発熱素子を駆動する電界効果型トランジスタと、電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、電界効果型トランジスタによる発熱素子の駆動により液室に保持した液体を加熱して液体の液滴をノズルから飛び出させる液体吐出ヘッドに適用して、少なくとも電界効果型トランジスタは、ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、絶縁層は、少なくとも絶縁層を形成する部位を除く基板上にシリコン窒化膜を堆積した後、基板の熱酸化により形成され、ゲート酸化膜は、シリコン窒化膜をエッチングにより除去した後、基板の熱酸化により犠牲酸化膜が形成され、犠牲酸化膜をエッチングにより除去した後、基板の熱酸化により形成されてなるようにする。

また請求項２の発明においては、液体吐出ヘッドから飛び出す液滴を対象物に供給する液体吐出装置に適用して、液体吐出ヘッドが、発熱素子と、発熱素子を駆動する電界効果型トランジスタと、電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、電界効果型トランジスタによる発熱素子の駆動により液室に保持した液体を加熱して液体の液滴をノズルから飛び出させ、少なくとも電界効果型トランジスタは、ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、絶縁層は、少なくとも絶縁層を形成する部位を除く基板上にシリコン窒化膜を堆積した後、基板の熱酸化により形成され、ゲート酸化膜は、シリコン窒化膜をエッチングにより除去した後、基板の熱酸化により犠牲酸化膜が形成され、犠牲酸化膜をエッチングにより除去した後、基板の熱酸化により形成されてなるようにする。

また請求項３の発明においては、発熱素子と、発熱素子を駆動する電界効果型トランジスタと、電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、電界効果型トランジスタによる発熱素子の駆動により液室に保持した液体を加熱して液体の液滴をノズルから飛び出させる液体吐出ヘッドの製造方法に適用して、少なくとも電界効果型トランジスタは、ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、液体吐出ヘッドの製造方法は、少なくとも絶縁層を形成する部位を除く基板上にシリコン窒化膜を堆積した後、基板の熱酸化により絶縁層を形成し、シリコン窒化膜をエッチングにより除去した後、基板の熱酸化により犠牲酸化膜を形成し、犠牲酸化膜をエッチングにより除去した後、基板の熱酸化によりゲート酸化膜を形成する。

また請求項４の発明においては、電界効果型トランジスタと、電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成してなる集積回路に適用して、少なくとも電界効果型トランジスタは、ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、絶縁層は、少なくとも絶縁層を形成する部位を除く基板上にシリコン窒化膜を堆積した後、基板の熱酸化により形成され、ゲート酸化膜は、シリコン窒化膜をエッチングにより除去した後、基板の熱酸化により犠牲酸化膜が形成され、犠牲酸化膜をエッチングにより除去した後、基板の熱酸化により形成されてなるようにする。

また請求項５の発明においては、電界効果型トランジスタと、電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成してなる集積回路の製造方法に適用して、少なくとも電界効果型トランジスタは、ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、集積回路の製造方法は、少なくとも絶縁層を形成する部位を除く基板上にシリコン窒化膜を堆積した後、基板の熱酸化により絶縁層を形成し、シリコン窒化膜をエッチングにより除去した後、基板の熱酸化により犠牲酸化膜を形成し、犠牲酸化膜をエッチングにより除去した後、基板の熱酸化によりゲート酸化膜を形成する。

請求項１の構成により、発熱素子と、発熱素子を駆動する電界効果型トランジスタと、電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、電界効果型トランジスタによる発熱素子の駆動により液室に保持した液体を加熱して液体の液滴をノズルから飛び出させる液体吐出ヘッドに適用して、少なくとも電界効果型トランジスタは、ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成されてなるようにすれば、電界効果型トランジスタにおけるドレインとゲート電極との間の耐圧を増大させることができる。また請求項１の構成において、絶縁層は、少なくとも絶縁層を形成する部位を除く基板上にシリコン窒化膜を堆積した後、基板の熱酸化により形成され、ゲート酸化膜は、シリコン窒化膜をエッチングにより除去した後、基板の熱酸化により犠牲酸化膜が形成され、犠牲酸化膜をエッチングにより除去した後、基板の熱酸化により形成されてなるようにすれば、論理回路と同等のゲート入力電圧に対応する膜厚により電界効果型トランジスタのゲート酸化膜を形成して、このゲート酸化膜の絶縁性を確保することができる。これにより高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができる。

これにより請求項２及び請求項３の構成によれば、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができる液体吐出装置及び液体吐出ヘッドの製造方法を提供することができる。

また請求項４及び請求項５の構成によれば、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができる集積回路及び集積回路の製造方法を提供することができる。

本発明によれば、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例の構成
図２は、本発明に係るラインプリンタを示す斜視図である。このラインプリンタ１１は、フルラインタイプのラインプリンタであり、略長方形形状によりプリンタ本体１２が形成される。このラインプリンタ１１は、印刷対象である用紙１３を収納した用紙トレイ１４をこのプリンタ本体１２の正面に形成されたトレイ出入口より装着することにより、用紙１３を給紙できるようになされている。

ラインプリンタ１１は、このようにトレイ出入口よりプリンタ本体１２に用紙トレイ１４が装着されると、このプリンタ本体１２に設けられた給紙ローラの回転によりプリンタ本体１２の背面側に向かって用紙トレイ１４から用紙１３が送り出され、プリンタ本体１２の背面側に設けられた反転ローラによりこの用紙１３の送り方向が正面方向に切り換えられる。ラインプリンタ１１は、このようにして用紙送り方向が正面方向に切り換えられてなる用紙１３が用紙トレイ１４上を横切るように搬送され、ラインプリンタ１１の正面側に配置された排出口よりトレイ１５に排出される。

ラインプリンタ１１は、上側端面に上蓋１６が設けられ、この上蓋１６の内側、正面方向への用紙搬送途中に、矢印Ａにより示すように、ヘッドカートリッジ１８が交換可能に配置される。

ここでヘッドカートリッジ１８は、イエロー、マゼンタ、シアン、ブラックの４色によるフルラインタイプのプリンタヘッドであり、上側に各色のインクタンク１９Ｙ、１９Ｍ、１９Ｃ、１９Ｋが設けられるようになされている。ヘッドカートリッジ１８は、これらインクタンク１９Ｙ、１９Ｍ、１９Ｃ、１９Ｋに係るプリンタヘッドのアッセンブリーであるヘッドアッセンブリー２０と、このヘッドアッセンブリー２０の用紙１３側に設けられて、不使用時、ヘッドアッセンブリー２０に設けられたノズル列を塞いでインクの乾燥を防止するヘッドキャップ２１とにより構成される。これによりラインプリンタ１１においては、このヘッドカートリッジ１８に設けられたヘッドアッセンブリー２０の駆動により、各色のインク液滴を用紙１３に付着させて所望の画像等をカラーにより印刷することができるようになされている。

図３は、このヘッドアッセンブリー２０を用紙１３側より見てインク液滴Ｄの吐出に係る部分を拡大し、一部断面を取って示す斜視図である。ヘッドアッセンブリー２０は、インク液室２２の隔壁２３等を作成したヘッドチップ２４を順次ヘッドフレームに貼り付けた後、ボンディング端子２６を介してヘッドチップ２４を配線して形成される。

ここでヘッドチップ２４は、複数の発熱素子２７、この複数の発熱素子２７を駆動する駆動回路、この駆動回路の駆動に供する電源等を入力するパッド２８等が形成されたものであり、ノズルシート２５側から見て全体が長方形形状により形成され、この長方形形状の長辺の一辺に沿って複数の発熱素子２７が所定ピッチにより配置される。

ヘッドチップ２４は、この一辺側が開いてなるように、櫛の歯形状によりインク液室２２の隔壁２３が形成され、これによりこの一辺側にインク流路を形成して、このインク流路からそれぞれ対応するインクタンク１９Ｙ、１９Ｍ、１９Ｃ、１９Ｋのインクを各インク液室２２に導き得るようになされ、またこのようにしてインク液室２２に導かれたインクを発熱素子２７の駆動により加熱できるようになされている。

ヘッドチップ２４は、半導体ウエハの段階で、露光硬化型のドライフィルムレジストを発熱素子２７側面に積層した後、フォトリソプロセスによってこのドライフィルムレジストからインク液室の部位等を取り除くことにより、隔壁２３が形成されるようになされている。

これに対してノズルシート２５は、イエロー、マゼンタ、シアン、ブラックのインクにそれぞれ対応する用紙幅によるノズル２９の列が並設されたシート状部材であり、電鋳技術により形成される。ノズルシート２５は、各ノズル２９の列を間に挟んで千鳥に、各ヘッドチップ２４をそれぞれボンディング端子２６にワイヤボンディングする際の作業用の開口３０が形成されるようになされている。

図４は、このヘッドアッセンブリー２０に配置されるヘッドチップ近傍の構成を示す断面図である。ヘッドチップ２４は、半導体製造工程により、複数チップ分がシリコン基板による半導体ウエハ上にまとめて形成された後、各チップにスクライビングされて形成される。

この実施例においては、発熱素子の駆動に供する高耐圧の駆動用のスイッチングトランジスタ３２がオフセットＬＯＣＯＳ構造によるＮチャンネルＭＯＳ型のトランジスタにより作成され、このスイッチングトランジスタ３２を駆動する論理回路を構成する論理回路用のスイッチングトランジスタ３３等がＮチャンネルＭＯＳ型及びＰチャンネルＭＯＳ型のトランジスタにより作成される。またこれらのトランジスタ３２及び３３等が同等のゲート入力電圧により動作するように作成される。

すなわち図５（Ａ）に示すように、ヘッドチップ２４は、ウエハによるＰ型シリコン基板３４が洗浄された後、フォトリソグラフィー工程、イオン注入工程、熱拡散工程によりシリコン基板３４が処理され、これによりシリコン基板３４中にＮウェル領域及びＰウェル領域が形成される。

続いてヘッドチップ２４は、膜厚１００〔ｎｍ〕によりシリコン窒化膜（Ｓｉ₃ Ｎ₄ ）が堆積された後、フォトリソグラフィー工程、リアクティブイオンエッチング工程によりシリコン基板３４が処理され、これによりトランジスタ３２、３３を形成する所定領域以外の領域よりシリコン窒化膜が取り除かれる。これらによりヘッドチップ２４は、シリコン基板３４上のトランジスタを作成する領域にシリコン窒化膜が堆積される。またこのときトランジスタ３２を作成する領域においては、続く工程でオフセットＬＯＣＯＳ構造に係る絶縁層が併せて形成されるように、この絶縁層を形成する領域よりシリコン窒化膜が取り除かれる。

続いてヘッドチップ２４は、熱酸化工程によりシリコン窒化膜が除去されている領域に熱シリコン酸化膜が膜厚７７０〔ｎｍ〕により形成され、この熱シリコン酸化膜によりトランジスタを分離するための素子分離領域（ＬＯＣＯＳ）３５及び長さ４．０〔μｍ〕による絶縁層３６が形成される。これによりヘッドチップ２４は、素子分離領域３５を作成する際に併せてオフセットＬＯＣＯＳ構造に係る絶縁層３６を作成し、工程数の増大を防止するようになされている。

ヘッドチップ２４は、続いて加熱された燐酸溶液中にシリコン基板３４が浸漬され、この燐酸を用いたエッチングによりシリコン窒化膜が除去される。これらによりトランジスタ３２のゲート作成領域においては、図１（Ａ）により示すように、シリコン窒化膜が完全に除去されずに残る残渣３７が発生し、また×により示すように、絶縁層３６による裾引き部近傍でシリコン基板３４の結晶欠陥３８が発生することになる。

続いてヘッドチップ２４は、イオン注入工程によりシリコン基板３４が処理され、これによりトランジスタ３２、３３のしきい値電圧が調整される。さらに続いて図５（Ｂ）に示すように、熱処理炉において、水素と酸素とによる混合ガス（Ｈ₂ ／Ｏ₂ ）の雰囲気中で、９５０度により熱処理が実施され、膜厚１００〜２００〔ｎｍ〕による熱酸化膜３９（以下、犠牲酸化膜と呼ぶ）が形成される。このときトランジスタ３２のゲート作成領域においては、犠牲酸化膜３９中に残渣３７が吸収されると共に、絶縁層３６の裾引き部での結晶欠陥３８が修復される（図１（Ｂ））。

続いてヘッドチップ２４は、フォトリソグラフィー工程により素子分離領域３５及び絶縁層３６がレジスト層によりマスクされた後、さらに続いて図６（Ｃ）に示すように、１００〜１５０秒間、１００：１程度に希釈してなる希フッ酸溶液中にシリコン基板３４が浸漬され、この希フッ酸を用いたエッチングにより犠牲酸化膜３９が除去される。ヘッドチップ２４は、その後流水により洗浄され、これによりトランジスタ３２のゲート作成領域にあっては、残渣３７も併せて除去されてシリコン基板３４の清浄な表面が露出される（図１（Ｃ））。

このようにしてトランジスタ３２、３３のゲート作成領域の表面が清浄にされると、続いて図６（Ｄ）に示すように、再び、熱処理炉において、水素と酸素とによる混合ガス（Ｈ₂ ／Ｏ₂ ）の雰囲気中で、９００度により熱処理が実施され、これらの領域においては、トランジスタ３２のゲート酸化膜となる熱酸化膜４０が所望の膜厚により形成される（図１（Ｄ））。

ここでこのようなゲート酸化膜の膜厚においては、ゲート入力電圧及びゲート長に基づいて設定され、具体的に例えばゲート入力電圧５〔Ｖ〕、ゲート長２．０〔μｍ〕によるトランジスタの場合、膜厚３４〔ｎｍ〕程度に設定される。またゲート入力電圧５〔Ｖ〕、ゲート長１．０〔μｍ〕によるトランジスタの場合には膜厚２０〔ｎｍ〕程度に設定され、ゲート入力電圧５〔Ｖ〕、ゲート長０．７〔μｍ〕によるトランジスタの場合には膜厚１６〔ｎｍ〕程度に設定される。因みに、近年、トランジスタのゲート入力電圧においては、ＭＯＳ型ロジック回路の微細化に伴い、５．０〔Ｖ〕から３．３〔Ｖ〕さらには２．５〔Ｖ〕へと遷移する傾向があり、このような低電圧化に対応する場合、ゲート酸化膜の膜厚においては、ゲート入力電圧３．３〔Ｖ〕、ゲート長０．７〔μｍ〕によるトランジスタの場合には膜厚８〔ｎｍ〕程度に設定され、またゲート入力電圧２．５〔Ｖ〕、ゲート長０．７〔μｍ〕によるトランジスタの場合には膜厚６〔ｎｍ〕程度に設定される。

この実施例では、ゲート長２．０〔μｍ〕による高耐圧の駆動用のトランジスタ３２がゲート入力電圧５〔Ｖ〕により動作するように、ゲート酸化膜が膜厚３４〔ｎｍ〕程度により形成されるのに対し、ゲート長１．０〔μｍ〕による論理回路用のトランジスタ３３がゲート入力電圧５〔Ｖ〕により動作するように、トランジスタ３３のゲート酸化膜が膜厚２０〔ｎｍ〕程度により形成される。

このためヘッドチップ２４は、続いて論理回路用のトランジスタ３３のゲート酸化膜が対応する膜厚により形成される。すなわち図７（Ｅ）に示すように、フォトリソグラフィー工程により、素子分離領域３５、絶縁層３６及びトランジスタ３２の作成領域がレジスト層によりマスクされた後、図６（Ｃ）と同様に希フッ酸を用いた洗浄処理が実施される。さらに続いて図７（Ｆ）に示すように、熱処理炉において、水素と酸素とによる混合ガス（Ｈ₂ ／Ｏ₂ ）の雰囲気中で、８５０度により熱処理が実施され、論理回路用のトランジスタ３３のゲート酸化膜となる熱酸化膜４１が膜厚２０〔ｎｍ〕程度により形成される。

続いてヘッドチップ２４は、シリコン基板３４が洗浄された後、図８（Ｇ）に示すように、ＣＶＤ（Chemical Vapor Deposition ）法により膜厚１００〔ｎｍ〕によりポリシリコンが堆積される。また続いてＷＦ₆ ＋ＳｉＨ₄ 系のガスを用いたＣＶＤ法によりタングステンシリサイド膜が膜厚１００〔ｎｍ〕により堆積される。さらにリソグラフィー工程によりゲート領域が露光処理された後、ＳＦ₆ ＋ＨＢｒ系の混合ガスを用いたドライエッチングにより、余剰な熱酸化膜４０及び４１、ポリシリコン膜、タングステンシリサイド膜が除去される。これによりスイッチングトランジスタ３２の作成領域においては、ゲート酸化膜４２、ポリシリコン膜４４、タングステンシリサイド膜４５によるポリサイド構造によりゲートＧの電極がゲート長２〔μｍ〕により形成され、スイッチングトランジスタ３３の作成領域においては、ゲート酸化膜４３、ポリシリコン膜４４、タングステンシリサイド膜４５によるポリサイド構造によりゲートＧの電極がゲート長１〔μｍ〕により形成される。

続いてヘッドチップ２４は、イオン注入工程、熱処理工程によりシリコン基板３４が処理されてソースＳ及びドレインＤが形成され、さらに続いてＣＶＤ法を用いたシリコン酸化膜（ＳｉＯ₂ ）の堆積とリアクティブイオンエッチング法とによりゲートＧの両端にサイドウォール４６が形成される。

このようにしてＭＯＳ型によるトランジスタ３２、３３を作成するにつき、ヘッドチップ２４は、オフセットＬＯＣＯＳ構造による高耐圧の駆動用のトランジスタと、このトランジスタを駆動する論理回路用のトランジスタとが一体にシリコン基板３４上に形成されるようになされている。これによりヘッドチップ２４では、トランジスタ３２のゲート・ドレイン間の耐圧を増大し得、また単に拡散層を設ける構造によるトランジスタに比してこの耐圧の増大によるチップ面積の増大を防止できるようになされている。

さらにこの実施例においては、このトランジスタ３２のゲート酸化膜４２がトランジスタ３３と同等のゲート入力電圧に対応する膜厚により作成され、このゲート酸化膜４２を形成する前に犠牲酸化膜３９を形成して除去することにより、ゲート酸化膜４２の絶縁性が確保される。これによりヘッドチップ２４では、論理回路用のトランジスタ３３と同等のゲート入力電圧により高耐圧の駆動用のトランジスタ３２をオンオフ制御するようにして、ゲート酸化膜の厚膜化により絶縁性を確保しない分、チップ面積の増大、動作速度の低下を防止するようになされている。

なおこの実施例において、スイッチングトランジスタ３２は、ゲート・ドレイン間の耐圧を４０〔Ｖ〕程度まで増大させた。また残渣３７の除去に供する犠牲酸化膜３９の膜厚においてはシリコン窒化膜の膜厚１００〔ｎｍ〕より厚い１８０〔ｎｍ〕程度により形成し、これによりゲート作成領域から残渣３７を確実に除去するようにした。

このようにしてトランジスタ３２、３３が作成されると、ヘッドチップ２４は、続いて図８（Ｈ）に示すように、ＣＶＤ法によりシリコン酸化膜であるＮＳＧ（Non-doped Silicate Glass）膜、ボロンとリンが添加されたシリコン酸化膜であるＢＰＳＧ（Boron Phosphorus Silicate Glass）膜が順次膜厚１００〔ｎｍ〕、５００〔ｎｍ〕により作成され、これにより全体として膜厚が６００〔ｎｍ〕による１層目の層間絶縁膜４７が作成される。

続いてフォトリソグラフィー工程の後、Ｃ₄ Ｆ₈ ／ＣＯ／Ｏ₂ ／Ａｒ系ガスを用いたリアクティブイオンエッチング法によりシリコン半導体拡散層（ソース・ドレイン）上にコンタクトホール４８が作成される。

さらにヘッドチップ２４は、スパッタリング法により、膜厚３０〔ｎｍ〕によるチタン、膜厚７０〔ｎｍ〕による窒化酸化チタンバリアメタル、膜厚３０〔ｎｍ〕によるチタン、シリコンが１〔ａｔ％〕添加されたアルミニューム、または銅が０．５〔ａｔ％〕添加されたアルミニュームが膜厚５００〔ｎｍ〕により順次堆積される。続いてヘッドチップ２４は、反射防止膜である窒化酸化チタンが膜厚２５〔ｎｍ〕により堆積され、これらにより配線パターン材料層が成膜される。

さらに続いてフォトリソグラフィー工程、ドライエッチング工程により、成膜された配線パターン材料層が選択的に除去され、１層目の配線パターン４９が作成される。ヘッドチップ２４は、このようにして作成された１層目の配線パターン４９により、論理回路用のトランジスタ３３を接続してロジック集積回路が形成されるようになされている。

ヘッドチップ２４は、続いてＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ₂ Ｈ₅ ）₄ ）を原料ガスとしたＣＶＤ法により層間絶縁膜であるシリコン酸化膜が堆積される。続いてヘッドチップ２４は、ＳＯＧ（Spin On Glass ）を含む塗布型シリコン酸化膜の塗布とエッチバックとにより、シリコン酸化膜が平坦化され、これらの工程が２回繰り返されて１層目の配線パターン４９と続く２層目の配線パターンとを絶縁する膜厚４４０〔ｎｍ〕のシリコン酸化膜による２層目の層間絶縁膜５０が形成される。

ヘッドチップ２４は、続いてスパッタリング装置により膜厚５０〜１００〔ｎｍ〕によるβ−タンタル膜が堆積され、これによりシリコン基板３４上に抵抗体膜が成膜される。なおスパッタリングの条件は、ウエハ加熱温度２００〜４００度、直流印加電力２〜４〔ｋＷ〕、アルゴンガス流量２５〜４０〔ｓｃｃｍ〕に設定した。さらに続いてヘッドチップ２４は、フォトリソグラフィー工程、ＢＣｌ₃ ／Ｃｌ₂ ガスを用いたドライエッチング工程により、正方形形状により、又は一端を配線パターンにより接続する折り返し形状により抵抗体膜が選択的に除去され、４０〜１００〔Ω〕の抵抗値を有する発熱素子２７が形成される。

このようにして発熱素子２７が形成されると、ヘッドチップ２４は、ＣＶＤ法により膜厚３００〔ｎｍ〕によるシリコン窒化膜が堆積され、発熱素子２７の絶縁保護層５２が形成される。続いてフォトレジスト工程、ＣＨＦ₃ ／ＣＦ₄ ／Ａｒガスを用いたドライエッチング工程により、所定箇所のシリコン窒化膜が除去され、これにより発熱素子２７を配線パターンに接続する部位が露出される。さらにＣＨＦ₃ ／ＣＦ₄ ／Ａｒガスを用いたドライエッチング工程により、層間絶縁膜５０に開口を形成してビアホール５３が作成される。

さらにヘッドチップ２４は、スパッタリング法により、膜厚２００〔ｎｍ〕によるチタン、シリコンを１〔ａｔ％〕添加したアルミニューム、または銅を０．５〔ａｔ％〕添加したアルミニュームが膜厚６００〔ｎｍ〕により順次堆積される。続いてヘッドチップ２４は、膜厚２５〔ｎｍ〕による窒化酸化チタンが堆積され、これにより反射防止膜が形成される。これらによりヘッドチップ２４は、シリコン又は銅を添加したアルミニュームによる配線パターン材料層が形成される。

続いてフォトリソグラフィー工程、ＢＣｌ₃ ／Ｃｌ₂ ガスを用いたドライエッチング工程により配線パターン材料層が選択的に除去され、２層目の配線パターン５４が作成される。ヘッドチップ２４は、この２層目の配線パターン５４により、電源用の配線パターン、アース用の配線パターンが作成され、またドライバートランジスタ３２を発熱素子２７に接続する配線パターンが作成される。なお発熱素子２７の上層に取り残されたシリコン窒化膜５２にあっては、この配線パターン作成の際のエッチング工程において、エッチングに供する塩素ラジカルから発熱素子２７を保護する保護層として機能する。またこのシリコン窒化膜５２においては、このエッチング工程において、塩素ラジカルに曝される部位が膜厚３００〔ｎｍ〕から膜厚１００〔ｎｍ〕に減少する。

続いてヘッドチップ２４は、インク保護層、絶縁層として機能するシリコン窒化膜５５がプラズマＣＶＤ法により膜厚４００〔ｎｍ〕により堆積される。さらに熱処理炉において、４〔％〕の水素を添加した窒素ガスの雰囲気中で、又は１００〔％〕の窒素ガス雰囲気中で、４００度、６０分間の熱処理が実施される。これによりヘッドチップ２４は、トランジスタ３２、３３の動作が安定化され、さらに１層目の配線パターン４９と２層目の配線パターン５４との接続が安定化されてコンタクト抵抗が低減される。

ヘッドチップ２４は、続いて耐キャビテーション材料層が膜厚２００〔ｎｍ〕により堆積された後、ＢＣｌ₃ ／Ｃｌ₂ ガスを用いたパターニングにより耐キャビテーション層５６が形成される。この実施例では、タンタルをターゲットに用いたＤＣマグネトロン・スパッタリング装置によりβ−タンタルによる耐キャビテーション層５６が形成される。なおここで耐キャビテーション層５６は、発熱素子２７の駆動によりインク液室２２に発生した気泡が消滅する際の物理的ダメージ（キャビテーション）を吸収して発熱素子２７を保護し、また発熱素子２７の駆動により高温となったインクの化学作用から発熱素子２７を保護する保護層である。

ヘッドチップ２４は、続いて図４に示すように、感光性有機系樹脂が塗布された後、露光現像工程によりインク液室２２及びインク流路に対応する部位が取り除かれ、その後硬化され、これによりインク液室２２の隔壁２３、インク流路の隔壁２３等が作成される。ヘッドチップ２４は、このようにしてシリコン基板３４上に作成された複数ヘッドチップ分がスクライビングされて作成される。

（２）実施例の動作
以上の構成において、このラインプリンタ１１においては（図２）、印刷に供する画像データ、テキストデータ等によるヘッドカートリッジ１８の駆動により、印刷対象である用紙１３を所定の用紙送り機構により搬送しながら、ヘッドカートリッジ１８に設けられたヘッドアッセンブリー２０からインク液滴が吐出され、このインク液滴が搬送中の用紙１３に付着して画像、テキスト等が印刷される。これに対応してヘッドカートリッジ１８のヘッドアッセンブリー２０においては（図２、図３）、インクタンク１９Ｙ、１９Ｍ、１９Ｃ、１９Ｋのインクが各ヘッドチップ２４に形成されたインク液室２２に導かれ、発熱素子２７の駆動によるこのインク液室２２のインクの加熱により、ノズルシート２５に設けられたノズル２９からインク液滴Ｌが吐出される。これらによりこのラインプリンタ１１においては、所望の画像等を印刷することができるようになされている。

しかしてこのヘッドアッセンブリー２０においては、複数の発熱素子２７、この複数の発熱素子２７を駆動するトランジスタ３２、このトランジスタ３２を駆動する論理回路を構成するトランジスタ３３等を一体に形成してなるヘッドチップ２４（図４〜図８）と、インク液滴を吐出するノズル２９によるノズル列、開口３０を電鋳処理により作成してなるシート状の部材であるノズルシート２５とを配置して形成される（図３）。またこのようなノズル２９によるノズル列が、印刷対象の用紙幅により形成され、これによりフルラインタイプのラインヘッドが構成され、シリアルヘッドのプリンタヘッドによる場合に比して高速度に所望の画像等を印刷することができる。

このようなヘッドアッセンブリー２０においては、高耐圧の駆動用のトランジスタ３２がオフセットＬＯＣＯＳ構造により作成され、これにより発熱素子２７の駆動に係るゲート・ドレイン間の耐圧が増大される。このようなオフセットＬＯＣＯＳ構造によるトランジスタ３２においては、絶縁層３６の作成時に、シリコン窒化膜による残渣３７と結晶欠陥３８とがゲート酸化膜４２の作成領域に発生する（図１（Ａ））。通常、この種のトランジスタにおいては、これら残渣３７及び結晶欠陥３８によるしきい値電圧の劣化を抑制する膜厚によりゲート酸化膜が形成され、これによりゲート酸化膜の絶縁性が確保される。

しかしてこのようにしてゲート酸化膜４２の絶縁性を確保した場合にあっては、トランジスタ３２のゲート入力電圧部に設けた昇圧回路によりゲート入力電圧を昇圧することになり、これによりヘッドアッセンブリー２０では、異なるゲート入力電圧によりトランジスタ３２及び３３をオンオフ制御することにより、発熱素子２７の駆動に係る構成が煩雑になり、また昇圧回路を設けた分、ヘッドチップの面積が増大する。

しかしながらこの実施例では、論理回路用のトランジスタ３３と同等のゲート入力電圧に対応する膜厚によりゲート酸化膜４２が形成され、このゲート酸化膜４２を形成する前に犠牲酸化膜３９を形成して除去することにより、このゲート酸化膜４２の絶縁性が確保される。

すなわちゲート酸化膜４２の作成領域においては、基板３４の熱酸化により結晶欠陥３８が修復されると共に犠牲酸化膜３９中に残渣３７が吸収され（図１（Ｂ））、エッチングによる犠牲酸化膜３９の除去により併せて残渣３７が除去される（図１（Ｃ））。これによりシリコン基板３４の清浄な表面が露出され、その後、この清浄な表面の熱酸化によりゲート酸化膜４２が形成される（図１（Ｄ））。

これによりヘッドアッセンブリー２０では、トランジスタ３２及び３３を同一のゲート入力電圧によりオンオフ制御するようにして、トランジスタ３２のゲート酸化膜４２の厚膜化により絶縁性を確保しない分、ヘッドチップの面積増大、動作速度の低下、オン抵抗値の増大を防止することができる。

実際上、従来の単に拡散層を設ける構造によりゲート・ドレイン間が２０〔Ｖ〕程度の耐圧を有するトランジスタを作成したところ、チップ面積の増大が著しく、さらに動作速度の低下、オン抵抗値の増大が見られたのに対し、本実施例に係る構成によりゲート・ドレイン間が４０〔Ｖ〕程度の耐圧を有するトランジスタを作成したところ、チップ面積の増大、動作速度の低下、オン抵抗値の増大は何ら見られなかった。

またこのようなゲート酸化膜４２の絶縁性の確保に供する犠牲酸化膜３９においては、絶縁層３６の作成に供するシリコン窒化膜の膜厚に比して厚い膜厚により形成されることにより、確実にゲートの作成領域より残渣３７を除去することができる。

（３）実施例の効果
以上の構成によれば、高耐圧の駆動用のトランジスタをオフセットＬＯＣＯＳ構造により形成し、該トランジスタのゲート酸化膜を形成する前に犠牲酸化膜を形成して除去することにより、高耐圧の駆動用のトランジスタとこのトランジスタを駆動する論理回路とを一体に基板上に形成するようにして、チップ面積の増大、動作速度の低下を防止することができる。

なお上述の実施例においては、高耐圧の駆動用のトランジスタとこのトランジスタを駆動するトランジスタとを異なるゲート長により作成することにより、それぞれ対応する膜厚によりゲート酸化膜を形成する場合について述べたが、本発明はこれに限らず、これらのトランジスタを同一ゲート長により作成する場合にも広く適用することができる。なおこの場合、ゲート酸化膜の作成工程を簡略化することができる。

また上述の実施例においては、カラー印刷用のフルラインタイプのプリンタヘッドに本発明を適用して４本のノズル列を作成する場合について述べたが、本発明はこれに限らず、例えば白黒印刷用のフルラインタイプのプリンタヘッドに本発明を適用してノズル列を１本により作成する場合等、種々の本数によりノズル列を作成する場合に広く適用することができる。

また上述の実施例においては、本発明をプリンタヘッドに適用してインク液滴を飛び出させる場合について述べたが、本発明はこれに限らず、インク液滴に代えて液滴が各種染料の液滴、保護層形成用の液滴等である液体吐出ヘッド、さらには液滴が試薬等であるマイクロディスペンサー、各種測定装置、各種試験装置、液滴がエッチングより部材を保護する薬剤である各種のパターン描画装置等に広く適用することができる。

また上述の実施例においては、サーマル方式によるプリンタヘッドに本発明を適用する場合について述べたが、サーマル方式によるプリンタヘッドに限らず、例えば周波数制御に係るモーターの駆動用の集積回路、各種アクチュエータを駆動する駆動用の集積回路等にも広く適用することができる。

本発明は、液体吐出ヘッド、液体吐出装置、液体吐出ヘッドの製造方法、集積回路、集積回路の製造方法に関し、例えばサーマル方式によるインクジェットプリンタに適用することができる。

本発明の実施例１に係るラインプリンタに適用されるヘッドアッセンブリーのヘッドチップの作成工程によるトランジスタの説明に供する断面図である。 本発明の実施例１に係るラインプリンタを示す斜視図である。 図２のヘッドアッセンブリーのインク液滴の吐出に係る部分を拡大して示す斜視図である。 図２のヘッドアッセンブリーのインク液滴の吐出に係る部分を示す断面図である。 図４のヘッドアッセンブリーにおけるヘッドチップの作成工程の説明に供する断面図である。 図５の続きを示す断面図である。 図６の続きを示す断面図である。 図７の続きを示す断面図である。 従来のプリンタヘッドに適用されるトランジスタを示す断面図である。 ＤＤＤ構造によるトランジスタを示す断面図である。 オフセットドレイン構造によるトランジスタを示す断面図である。 オフセットＬＯＣＯＳ構造によるトランジスタを示す断面図である。 図１２のトランジスタのゲート電極近傍の説明に供する断面図である。

符号の説明

１、３２、３３……トランジスタ、２、３４……基板、３、３６……絶縁層、４、４２、４３……ゲート酸化膜、７、３７……残渣、１１……ラインプリンタ、２０……ヘッドアッセンブリー、２４……ヘッドチップ、２７……発熱素子

Claims (5)

1. 発熱素子と、前記発熱素子を駆動する電界効果型トランジスタと、前記電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、前記電界効果型トランジスタによる前記発熱素子の駆動により液室に保持した液体を加熱して前記液体の液滴をノズルから飛び出させる液体吐出ヘッドにおいて、
   少なくとも前記電界効果型トランジスタは、
   ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、
   前記絶縁層は、
   少なくとも前記絶縁層を形成する部位を除く前記基板上にシリコン窒化膜を堆積した後、前記基板の熱酸化により形成され、
   前記ゲート酸化膜は、
   前記シリコン窒化膜をエッチングにより除去した後、前記基板の熱酸化により犠牲酸化膜が形成され、
   前記犠牲酸化膜をエッチングにより除去した後、前記基板の熱酸化により形成された
   ことを特徴とする液体吐出ヘッド。
2. 液体吐出ヘッドから飛び出す液滴を対象物に供給する液体吐出装置において、
   前記液体吐出ヘッドが、
   発熱素子と、前記発熱素子を駆動する電界効果型トランジスタと、前記電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、前記電界効果型トランジスタによる前記発熱素子の駆動により液室に保持した液体を加熱して前記液体の液滴をノズルから飛び出させ、
   少なくとも前記電界効果型トランジスタは、
   ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、
   前記絶縁層は、
   少なくとも前記絶縁層を形成する部位を除く前記基板上にシリコン窒化膜を堆積した後、前記基板の熱酸化により形成され、
   前記ゲート酸化膜は、
   前記シリコン窒化膜をエッチングにより除去した後、前記基板の熱酸化により犠牲酸化膜が形成され、
   前記犠牲酸化膜をエッチングにより除去した後、前記基板の熱酸化により形成された
   ことを特徴とする液体吐出装置。
3. 発熱素子と、前記発熱素子を駆動する電界効果型トランジスタと、前記電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成し、前記電界効果型トランジスタによる前記発熱素子の駆動により液室に保持した液体を加熱して前記液体の液滴をノズルから飛び出させる液体吐出ヘッドの製造方法において、
   少なくとも前記電界効果型トランジスタは、
   ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、
   前記液体吐出ヘッドの製造方法は、
   少なくとも前記絶縁層を形成する部位を除く前記基板上にシリコン窒化膜を堆積した後、前記基板の熱酸化により前記絶縁層を形成し、
   前記シリコン窒化膜をエッチングにより除去した後、前記基板の熱酸化により犠牲酸化膜を形成し、
   前記犠牲酸化膜をエッチングにより除去した後、前記基板の熱酸化により前記ゲート酸化膜を形成する
   ことを特徴とする液体吐出ヘッドの製造方法。
4. 電界効果型トランジスタと、前記電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成してなる集積回路において、
   少なくとも前記電界効果型トランジスタは、
   ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、
   前記絶縁層は、
   少なくとも前記絶縁層を形成する部位を除く前記基板上にシリコン窒化膜を堆積した後、前記基板の熱酸化により形成され、
   前記ゲート酸化膜は、
   前記シリコン窒化膜をエッチングにより除去した後、前記基板の熱酸化により犠牲酸化膜が形成され、
   前記犠牲酸化膜をエッチングにより除去した後、前記基板の熱酸化により形成された
   ことを特徴とする集積回路。
5. 電界効果型トランジスタと、前記電界効果型トランジスタを駆動する論理回路とを一体に基板上に形成してなる集積回路の製造方法において、
   少なくとも前記電界効果型トランジスタは、
   ゲート電極下部のゲート酸化膜のドレイン側の一部に、ドレインとゲート電極との間の電界を緩和する絶縁層が形成され、
   前記集積回路の製造方法は、
   少なくとも前記絶縁層を形成する部位を除く前記基板上にシリコン窒化膜を堆積した後、前記基板の熱酸化により前記絶縁層を形成し、
   前記シリコン窒化膜をエッチングにより除去した後、前記基板の熱酸化により犠牲酸化膜を形成し、
   前記犠牲酸化膜をエッチングにより除去した後、前記基板の熱酸化により前記ゲート酸化膜を形成する
   ことを特徴とする集積回路の製造方法。
   

Images