JP2005065093A - デジタル伝送システムおよびクロック再生装置 - Google Patents

デジタル伝送システムおよびクロック再生装置 Download PDF

Info

Publication number
JP2005065093A
JP2005065093A JP2003295257A JP2003295257A JP2005065093A JP 2005065093 A JP2005065093 A JP 2005065093A JP 2003295257 A JP2003295257 A JP 2003295257A JP 2003295257 A JP2003295257 A JP 2003295257A JP 2005065093 A JP2005065093 A JP 2005065093A
Authority
JP
Japan
Prior art keywords
frequency
audio
clock
vco
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003295257A
Other languages
English (en)
Other versions
JP3800337B2 (ja
Inventor
Masaru Miyamoto
勝 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003295257A priority Critical patent/JP3800337B2/ja
Priority to US10/910,908 priority patent/US7474358B2/en
Priority to TW093123399A priority patent/TWI243612B/zh
Priority to KR1020040064973A priority patent/KR101055089B1/ko
Priority to CNB2004100578554A priority patent/CN100442836C/zh
Publication of JP2005065093A publication Critical patent/JP2005065093A/ja
Application granted granted Critical
Publication of JP3800337B2 publication Critical patent/JP3800337B2/ja
Priority to US11/981,879 priority patent/US7602445B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Receiver Circuits (AREA)

Abstract

【課題】受信側のオーディオクロック再生用ＰＬＬをロックさせるための情報として、オーディオサンプリング周波数を示す情報を伝送しなくても、オーディオサンプリング周波数の変化に応じて、受信側のオーディオクロック再生用ＰＬＬのＶＣＯの発振周波数レンジを切り換えることができるようにする。
【解決手段】ピクセルクロックの周波数をｆｐ、オーディオサンプリング周波数をｆｓ、再生するオーディオクロックの周波数をｆａとすると、ｆａ＝３８４ｆｓ＝（Ｎ／Ｍ）ｆｐであり、ｆｓ＝４８ｋＨｚのときにはＭ＝２７０００，Ｎ＝１８４３２、ｆｓ＝４４．１ｋＨｚのときにはＭ＝３００００,Ｎ＝１８８１６である。ＶＣＯ制御部５０は、ループフィルタ４４の出力の制御電圧Ｖｃｔｌまたは発振部３０の出力クロックの周波数ｆｏから、オーディオサンプリング周波数ｆｓの変化を検出して、ＶＣＯ３１，３２のいずれかを選択する。
【選択図】図２

Description

この発明は、オーディオデータ以外のビデオデータなどのコンテンツデータ、およびオーディオデータを、送信側から受信側に伝送し、受信側で処理するデジタル伝送システム、および、このデジタル伝送システムの受信側に設けられるオーディオ用のクロックを再生する装置に関する。
ビデオディスク再生装置やビデオテープ再生装置、またはパーソナルコンピュータなどの信号源からのビデオ信号を、デジタルビデオデータとして伝送する場合の規格として、ＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｉｎｔｅｒｆａｃｅ）と称される規格が考えられている。
このＤＶＩ規格では、ビデオ信号を、ＲＧＢ（赤、緑、青）各色の信号ごとにピクセル単位でデジタル化したデータとして、ＤＶＩケーブル（ＤＶＩ規格で規定されたケーブル）によって伝送するもので、ビデオデータをピクセル単位のデータとするので、高品位の画像を伝送することができる。
しかし、このＤＶＩ規格は、ビデオデータの伝送に関するものであって、ビデオデータと同時にオーディオデータを伝送する場合には、オーディオデータをＤＶＩケーブルとは別の伝送手段によって伝送する必要がある。しかし、そうすると、伝送システムの構成が複雑となる。
そこで、特許文献１（ＷＯ ０２/０７８３３６（ＰＣＴ/ＪＰ０２/０２８２４））では、以下のように、オーディオデータをビデオデータに多重化して伝送する方法が提案されている。
具体的に、特許文献１の方法では、ビデオデータの水平ブランキング期間または垂直ブランキング期間にオーディオデータを重畳して、ビデオデータおよびオーディオデータを伝送する。
これによれば、ＤＶＩ規格のような既存のビデオデータ伝送フォーマットおよびＤＶＩケーブルのような一つの伝送手段によって、ビデオデータとオーディオデータを同時に伝送することができる。
ただし、この方式では、データ処理用のクロックとしては、ビデオデータ用のピクセルクロック（基準クロック）は、直接伝送するが、オーディオデータ用のクロック、すなわちオーディオクロックは、直接伝送しないで、ピクセルクロックとオーディオクロックとの間の分周比を示す情報を伝送し、受信側では、この分周比情報とピクセルクロックとから、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）によってオーディオクロックを再生する。
具体的に、図６に示すように、ピクセルクロックの周波数ｆｐは、例えば、２７ＭＨｚであり、オーディオクロックの周波数ｆａは、オーディオサンプリング周波数ｆｓに応じて、例えば、ｆｓ＝４８ｋＨｚのときには、その３８４倍の１８．４３２ＭＨｚであり、ｆｓ＝４４．１ｋＨｚのときには、その３８４倍の１６．９３４４ＭＨｚであり、オーディオクロック周波数ｆａは、
ｆａ＝３８４ｆｓ＝（Ｎ／Ｍ）ｆｐ …（１）
で表されるものとして、オーディオクロックそれ自体やオーディオサンプリング周波数ｆｓを示す情報ではなく、分周比Ｍ，Ｎを示す情報を伝送する。
図６に示すように、分周比Ｍ，Ｎは、オーディオサンプリング周波数ｆｓが４８ｋＨｚのときには、Ｍ＝２７０００,Ｎ＝１８４３２であり、オーディオサンプリング周波数ｆｓが４４．１ｋＨｚのときには、Ｍ＝３００００,Ｎ＝１８８１６である。
そして、受信側では、図７に示すようなオーディオＰＬＬによって、送信側から伝送されたピクセルクロックおよび分周比Ｍ，Ｎの情報から、オーディオクロックを再生する。
具体的に、このオーディオＰＬＬ６０は、ＶＣＯ６１を有し、分周器７１でｆｐ＝２７ＭＨｚのピクセルクロックが１／Ｍに分周されて、分周器７１からｆｒ＝ｆｐ／Ｍの周波数の基準信号が得られ、分周器７２でＶＣＯ６１の出力クロックが１／Ｎに分周されて、ＶＣＯ６１の出力クロックの周波数をｆｏとすると、分周器７２からｆｃ＝ｆｏ／Ｎの周波数の比較信号が得られ、位相比較器７３で基準信号と比較信号の位相が比較され、その比較結果の誤差信号がループフィルタ７４に供給され、ループフィルタ７４の出力電圧が制御電圧ＶｃｔｌとしてＶＣＯ６１に供給されて、ＶＣＯ６１の発振周波数、すなわち出力クロックの周波数ｆｏが制御される構成とされる。
すなわち、Ｍ＝２７０００,Ｎ＝１８４３２であるときには、分周器７２からの比較信号の周波数ｆｃが分周器７１からの基準信号の周波数ｆｒと等しい１ｋＨｚとなり、ＶＣＯ６１の発振周波数ｆｏが１８．４３２ＭＨｚとなるようにＶＣＯ６１が制御されて、ＶＣＯ６１の出力クロックとして１８．４３２ＭＨｚのオーディオクロックが得られ、Ｍ＝３００００,Ｎ＝１８８１６であるときには、分周器７２からの比較信号の周波数ｆｃが分周器７１からの基準信号の周波数ｆｒと等しい９００Ｈｚとなり、ＶＣＯ６１の発振周波数ｆｏが１６．９３４４ＭＨｚとなるようにＶＣＯ６１が制御されて、ＶＣＯ６１の出力クロックとして１６．９３４４ＭＨｚのオーディオクロックが得られるように、オーディオＰＬＬ６０が構成される。
上に挙げた先行技術文献は、次の通りである。
ＷＯ ０２/０７８３３６（ＰＣＴ/ＪＰ０２/０２８２４）
しかしながら、図７のように、オーディオＰＬＬ６０として、一つのＶＣＯ６１の、一つの発振周波数レンジで，１８．４３２ＭＨｚと１６．９３４４ＭＨｚという２つのオーディオクロック周波数に対応させることは難しく、実際上は、１８．４３２ＭＨｚ用の発振周波数レンジのＶＣＯと、１６．９３４４ＭＨｚ用の発振周波数レンジのＶＣＯとを設け、再生するオーディオクロックの周波数に応じて両者を切り換える必要がある。
しかし、上述したデジタル伝送システムの、ＨＤＭＩ（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）と称される規格では、受信側のオーディオクロック再生用ＰＬＬをロックさせるための情報として、オーディオサンプリング周波数ｆｓを示す情報を、オーディオデータに重畳して伝送することはできない。
そのため、オーディオサンプリング周波数ｆｓを示す情報を、ビデオデータやオーディオデータを伝送するＤＶＩケーブルのような伝送手段とは別の伝送手段によって送信側から受信側に伝送し、受信側において、その情報によってＶＣＯの発振周波数レンジを切り換えることが考えられる。
しかし、そうすると、別の伝送手段だけでなく、送信側および受信側には、オーディオサンプリング周波数ｆｓを示す情報用のエンコーダおよびデコーダを必要とし、伝送システムの構成が複雑になる。
しかも、ビデオデータやオーディオデータと共に伝送されるピクセルクロックおよび分周比Ｍ，Ｎの情報と、オーディオサンプリング周波数ｆｓを示す情報との間に、伝送時間の差によって時間的なずれを生じ、送信側でオーディオ信号の信号源が切り換えられて、オーディオサンプリング周波数ｆｓが変化し、分周比Ｍ，Ｎが変化しても、受信側ではＶＣＯの発振周波数レンジが直ちに切り換えられない、という不具合や、送信側でのエンコードミスなどによって、オーディオサンプリング周波数ｆｓを示す情報が、伝送されるオーディオデータと対応しないものとなって、伝送されたオーディオデータに対応したオーディオクロックが得られない、という不具合を生じる。
そこで、この発明は、送信側から受信側に、受信側のオーディオクロック再生用ＰＬＬをロックさせるための情報として、オーディオサンプリング周波数を示す情報を伝送しなくても、オーディオサンプリング周波数の変化に応じて、受信側のオーディオクロック再生用ＰＬＬのＶＣＯの発振周波数レンジを直ちに正確に切り換えることができ、オーディオサンプリング周波数に対応した周波数のオーディオクロックを確実に再生することができるようにしたものである。
この発明のデジタル伝送システムは、
送信側において、オーディオデータ以外のコンテンツデータにオーディオデータを多重化し、前記コンテンツデータ用の基準クロック、およびこの基準クロックとオーディオサンプリング周波数に応じた周波数のオーディオクロックとの間の分周比を示す情報を付加して、受信側に送信し、
受信側において、前記基準クロックによって前記コンテンツデータを処理し、前記基準クロックおよび前記分周比情報から、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）によってオーディオクロックを再生し、その再生されたオーディオクロックによって前記オーディオデータを処理するデジタル伝送システムであって、
前記ＰＬＬには、内部に得られる信号からオーディオサンプリング周波数の変化を検出し、オーディオサンプリング周波数が変化したと判断したときには、前記ＰＬＬを構成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）の発振周波数レンジを切り換える制御手段が設けられたものである。
この発明によれば、送信側から受信側に、受信側のオーディオクロック再生用ＰＬＬをロックさせるための情報として、オーディオサンプリング周波数を示す情報を伝送しなくても、オーディオサンプリング周波数の変化に応じて、受信側のオーディオクロック再生用ＰＬＬのＶＣＯの発振周波数レンジを直ちに正確に切り換えることができ、オーディオサンプリング周波数に対応した周波数のオーディオクロックを確実に再生することができる。
〔デジタル伝送システムの実施形態：図１〕
図１は、この発明のデジタル伝送システムの一実施形態を示す。
この実施形態のデジタル伝送システムでは、送信側１０の信号源１１から、ビデオ信号およびオーディオ信号が得られる。信号源１１は、ＴＶ（テレビジョン）チューナやパーソナルコンピュータ、または光ディスクや磁気テープなどの記録媒体からビデオ信号またはオーディオ信号を再生する装置などであり、ビデオ信号とオーディオ信号につき、同一でも、別個でもよい。
信号源１１から得られるビデオ信号は、ビデオ処理部１２で、ＰＬＬ１４からのピクセルクロックによって処理され、ビデオ処理部１２から、処理後のビデオデータが得られる。ピクセルクロック周波数ｆｐは、例えば、２７ＭＨｚであり、処理後のビデオデータは、例えば、ＲＧＢ（赤、緑、青）各色の信号ごとにピクセル単位でデジタル化されたデータである。
信号源１１から得られるオーディオ信号は、オーディオ処理部１３で、ＰＬＬ１４からのオーディオクロックによって処理され、オーディオ処理部１３から、処理後のオーディオデータが得られる。オーディオサンプリング周波数ｆｓは、例えば、４８ｋＨｚまたは４４．１ｋＨｚであり、オーディオクロック周波数ｆａは、例えば、オーディオサンプリング周波数ｆｓの３８４倍の１８．４３２ＭＨｚまたは１６．９３４４ＭＨｚであり、処理後のオーディオデータは、所定フォーマットでデジタル化されたデータである。
分周比演算部１５では、ピクセルクロック周波数ｆｐおよびオーディオクロック周波数ｆａまたはオーディオサンプリング周波数ｆｓから、分周比Ｍ，Ｎが算出される。具体的に、分周比演算部１５は、ピクセルクロック周波数ｆｐおよびオーディオクロック周波数ｆａまたはオーディオサンプリング周波数ｆｓと分周比Ｍ，Ｎとの対応関係が記述されたテーブルを有し、そのテーブルから分周比Ｍ，Ｎが読み出される構成とすることができる。
そして、多重化変調送信部１６において、ビデオ処理部１２からのビデオデータ、オーディオ処理部１３からのオーディオデータ、ＰＬＬ１４からのピクセルクロック、および分周比演算部１５からの分周比Ｍ，Ｎの情報が、多重化され、伝送用に変調されて、ＤＶＩケーブルのようなケーブル１によって、受信側２０に伝送される。具体的に、オーディオデータは、ビデオデータの水平ブランキング期間または垂直ブランキング期間に重畳される。
なお、信号源１１、ビデオ処理部１２、オーディオ処理部１３、ＰＬＬ１４、分周比演算部１５および多重化変調送信部１６は、コントローラ１７によって制御される。
受信側２０では、受信復調分離部２１で、ケーブル１によって送信側１０から伝送された信号が、受信復調され、ビデオデータ、オーディオデータ、ピクセルクロックおよび分周比Ｍ，Ｎの情報に分離される。
分離されたビデオデータは、ビデオ処理部２２で、分離されたピクセルクロックによって処理され、ビデオ処理部２２から、処理後のビデオ信号が得られる。そのビデオ信号は、画像表示装置２５に供給され、画像表示装置２５の画面上に画像が表示される。
一方、オーディオＰＬＬ２４で、後述のように、分離されたピクセルクロックおよび分周比Ｍ，Ｎの情報から、オーディオクロックが再生され、分離されたオーディオデータは、オーディオ処理部２３で、オーディオＰＬＬ２４で再生されたオーディオクロックによって処理され、オーディオ処理部２３から、処理後のオーディオ信号が得られる。そのオーディオ信号は、音響出力装置２６に供給され、音響出力装置２６から音響（音声）が出力される。
〔オーディオＰＬＬの実施形態：図２〜図５〕
（第１の例：図２および図３）
図２に、オーディオＰＬＬ２４の第１の例を示す。
この例のオーディオＰＬＬ２４は、上述したように送信側１０でオーディオサンプリング周波数ｆｓが４８ｋＨｚと４４．１ｋＨｚに切り換えられることに対応して、発振部３０として２個のＶＣＯ３１，３２および切り換え選択回路３３を備えるものである。
ＶＣＯ３１は、ｆａ＝３８４ｆｓが１８．４３２ＭＨｚのオーディオクロックを得るものであり、ＶＣＯ３２は、ｆａ＝３８４ｆｓが１６．９３４４ＭＨｚのオーディオクロックを得るものであって、それぞれ、一定のジッター性能を確保できるように発振周波数レンジが狭いものとされるとともに、入力の制御電圧Ｖｃｔｌが大きくなるに従って直線的に発振周波数が高くなる特性を有するものである。
オーディオＰＬＬ２４は、このような発振部３０、分周器４１および４２、位相比較器４３、ループフィルタ４４、およびＶＣＯ制御部５０によって構成される。
分周器４１では、ｆｐ＝２７ＭＨｚのピクセルクロックが１／Ｍに分周されて、ｆｒ＝ｆｐ／Ｍの周波数の基準信号が得られ、分周器４２では、発振部３０の出力クロックが１／Ｎに分周されて、発振部３０の出力クロックの周波数をｆｏとすると、ｆｃ＝ｆｏ／Ｎの周波数の比較信号が得られる。
位相比較器４３では、分周器４１からの基準信号と分周器４２からの比較信号の位相が比較され、その比較結果の誤差信号が、ループフィルタ４４で平滑される。そして、ループフィルタ４４の出力電圧が、制御電圧ＶｃｔｌとしてＶＣＯ３１および３２に供給されて、ＶＣＯ３１および３２の発振周波数が制御される。
さらに、この例のＶＣＯ制御部５０は、ループフィルタ４４の出力の制御電圧Ｖｃｔｌ、すなわち位相比較器４３の出力の誤差信号から、オーディオサンプリング周波数ｆｓの変化を検出して、発振部３０の発振周波数レンジを切り換える、すなわちＶＣＯ３１とＶＣＯ３２のうちの一方を選択するものとされる。
図３に、ＶＣＯ制御部５０の具体例を示す。この例では、ループフィルタ４４の出力の制御電圧Ｖｃｔｌが、一方でバッファ４５を介してＶＣＯ３１および３２に供給されるとともに、他方でバッファ４６を介してＶＣＯ制御部５０に供給される。
ＶＣＯ制御部５０は、ローパスフィルタ５１、２個のコンパレータ５３および５４、および状態保持用のＲＳフリップフロップ５５によって構成される。
ローパスフィルタ５１は、制御電圧Ｖｃｔｌに一定の時定数を持たせるもので、このローパスフィルタ５１の出力電圧Ｖｃが、コンパレータ５３および５４で、それぞれ高電圧側の閾値電圧Ｖｔｈおよび低電圧側の閾値電圧Ｖｔｌと比較され、コンパレータ５３および５４の出力信号Ｃ１およびＣ２が、それぞれＲＳフリップフロップ５５のセット側およびリセット側に供給される。
そして、ＲＳフリップフロップ５５の一方の出力信号Ｓ１が、制御信号としてＶＣＯ３１に供給され、他方の出力信号Ｓ２が、制御信号としてＶＣＯ３２に供給される。
なお、図２に示した切り換え選択回路３３は、具体的に、図３の例では、ＶＣＯ３１の出力クロックと制御信号Ｓ１がＡＮＤゲート３５に供給され、ＶＣＯ３２の出力クロックと制御信号Ｓ２がＡＮＤゲート３６に供給され、ＡＮＤゲート３５および３６の出力信号がＯＲゲート３７に供給され、ＯＲゲート３７の出力信号が発振部３０の出力クロックとして取り出される構成とされる。
以上の例で、図６にケース１として示すように、ｆｓ＝４８ｋＨｚ，Ｍ＝２７０００,Ｎ＝１８４３２であるときには、ＶＣＯ制御部５０の後述のような検出制御によって、制御信号Ｓ１がアクティブ（高レベル）、制御信号Ｓ２が非アクティブ（低レベル）となって、ＶＣＯ３１がアクティブ、ＶＣＯ３２が非アクティブとされる。
したがって、このとき、ＶＣＯ３１の出力クロックが、発振部３０の出力クロックとして取り出されるとともに、分周器４２からの比較信号の周波数ｆｃが分周器４１からの基準信号の周波数ｆｒと等しい１ｋＨｚとなり、ＶＣＯ３１の発振周波数が１８．４３２ＭＨｚとなるようにＶＣＯ３１が制御されて、発振部３０の出力クロックとして１８．４３２ＭＨｚのオーディオクロックが得られる。
このとき、オーディオＰＬＬ２４は、ＶＣＯ制御部５０のローパスフィルタ５１の出力電圧Ｖｃ、すなわちループフィルタ４４の出力の制御電圧Ｖｃｔｌが、図５の電圧Ｖｓ付近で安定したロック状態となる。図５は、比較信号の周波数ｆｃ（＝ｆｏ／Ｎ）に対する出力電圧Ｖｃ（制御電圧Ｖｃｔｌ）の特性を示すもので、比較信号の周波数ｆｃが基準信号の周波数ｆｒ（＝ｆｐ／Ｍ）と等しいときには、すなわち、Ｍ＝２７０００,Ｎ＝１８４３２である場合には、ｆｃ＝ｆｒ＝１ｋＨｚであるときには、出力電圧Ｖｃ（制御電圧Ｖｃｔｌ）は電圧Ｖｓとなる。
図５で、電圧Ｖｍａｘおよび電圧Ｖｍｉｎは、それぞれ出力電圧Ｖｃ（制御電圧Ｖｃｔｌ）の最大値および最小値であり、電圧Ｖｔｈおよび電圧Ｖｔｌは、それぞれ図３に示した高電圧側の閾値電圧および低電圧側の閾値電圧である。
この状態から、図６にケース２として示すように、オーディオサンプリング周波数ｆｓが４４．１ｋＨｚに変化し、分周比Ｍ，ＮがＭ＝３００００,Ｎ＝１８８１６に変化すると、分周器４１からの基準信号の周波数ｆｒは９００Ｈｚとなるが、ＶＣＯ３１はアクティブのまま、４８ｋＨｚの３８４倍の１８．４３２ＭＨｚで発振し、その１８．４３２ＭＨｚのクロックが、発振部３０の出力クロックとして分周器４２に供給されるため、分周器４２からの比較信号の周波数ｆｃは、１８．４３２ＭＨｚ／１８８１６＝９８０ｋＨｚとなる。
その結果、比較信号の周波数ｆｃを９００Ｈｚに近づけ、ＶＣＯ３１の発振周波数を９００Ｈｚの１８８１６倍の１６．９３４４ＭＨｚに近づけるように、ループフィルタ４４の出力の制御電圧Ｖｃｔｌが、図５の特性に従って低下するが、ＶＣＯ３１の発振周波数レンジが狭いため、ＶＣＯ３１の発振周波数は１６．９３４４ＭＨｚまで下がりきらず、制御電圧Ｖｃｔｌ（ローパスフィルタ５１の出力電圧Ｖｃ）は、低電圧側の閾値電圧Ｖｔｌより低い最小値Ｖｍｉｎに張り付く状態となる。
そのため、図３のＶＣＯ制御部５０では、コンパレータ５４の出力信号Ｃ２が高レベルから低レベルに変化して、ＲＳフリップフロップ５５がリセットされ、ＲＳフリップフロップ５５の一方の出力の制御信号Ｓ１がアクティブ（高レベル）から非アクティブ（低レベル）に変化し、他方の出力の制御信号Ｓ２が非アクティブ（低レベル）からアクティブ（高レベル）に変化する。
これによって、ＶＣＯ３１が非アクティブ、ＶＣＯ３２がアクティブとされ、ＶＣＯ３２の出力クロックが、発振部３０の出力クロックとして取り出されて、分周器４２からの比較信号の周波数ｆｃが分周器４１からの基準信号の周波数ｆｒと等しい９００Ｈｚとなり、ＶＣＯ３２の発振周波数が１６．９３４４ＭＨｚとなるようにＶＣＯ３２が制御され、発振部３０の出力クロックとして１６．９３４４ＭＨｚのオーディオクロックが得られるようになる。
このとき、オーディオＰＬＬ２４は、ＶＣＯ制御部５０のローパスフィルタ５１の出力電圧Ｖｃ、すなわちループフィルタ４４の出力の制御電圧Ｖｃｔｌが、図５の電圧Ｖｓ付近で安定したロック状態となる。
この状態から、図６にケース１として示すように、オーディオサンプリング周波数ｆｓが４８ｋＨｚに変化し、分周比Ｍ，ＮがＭ＝２７０００，Ｎ＝１８４３２に変化すると、分周器４１からの基準信号の周波数ｆｒは１ｋＨｚとなるが、ＶＣＯ３２はアクティブのまま、４４．１ｋＨｚの３８４倍の１６．９３４４ＭＨｚで発振し、その１６．９３４４ＭＨｚのクロックが、発振部３０の出力クロックとして分周器４２に供給されるため、分周器４２からの比較信号の周波数ｆｃは、１６．９３４４ＭＨｚ／１８４３２＝９１９Ｈｚとなる。
その結果、比較信号の周波数ｆｃを１ｋＨｚに近づけ、ＶＣＯ３２の発振周波数を１ｋＨｚの１８４３２倍の１８．４３２ＭＨｚに近づけるように、ループフィルタ４４の出力の制御電圧Ｖｃｔｌが、図５の特性に従って上昇するが、ＶＣＯ３２の発振周波数レンジが狭いため、ＶＣＯ３２の発振周波数は１８．４３２ＭＨｚまで上がりきらず、制御電圧Ｖｃｔｌ（ローパスフィルタ５１の出力電圧Ｖｃ）は、高電圧側の閾値電圧Ｖｔｈより高い最大値Ｖｍａｘに張り付く状態となる。
そのため、図３のＶＣＯ制御部５０では、コンパレータ５３の出力信号Ｃ１が高レベルから低レベルに変化して、ＲＳフリップフロップ５５がセットされ、ＲＳフリップフロップ５５の一方の出力の制御信号Ｓ１が非アクティブ（低レベル）からアクティブ（高レベル）に変化し、他方の出力の制御信号Ｓ２がアクティブ（高レベル）から非アクティブ（低レベル）に変化する。
これによって、ＶＣＯ３１がアクティブ、ＶＣＯ３２が非アクティブとされ、ＶＣＯ３１の出力クロックが、発振部３０の出力クロックとして取り出されて、分周器４２からの比較信号の周波数ｆｃが分周器４１からの基準信号の周波数ｆｒと等しい１ｋＨｚとなり、ＶＣＯ３１の発振周波数が１８．４３２ＭＨｚとなるようにＶＣＯ３１が制御され、発振部３０の出力クロックとして１８．４３２ＭＨｚのオーディオクロックが得られるようになる。
以上のように、図２および図３の例では、送信側から受信側に、受信側のオーディオＰＬＬ２４をロックさせるための情報として、オーディオサンプリング周波数ｆｓを示す情報を伝送しなくても、オーディオサンプリング周波数ｆｓの変化に応じて、受信側のオーディオＰＬＬ２４のＶＣＯの発振周波数レンジを直ちに正確に切り換えることができ、オーディオサンプリング周波数ｆｓに対応した周波数ｆａのオーディオクロックを確実に再生することができる。
（第２の例：図４）
図２および図３の例は、ＶＣＯ制御部５０が、ループフィルタ４４の出力の制御電圧Ｖｃｔｌ、すなわち位相比較器４３の出力の誤差信号から、オーディオサンプリング周波数ｆｓの変化を検出して、発振部３０の発振周波数レンジを切り換える場合であるが、ＶＣＯ制御部５０が、発振部３０の発振周波数、すなわち発振部３０の出力クロックの周波数ｆｏから、オーディオサンプリング周波数ｆｓの変化を検出して、発振部３０の発振周波数レンジを切り換えるように構成することもできる。
図４に、その場合の例を示す。この例のＶＣＯ制御部５０は、周波数弁別回路５６、２個のコンパレータ５７および５８、および状態保持用のＲＳフリップフロップ５５によって構成される。
周波数弁別回路５６は、発振部３０の出力クロックの周波数ｆｏを弁別するもので、周波数ｆｏが高くなるに従って直線的に値が大きくなる出力電圧Ｖｆが得られるものである。
この周波数弁別回路５６の出力電圧Ｖｆが、コンパレータ５７および５８で、それぞれ高電圧側の閾値電圧Ｖｈおよび低電圧側の閾値電圧Ｖｌと比較され、コンパレータ５７および５８の出力信号Ｃ１およびＣ２が、それぞれＲＳフリップフロップ５５のセット側およびリセット側に供給される。
そして、ＲＳフリップフロップ５５の一方の出力信号Ｓ１が、制御信号としてＶＣＯ３１に供給され、他方の出力信号Ｓ２が、制御信号としてＶＣＯ３２に供給される。
その他は、図２の例と同じである。切り換え選択回路３３は、図３の例のように、２個のＡＮＤゲート３５および３６とＯＲゲート３７によって構成することができる。
この例で、図６にケース１として示すように、ｆｓ＝４８ｋＨｚ，Ｍ＝２７０００,Ｎ＝１８４３２であるときには、ＶＣＯ制御部５０の後述のような検出制御によって、制御信号Ｓ１がアクティブ（高レベル）、制御信号Ｓ２が非アクティブ（低レベル）となって、ＶＣＯ３１がアクティブ、ＶＣＯ３２が非アクティブとされる。
したがって、このとき、ＶＣＯ３１の出力クロックが、発振部３０の出力クロックとして取り出されるとともに、分周器４２からの比較信号の周波数ｆｃが分周器４１からの基準信号の周波数ｆｒと等しい１ｋＨｚとなり、ＶＣＯ３１の発振周波数が１８．４３２ＭＨｚとなるようにＶＣＯ３１が制御されて、発振部３０の出力クロックとして１８．４３２ＭＨｚのオーディオクロックが得られる。
この状態から、図６にケース２として示すように、オーディオサンプリング周波数ｆｓが４４．１ｋＨｚに変化し、分周比Ｍ，ＮがＭ＝３００００,Ｎ＝１８８１６に変化すると、分周器４１からの基準信号の周波数ｆｒは９００Ｈｚとなるが、ＶＣＯ３１はアクティブのまま、４８ｋＨｚの３８４倍の１８．４３２ＭＨｚで発振し、その１８．４３２ＭＨｚのクロックが、発振部３０の出力クロックとして分周器４２に供給されるため、分周器４２からの比較信号の周波数ｆｃは、１８．４３２ＭＨｚ／１８８１６＝９８０ｋＨｚとなる。
その結果、比較信号の周波数ｆｃを９００Ｈｚに近づけ、ＶＣＯ３１の発振周波数を９００Ｈｚの１８８１６倍の１６．９３４４ＭＨｚに近づけるように、ループフィルタ４４の出力の制御電圧Ｖｃｔｌが、図５の特性に従って低下するが、ＶＣＯ３１の発振周波数レンジが狭いため、ＶＣＯ３１の発振周波数は、１６．９３４４ＭＨｚまで下がりきらず、１８．４３２ＭＨｚより低く、１６．９３４４ＭＨｚより幾分高い、ある周波数となる。
したがって、低電圧側の閾値電圧Ｖｌを、この周波数より若干高い周波数に相当する電圧値とすることによって、このとき、周波数弁別回路５６の出力電圧Ｖｆが、閾値電圧Ｖｌより低くなって、コンパレータ５８の出力信号Ｃ２が高レベルから低レベルに変化し、ＲＳフリップフロップ５５がリセットされ、ＲＳフリップフロップ５５の一方の出力の制御信号Ｓ１がアクティブ（高レベル）から非アクティブ（低レベル）に変化し、他方の出力の制御信号Ｓ２が非アクティブ（低レベル）からアクティブ（高レベル）に変化する。
これによって、ＶＣＯ３１が非アクティブ、ＶＣＯ３２がアクティブとされ、ＶＣＯ３２の出力クロックが、発振部３０の出力クロックとして取り出されて、分周器４２からの比較信号の周波数ｆｃが分周器４１からの基準信号の周波数ｆｒと等しい９００Ｈｚとなり、ＶＣＯ３２の発振周波数が１６．９３４４ＭＨｚとなるようにＶＣＯ３２が制御され、発振部３０の出力クロックとして１６．９３４４ＭＨｚのオーディオクロックが得られるようになる。
この状態から、図６にケース１として示すように、オーディオサンプリング周波数ｆｓが４８ｋＨｚに変化し、分周比Ｍ，ＮがＭ＝２７０００，Ｎ＝１８４３２に変化すると、分周器４１からの基準信号の周波数ｆｒは１ｋＨｚとなるが、ＶＣＯ３２はアクティブのまま、４４．１ｋＨｚの３８４倍の１６．９３４４ＭＨｚで発振し、その１６．９３４４ＭＨｚのクロックが、発振部３０の出力クロックとして分周器４２に供給されるため、分周器４２からの比較信号の周波数ｆｃは、１６．９３４４ＭＨｚ／１８４３２＝９１９Ｈｚとなる。
その結果、比較信号の周波数ｆｃを１ｋＨｚに近づけ、ＶＣＯ３２の発振周波数を１ｋＨｚの１８４３２倍の１８．４３２ＭＨｚに近づけるように、ループフィルタ４４の出力の制御電圧Ｖｃｔｌが、図５の特性に従って上昇するが、ＶＣＯ３２の発振周波数レンジが狭いため、ＶＣＯ３２の発振周波数は、１８．４３２ＭＨｚまで上がりきらず、１６．９３４４ＭＨｚより高く、１８．４３２ＭＨｚより幾分低い、ある周波数となる。
したがって、高電圧側の閾値電圧Ｖｈを、この周波数より若干低い周波数に相当する電圧値とすることによって、このとき、周波数弁別回路５６の出力電圧Ｖｆが、閾値電圧Ｖｈより高くなって、コンパレータ５７の出力信号Ｃ１が高レベルから低レベルに変化し、ＲＳフリップフロップ５５がセットされ、ＲＳフリップフロップ５５の一方の出力の制御信号Ｓ１が非アクティブ（低レベル）からアクティブ（高レベル）に変化し、他方の出力の制御信号Ｓ２がアクティブ（高レベル）から非アクティブ（低レベル）に変化する。
これによって、ＶＣＯ３１がアクティブ、ＶＣＯ３２が非アクティブとされ、ＶＣＯ３１の出力クロックが、発振部３０の出力クロックとして取り出されて、分周器４２からの比較信号の周波数ｆｃが分周器４１からの基準信号の周波数ｆｒと等しい１ｋＨｚとなり、ＶＣＯ３１の発振周波数が１８．４３２ＭＨｚとなるようにＶＣＯ３１が制御され、発振部３０の出力クロックとして１８．４３２ＭＨｚのオーディオクロックが得られるようになる。
以上のように、図４の例でも、送信側から受信側に、受信側のオーディオＰＬＬ２４をロックさせるための情報として、オーディオサンプリング周波数ｆｓを示す情報を伝送しなくても、オーディオサンプリング周波数ｆｓの変化に応じて、受信側のオーディオＰＬＬ２４のＶＣＯの発振周波数レンジを直ちに正確に切り換えることができ、オーディオサンプリング周波数ｆｓに対応した周波数ｆａのオーディオクロックを確実に再生することができる。
〔他の実施形態〕
上述した実施形態は、オーディオサンプリング周波数ｆｓが２通りに切り換えられる場合であるが、オーディオサンプリング周波数ｆｓが３通り以上に切り換えられる場合にも、発振部３０およびＶＣＯ制御部５０を、それに対応した構成にすることによって、この発明を適用することができる。
また、上述した実施形態は、ピクセルクロック周波数ｆｐが２７ＭＨｚの場合であるが、この発明は、ピクセルクロック周波数が２７ＭＨｚ以外の周波数の場合にも、さらにはピクセルクロック周波数が、２７ＭＨｚと７４ＭＨｚとに切り換えられるなど、複数通りに切り換えられる場合にも、適用することができる。
さらに、上述した実施形態は、ビデオデータにオーディオデータを多重化して伝送する場合であるが、この発明は、オーディオデータ以外のインフォメーションデータなどのコンテンツデータにオーディオデータを多重化して伝送する場合にも適用することができる。
この発明のデジタル伝送システムの一実施形態を示す図である。 受信側のオーディオＰＬＬの一例を示す図である。 図２のオーディオＰＬＬのＶＣＯ制御部の具体例を示す図である。 受信側のオーディオＰＬＬの他の例を示す図である。 比較信号の周波数に対する制御電圧の特性を示す図である。 オーディオサンプリング周波数、オーディオクロック周波数および分周比の例を示す図である。 従来のオーディオＰＬＬを示す図である。
符号の説明
主要部については図中に全て記述したので、ここでは省略する。

Claims (6)

  1. 送信側において、オーディオデータ以外のコンテンツデータにオーディオデータを多重化し、前記コンテンツデータ用の基準クロック、およびこの基準クロックとオーディオサンプリング周波数に応じた周波数のオーディオクロックとの間の分周比を示す情報を付加して、受信側に伝送し、
    受信側において、前記基準クロックによって前記コンテンツデータを処理し、前記基準クロックおよび前記分周比情報から、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）によってオーディオクロックを再生し、その再生されたオーディオクロックによって前記オーディオデータを処理するデジタル伝送システムであって、
    前記ＰＬＬには、内部に得られる信号からオーディオサンプリング周波数の変化を検出し、オーディオサンプリング周波数が変化したと判断したときには、前記ＰＬＬを構成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）の発振周波数レンジを切り換える制御手段が設けられたデジタル伝送システム。
  2. 請求項１のデジタル伝送システムにおいて、
    前記制御手段は、前記ＰＬＬを構成する位相比較器の出力の誤差信号から、オーディオサンプリング周波数の変化を検出するデジタル伝送システム。
  3. 請求項１のデジタル伝送システムにおいて、
    前記制御手段は、前記ＶＣＯの発振周波数から、オーディオサンプリング周波数の変化を検出するデジタル伝送システム。
  4. 基準クロック、およびこの基準クロックとオーディオサンプリング周波数に応じた周波数のオーディオクロックとの間の分周比を示す情報から、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）によってオーディオクロックを再生する装置であって、
    前記ＰＬＬの内部に得られる信号からオーディオサンプリング周波数の変化を検出し、オーディオサンプリング周波数が変化したと判断したときには、前記ＰＬＬを構成するＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）の発振周波数レンジを切り換える制御手段を備えるクロック再生装置。
  5. 請求項４のクロック再生装置において、
    前記制御手段は、前記ＰＬＬを構成する位相比較器の出力の誤差信号から、オーディオサンプリング周波数の変化を検出するクロック再生装置。
  6. 請求項４のクロック再生装置において、
    前記制御手段は、前記ＶＣＯの発振周波数から、オーディオサンプリング周波数の変化を検出するクロック再生装置。
JP2003295257A 2003-08-19 2003-08-19 デジタル伝送システムおよびクロック再生装置 Expired - Fee Related JP3800337B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003295257A JP3800337B2 (ja) 2003-08-19 2003-08-19 デジタル伝送システムおよびクロック再生装置
US10/910,908 US7474358B2 (en) 2003-08-19 2004-08-04 Digital transmission system and clock reproducing device
TW093123399A TWI243612B (en) 2003-08-19 2004-08-04 Digital transmission system and clock reproducing device
KR1020040064973A KR101055089B1 (ko) 2003-08-19 2004-08-18 디지털 전송 시스템 및 클록 재생 장치
CNB2004100578554A CN100442836C (zh) 2003-08-19 2004-08-19 数字传输***和时钟再现设备
US11/981,879 US7602445B2 (en) 2003-08-19 2007-10-31 Digital transmission system and clock reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003295257A JP3800337B2 (ja) 2003-08-19 2003-08-19 デジタル伝送システムおよびクロック再生装置

Publications (2)

Publication Number Publication Date
JP2005065093A true JP2005065093A (ja) 2005-03-10
JP3800337B2 JP3800337B2 (ja) 2006-07-26

Family

ID=34269063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295257A Expired - Fee Related JP3800337B2 (ja) 2003-08-19 2003-08-19 デジタル伝送システムおよびクロック再生装置

Country Status (5)

Country Link
US (2) US7474358B2 (ja)
JP (1) JP3800337B2 (ja)
KR (1) KR101055089B1 (ja)
CN (1) CN100442836C (ja)
TW (1) TWI243612B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082002A (ja) * 2005-09-15 2007-03-29 Rohm Co Ltd 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP2007082001A (ja) * 2005-09-15 2007-03-29 Rohm Co Ltd クロック生成回路、およびそれを搭載した電子機器
JP2007088898A (ja) * 2005-09-22 2007-04-05 Rohm Co Ltd クロック生成回路、およびそれを搭載した電子機器
JP2008159238A (ja) * 2006-11-30 2008-07-10 Matsushita Electric Ind Co Ltd 音声データ送信装置および音声データ受信装置
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
JP2006148214A (ja) * 2004-11-16 2006-06-08 Pioneer Electronic Corp データ伝送端末装置及びデータ伝送方法
JP4469758B2 (ja) * 2005-07-04 2010-05-26 パナソニック株式会社 音声処理装置
JP2007150855A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 受信システム
US20080133249A1 (en) * 2006-11-30 2008-06-05 Hashiguchi Kohei Audio data transmitting device and audio data receiving device
JP5270288B2 (ja) 2007-10-01 2013-08-21 パナソニック株式会社 送信装置
CN101409776B (zh) * 2007-10-12 2011-03-30 瑞昱半导体股份有限公司 应用于多媒体接口的声音时钟产生方法
KR100935594B1 (ko) * 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치
CN101960847A (zh) * 2008-04-11 2011-01-26 松下电器产业株式会社 发送装置及接收装置
US7940140B2 (en) * 2008-06-03 2011-05-10 Lsi Corporation Self-calibrated wide range LC tank voltage-controlled oscillator (VCO) system with expanded frequency tuning range and method for providing same
US8082462B1 (en) 2008-11-13 2011-12-20 Xilinx, Inc. Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse
JP5310135B2 (ja) * 2009-03-12 2013-10-09 富士通株式会社 デジタルｐｌｌ回路
US20110013078A1 (en) * 2009-07-15 2011-01-20 Hiroshi Shinozaki Head-separated camera device
WO2011067625A1 (en) * 2009-12-01 2011-06-09 Nxp B.V. A system for processing audio data
JP5254376B2 (ja) * 2010-01-29 2013-08-07 パナソニック株式会社 再生装置
JP2011188077A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 位相同期回路及びその制御方法
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
US9036762B2 (en) * 2013-04-16 2015-05-19 Silicon Laboratories Inc. Generating compatible clocking signals
US10021618B2 (en) 2015-04-30 2018-07-10 Google Technology Holdings LLC Apparatus and method for cloud assisted wireless mobility
KR102461324B1 (ko) 2016-02-16 2022-10-31 삼성전자주식회사 오디오 처리 장치 및 그 제어 방법
US10447283B1 (en) * 2018-05-29 2019-10-15 Speedlink Technology Inc. Broadband phase locked loop for multi-band millimeter-wave 5G communication
US10666274B2 (en) * 2018-05-29 2020-05-26 Speedlink Technology Inc. Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5G communication
CN109547019B (zh) * 2018-11-15 2021-01-19 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN112492240B (zh) * 2019-09-11 2022-06-28 李冰 一种用于hdmi音频回传信号时钟频率鉴别的方法
CN113839671A (zh) * 2020-06-24 2021-12-24 中兴通讯股份有限公司 时钟发送装置及方法、时钟接收装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698660A (en) * 1980-01-09 1981-08-08 Advantest Corp Frequency measuring device
JPS6277770A (ja) * 1985-10-01 1987-04-09 Seiko Instr & Electronics Ltd ビデオ信号のサンプリングクロツク発生回路
US5142420A (en) * 1989-04-28 1992-08-25 Matsushita Electric Industrial Co., Ltd. Sampling frequency reproduction system
US5745314A (en) * 1989-09-27 1998-04-28 Canon Kabushiki Kaisha Clock generating circuit by using the phase difference between a burst signal and the oscillation signal
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
EP1213840A1 (en) * 2000-12-07 2002-06-12 Nokia Corporation Radio transceiver having a phase-locked loop circuit
JP3414382B2 (ja) * 2001-01-09 2003-06-09 日本電気株式会社 Ｐｌｌ回路及びその制御方法
TWI282691B (en) 2001-03-23 2007-06-11 Matsushita Electric Ind Co Ltd Data-transmission method, data-transmission device, data-reception method and data reception device
JP2003051745A (ja) 2001-08-03 2003-02-21 Accuphase Laboratory Inc Ｐｌｌ回路
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
JP3928519B2 (ja) * 2002-08-21 2007-06-13 ソニー株式会社 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007082002A (ja) * 2005-09-15 2007-03-29 Rohm Co Ltd 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP2007082001A (ja) * 2005-09-15 2007-03-29 Rohm Co Ltd クロック生成回路、およびそれを搭載した電子機器
JP4499009B2 (ja) * 2005-09-15 2010-07-07 ローム株式会社 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP2007088898A (ja) * 2005-09-22 2007-04-05 Rohm Co Ltd クロック生成回路、およびそれを搭載した電子機器
JP4519746B2 (ja) * 2005-09-22 2010-08-04 ローム株式会社 クロック生成回路、およびそれを搭載した電子機器
JP2008159238A (ja) * 2006-11-30 2008-07-10 Matsushita Electric Ind Co Ltd 音声データ送信装置および音声データ受信装置
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock

Also Published As

Publication number Publication date
CN1585476A (zh) 2005-02-23
KR101055089B1 (ko) 2011-08-08
JP3800337B2 (ja) 2006-07-26
US7602445B2 (en) 2009-10-13
US20050058158A1 (en) 2005-03-17
TW200509699A (en) 2005-03-01
US7474358B2 (en) 2009-01-06
TWI243612B (en) 2005-11-11
US20080122977A1 (en) 2008-05-29
CN100442836C (zh) 2008-12-10
KR20050020657A (ko) 2005-03-04

Similar Documents

Publication Publication Date Title
JP3800337B2 (ja) デジタル伝送システムおよびクロック再生装置
US20090052599A1 (en) Transmitter and transmitter/receiver
KR20000059380A (ko) Ｄｖｄ 정보 전송 장치 및 그 방법
US11381787B2 (en) Image capturing apparatus, method for controlling same, and non-transitory computer-readable storage medium
US8233092B2 (en) Video signal processing device
JP4962024B2 (ja) データ送信・受信システム
US8913881B2 (en) Digital video recorder having appartus for receiving automatic switched image by recognizing source and method thereof
KR100816964B1 (ko) 데이터 처리 장치 및 방법
JP4200630B2 (ja) 映像記録再生装置及び映像記録再生方法
JP2003198874A (ja) システムクロック生成回路
JP3544198B2 (ja) 映像表示装置
JP4663134B2 (ja) アナログ・ビデオ信号のａ／ｄ変換装置および方法
JP3767269B2 (ja) デジタル放送受信機
JP3865015B2 (ja) 画像表示装置
JP3239437B2 (ja) 水平同期信号検出回路
JP2006101029A (ja) データ受信装置
JPH07226860A (ja) Ｐｌｌ回路
WO2012017573A1 (ja) 送受信システム、送信装置および受信装置
JPH11112833A (ja) 水平同期分離回路
JP2005051543A (ja) ビデオ信号変換装置およびビデオ信号変換方法
JPH0710109B2 (ja) 色信号処理装置
JPH10164616A (ja) 映像信号記録装置
JPH066688A (ja) 複合映像信号検出回路
JPH10200920A (ja) ジャミング信号を付加する出力装置
JPH06276491A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060418

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees