KR20050020657A - 디지털 전송 시스템 및 클록 재생 장치 - Google Patents

디지털 전송 시스템 및 클록 재생 장치 Download PDF

Info

Publication number
KR20050020657A
KR20050020657A KR1020040064973A KR20040064973A KR20050020657A KR 20050020657 A KR20050020657 A KR 20050020657A KR 1020040064973 A KR1020040064973 A KR 1020040064973A KR 20040064973 A KR20040064973 A KR 20040064973A KR 20050020657 A KR20050020657 A KR 20050020657A
Authority
KR
South Korea
Prior art keywords
audio
frequency
vco
clock
sampling frequency
Prior art date
Application number
KR1020040064973A
Other languages
English (en)
Other versions
KR101055089B1 (ko
Inventor
미야모토마사루
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050020657A publication Critical patent/KR20050020657A/ko
Application granted granted Critical
Publication of KR101055089B1 publication Critical patent/KR101055089B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Synchronizing For Television (AREA)
  • Television Receiver Circuits (AREA)
  • Television Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

과제
수신측의 오디오 클록 재생용 PLL을 로크시키기 위한 정보로서, 오디오 샘플링 주파수를 나타내는 정보를 전송하지 않아도, 오디오 샘플링 주파수의 변화에 응하여, 수신측의 오디오 클록 재생용 PLL의 VCO의 발진 주파수 레인지를 전환할 수 있도록 한다.
해결 수단
픽셀 클록의 주파수를 fp, 오디오 샘플링 주파수를 fs, 재생하는 오디오 클록의 주파수를 fa라고 하면, fa=384fs=(N/M)fp이고, fs=48㎑인 때에는 M=27000, N=18432, fs=44.1㎑인 때에는 M=30000, N=18816이다. VCO 제어부(50)는, 루프 필터(44)의 출력의 제어 전압(Vct1) 또는 발진부(30)의 출력 클록의 주파수(fo)로부터, 오디오 샘플링 주파수(fs)의 변화를 검출하고, VCO(31, 32)의 어느 하나를 선택한다.

Description

디지털 전송 시스템 및 클록 재생 장치{Digital transmitter system and clock reproducing apparatus}
기술 분야
본 발명은, 오디오 데이터 이외의 비디오 데이터 등의 콘텐츠 데이터, 및 오디오 데이터를, 송신측으로부터 수신측에 전송하고, 수신측에서 처리하는 디지털 전송 시스템, 및, 이 디지털 전송 시스템의 수신측에 마련되는 오디오용의 클록을 재생하는 장치에 관한 것이다.
배경 기술
비디오 디스크 재생 장치나 비디오 테이프 재생 장치, 또는 퍼스널 컴퓨터 등의 신호원으로부터의 비디오 신호를, 디지털 비디오 데이터로서 전송하는 경우의 규격으로서, DVI(Digital Video Interface)라고 칭하여지는 규격이 고려되고 있다.
이 DVI 규격에서는, 비디오 신호를, RGB(적, 녹, 청) 각 색의 신호마다 픽셀 단위로 디지털화한 데이터로서, DVI 케이블(DVI 규격으로 규정된 케이블)에 의해 전송하는 것으로, 비디오 데이터를 픽셀 단위의 데이터로 하기 때문에, 고품위의 화상을 전송할 수 있다.
그러나, 이 DVI 규격은, 비디오 데이터의 전송에 관한 것이고, 비디오 데이터와 동시에 오디오 데이터를 전송하는 경우에는, 오디오 데이터를 DVI 케이블과는 별도의 전송 수단에 의해 전송한 필요가 있다. 그러나, 그렇게 하면, 전송 시스템의 구성이 복잡하게 된다.
그래서, 특허 문헌 1(WO 02/078336(PCT/JP02/02824))에서는, 이하와 같이, 오디오 데이터를 비디오 데이터에 다중화하여 전송하는 방법이 제안되어 있다.
구체적으로, 특허 문헌 1의 방법에서는, 비디오 데이터의 수평 블랭킹 기간 또는 수직 블랭킹 기간에 오디오 데이터를 중첩하여, 비디오 데이터 및 오디오 데이터를 전송한다.
이에 의하면, DVI 규격과 같은 기존의 비디오 데이터 전송 포맷 및 DVI 케이블과 같은 하나의 전송 수단에 의해, 비디오 데이터와 오디오 데이터를 동시에 전송할 수 있다.
단, 이 방식에서는, 데이터 처리용의 클록으로서는, 비디오 데이터용의 픽셀 클록(기준 클록)은, 직접 전송하지만, 오디오 데이터용의 클록, 즉 오디오 클록은, 직접 전송하지 않고, 픽셀 클록과 오디오 클록과의 사이의 분주비를 나타내는 정보를 전송하고, 수신측에서는, 이 분주비 정보와 픽셀 클록으로부터, PLL(Phase Locked Loop)에 의해 오디오 클록을 재생한다.
구체적으로, 도 6에 도시한 바와 같이, 픽셀 클록의 주파수(fp)는, 예를 들면, 27㎒이고, 오디오 클록의 주파수(fa)는, 오디오 샘플링 주파수(fs)에 대응하여, 예를 들면, fs=48㎑인 때는, 그 384배인 18.432㎒이고, fs=44.1㎑인 때는, 그 384배인 16.9344㎒이고, 오디오 클록 주파수(fa)는,
fa=384fs=(N/M)fp … (1)
로 표시되는 것으로 하여, 오디오 클록 그 자체나 오디오 샘플링 주파수(fs)를 나타내는 정보가 아니라, 분주비(M, N)을 나타내는 정보를 전송한다.
도 6에 도시한 바와 같이, 분주비(M, N)는, 오디오 샘플링 주파수(fs)가 48㎑인 때는, M=27000, N=18432이고, 오디오 샘플링 주파수(fs)가 44.1㎑인 때는, M=30000, N=18816이다.
그리고, 수신측에서는, 도 7에 도시한 바와 같은 오디오 PLL에 의해, 송신측으로부터 전송된 픽셀 클록 및 분주비(M, N)의 정보로부터, 오디오 클록을 재생한다.
구체적으로, 이 오디오 PLL(60)은, VCO(61)을 가지며, 분주기(71)에서 fp=27㎒의 픽셀 클록이 1/M으로 분주되고, 분주기(71)로부터 fr=fp/M의 주파수의 기준 신호가 얻어지고, 분주기(72)에서 VCO(61)의 출력 클록이 1/N로 분주되고, VCO(61)의 출력 클록의 주파수를 fo라고 하면, 분주기(72)로부터 fc=fo/N의 주위파수의 비교 신호가 얻어지고, 위상 비교기(73)에서 기준 신호와 비교 신호의 위상이 비교되고, 그 비교 결과의 오차 신호가 루프 필터(74)에 공급되고, 루프 필터(74)의 출력 전압이 제어 전압(Vct1)으로서 VCO(61)에 공급되고, VCO(61)의 발진 주파수, 즉 출력 클록의 주파수(fo)가 제어되는 구성으로 된다.
즉, M=27000, N=18432인 때는, 분주기(72)로부터의 비교 신호의 주파수(fc)가 분주기(71)로부터의 기준 신호의 주파수(fr)와 동등한 1㎑로 되고, VCO(61)의 발진 주파수(fo)가 18.432㎒로 되도록 VCO(61)가 제어되고, VCO(61)의 출력 클록으로서 18.432㎒의 오디오 클록이 얻어지고, M=30000, N=18816인 때는, 분주기(72)로부터의 비교 신호의 주파수(fc)가 분주기(71)로부터의 기준 신호의 주파수(fr)와 동등한 900Hz로 되고, VCO(61)의 발진 주파수(fo)가 16.9344㎒로 되도록 VCO(61)가 제어되고, VCO(61)의 출력 클록으로서 16.9344㎒의 오디오 클록이 얻어지도록, 오디오 PLL(60)이 구성된다.
위에 들은 선행 기술 문헌은, 다음과 같다.
[특허 문헌 1]
WO 02/078336(PCT/JP02/02824)
그러나, 도 7과 같이, 오디오 PLL(60)로서, 하나의 VCO(61)의, 하나의 발진 주파수 레인지에서, 18.432㎒와 16.9344㎒라는 2개의 오디오 클록 주파수에 대응시키는 것은 어렵고, 실제상은, 18.432㎒용의 발진 주파수 레인지의 VCO와, 16.9344㎒용의 발진 주파수 레인지의 VCO를 마련하고, 재생하는 오디오 클록의 주파수에 응하여 양자를 전환할 필요가 있다.
그러나, 상술한 디지털 전송 시스템의, HDMI(High Definition Multimedia Interface)라고 칭하여지는 규격에서는, 수신측의 오디오 클록 재생용 PLL을 로크시키기 위한 정보로서, 오디오 샘플링 주파수(fs)를 나타내는 정보를, 오디오 데이터에 중첩하여 전송할 수는 없다.
그 때문에, 오디오 샘플링 주파수(fs)를 나타내는 정보를, 비디오 데이터나 오디오 데이터를 전송하는 DVI 케이블과 같은 전송 수단과는 별도의 전송 수단에 의해 송신측으로부터 수신측에 전송하고, 수신측에서, 그 정보에 의해 VCO의 발진 주파수 레인지를 전환하는 것이 고려된다.
그러나, 그렇게 하면, 별도의 전송 수단뿐만 아니라, 송신측 및 수신측에는, 오디오 샘플링 주파수(fs)를 나타내는 정보용의 인코더 및 디코더를 필요로 하고, 전송 시스템의 구성이 복잡하게 된다.
게다가, 비디오 데이터나 오디오 데이터와 함께 전송되는 픽셀 클록 및 분주비(M, N)의 정보와, 오디오 샘플링 주파수(fs)를 나타내는 정보와의 사이에, 전송 시간의 차에 의해 시간적인 어긋남이 생기고, 송신측에서 오디오 신호의 신호원이 전환되고, 오디오 샘플링 주파수(fs)가 변화하고, 분주비(M, N)가 변화하여도, 수신측에서는 VCO의 발진 주파수 레인지가 곧바로 전환되지 않는다는 부적당함이나, 송신측에서의 인코드 미스 등에 의해, 오디오 샘플링 주파수(fs)를 나타내는 정보가, 전송되는 오디오 데이터와 대응하지 않는 것으로 되어, 전송된 오디오 데이터에 대응한 오디오 클록을 얻을 수 없다는 부적당함이 생긴다.
그래서, 본 발명은, 송신측으로부터 수신측에, 수신측의 오디오 클록 재생용 PLL을 로크시키기 위한 정보로서, 오디오 샘플링 주파수를 나타내는 정보를 전송하지 않더라도, 오디오 샘플링 주파수의 변화에 응하여, 수신측의 오디오 클록 재생용 PLL의 VCO의 발진 주파수 레인지를 곧바로 정확하게 전환할 수 있고, 오디오 샘플링 주파수에 대응한 주파수의 오디오 클록을 확실하게 재생할 수 있도록 한 것이다.
본 발명의 디지털 전송 시스템은,
송신측에서, 오디오 데이터 이외의 콘텐츠 데이터에 오디오 데이터를 다중화하고, 상기 콘텐츠 데이터용의 기준 클록, 및 이 기준 클록과 오디오 샘플링 주파수에 응한 주파수의 오디오 클록과의 사이의 분주비를 나타내는 정보를 부가하여, 수신측에 송신하고,
수신측에서, 상기 기준 클록에 의해 상기 콘텐츠 데이터를 처리하고, 상기 기준 클록 및 상기 분주비 정보로부터, PLL(Phase Locked Loop)에 의해 오디오 클록을 재생하고, 그 재생된 오디오 클록에 의해 상기 오디오 데이터를 처리하는 디지털 전송 시스템으로서,
상기 PLL에는, 내부에 얻어지는 신호로부터 오디오 샘플링 주파수의 변화를 검출하고, 오디오 샘플링 주파수가 변화하였다고 판단한 때는, 상기 PLL을 구성하는 VCO(Voltage Controlled Oscillator)의 발진 주파수 레인지를 전환하는 제어 수단이 마련된 것이다.
발명을 실시하기 위한 최선의 형태
디지털 전송 시스템의 실시 형태 : 도 1
도 1은 본 발명의 디지털 전송 시스템의 한 실시 형태를 도시한다.
본 실시 형태의 디지털 전송 시스템에서는, 송신측(10)의 신호원(11)으로부터, 비디오 신호 및 오디오 신호를 얻을 수 있다. 신호원(11)은, TV(텔레비전) 튜너나 퍼스널 컴퓨터, 또는 광디스크나 자기 테이프 등의 기록 매체로부터 비디오 신호 또는 오디오 신호를 재생하는 장치 등이고, 비디오 신호와 오디오 신호에 대해, 동일하여도, 별개이라도 좋다.
신호원(11)으로부터 얻어지는 비디오 신호는, 비디오 처리부(12)에서, PLL(14)로부터의 픽셀 클록에 의해 처리되고, 비디오 처리부(12)로부터, 처리 후의 비디오 데이터가 얻어진다. 픽셀 클록 주파수(fp)는, 예를 들면, 27㎒이고, 처리 후의 비디오 데이터는, 예를 들면, RGB(적, 녹, 청) 각 색의 신호마다 픽셀 단위로 디지털화된 데이터이다.
신호원(11)으로부터 얻어지는 오디오 신호는, 오디오 처리부(13)에서, PLL(14)로부터의 오디오 클록에 의해 처리되고, 오디오 처리부(13)로부터, 처리 후의 오디오 데이터가 얻어진다. 오디오 샘플링 주파수(fs)는, 예를 들면, 48㎑ 또는 44.1㎑이고, 오디오 클록 주파수(fa)는, 예를 들면, 오디오 샘플링 주파수(fs)의 384배인 18.432㎒ 또는 16.9344㎒이고, 처리 후의 오디오 데이터는, 소정 포맷으로 디지털화된 데이터이다.
분주비 연산부(15)에서는, 픽셀 클록 주파수(fp) 및 오디오 클록 주파수(fa) 또는 오디오 샘플링 주파수(fs)로부터, 분주비(M, N)가 산출된다. 구체적으로, 분주비 연산부(15)는, 픽셀 클록 주파수(fp) 및 오디오 클록 주파수(fa) 또는 오디오 샘플링 주파수(fs)와 분주비(M, N)와의 대응 관계가 기술된 테이블을 가지며, 그 테이블로부터 분주비(M, N)가 판독되는 구성으로 할 수 있다.
그리고, 다중화 변조 송신부(16)에서, 비디오 처리부(12)로부터의 비디오 데이터, 오디오 처리부(13)로부터의 오디오 데이터, PLL(14)로부터의 픽셀 클록, 및 분주비 연산부(15)로부터의 분주비(M, N)의 정보가, 다중화되고, 전송용으로 변조되고, DVI 케이블과 같은 케이블(1)에 의해, 수신측(20)에 전송된다. 구체적으로, 오디오 데이터는, 비디오 데이터의 수평 블랭킹 기간 또는 수직 블랭킹 기간에 중첩된다.
또한, 신호원(11), 비디오 처리부(12), 오디오 처리부(13), PLL(14), 분주비 연산부(15) 및 다중화 변조 송신부(16)는, 컨트롤러(17)에 의해 제어된다.
수신측(20)에서는, 수신 복조 분리부(21)에서, 케이블(1)에 의해 송신측(10)으로부터 전송된 신호가, 수신 복조되고, 비디오 데이터, 오디오 데이터, 픽셀 클록 및 분주비(M, N)의 정보로 분리된다.
분리된 비디오 데이터는, 비디오 처리부(22)에서, 분리된 픽셀 클록에 의해 처리되고, 비디오 처리부(22)로부터, 처리 후의 비디오 신호를 얻을 수 있다. 그 비디오 신호는, 화상 표시 장치(25)에 공급되고, 화상 표시 장치(25)의 화면상에 화상이 표시된다.
한편, 오디오 PLL(24)에서, 후술하는 바와 같이, 분리된 픽셀 클록 및 분주비(M, N)의 정보로부터, 오디오 클록이 재생되고, 분리된 오디오 데이터는, 오디오 처리부(23)에서, 오디오 PLL(24)에서 재생된 오디오 클록에 의해 처리되고, 오디오 처리부(23)로부터, 처리 후의 오디오 신호를 얻을 수 있다. 그 오디오 신호는, 음향 출력 장치(26)에 공급되고, 음향 출력 장치(26)로부터 음향(음성)이 출력된다.
오디오 PLL의 실시 형태 : 도 2 내지 도 5
제 1의 예 : 도 2 및 도 3
도 2에, 오디오 PLL(24)의 제 1의 예를 도시한다.
이 예의 오디오 PLL(24)은, 상술한 바와 같이 송신측(10)에서 오디오 샘플링 주파수(fs)가 48㎑와 44.1㎑로 전환된 것에 대응하여, 발진부(30)로서 2개의 VCO(31, 32) 및 전환 선택 회로(33)를 구비하는 것이다.
VCO(31)는, fa=384fs가 18.432㎒의 오디오 클록을 얻는 것이고, VCO(32)는, fa=384fs가 16.9344㎒의 오디오 클록을 얻는 것으로서, 각각, 일정한 지터 성능을 확보할 수 있도록 발진 주파수 레인지가 좁은 것으로 됨과 함께, 입력의 제어 전압(vct1)이 커짐에 따라 직선적으로 발진 주파수가 높아지는 특성을 갖는 것이다.
오디오 PLL(24)은, 이와 같은 발진부(30), 분주기(41 및 42), 위상 비교기(43), 루프 필터(44), 및 VCO 제어부(50)에 의해 구성된다.
분주기(41)에서는, fp=27㎒의 픽셀 클록이 1/M으로 분주되고, fr=fp/M의 주파수의 기준 신호가 얻어지고, 분주기(42)에서는, 발진부(30)의 출력 클록이 1/N으로 분주되고, 발진부(30)의 출력 클록의 주파수를 fo라고 하면, fc=fo/N의 주파수의 비교 신호가 얻어진다.
위상 비교기(43)에서는, 분주기(41)로부터의 기준 신호와 분주기(42)로부터의 비교 신호의 위상이 비교되고, 그 비교 결과의 오차 신호가, 루프 필터(44)에서 평활된다. 그리고, 루프 필터(44)의 출력 전압이, 제어 전압(vct1)으로서 VCO(31 및 32)에 공급되고, VCO(31 및 32)의 발진 주파수가 제어된다.
또한, 이 예의 VCO 제어부(50)는, 루프 필터(44)의 출력의 제어 전압(vct1), 즉 위상 비교기(43)의 출력의 오차 신호로부터, 오디오 샘플링 주파수(fs)의 변화를 검출하고, 발진부(30)의 발진 주파수 레인지를 전환하는, 즉 VCO(31)와 VCO(32)중의 한쪽을 선택하게 된다.
도 3에, VCO 제어부(50)의 구체예를 도시한다. 이 예에서는, 루프 필터(44)의 출력의 제어 전압(vct1)이, 한편으로 버퍼(45)를 통하여 VCO(31 및 32)에 공급됨과 함께, 다른 한편으로 버퍼(46)를 통하여 VCO 제어부(50)에 공급된다.
VCO 제어부(50)는, 로우패스 필터(51), 2개의 콤퍼레이터(53 및 54), 및 상태 유지용의 RS 플립플롭(55)에 의해 구성된다.
로우패스 필터(51)는, 제어 전압(vct1)에 일정한 시정수를 갖게 하는 것으로, 이 로우패스 필터(51)의 출력 전압(Vc)이, 콤퍼레이터(53 및 54)에서, 각각 고전압측의 임계치 전압(Vth) 및 저전압측의 임계치 전압(Vtl)과 비교되고, 콤퍼레이터(53 및 54)의 출력 신호(C1 및 C2)가, 각각 RS 플립플롭(55)의 세트측 및 리셋측에 공급된다.
그리고, RS 플립플롭(55)의 한쪽의 출력 신호(S1)가, 제어 신호로서 VCO(31)에 공급되고, 다른 쪽의 출력 신호(S2)가, 제어 신호로서 VCO(32)에 공급된다.
또한, 도 2에 도시한 전환 선택 회로(33)는, 구체적으로, 도 3의 예에서는, VCO(31)의 출력 클록과 제어 신호(S1)가 AND 게이트(35)에 공급되고, VCO(32)의 출력 클록과 제어 신호(S2)가 AND 게이트(36)에 공급되고, AND 게이트(35 및 36)의 출력 신호가 OR 게이트(37)에 공급되고, OR 게이트(37)의 출력 신호가 발진부(30)의 출력 클록으로서 취출되는 구성으로 된다.
이상의 예에서, 도 6에 케이스 1로서 도시한 바와 같이, fs=48㎑, M=27000, N=18432인 때는, VCO 제어부(50)의 후술하는 바와 같은 검출 제어에 의해, 제어 신호(S1)가 액티브(고레벨), 제어 신호(S2)가 비액티브(저레벨)로 되어, VCO(31)가 액티브, VCO(32)가 비액티브로 된다.
따라서 이 때, VCO(31)의 출력 클록이, 발진부(30)의 출력 클록으로서 취출됨과 함께, 분주기(42)로부터의 비교 신호의 주파수(fc)가 분주기(41)로부터의 기준 신호의 주파수(fr)와 동등한 1㎑로 되고, VCO(31)의 발진 주파수가 18.432㎒로 되도록 VCO(31)가 제어되고, 발진부(30)의 출력 클록으로서 18.432㎒의 오디오 클록이 얻어진다.
이 때, 오디오 PLL(24)은, VCO 제어부(50)의 로우패스 필터(51)의 출력 전압(Vc), 즉 루프 필터(44)의 출력의 제어 전압(vct1)이, 도 5의 전압(Vs) 부근에서 안정된 로크 상태로 된다. 도 5는, 비교 신호의 주파수(fc)(=fo/N)에 대한 출력 전압(Vc)(제어 전압(vct1))의 특성을 도시한 것으로, 비교 신호의 주파수(fc)가 기준 신호의 주파수(fr)(=fp/M)와 동등한 때는, 즉, M=27000, N=18432인 경우에는, fc=fr=1㎑인 때는, 출력 전압(Vc)(제어 전압(vct1))은 전압(Vs)으로 된다.
도 5에서, 전압(Vmax) 및 전압(Vmin)는, 각각 출력 전압(Vc)(제어 전압(vct1))의 최대치 및 최소치이고, 전압(Vth) 및 전압(Vtl)은, 각각 도 3에 도시한 고전압측의 임계치 전압 및 저전압측의 임계치 전압이다.
이 상태로부터, 도 6에 케이스 2로서 도시한 바와 같이, 오디오 샘플링 주파수(fs)가 44.1㎑로 변화하고, 분주비(M, N)가 M=30000, N=18816으로 변화하면, 분주기(41)로부터의 기준 신호의 주파수(fr)는 900Hz로 되지만, VCO(31)는 액티브인 채로, 48㎑의 384배인 18.432㎒로 발진하고, 그 18.432㎒의 클록이, 발진부(30)의 출력 클록으로서 분주기(42)에 공급되기 때문에, 분주기(42)로부터의 비교 신호의 주파수(fc)는, 18.432㎒/18816=980㎑로 된다.
그 결과, 비교 신호의 주파수(fc)를 900Hz에 접근하고, VCO(31)의 발진 주파수를 900Hz의 18816배인 16.9344㎒에 접근하도록, 루프 필터(44)의 출력의 제어 전압(vct1)이, 도 5의 특성에 따라 저하되지만, VCO(31)의 발진 주파수 레인지가 좁기 때문에, VCO(31)의 발진 주파수는 16.9344㎒까지 완전히 내려가지 않고, 제어 전압(vct1)(로우패스 필터(51)의 출력 전압(Vc))은, 저전압측의 임계치 전압(Vtl)보다 낮은 최소치(Vmin)에 달라붙는 상태로 된다.
그 때문에, 도 3의 VCO 제어부(50)에서는, 콤퍼레이터(54)의 출력 신호(C2)가 고레벨로부터 저레벨로 변화하고, RS 플립플롭(55)이 리셋되고, RS 플립플롭(55)의 한쪽의 출력의 제어 신호(S1)가 액티브(고레벨)로부터 비액티브(저레벨)로 변화하고, 다른 쪽의 출력의 제어 신호(S2)가 비액티브(저레벨)로부터 액티브(고레벨)로 변화한다.
이로써, VCO(31)가 비액티브, VCO(32)가 액티브로 되고, VCO(32)의 출력 클록이, 발진부(30)의 출력 클록으로서 취출되고, 분주기(42)로부터의 비교 신호의 주파수(fc)가 분주기(41)로부터의 기준 신호의 주파수(fr)와 동등한 900Hz로 되고, VCO(32)의 발진 주파수가 16.9344㎒로 되도록 VCO(32)가 제어되고, 발진부(30)의 출력 클록으로서 16.9344㎒의 오디오 클록이 얻어지도록 된다.
이 때, 오디오 PLL(24)은, VCO 제어부(50)의 로우패스 필터(51)의 출력 전압(Vc), 즉 루프 필터(44)의 출력의 제어 전압(vct1)이, 도 5의 전압(Vs) 부근에서 안정된 로크 상태로 된다.
이 상태로부터, 도 6에 케이스 1로서 도시한 바와 같이, 오디오 샘플링 주파수(fs)가 48㎑로 변화하고, 분주비(M, N)가 M=27000, N=18432로 변화하면, 분주기(41)로부터의 기준 신호의 주파수(fr)는 1㎑로 되지만, VCO(32)는 액티브의 채로, 44.1㎑의 384배인 16.9344㎒로 발진하고, 그 16.9344㎒의 클록이, 발진부(30)의 출력 클록으로서 분주기(42)에 공급되기 때문에, 분주기(42)로부터의 비교 신호의 주파수(fc)는, 16.9344㎒/18432=919Hz로 된다.
그 결과, 비교 신호의 주파수(fc)를 1㎑에 접근하고, VCO(32)의 발진 주파수를 1㎑의 18432배인 18.432㎒에 접근하도록, 루프 필터(44)의 출력의 제어 전압(vct1)가, 도 5의 특성에 따라 상승하지만, VCO(32)의 발진 주파수 레인지가 좁기 때문에, VCO(32)의 발진 주파수는 18.432㎒까지 완전히 올라가지 않고, 제어 전압(vct1)(로우패스 필터(51)의 출력 전압(Vc))은, 고전압측의 임계치 전압(Vth)보다 높은 최대치(Vmax)에 달라붙는 상태로 된다.
그 때문에, 도 3의 VCO 제어부(50)에서는, 콤퍼레이터(53)의 출력 신호(C1)가 고레벨로부터 저레벨로 변화하고, RS 플립플롭(55)이 세트되고, RS 플립플롭(55)의 한쪽의 출력의 제어 신호(S1)가 비액티브(저레벨)로부터 액티브(고레벨)로 변화하고, 다른 쪽의 출력의 제어 신호(S2)가 액티브(고레벨)로부터 비액티브(저레벨)로 변화한다.
이로써, VCO(31)가 액티브, VCO(32)가 비액티브로 되고, VCO(31)의 출력 클록이, 발진부(30)의 출력 클록으로서 취출되고, 분주기(42)로부터의 비교 신호의 주파수(fc)가 분주기(41)로부터의 기준 신호의 주파수(fr)와 동등한 1㎑로 되고, VCO(31)의 발진 주파수가 18.432㎒로 되도록 VCO(31)가 제어되고, 발진부(30)의 출력 클록으로서 18.432㎒의 오디오 클록을 얻어지도록 된다.
이상과 같이, 도 2 및 도 3의 예에서는, 송신측으로부터 수신측에, 수신측의 오디오 PLL(24)을 로크시키기 위한 정보로서, 오디오 샘플링 주파수(fs)를 나타내는 정보를 전송하지 않아도, 오디오 샘플링 주파수(fs)의 변화에 응하여, 수신측의 오디오 PLL(24)의 VCO의 발진 주파수 레인지를 곧바로 정확하게 전환할 수 있고, 오디오 샘플링 주파수(fs)에 대응한 주파수(fa)의 오디오 클록을 확실하게 재생할 수 있다.
제 2의 예 : 도 4
도 2 및 도 3의 예는, VCO 제어부(50)가, 루프 필터(44)의 출력의 제어 전압(vct1), 즉 위상 비교기(43)의 출력의 오차 신호로부터, 오디오 샘플링 주파수(fs)의 변화를 검출하고, 발진부(30)의 발진 주파수 레인지를 전환하는 경우이지만, VCO 제어부(50)가, 발진부(30)의 발진 주파수, 즉 발진부(30)의 출력 클록의 주파수(fo)로부터, 오디오 샘플링 주파수(fs)의 변화를 검출하고, 발진부(30)의 발진 주파수 레인지를 전환도록 구성할 수도 있다.
도 4에, 그 경우의 예를 도시한다. 이 예의 VCO 제어부(50)는, 주파수 변별 회로(56), 2개의 콤퍼레이터(57 및 58), 및 상태 유지용의 RS 플립플롭(55)에 의해 손 구성된다.
주파수 변별 회로(56)는, 발진부(30)의 출력 클록의 주파수(fo)를 변별(辨別)하는 것으로, 주파수(fo)가 높아짐에 따라 직선적으로 값이 커지는 출력 전압(Vf)을 얻을 수 있는 것이다.
이 주파수 변별 회로(56)의 출력 전압(Vf)이, 콤퍼레이터(57 및 58)에서, 각각 고전압측의 임계치 전압(Vh) 및 저전압측의 임계치 전압(Vl)과 비교되고, 콤퍼레이터(57 및 58)의 출력 신호(C1 및 C2)가, 각각 RS 플립플롭(55)의 세트측 및 리셋측에 공급된다.
그리고, RS 플립플롭(55)의 한쪽의 출력 신호(S1)가, 제어 신호로서 VCO(31)에 공급되고, 다른 쪽의 출력 신호(S2)가, 제어 신호로서 VCO(32)에 공급된다.
그 밖은, 도 2의 예와 같다. 전환 선택 회로(33)는, 도 3의 예와 같이, 2개의 AND 게이트(35 및 36)와 OR 게이트(37)에 의해 구성할 수 있다.
이 예에서, 도 6에 케이스 1로서 도시한 바와 같이, fs=48㎑, M=27000, N=18432인 때는, VCO 제어부(50)의 후술하는 바와 같은 검출 제어에 의해, 제어 신호(S1)가 액티브(고레벨), 제어 신호(S2)가 비액티브(저레벨)로 되고, VCO(31)가 액티브, VCO(32)가 비액티브로 된다.
따라서 이 때, VCO(31)의 출력 클록이, 발진부(30)의 출력 클록으로서 취출됨과 함께, 분주기(42)로부터의 비교 신호의 주파수(fc)가 분주기(41)로부터의 기준 신호의 주파수(fr)와 동등한 1㎑로 되고, VCO(31)의 발진 주파수가 18.432㎒로 되도록 VCO(31)가 제어되어, 발진부(30)의 출력 클록으로서 18.432㎒의 오디오 클록이 얻어진다.
이 상태로부터, 도 6에 케이스 2로서 도시한 바와 같이, 오디오 샘플링 주파수(fs)가 44.1㎑로 변화하고, 분주비(M, N)가 M=30000, N=18816로 변화하면, 분주기(41)로부터의 기준 신호의 주파수(fr)는 900Hz로 되지만, VCO(31)는 액티브인 채로, 48㎑의 384배인 18.432㎒로 발진하고, 그 18.432㎒의 클록이, 발진부(30)의 출력 클록으로서 분주기(42)에 공급되기 때문에, 분주기(42)로부터의 비교 신호의 주파수(fc)는, 18.432㎒/18816=980㎑로 된다.
그 결과, 비교 신호의 주파수(fc)를 900Hz에 접근하고, VCO(31)의 발진 주파수를 900Hz의 18816 배인 16.9344㎒에 접근하도록, 루프 필터(44)의 출력의 제어 전압(vct1)이, 도 5의 특성에 따라 저하되지만, VCO(31)의 발진 주파수 레인지가 좁기 때문에, VCO(31)의 발진 주파수는, 16.9344㎒까지 완전히 내려가지 않고, 18.432㎒보다 낮고, 16.9344㎒보다 약간 높은, 어떤 주파수로 된다.
따라서 저전압측의 임계치 전압(Vl)을, 이 주파수보다 약간 높은 주파수에 상당하는 전압치로 함에 의해, 이 때, 주파수 변별 회로(56)의 출력 전압(Vf)이, 임계치 전압(Vl)보다 낮게 되어, 비교 회로(58)의 출력 신호(C2)가 고레벨로부터 저레벨로 변화하고, RS 플립플롭(55)이 리셋되고, RS 플립플롭(55)의 한쪽의 출력의 제어 신호(S1)이 액티브(고레벨)로부터 비액티브(저레벨)로 변화하고, 다른 쪽의 출력의 제어 신호(S2)가 비액티브(저레벨)로부터 액티브(고레벨)로 변화한다.
이로써, VCO(31)가 비액티브, VCO(32)가 액티브로 되고, VCO(32)의 출력 클록이, 발진부(30)의 출력 클록으로서 취출되고, 분주기(42)로부터의 비교 신호의 주파수(fc)가 분주기(41)로부터의 기준 신호의 주파수(fr)와 동등한 900Hz로 되고, VCO(32)의 발진 주파수가 16.9344㎒로 되도록 VCO(32)가 제어되고, 발진부(30)의 출력 클록으로서 16.9344㎒의 오디오 클록이 얻어지도록 된다.
이 상태로부터, 도 6에 케이스 1로서 도시한 바와 같이, 오디오 샘플링 주파수(fs)가 48㎑로 변화하고, 분주비(M, N)가 M=27000, N=18432로 변화하면, 분주기(41)로부터의 기준 신호의 주파수(fr)는 1㎑로 되지만, VCO(32)는 액티브인 채로, 44.1㎑의 384배인 16.9344㎒로 발진하고, 그 16.9344㎒의 클록이, 발진부(30)의 출력 클록으로서 분주기(42)에 공급되기 때문에, 분주기(42)로부터의 비교 신호의 주파수(fc)는, 16.9344㎒/18432=919Hz로 된다.
그 결과, 비교 신호의 주파수(fc)를 1㎑에 접근하고, VCO(32)의 발진 주파수를 1㎑의 18432배인 18.432㎒에 접근하도록, 루프 필터(44)의 출력의 제어 전압(vct1)이, 도 5의 특성에 따라 상승하지만, VCO(32)의 발진 주파수 레인지가 좁기 때문에, VCO(32)의 발진 주파수는, 18.432㎒까지 완전히 올라가지 않고, 16.9344㎒보다 높고, 18.432㎒보다 약간 낮은, 어떤 주파수로 된다.
따라서 고전압측의 임계치 전압(Vh)을, 이 주파수보다 약간 낮은 주파수에 상당하는 전압치로 함에 의해, 이 때, 주파수 변별 회로(56)의 출력 전압(Vf)이, 임계치 전압(Vh)보다 높게 되어, 콤퍼레이터(57)의 출력 신호(C1)가 고레벨로부터 저레벨로 변화하고, RS 플립플롭(55)이 세트되고, RS 플립플롭(55)의 한쪽의 출력의 제어 신호(S1)가 비액티브(저레벨)로부터 액티브(고레벨)로 변화하고, 다른 쪽의 출력의 제어 신호(S2)가 액티브(고레벨)로부터 비액티브(저레벨)로 변화한다.
이로써, VCO(31)가 액티브, VCO(32)가 비액티브로 되고, VCO(31)의 출력 클록이, 발진부(30)의 출력 클록으로서 취출되고, 분주기(42)로부터의 비교 신호의 주파수(fc)가 분주기(41)로부터의 기준 신호의 주파수(fr)와 동등한 1㎑로 되고, VCO(31)의 발진 주파수가 18.432㎒로 되도록 VCO(31)가 제어되고, 발진부(30)의 출력 클록으로서 18.432㎒의 오디오 클록을 얻어지도록 된다.
이상과 같이, 도 4의 예에서도, 송신측으로부터 수신측에, 수신측의 오디오 PLL(24)를 로크시키기 위한 정보로서, 오디오 샘플링 주파수(fs)를 나타내는 정보를 전송하지 않아도, 오디오 샘플링 주파수(fs)의 변화에 응하여, 수신측의 오디오 PLL(24)의 VCO의 발진 주파수 레인지를 곧바로 정확하게 전환할 수 있고, 오디오 샘플링 주파수(fs)에 대응한 주파수(fa)의 오디오 클록을 확실하게 재생할 수 있다.
다른 실시 형태
상술한 실시 형태는, 오디오 샘플링 주파수(fs)가 2가지로 전환되는 경우이지만, 오디오 샘플링 주파수(fs)가 3가지 이상으로 전환되는 경우에도, 발진부(30) 및 VCO 제어부(50)를, 그것에 대응한 구성으로 함에 의해, 본 발명을 적용할 수 있다.
또한, 상술한 실시 형태는, 픽셀 클록 주파수(fp)가 27㎒인 경우이지만, 본 발명은, 픽셀 클록 주파수가 27㎒ 이외의 주파수의 경우에도, 나아가서는 픽셀 클록 주파수가, 27㎒와 74㎒로 전환되는 등, 복수가지로 전환되는 경우에도, 적용할 수 있다.
또한, 상술한 실시 형태는, 비디오 데이터에 오디오 데이터를 다중화하여 전송하는 경우이지만, 본 발명은, 오디오 데이터 이외의 인포메이션 데이터 등의 콘텐츠 데이터에 오디오 데이터를 다중화하여 전송하는 경우에도 적용할 수 있다.
본 발명에 의하면, 송신측으로부터 수신측에, 수신측의 오디오 클록 재생용 PLL을 로크시키기 위한 정보로서, 오디오 샘플링 주파수를 나타내는 정보를 전송하지 않더라도, 오디오 샘플링 주파수의 변화에 응하여, 수신측의 오디오 클록 재생용 PLL의 VCO의 발진 주파수 레인지를 곧바로 정확하게 전환할 수 있고, 오디오 샘플링 주파수에 대응한 주파수의 오디오 클록을 확실하게 재생할 수 있다.
도 1은 본 발명의 디지털 전송 시스템의 한 실시 형태를 도시한 도면.
도 2는 수신측의 오디오 PLL의 일예를 도시한 도면.
도 3은 도 2의 오디오 PLL의 VCO 제어부의 구체적인 예를 도시한 도면.
도 4는 수신측의 오디오 PLL의 다른 예를 도시한 도면.
도 5는 비교 신호의 주파수에 대한 제어 전압의 특성을 도시한 도면.
도 6은 오디오 샘플링 주파수, 오디오 클록 주파수 및 분주비의 예를 도시한 도면.
도 7은 종래의 오디오 PLL을 도시한 도면.

Claims (6)

  1. 송신측에서, 오디오 데이터 이외의 콘텐츠 데이터에 오디오 데이터를 다중화하고, 상기 콘텐츠 데이터용의 기준 클록, 및 이 기준 클록과 오디오 샘플링 주파수에 응한 주파수의 오디오 클록과의 사이의 분주비를 나타내는 정보를 부가하여, 수신측에 전송하고,
    수신측에서, 상기 기준 클록에 의해 상기 콘텐츠 데이터를 처리하고, 상기 기준 클록 및 상기 분주비 정보로부터, PLL(Phase Locked Loop)에 의해 오디오 클록을 재생하고, 그 재생된 오디오 클록에 의해 상기 오디오 데이터를 처리하는 디지털 전송 시스템으로서,
    상기 PLL에는, 내부에 얻어지는 신호로부터 오디오 샘플링 주파수의 변화를 검출하고, 오디오 샘플링 주파수가 변화하였다고 판단한 때는, 상기 PLL을 구성하는 VCO(Voltage Controlled Oscillator)의 발진 주파수 레인지를 전환하는 제어 수단이 마련된 디지털 전송 시스템.
  2. 제 1항에 있어서,
    상기 제어 수단은, 상기 PLL을 구성하는 위상 비교기의 출력의 오차 신호로부터, 오디오 샘플링 주파수의 변화를 검출하는 디지털 전송 시스템.
  3. 제 1항에 있어서,
    상기 제어 수단은, 상기 VCO의 발진 주파수로부터, 오디오 샘플링 주파수의 변화를 검출하는 디지털 전송 시스템.
  4. 기준 클록, 및 이 기준 클록과 오디오 샘플링 주파수에 응한 주파수의 오디오 클록과의 사이의 분주비를 나타내는 정보로부터, PLL(Phase Locked Loop)에 의해 오디오 클록을 재생하는 장치로서,
    상기 PLL의 내부에 얻어지는 신호로부터 오디오 샘플링 주파수의 변화를 검출하고, 오디오 샘플링 주파수가 변화하였다고 판단한 때는, 상기 PLL을 구성하는 VCO(Voltage Controlled Oscillator)의 발진 주파수 레인지를 전환하는 제어 수단을 구비하는 클록 재생 장치.
  5. 제 4항에 있어서,
    상기 제어 수단은, 상기 PLL을 구성하는 위상 비교기의 출력의 오차 신호로부터, 오디오 샘플링 주파수의 변화를 검출하는 클록 재생 장치.
  6. 제 4항에 있어서,
    상기 제어 수단은, 상기 VCO의 발진 주파수로부터, 오디오 샘플링 주파수의 변화를 검출하는 클록 재생 장치.
KR1020040064973A 2003-08-19 2004-08-18 디지털 전송 시스템 및 클록 재생 장치 KR101055089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003295257A JP3800337B2 (ja) 2003-08-19 2003-08-19 デジタル伝送システムおよびクロック再生装置
JPJP-P-2003-00295257 2003-08-19

Publications (2)

Publication Number Publication Date
KR20050020657A true KR20050020657A (ko) 2005-03-04
KR101055089B1 KR101055089B1 (ko) 2011-08-08

Family

ID=34269063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064973A KR101055089B1 (ko) 2003-08-19 2004-08-18 디지털 전송 시스템 및 클록 재생 장치

Country Status (5)

Country Link
US (2) US7474358B2 (ko)
JP (1) JP3800337B2 (ko)
KR (1) KR101055089B1 (ko)
CN (1) CN100442836C (ko)
TW (1) TWI243612B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112492240A (zh) * 2019-09-11 2021-03-12 李冰 一种用于hdmi音频回传信号时钟频率鉴别的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
JP2006148214A (ja) * 2004-11-16 2006-06-08 Pioneer Electronic Corp データ伝送端末装置及びデータ伝送方法
JP4469758B2 (ja) * 2005-07-04 2010-05-26 パナソニック株式会社 音声処理装置
JP4499009B2 (ja) * 2005-09-15 2010-07-07 ローム株式会社 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP4950464B2 (ja) * 2005-09-15 2012-06-13 ローム株式会社 クロック生成回路、およびそれを搭載した電子機器
JP4519746B2 (ja) * 2005-09-22 2010-08-04 ローム株式会社 クロック生成回路、およびそれを搭載した電子機器
JP2007150855A (ja) * 2005-11-29 2007-06-14 Toshiba Corp 受信システム
JP2008159238A (ja) * 2006-11-30 2008-07-10 Matsushita Electric Ind Co Ltd 音声データ送信装置および音声データ受信装置
US20080133249A1 (en) * 2006-11-30 2008-06-05 Hashiguchi Kohei Audio data transmitting device and audio data receiving device
JP5270288B2 (ja) 2007-10-01 2013-08-21 パナソニック株式会社 送信装置
CN101409776B (zh) * 2007-10-12 2011-03-30 瑞昱半导体股份有限公司 应用于多媒体接口的声音时钟产生方法
KR100935594B1 (ko) * 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치
WO2009125573A1 (ja) * 2008-04-11 2009-10-15 パナソニック株式会社 送信装置および受信装置
JP4315462B1 (ja) 2008-04-23 2009-08-19 シリコンライブラリ株式会社 オーディオ参照クロックを生成可能な受信装置
US7940140B2 (en) * 2008-06-03 2011-05-10 Lsi Corporation Self-calibrated wide range LC tank voltage-controlled oscillator (VCO) system with expanded frequency tuning range and method for providing same
US8082462B1 (en) 2008-11-13 2011-12-20 Xilinx, Inc. Direct synthesis of audio clock from a video clock via phase interpolation of a dithered pulse
JP5310135B2 (ja) * 2009-03-12 2013-10-09 富士通株式会社 デジタルｐｌｌ回路
US20110013078A1 (en) * 2009-07-15 2011-01-20 Hiroshi Shinozaki Head-separated camera device
WO2011067625A1 (en) * 2009-12-01 2011-06-09 Nxp B.V. A system for processing audio data
JP5254376B2 (ja) * 2010-01-29 2013-08-07 パナソニック株式会社 再生装置
JP2011188077A (ja) * 2010-03-05 2011-09-22 Renesas Electronics Corp 位相同期回路及びその制御方法
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
US9036762B2 (en) * 2013-04-16 2015-05-19 Silicon Laboratories Inc. Generating compatible clocking signals
US10021618B2 (en) 2015-04-30 2018-07-10 Google Technology Holdings LLC Apparatus and method for cloud assisted wireless mobility
KR102461324B1 (ko) 2016-02-16 2022-10-31 삼성전자주식회사 오디오 처리 장치 및 그 제어 방법
US10666274B2 (en) * 2018-05-29 2020-05-26 Speedlink Technology Inc. Dual voltage controlled oscillator circuits for a broadband phase locked loop for multi-band millimeter-wave 5G communication
US10447283B1 (en) * 2018-05-29 2019-10-15 Speedlink Technology Inc. Broadband phase locked loop for multi-band millimeter-wave 5G communication
CN109547019B (zh) * 2018-11-15 2021-01-19 西安交通大学 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法
CN113839671A (zh) * 2020-06-24 2021-12-24 中兴通讯股份有限公司 时钟发送装置及方法、时钟接收装置及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698660A (en) * 1980-01-09 1981-08-08 Advantest Corp Frequency measuring device
JPS6277770A (ja) * 1985-10-01 1987-04-09 Seiko Instr & Electronics Ltd ビデオ信号のサンプリングクロツク発生回路
US5142420A (en) * 1989-04-28 1992-08-25 Matsushita Electric Industrial Co., Ltd. Sampling frequency reproduction system
US5745314A (en) * 1989-09-27 1998-04-28 Canon Kabushiki Kaisha Clock generating circuit by using the phase difference between a burst signal and the oscillation signal
JPH08186490A (ja) * 1994-11-04 1996-07-16 Fujitsu Ltd 位相同期回路及びデータ再生装置
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
EP1213840A1 (en) * 2000-12-07 2002-06-12 Nokia Corporation Radio transceiver having a phase-locked loop circuit
JP3414382B2 (ja) * 2001-01-09 2003-06-09 日本電気株式会社 Ｐｌｌ回路及びその制御方法
TWI282691B (en) 2001-03-23 2007-06-11 Matsushita Electric Ind Co Ltd Data-transmission method, data-transmission device, data-reception method and data reception device
JP2003051745A (ja) 2001-08-03 2003-02-21 Accuphase Laboratory Inc Ｐｌｌ回路
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
JP3928519B2 (ja) * 2002-08-21 2007-06-13 ソニー株式会社 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112492240A (zh) * 2019-09-11 2021-03-12 李冰 一种用于hdmi音频回传信号时钟频率鉴别的方法
CN112492240B (zh) * 2019-09-11 2022-06-28 李冰 一种用于hdmi音频回传信号时钟频率鉴别的方法

Also Published As

Publication number Publication date
US20080122977A1 (en) 2008-05-29
KR101055089B1 (ko) 2011-08-08
TW200509699A (en) 2005-03-01
CN100442836C (zh) 2008-12-10
JP3800337B2 (ja) 2006-07-26
US20050058158A1 (en) 2005-03-17
US7602445B2 (en) 2009-10-13
US7474358B2 (en) 2009-01-06
CN1585476A (zh) 2005-02-23
JP2005065093A (ja) 2005-03-10
TWI243612B (en) 2005-11-11

Similar Documents

Publication Publication Date Title
KR101055089B1 (ko) 디지털 전송 시스템 및 클록 재생 장치
JP2520109B2 (ja) ビデオ信号混合装置
US20090052599A1 (en) Transmitter and transmitter/receiver
KR20000059380A (ko) Ｄｖｄ 정보 전송 장치 및 그 방법
US5289277A (en) High definition television signal format converter
JPH02228183A (ja) 記録再生装置
JP4962024B2 (ja) データ送信・受信システム
US3969755A (en) Equipment for recording and reproducing color television signal
JP2009130768A (ja) Ｈｄｍｉ送受信装置
KR20010090497A (ko) 데이터 처리 장치 및 방법
KR20010090453A (ko) 데이터 기록 재생 장치
US8004433B2 (en) Semiconductor integrated circuit and transmitter apparatus having the same
US4992872A (en) Method of synchronizing the horizontal deflection of electron beams in television receivers
US8368811B2 (en) Reproducing apparatus
JPH02305190A (ja) テレビジョン受像機
JPH0683432B2 (ja) テレビジヨン信号応答装置
JP2845037B2 (ja) 映像信号処理装置
KR20090083521A (ko) 디스플레이장치 및 영상재생 방법
JPH0654274A (ja) 映像信号処理回路
US20120218384A1 (en) Image signal processing mode switching apparatus and image signal processing mode switching method
JP3239437B2 (ja) 水平同期信号検出回路
KR960014400B1 (ko) Cdg 재생장치
JPH06276491A (ja) 映像信号処理回路
JPH10262216A (ja) 光ディスク再生装置及び方法
WO2012017573A1 (ja) 送受信システム、送信装置および受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee