JP3544198B2 - 映像表示装置 - Google Patents
映像表示装置 Download PDFInfo
- Publication number
- JP3544198B2 JP3544198B2 JP2001367711A JP2001367711A JP3544198B2 JP 3544198 B2 JP3544198 B2 JP 3544198B2 JP 2001367711 A JP2001367711 A JP 2001367711A JP 2001367711 A JP2001367711 A JP 2001367711A JP 3544198 B2 JP3544198 B2 JP 3544198B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- pll
- detection unit
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、多画面処理,I/P変換処理,スケーラ処理などのデジタル処理部を備えたテレビ受像機などの映像表示装置に関する。
【0002】
【従来の技術】
従来、テレビ受像機の構成には、大別して、アナログ放送のテレビジョン信号を受信し、アナログ信号処理により受像管などの表示手段に表示するアナログテレビ受像機、アナログ放送を受信するテレビ受像機の映像処理回路にデジタル回路を採用したデジタル化テレビ受像機、テレビジョン放送信号として映像も音声もデジタル信号として伝送したものを受信し復調して表示するデジタル放送テレビ受像機がある。
【0003】
デジタル化テレビ受像機,デジタル放送テレビ受像機には、多画面処理,I/P(Interlace to Progressive)変換処理,スケーラ処理などのデジタル処理部を備えたものがある。多画面処理は、ピクチャ・イン・ピクチャ(PIP)、ピクチャ・アウト・ピクチャ(POP)、多画面分割などの表示を行うための処理である。I/P変換処理は、入力されるインタレース映像信号の走査線間に補間信号を埋め込んでプログレッシブ映像信号に走査線変換して出力する処理である。また、スケーラ処理は、垂直方向,水平方向に画面サイズを拡大/縮小して表示するための処理である。
【0004】
図4は従来のI/P変換部を備えたテレビ受像機の構成例を示す。
図4において、テレビ受像機は、テレビジョン放送信号を入力するアンテナ部1と、選局及び復調を行う選局部2と、復調された複合映像信号を入力し、輝度信号(Y)と色信号(C)の分離を行う一方入力端子31を有し外部映像機器(例えばVTR)からの複合映像信号をも入力しYC分離可能とするY/C分離部3と、映像信号(V)と色信号(C)と同期信号(D)の各処理を行うV/C/D処理部4と、倍速変換メモリを有し、インタレース信号形態をプログレッシブ信号形態に変換するI/P変換部5と、赤(R)と緑(G)とB(青)の各原色信号を生成するRGB変換部6と、カラー受像管(CPT)部7と、機器内データバスであるIIC(Inter-IC)バスにて受像機各部を制御するための制御部8と、I/P変換部5に供給する書込みクロックを発生する書込みクロック発生PLL部9と、I/P変換部5に供給する読出しクロックを発生する読出しクロック発生PLL部10と有して構成されている。なお、Y/C分離部3における、選局部2からの複合映像信号と入力端子31から外部入力された複合映像信号との入力切り換えは、図示しないリモコン送信機などの操作手段による切換え指示に基づいて制御部8が切り換え制御することによって行われる。
【0005】
V/C/D処理部4は内部にAFC回路部4aを備えており、AFC処理を行なった水平同期信号(以下、HD信号という)を発生して信号線4bを介して書込みクロック発生PLL部9に供給する一方、信号線4cを介して読出しクロック発生PLL部10に供給する。
【0006】
I/P変換部5は、例えば、ラインメモリによる1水平周期(1H)の遅延回路と加算器と倍速変換メモリとを備えて構成され、その1H遅延回路を通した水平ラインと1H遅延回路を通さない現在の水平ラインとの垂直方向2ラインの平均値を補間信号としてインタレース信号の走査線間に埋め込み、プログレッシブ信号に変換する。
【0007】
書込みクロック発生PLL部9は前記供給されたHD信号にロックした書込みクロック信号を発生してI/P変換部5に供給する。
【0008】
読出しクロック発生PLL部10は前記供給されたHD信号にロックした読出しクロック信号を発生してI/P変換部5に供給する。
【0009】
書込みクロック発生PLL部9及び読出しクロック発生PLL部10はそれぞれ、クロックを発生する電圧制御発振器,クロックを分周する分周器,基準信号としてのHD信号と分周出力の位相比較を行う位相比較器,位相比較器の出力の低域成分を抽出して電圧制御発振器に制御電圧として供給するローパスフィルタを内蔵している。
【0010】
書込みクロック発生PLL部9ならびに読出しクロック発生PLL部10はそれぞれ外付けのフィルタ回路9A,10Aを備えており、その回路定数(図では抵抗値とコンデンサ容量)によってPLL動作の追従速度が変化する。フィルタ回路9Aは抵抗R1とコンデンサC1,C2で構成され、フィルタ回路10Aは抵抗R2とコンデンサC3,C4で構成されている。
【0011】
図4に示す外付けフィルタ回路の場合、 一般に、抵抗の定数を大きくすると追従速度が遅くなり、抵抗の定数を小さくすると追従速度が速くなる。
【0012】
一般にPLL部の追従速度を速くすると、HD信号に生ずるVTRスキューなどの水平位相ずれが原因になって画面上に曲がりが発生した場合に、ずれ量は入力をそのまま再現するためずれ量が大きくなるものの収束が速いという特性があり、ノイズによるジッタ(ランダムで極めて小さな画面上の曲がり)などは悪化する。
【0013】
逆にPLL部の追従速度を遅くすると、ノイズによるジッタ(ランダムで極めて小さな画面上の曲がり)は目立たなくなり好ましいが、VTR再生時に生ずるVTRスキューなどの水平位相ずれが原因になって画面上に曲がりが発生した場合に、ずれ量は小さくなるが収束に時間が多くかかる特性となる。
【0014】
従来のI/P変換部を内蔵したテレビ受信機では、画面目視上、ジッタ品位とVTRスキューなどによる曲がり品位のバランスがとれるように前記書込みクロック発生PLL部の追従速度と前記読出しクロック発生PLL部の追従速度を決定していた。
【0015】
そのため、通常のテレビジョン信号受信の場合と、VTRスキューなど水平位相ずれが予想される再生信号の場合とで、それぞれに最適なPLL追従速度を選ぶことができなかった。
【0016】
一方、映像信号をデジタル信号処理する装置の公知例として、特開平8−172608号公報に記載されているものがある。該公報には、入力映像信号中の水平同期信号に同期したクロックを高速応答PLL回路で作成し、このクロックにしたがってA/D変換器でディジタル信号に変換し、同クロックで画像メモリへの書き込みを行う。入力映像信号中の垂直同期信号に同期したクロックを低速応答PLL回路で作成し、このクロックに従って画像メモリからのデータ読み出しを行う。これにより、入力映像信号に大きな変動があっても、画像メモリへのデータの書き込み、画像メモリからのデータの読み出しが安定してでき、以後の処理を確実に効率よく行い、また記録媒体への記録を正確に行うようにしている。
【0017】
しかしながら、上記公報の映像信号処理装置では、現在映出している映像信号が標準信号(例えば通常のテレビジョン放送による映像信号)であるか、非標準信号(例えばVTR再生による映像信号)であるかに応じて、それぞれに最適な書き込み及び読み出しのPLL追従速度を選ぶことはできなかった。
【0018】
【発明が解決しようとする課題】
上記の如く、従来のデジタル処理部を備えたテレビ受信機では、標準信号受信時と、非標準信号入力時とで、それぞれに最適なPLL追従速度を選ぶことができないという問題があった。
【0019】
そこで、本発明は、上記の問題に鑑み、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なPLL追従速度を選ぶことができる映像表示装置を提供することを目的とするものである。
【0022】
【課題を解決するための手段】
請求項1記載の発明による映像表示装置は、入力される映像信号が標準信号か非標準信号かを検出する第1の検出部と、
前記映像信号の垂直同期信号を検出する第2の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第1のPLL部と、前記メモリに対する読み出し用のクロックを発生する第2のPLL部と、
前記第1の検出部からの検出結果に基づいて、前記非標準信号の入力時に前記第2の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第1のPLL部の時定数を標準信号入力時よりも小さくするとともに、前記第2のPLL部の時定数を標準信号入力時よりも大きくなるように制御する制御部とを具備し、
前記第1,第2のPLL部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする。
【0023】
請求項1の発明においては、標準信号か非標準信号かを検出する第1の検出部を設ける一方、垂直同期信号を検出する第2の検出部を設け、且つ書き込み用クロックを発生する第1のPLL部と読み出し用のクロックを発生する第2のPLL部との2つのPLL部を有し、第1の検出部の検出結果に基づいて垂直同期信号に同期したある一定期間のみ第1のPLL部の時定数を標準信号入力時よりも小さくするとともに、第2のPLL部の時定数を標準信号入力時よりも大きくなるように制御することにより、通常のテレビジョン放送受信時などの標準信号の場合と、VTRスキューなど水平位相ずれが予想される非標準信号の場合とで、それぞれに最適なPLL追従速度を選ぶことができ、それぞれの場合の画面品位を向上させることができる。
【0024】
請求項2記載の発明による映像表示装置は、入力される映像信号が標準信号か非標準信号かを検出する第1の検出部と、
前記映像信号の垂直同期信号を検出する第2の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第1のPLL部と、前記メモリに対する読み出し用のクロックを発生する第2のPLL部と、
前記第1の検出部からの検出結果に基づいて、前記非標準信号入力時に前記第2の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第1,第2のPLL部のPLL動作を停止させる制御部とを具備し、
前記第1,第2のPLL部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする。
【0025】
請求項2の発明においては、標準信号か非標準信号かを検出する第1の検出部を設ける一方、垂直同期信号を検出する第2の検出部を設け、且つ書き込み用クロックを発生する第1のPLL部と読み出し用のクロックを発生する第2のPLL部との2つのPLL部を有し、第1の検出部の検出結果に基づいて垂直同期信号に同期したある一定期間のみ第1,第2のPLL部のPLL動作を停止させることにより、通常のテレビジョン放送受信時などの標準信号の場合と、VTRスキューなど水平位相ずれが予想される非標準信号の場合とで、それぞれに最適なPLL追従速度を選ぶことができ、それぞれの場合の画面品位を向上させることができる。
【0026】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図1は本発明の一実施の形態の映像表示装置のブロック図を示している。
【0027】
図1において、アンテナ部から入力されたテレビジョン放送信号は、選局部2にて選局及び復調が行われた後、復調された複合映像信号からY/C分離部3にて輝度信号(Y)と色信号(C)が分離される。一方、外部映像機器(例えばVTR)からの複合映像信号も入力端子31より入力可能とされ、外部入力があって入力切り換えが行われた時はその外部入力のYC分離が行われる。なお、Y/C分離部3における、選局部2からの復調映像信号と入力端子31からの外部映像信号との切り換えは、図示しないリモコン送信機などの操作手段による切換え指示に基づいて制御部8Aが切り換え制御することによって行われる。
【0028】
標準信号/非標準信号検出部11は、現在入力している映像信号が通常のテレビジョン放送受信時の再生映像信号などの標準信号であるか、それともVTRスキューなど水平位相ずれが予想されるVTR再生信号などの非標準信号であるかを検出し、その検出結果を例えばIICバスなどの信号路を通して制御部8Aに伝達する。
【0029】
V/C/D処理部4は、映像信号(V)と色信号(C)と同期信号(D)の各信号処理を行うもので、内部にAFC回路部4aを備えており、AFC処理を行なったHD信号を発生して、信号線4bを介して書込みクロック発生PLL部9に供給し、信号線4cを介して読出しクロック発生PLL部10に供給する。
【0030】
I/P変換部5は、例えば、ラインメモリによる1H遅延回路と加算器と倍速変換メモリとを備えて構成され、1H遅延回路にて1H遅延した水平ラインと1H遅延回路を通さない現在の水平ラインとの垂直方向2ラインの平均値を補間信号としてインタレース信号の走査線間に埋め込み、プログレッシブ信号に変換する。
【0031】
書込みクロック発生PLL部9は前記供給されたHD信号にロックした書込みクロック信号を発生してI/P変換部5に供給する。
【0032】
読出しクロック発生PLL部10は前記供給されたHD信号にロックした読出しクロック信号を発生してI/P変換部5に供給する。
【0033】
書込みクロック発生PLL部9及び読出しクロック発生PLL部10はそれぞれ、クロックを発生する電圧制御発振器,クロックを分周する分周器,基準信号としてのHD信号と分周出力の位相比較を行う位相比較器,位相比較器の出力の低域成分を抽出して電圧制御発振器に制御電圧として供給するローパスフィルタを内蔵している。
【0034】
書込みクロック発生PLL部9ならびに読出しクロック発生PLL部10はそれぞれ外付けのフィルタ回路91,101を備えており、その回路定数(図では抵抗値及びコンデンサ容量)の一部(抵抗値)がスイッチ12,13によって切り換えられるようになっている。即ち、フィルタ回路91は、PLL部9の外付けフィルタ接続端子と基準電位点間に接続したコンデンサC11と、該コンデンサC11に並列接続した抵抗R11とコンデンサC12の直列回路と、前記抵抗R11に並列接続した抵抗R12とスイッチ12の直列回路とで構成されている。同様に、フィルタ回路101は、PLL部10の外付けフィルタ接続端子と基準電位点間に接続したコンデンサC13と、該コンデンサC13に並列接続した抵抗R13とコンデンサC14の直列回路と、前記抵抗R13に並列接続した抵抗R14とスイッチ13の直列回路とで構成されている。これらのフィルタ回路91,101のスイッチ12,13による時定数切り換えによって、PLL部9,10の各PLL動作の追従速度が2段階に切り換え可能となっている。
【0035】
スイッチ12がオフ且つスイッチ13がオンの状態で標準信号のジッタ性能が最良になるように、書込みクロック発生PLL部9の外付けフィルタ回路91と読出しクロック発生PLL部10の外付けフィルタ回路101の各時定数が設定されている。
【0036】
RGB変換部6は、赤(R)と緑(G)とB(青)の各原色信号を生成してカラー受像管(CPT)部7に供給する。
【0037】
制御部8Aは、機器内データバスであるIIC(Inter−IC)バスにて受像機各部を制御する。制御部8Aは、標準信号/非標準信号検出部11からの検出結果に応じて、前記スイッチ12をオン又はオフさせるための制御信号14、前記スイッチ13をオン又はオフさせるための制御信号15をそれぞれ出力し、書込みクロック発生PLL部9,読出しクロック発生PLL部10それぞれの時定数を別々に変化させる。
【0038】
制御部8Aは標準信号/非標準信号検出部11の検出結果が標準信号の場合には、スイッチ12をオフ、スイッチ13をオンの状態に保持する。
【0039】
制御部8Aは標準信号/非標準信号検出部11の検出結果が非標準信号の場合には、スイッチ12をオン、スイッチ13をオフの状態に切り換える。スイッチ12がオンになったことにより書込みクロック発生PLL部9のフィルタ時定数は小さくなりPLL追従速度が速くなり、スイッチ13がオフになったことにより読出しクロック発生PLL部10のフィルタ時定数は大きくなりPLL追従速度が遅くなる。このように制御することにより、VTRスキューなどの位相ずれによる画面上の曲がりの影響を改善することができる。
【0040】
図1の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なPLL追従速度を選ぶことができ、クロック発生用PLL部の応答性に起因する画面上の曲がりの影響を改善することができる。
【0041】
図2は本発明の他の実施の形態の映像表示装置のブロック図を示している。
図2において、符号1〜15までは図1の実施の形態と同様であり、16はV/C/D処理部4の垂直同期信号検出部で検出した垂直同期信号であり、この信号16は制御部8Bに伝達される。
【0042】
図1の実施の形態の場合には、制御部8Aは標準信号/非標準信号検出部11の検出結果が非標準信号の場合に、スイッチ12をオン、スイッチ13をオフの状態に切り換えるものであった。
【0043】
これに対して図2の実施の形態では、制御部8Bは標準信号/非標準信号検出部11の検出結果が非標準信号の場合で且つ垂直同期信号16に同期したある一定期間のみ、スイッチ12をオン、スイッチ13をオフの状態に切り換えるように制御するものである。これ以外の構成は、図1の場合と同様である。
【0044】
このように制御することにより、入力される映像信号が非標準信号の場合は、位相ずれによる影響が回復されるまでの一定期間のみPLL時定数を標準信号の場合とは異なった時定数に変更することによってPLL追従速度を変更し、位相ずれの影響が回復した後は標準信号と同じPLL時定数に戻すことができる。
【0045】
図2の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なPLL追従速度を選ぶことができ、特にVTRスキューなどの位相ずれによる影響がある特定期間のみPLL追従速度を変化させて、画面上の曲がりの影響を効率的に改善することができる。
【0046】
図3は本発明のもう1つの他の実施の形態の映像表示装置のブロック図を示している。
【0047】
図3において、符号1〜7までは図2の実施の形態と同様である。図1,図2とは異なり、書込みクロック発生PLL部9,読出しクロック発生PLL部10の各フィルタ回路にはスイッチ12,13は設けられていない。フィルタ回路91Aは、PLL部9の外付けフィルタ接続端子と基準電位点間に接続したコンデンサC11と、該コンデンサC11に並列接続した抵抗R11とコンデンサC12の直列回路とで構成されている。フィルタ回路101Aは、PLL部10の外付けフィルタ接続端子と基準電位点間に接続したコンデンサC13と、該コンデンサC13に並列接続した抵抗R13とコンデンサC14の直列回路と、前記抵抗R13に並列接続した抵抗R14とで構成されている。即ち、標準信号入力時にジッタ性能が最良となるように、フィルタ回路定数(抵抗値及びコンデンサ容量)が予め固定してある。
【0048】
制御部8Cは、標準信号/非標準信号検出部11からの検出結果,及びV/C/D処理部4の垂直同期信号検出部からの垂直同期信号16を入力し、非標準信号を検出した場合に垂直同期信号16に同期したある一定期間のみ制御部8Cから書込みクロック発生PLL部9,読出しクロック発生PLL部10の例えばディスイネーブル端子9a,10aを制御してPLL動作を停止させることにより、非標準信号時のみVTRスキューなどの位相ずれによる画面上の曲がりの影響を改善することができる。
【0049】
図3の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、非標準信号時でかつ垂直同期信号に同期した特定期間のみPLL動作を停止させることにより、特にVTRスキューなどの位相ずれによる画面上の曲がりの影響を効率的に改善することができる。
【0050】
【発明の効果】
以上述べたように本発明によれば、入力される映像信号が標準信号か非標準信号かを検出する手段を設け、その検出結果に応じて、通常のテレビジョン放送受信時による標準信号の場合と、VTRスキューなど水平位相ずれが予想される非標準信号の場合で、それぞれに最適なPLL追従速度を選定したり、或いはPLL動作を停止させることにより、画面上の曲がりの影響を改善し、それぞれの場合の画面品位を向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の映像表示装置を示すブロック図。
【図2】本発明の他の実施の形態の映像表示装置を示すブロック図。
【図3】本発明のもう1つの他の実施の形態の映像表示装置のブロック図。
【図4】従来のI/P変換部を備えたテレビ受像機の示すブロック図。
【符号の説明】
4…V/C/D処理部(垂直同期信号の検出部を含む)
5…I/P変換部
8A,8B,8C…制御部
9…書込みクロック発生PLL部
10…読出しクロック発生PLL部
11…標準信号/非標準信号検出部
Claims (2)
- 入力される映像信号が標準信号か非標準信号かを検出する第1の検出部と、
前記映像信号の垂直同期信号を検出する第2の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第1のPLL部と、前記メモリに対する読み出し用のクロックを発生する第2のPLL部と、
前記第1の検出部からの検出結果に基づいて、前記非標準信号の入力時に前記第2の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第1のPLL部の時定数を標準信号入力時よりも小さくするとともに、前記第2のPLL部の時定数を標準信号入力時よりも大きくなるように制御する制御部とを具備し、
前記第1,第2のPLL部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする映像表示装置。 - 入力される映像信号が標準信号か非標準信号かを検出する第1の検出部と、
前記映像信号の垂直同期信号を検出する第2の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第1のPLL部と、前記メモリに対する読み出し用のクロックを発生する第2のPLL部と、
前記第1の検出部からの検出結果に基づいて、前記非標準信号入力時に前記第2の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第1,第2のPLL部のPLL動作を停止させる制御部とを具備し、
前記第1,第2のPLL部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする映像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001367711A JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001367711A JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003169230A JP2003169230A (ja) | 2003-06-13 |
JP3544198B2 true JP3544198B2 (ja) | 2004-07-21 |
Family
ID=19177415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001367711A Expired - Fee Related JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3544198B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI371970B (en) * | 2004-07-16 | 2012-09-01 | Thomson Licensing Sa | Preventing picture jitter in a digitized video signal |
-
2001
- 2001-11-30 JP JP2001367711A patent/JP3544198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003169230A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6229573B1 (en) | Synchronization control circuit | |
US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
JP3800337B2 (ja) | デジタル伝送システムおよびクロック再生装置 | |
US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
JPH04293384A (ja) | 画像表示装置 | |
US8233092B2 (en) | Video signal processing device | |
US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
JP3544198B2 (ja) | 映像表示装置 | |
US20040061530A1 (en) | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method | |
WO2009081627A1 (en) | Interpolation processing apparatus, interpolation processing method, and picture display apparatus | |
JP3320576B2 (ja) | 発振回路 | |
JP3780150B2 (ja) | 映像表示装置 | |
JP3351759B2 (ja) | 同期信号制御回路 | |
JP4639433B2 (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
JP4663134B2 (ja) | アナログ・ビデオ信号のa/d変換装置および方法 | |
JP2760565B2 (ja) | 時間ずれ検出回路 | |
JP2525431B2 (ja) | Rgbマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
JP2615749B2 (ja) | テレビジョン受像機 | |
JP3138670B2 (ja) | 同期信号調整機能付き映像記憶再生装置 | |
JP2000244943A (ja) | 画像情報信号記録再生装置 | |
JP2517619B2 (ja) | テレビジョン受像機 | |
JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
JP2564744Y2 (ja) | Muse−ntscコンバータ | |
JP2523738B2 (ja) | テレビジョン受像機 | |
JP2003348374A (ja) | 位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |