JP3544198B2 - 映像表示装置 - Google Patents
映像表示装置 Download PDFInfo
- Publication number
- JP3544198B2 JP3544198B2 JP2001367711A JP2001367711A JP3544198B2 JP 3544198 B2 JP3544198 B2 JP 3544198B2 JP 2001367711 A JP2001367711 A JP 2001367711A JP 2001367711 A JP2001367711 A JP 2001367711A JP 3544198 B2 JP3544198 B2 JP 3544198B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- pll
- detection unit
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Synchronizing For Television (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多画面処理，Ｉ／Ｐ変換処理，スケーラ処理などのデジタル処理部を備えたテレビ受像機などの映像表示装置に関する。
【０００２】
【従来の技術】
従来、テレビ受像機の構成には、大別して、アナログ放送のテレビジョン信号を受信し、アナログ信号処理により受像管などの表示手段に表示するアナログテレビ受像機、アナログ放送を受信するテレビ受像機の映像処理回路にデジタル回路を採用したデジタル化テレビ受像機、テレビジョン放送信号として映像も音声もデジタル信号として伝送したものを受信し復調して表示するデジタル放送テレビ受像機がある。
【０００３】
デジタル化テレビ受像機，デジタル放送テレビ受像機には、多画面処理，Ｉ／Ｐ（Ｉｎｔｅｒｌａｃｅ ｔｏ Ｐｒｏｇｒｅｓｓｉｖｅ）変換処理，スケーラ処理などのデジタル処理部を備えたものがある。多画面処理は、ピクチャ・イン・ピクチャ（ＰＩＰ）、ピクチャ・アウト・ピクチャ（ＰＯＰ）、多画面分割などの表示を行うための処理である。Ｉ／Ｐ変換処理は、入力されるインタレース映像信号の走査線間に補間信号を埋め込んでプログレッシブ映像信号に走査線変換して出力する処理である。また、スケーラ処理は、垂直方向，水平方向に画面サイズを拡大／縮小して表示するための処理である。
【０００４】
図４は従来のＩ／Ｐ変換部を備えたテレビ受像機の構成例を示す。
図４において、テレビ受像機は、テレビジョン放送信号を入力するアンテナ部１と、選局及び復調を行う選局部２と、復調された複合映像信号を入力し、輝度信号（Ｙ）と色信号（Ｃ）の分離を行う一方入力端子３１を有し外部映像機器（例えばＶＴＲ）からの複合映像信号をも入力しＹＣ分離可能とするＹ／Ｃ分離部３と、映像信号（Ｖ）と色信号（Ｃ）と同期信号（Ｄ）の各処理を行うＶ／Ｃ／Ｄ処理部４と、倍速変換メモリを有し、インタレース信号形態をプログレッシブ信号形態に変換するＩ／Ｐ変換部５と、赤（Ｒ）と緑（Ｇ）とＢ（青）の各原色信号を生成するＲＧＢ変換部６と、カラー受像管（ＣＰＴ）部７と、機器内データバスであるＩＩＣ（Inter-IC）バスにて受像機各部を制御するための制御部８と、Ｉ／Ｐ変換部５に供給する書込みクロックを発生する書込みクロック発生ＰＬＬ部９と、Ｉ／Ｐ変換部５に供給する読出しクロックを発生する読出しクロック発生ＰＬＬ部１０と有して構成されている。なお、Ｙ／Ｃ分離部３における、選局部２からの複合映像信号と入力端子３１から外部入力された複合映像信号との入力切り換えは、図示しないリモコン送信機などの操作手段による切換え指示に基づいて制御部８が切り換え制御することによって行われる。
【０００５】
Ｖ／Ｃ／Ｄ処理部４は内部にＡＦＣ回路部４ａを備えており、ＡＦＣ処理を行なった水平同期信号（以下、ＨＤ信号という）を発生して信号線４ｂを介して書込みクロック発生ＰＬＬ部９に供給する一方、信号線４ｃを介して読出しクロック発生ＰＬＬ部１０に供給する。
【０００６】
Ｉ／Ｐ変換部５は、例えば、ラインメモリによる１水平周期（１Ｈ）の遅延回路と加算器と倍速変換メモリとを備えて構成され、その１Ｈ遅延回路を通した水平ラインと１Ｈ遅延回路を通さない現在の水平ラインとの垂直方向２ラインの平均値を補間信号としてインタレース信号の走査線間に埋め込み、プログレッシブ信号に変換する。
【０００７】
書込みクロック発生ＰＬＬ部９は前記供給されたＨＤ信号にロックした書込みクロック信号を発生してＩ／Ｐ変換部５に供給する。
【０００８】
読出しクロック発生ＰＬＬ部１０は前記供給されたＨＤ信号にロックした読出しクロック信号を発生してＩ／Ｐ変換部５に供給する。
【０００９】
書込みクロック発生ＰＬＬ部９及び読出しクロック発生ＰＬＬ部１０はそれぞれ、クロックを発生する電圧制御発振器，クロックを分周する分周器，基準信号としてのＨＤ信号と分周出力の位相比較を行う位相比較器，位相比較器の出力の低域成分を抽出して電圧制御発振器に制御電圧として供給するローパスフィルタを内蔵している。
【００１０】
書込みクロック発生ＰＬＬ部９ならびに読出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィルタ回路９Ａ，１０Ａを備えており、その回路定数（図では抵抗値とコンデンサ容量）によってＰＬＬ動作の追従速度が変化する。フィルタ回路９Ａは抵抗Ｒ１とコンデンサＣ１，Ｃ２で構成され、フィルタ回路１０Ａは抵抗Ｒ２とコンデンサＣ３，Ｃ４で構成されている。
【００１１】
図４に示す外付けフィルタ回路の場合、 一般に、抵抗の定数を大きくすると追従速度が遅くなり、抵抗の定数を小さくすると追従速度が速くなる。
【００１２】
一般にＰＬＬ部の追従速度を速くすると、ＨＤ信号に生ずるＶＴＲスキューなどの水平位相ずれが原因になって画面上に曲がりが発生した場合に、ずれ量は入力をそのまま再現するためずれ量が大きくなるものの収束が速いという特性があり、ノイズによるジッタ（ランダムで極めて小さな画面上の曲がり）などは悪化する。
【００１３】
逆にＰＬＬ部の追従速度を遅くすると、ノイズによるジッタ（ランダムで極めて小さな画面上の曲がり）は目立たなくなり好ましいが、ＶＴＲ再生時に生ずるＶＴＲスキューなどの水平位相ずれが原因になって画面上に曲がりが発生した場合に、ずれ量は小さくなるが収束に時間が多くかかる特性となる。
【００１４】
従来のＩ／Ｐ変換部を内蔵したテレビ受信機では、画面目視上、ジッタ品位とＶＴＲスキューなどによる曲がり品位のバランスがとれるように前記書込みクロック発生ＰＬＬ部の追従速度と前記読出しクロック発生ＰＬＬ部の追従速度を決定していた。
【００１５】
そのため、通常のテレビジョン信号受信の場合と、ＶＴＲスキューなど水平位相ずれが予想される再生信号の場合とで、それぞれに最適なＰＬＬ追従速度を選ぶことができなかった。
【００１６】
一方、映像信号をデジタル信号処理する装置の公知例として、特開平８−１７２６０８号公報に記載されているものがある。該公報には、入力映像信号中の水平同期信号に同期したクロックを高速応答ＰＬＬ回路で作成し、このクロックにしたがってＡ／Ｄ変換器でディジタル信号に変換し、同クロックで画像メモリへの書き込みを行う。入力映像信号中の垂直同期信号に同期したクロックを低速応答ＰＬＬ回路で作成し、このクロックに従って画像メモリからのデータ読み出しを行う。これにより、入力映像信号に大きな変動があっても、画像メモリへのデータの書き込み、画像メモリからのデータの読み出しが安定してでき、以後の処理を確実に効率よく行い、また記録媒体への記録を正確に行うようにしている。
【００１７】
しかしながら、上記公報の映像信号処理装置では、現在映出している映像信号が標準信号（例えば通常のテレビジョン放送による映像信号）であるか、非標準信号（例えばＶＴＲ再生による映像信号）であるかに応じて、それぞれに最適な書き込み及び読み出しのＰＬＬ追従速度を選ぶことはできなかった。
【００１８】
【発明が解決しようとする課題】
上記の如く、従来のデジタル処理部を備えたテレビ受信機では、標準信号受信時と、非標準信号入力時とで、それぞれに最適なＰＬＬ追従速度を選ぶことができないという問題があった。
【００１９】
そこで、本発明は、上記の問題に鑑み、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なＰＬＬ追従速度を選ぶことができる映像表示装置を提供することを目的とするものである。
【００２２】
【課題を解決するための手段】
請求項１記載の発明による映像表示装置は、入力される映像信号が標準信号か非標準信号かを検出する第１の検出部と、
前記映像信号の垂直同期信号を検出する第２の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第１のＰＬＬ部と、前記メモリに対する読み出し用のクロックを発生する第２のＰＬＬ部と、
前記第１の検出部からの検出結果に基づいて、前記非標準信号の入力時に前記第２の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第１のＰＬＬ部の時定数を標準信号入力時よりも小さくするとともに、前記第２のＰＬＬ部の時定数を標準信号入力時よりも大きくなるように制御する制御部とを具備し、
前記第１，第２のＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする。
【００２３】
請求項１の発明においては、標準信号か非標準信号かを検出する第１の検出部を設ける一方、垂直同期信号を検出する第２の検出部を設け、且つ書き込み用クロックを発生する第１のＰＬＬ部と読み出し用のクロックを発生する第２のＰＬＬ部との２つのＰＬＬ部を有し、第１の検出部の検出結果に基づいて垂直同期信号に同期したある一定期間のみ第１のＰＬＬ部の時定数を標準信号入力時よりも小さくするとともに、第２のＰＬＬ部の時定数を標準信号入力時よりも大きくなるように制御することにより、通常のテレビジョン放送受信時などの標準信号の場合と、ＶＴＲスキューなど水平位相ずれが予想される非標準信号の場合とで、それぞれに最適なＰＬＬ追従速度を選ぶことができ、それぞれの場合の画面品位を向上させることができる。
【００２４】
請求項２記載の発明による映像表示装置は、入力される映像信号が標準信号か非標準信号かを検出する第１の検出部と、
前記映像信号の垂直同期信号を検出する第２の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第１のＰＬＬ部と、前記メモリに対する読み出し用のクロックを発生する第２のＰＬＬ部と、
前記第１の検出部からの検出結果に基づいて、前記非標準信号入力時に前記第２の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第１，第２のＰＬＬ部のＰＬＬ動作を停止させる制御部とを具備し、
前記第１，第２のＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする。
【００２５】
請求項２の発明においては、標準信号か非標準信号かを検出する第１の検出部を設ける一方、垂直同期信号を検出する第２の検出部を設け、且つ書き込み用クロックを発生する第１のＰＬＬ部と読み出し用のクロックを発生する第２のＰＬＬ部との２つのＰＬＬ部を有し、第１の検出部の検出結果に基づいて垂直同期信号に同期したある一定期間のみ第１，第２のＰＬＬ部のＰＬＬ動作を停止させることにより、通常のテレビジョン放送受信時などの標準信号の場合と、ＶＴＲスキューなど水平位相ずれが予想される非標準信号の場合とで、それぞれに最適なＰＬＬ追従速度を選ぶことができ、それぞれの場合の画面品位を向上させることができる。
【００２６】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図１は本発明の一実施の形態の映像表示装置のブロック図を示している。
【００２７】
図１において、アンテナ部から入力されたテレビジョン放送信号は、選局部２にて選局及び復調が行われた後、復調された複合映像信号からＹ／Ｃ分離部３にて輝度信号（Ｙ）と色信号（Ｃ）が分離される。一方、外部映像機器（例えばＶＴＲ）からの複合映像信号も入力端子３１より入力可能とされ、外部入力があって入力切り換えが行われた時はその外部入力のＹＣ分離が行われる。なお、Ｙ／Ｃ分離部３における、選局部２からの復調映像信号と入力端子３１からの外部映像信号との切り換えは、図示しないリモコン送信機などの操作手段による切換え指示に基づいて制御部８Ａが切り換え制御することによって行われる。
【００２８】
標準信号／非標準信号検出部１１は、現在入力している映像信号が通常のテレビジョン放送受信時の再生映像信号などの標準信号であるか、それともＶＴＲスキューなど水平位相ずれが予想されるＶＴＲ再生信号などの非標準信号であるかを検出し、その検出結果を例えばＩＩＣバスなどの信号路を通して制御部８Ａに伝達する。
【００２９】
Ｖ／Ｃ／Ｄ処理部４は、映像信号（Ｖ）と色信号（Ｃ）と同期信号（Ｄ）の各信号処理を行うもので、内部にＡＦＣ回路部４ａを備えており、ＡＦＣ処理を行なったＨＤ信号を発生して、信号線４ｂを介して書込みクロック発生ＰＬＬ部９に供給し、信号線４ｃを介して読出しクロック発生ＰＬＬ部１０に供給する。
【００３０】
Ｉ／Ｐ変換部５は、例えば、ラインメモリによる１Ｈ遅延回路と加算器と倍速変換メモリとを備えて構成され、１Ｈ遅延回路にて１Ｈ遅延した水平ラインと１Ｈ遅延回路を通さない現在の水平ラインとの垂直方向２ラインの平均値を補間信号としてインタレース信号の走査線間に埋め込み、プログレッシブ信号に変換する。
【００３１】
書込みクロック発生ＰＬＬ部９は前記供給されたＨＤ信号にロックした書込みクロック信号を発生してＩ／Ｐ変換部５に供給する。
【００３２】
読出しクロック発生ＰＬＬ部１０は前記供給されたＨＤ信号にロックした読出しクロック信号を発生してＩ／Ｐ変換部５に供給する。
【００３３】
書込みクロック発生ＰＬＬ部９及び読出しクロック発生ＰＬＬ部１０はそれぞれ、クロックを発生する電圧制御発振器，クロックを分周する分周器，基準信号としてのＨＤ信号と分周出力の位相比較を行う位相比較器，位相比較器の出力の低域成分を抽出して電圧制御発振器に制御電圧として供給するローパスフィルタを内蔵している。
【００３４】
書込みクロック発生ＰＬＬ部９ならびに読出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィルタ回路９１，１０１を備えており、その回路定数（図では抵抗値及びコンデンサ容量）の一部（抵抗値）がスイッチ１２，１３によって切り換えられるようになっている。即ち、フィルタ回路９１は、ＰＬＬ部９の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１１と、該コンデンサＣ１１に並列接続した抵抗Ｒ１１とコンデンサＣ１２の直列回路と、前記抵抗Ｒ１１に並列接続した抵抗Ｒ１２とスイッチ１２の直列回路とで構成されている。同様に、フィルタ回路１０１は、ＰＬＬ部１０の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１３と、該コンデンサＣ１３に並列接続した抵抗Ｒ１３とコンデンサＣ１４の直列回路と、前記抵抗Ｒ１３に並列接続した抵抗Ｒ１４とスイッチ１３の直列回路とで構成されている。これらのフィルタ回路９１，１０１のスイッチ１２，１３による時定数切り換えによって、ＰＬＬ部９，１０の各ＰＬＬ動作の追従速度が２段階に切り換え可能となっている。
【００３５】
スイッチ１２がオフ且つスイッチ１３がオンの状態で標準信号のジッタ性能が最良になるように、書込みクロック発生ＰＬＬ部９の外付けフィルタ回路９１と読出しクロック発生ＰＬＬ部１０の外付けフィルタ回路１０１の各時定数が設定されている。
【００３６】
ＲＧＢ変換部６は、赤（Ｒ）と緑（Ｇ）とＢ（青）の各原色信号を生成してカラー受像管（ＣＰＴ）部７に供給する。
【００３７】
制御部８Ａは、機器内データバスであるＩＩＣ（Ｉｎｔｅｒ−ＩＣ）バスにて受像機各部を制御する。制御部８Ａは、標準信号／非標準信号検出部１１からの検出結果に応じて、前記スイッチ１２をオン又はオフさせるための制御信号１４、前記スイッチ１３をオン又はオフさせるための制御信号１５をそれぞれ出力し、書込みクロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１０それぞれの時定数を別々に変化させる。
【００３８】
制御部８Ａは標準信号／非標準信号検出部１１の検出結果が標準信号の場合には、スイッチ１２をオフ、スイッチ１３をオンの状態に保持する。
【００３９】
制御部８Ａは標準信号／非標準信号検出部１１の検出結果が非標準信号の場合には、スイッチ１２をオン、スイッチ１３をオフの状態に切り換える。スイッチ１２がオンになったことにより書込みクロック発生ＰＬＬ部９のフィルタ時定数は小さくなりＰＬＬ追従速度が速くなり、スイッチ１３がオフになったことにより読出しクロック発生ＰＬＬ部１０のフィルタ時定数は大きくなりＰＬＬ追従速度が遅くなる。このように制御することにより、ＶＴＲスキューなどの位相ずれによる画面上の曲がりの影響を改善することができる。
【００４０】
図１の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なＰＬＬ追従速度を選ぶことができ、クロック発生用ＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善することができる。
【００４１】
図２は本発明の他の実施の形態の映像表示装置のブロック図を示している。
図２において、符号１〜１５までは図１の実施の形態と同様であり、１６はＶ／Ｃ／Ｄ処理部４の垂直同期信号検出部で検出した垂直同期信号であり、この信号１６は制御部８Ｂに伝達される。
【００４２】
図１の実施の形態の場合には、制御部８Ａは標準信号／非標準信号検出部１１の検出結果が非標準信号の場合に、スイッチ１２をオン、スイッチ１３をオフの状態に切り換えるものであった。
【００４３】
これに対して図２の実施の形態では、制御部８Ｂは標準信号／非標準信号検出部１１の検出結果が非標準信号の場合で且つ垂直同期信号１６に同期したある一定期間のみ、スイッチ１２をオン、スイッチ１３をオフの状態に切り換えるように制御するものである。これ以外の構成は、図１の場合と同様である。
【００４４】
このように制御することにより、入力される映像信号が非標準信号の場合は、位相ずれによる影響が回復されるまでの一定期間のみＰＬＬ時定数を標準信号の場合とは異なった時定数に変更することによってＰＬＬ追従速度を変更し、位相ずれの影響が回復した後は標準信号と同じＰＬＬ時定数に戻すことができる。
【００４５】
図２の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なＰＬＬ追従速度を選ぶことができ、特にＶＴＲスキューなどの位相ずれによる影響がある特定期間のみＰＬＬ追従速度を変化させて、画面上の曲がりの影響を効率的に改善することができる。
【００４６】
図３は本発明のもう１つの他の実施の形態の映像表示装置のブロック図を示している。
【００４７】
図３において、符号１〜７までは図２の実施の形態と同様である。図１，図２とは異なり、書込みクロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１０の各フィルタ回路にはスイッチ１２，１３は設けられていない。フィルタ回路９１Ａは、ＰＬＬ部９の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１１と、該コンデンサＣ１１に並列接続した抵抗Ｒ１１とコンデンサＣ１２の直列回路とで構成されている。フィルタ回路１０１Ａは、ＰＬＬ部１０の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１３と、該コンデンサＣ１３に並列接続した抵抗Ｒ１３とコンデンサＣ１４の直列回路と、前記抵抗Ｒ１３に並列接続した抵抗Ｒ１４とで構成されている。即ち、標準信号入力時にジッタ性能が最良となるように、フィルタ回路定数（抵抗値及びコンデンサ容量）が予め固定してある。
【００４８】
制御部８Ｃは、標準信号／非標準信号検出部１１からの検出結果，及びＶ／Ｃ／Ｄ処理部４の垂直同期信号検出部からの垂直同期信号１６を入力し、非標準信号を検出した場合に垂直同期信号１６に同期したある一定期間のみ制御部８Ｃから書込みクロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１０の例えばディスイネーブル端子９ａ，１０ａを制御してＰＬＬ動作を停止させることにより、非標準信号時のみＶＴＲスキューなどの位相ずれによる画面上の曲がりの影響を改善することができる。
【００４９】
図３の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、非標準信号時でかつ垂直同期信号に同期した特定期間のみＰＬＬ動作を停止させることにより、特にＶＴＲスキューなどの位相ずれによる画面上の曲がりの影響を効率的に改善することができる。
【００５０】
【発明の効果】
以上述べたように本発明によれば、入力される映像信号が標準信号か非標準信号かを検出する手段を設け、その検出結果に応じて、通常のテレビジョン放送受信時による標準信号の場合と、ＶＴＲスキューなど水平位相ずれが予想される非標準信号の場合で、それぞれに最適なＰＬＬ追従速度を選定したり、或いはＰＬＬ動作を停止させることにより、画面上の曲がりの影響を改善し、それぞれの場合の画面品位を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の映像表示装置を示すブロック図。
【図２】本発明の他の実施の形態の映像表示装置を示すブロック図。
【図３】本発明のもう１つの他の実施の形態の映像表示装置のブロック図。
【図４】従来のＩ／Ｐ変換部を備えたテレビ受像機の示すブロック図。
【符号の説明】
４…Ｖ／Ｃ／Ｄ処理部（垂直同期信号の検出部を含む）
５…Ｉ／Ｐ変換部
８Ａ，８Ｂ，８Ｃ…制御部
９…書込みクロック発生ＰＬＬ部
１０…読出しクロック発生ＰＬＬ部
１１…標準信号／非標準信号検出部
【発明の属する技術分野】
本発明は、多画面処理，Ｉ／Ｐ変換処理，スケーラ処理などのデジタル処理部を備えたテレビ受像機などの映像表示装置に関する。
【０００２】
【従来の技術】
従来、テレビ受像機の構成には、大別して、アナログ放送のテレビジョン信号を受信し、アナログ信号処理により受像管などの表示手段に表示するアナログテレビ受像機、アナログ放送を受信するテレビ受像機の映像処理回路にデジタル回路を採用したデジタル化テレビ受像機、テレビジョン放送信号として映像も音声もデジタル信号として伝送したものを受信し復調して表示するデジタル放送テレビ受像機がある。
【０００３】
デジタル化テレビ受像機，デジタル放送テレビ受像機には、多画面処理，Ｉ／Ｐ（Ｉｎｔｅｒｌａｃｅ ｔｏ Ｐｒｏｇｒｅｓｓｉｖｅ）変換処理，スケーラ処理などのデジタル処理部を備えたものがある。多画面処理は、ピクチャ・イン・ピクチャ（ＰＩＰ）、ピクチャ・アウト・ピクチャ（ＰＯＰ）、多画面分割などの表示を行うための処理である。Ｉ／Ｐ変換処理は、入力されるインタレース映像信号の走査線間に補間信号を埋め込んでプログレッシブ映像信号に走査線変換して出力する処理である。また、スケーラ処理は、垂直方向，水平方向に画面サイズを拡大／縮小して表示するための処理である。
【０００４】
図４は従来のＩ／Ｐ変換部を備えたテレビ受像機の構成例を示す。
図４において、テレビ受像機は、テレビジョン放送信号を入力するアンテナ部１と、選局及び復調を行う選局部２と、復調された複合映像信号を入力し、輝度信号（Ｙ）と色信号（Ｃ）の分離を行う一方入力端子３１を有し外部映像機器（例えばＶＴＲ）からの複合映像信号をも入力しＹＣ分離可能とするＹ／Ｃ分離部３と、映像信号（Ｖ）と色信号（Ｃ）と同期信号（Ｄ）の各処理を行うＶ／Ｃ／Ｄ処理部４と、倍速変換メモリを有し、インタレース信号形態をプログレッシブ信号形態に変換するＩ／Ｐ変換部５と、赤（Ｒ）と緑（Ｇ）とＢ（青）の各原色信号を生成するＲＧＢ変換部６と、カラー受像管（ＣＰＴ）部７と、機器内データバスであるＩＩＣ（Inter-IC）バスにて受像機各部を制御するための制御部８と、Ｉ／Ｐ変換部５に供給する書込みクロックを発生する書込みクロック発生ＰＬＬ部９と、Ｉ／Ｐ変換部５に供給する読出しクロックを発生する読出しクロック発生ＰＬＬ部１０と有して構成されている。なお、Ｙ／Ｃ分離部３における、選局部２からの複合映像信号と入力端子３１から外部入力された複合映像信号との入力切り換えは、図示しないリモコン送信機などの操作手段による切換え指示に基づいて制御部８が切り換え制御することによって行われる。
【０００５】
Ｖ／Ｃ／Ｄ処理部４は内部にＡＦＣ回路部４ａを備えており、ＡＦＣ処理を行なった水平同期信号（以下、ＨＤ信号という）を発生して信号線４ｂを介して書込みクロック発生ＰＬＬ部９に供給する一方、信号線４ｃを介して読出しクロック発生ＰＬＬ部１０に供給する。
【０００６】
Ｉ／Ｐ変換部５は、例えば、ラインメモリによる１水平周期（１Ｈ）の遅延回路と加算器と倍速変換メモリとを備えて構成され、その１Ｈ遅延回路を通した水平ラインと１Ｈ遅延回路を通さない現在の水平ラインとの垂直方向２ラインの平均値を補間信号としてインタレース信号の走査線間に埋め込み、プログレッシブ信号に変換する。
【０００７】
書込みクロック発生ＰＬＬ部９は前記供給されたＨＤ信号にロックした書込みクロック信号を発生してＩ／Ｐ変換部５に供給する。
【０００８】
読出しクロック発生ＰＬＬ部１０は前記供給されたＨＤ信号にロックした読出しクロック信号を発生してＩ／Ｐ変換部５に供給する。
【０００９】
書込みクロック発生ＰＬＬ部９及び読出しクロック発生ＰＬＬ部１０はそれぞれ、クロックを発生する電圧制御発振器，クロックを分周する分周器，基準信号としてのＨＤ信号と分周出力の位相比較を行う位相比較器，位相比較器の出力の低域成分を抽出して電圧制御発振器に制御電圧として供給するローパスフィルタを内蔵している。
【００１０】
書込みクロック発生ＰＬＬ部９ならびに読出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィルタ回路９Ａ，１０Ａを備えており、その回路定数（図では抵抗値とコンデンサ容量）によってＰＬＬ動作の追従速度が変化する。フィルタ回路９Ａは抵抗Ｒ１とコンデンサＣ１，Ｃ２で構成され、フィルタ回路１０Ａは抵抗Ｒ２とコンデンサＣ３，Ｃ４で構成されている。
【００１１】
図４に示す外付けフィルタ回路の場合、 一般に、抵抗の定数を大きくすると追従速度が遅くなり、抵抗の定数を小さくすると追従速度が速くなる。
【００１２】
一般にＰＬＬ部の追従速度を速くすると、ＨＤ信号に生ずるＶＴＲスキューなどの水平位相ずれが原因になって画面上に曲がりが発生した場合に、ずれ量は入力をそのまま再現するためずれ量が大きくなるものの収束が速いという特性があり、ノイズによるジッタ（ランダムで極めて小さな画面上の曲がり）などは悪化する。
【００１３】
逆にＰＬＬ部の追従速度を遅くすると、ノイズによるジッタ（ランダムで極めて小さな画面上の曲がり）は目立たなくなり好ましいが、ＶＴＲ再生時に生ずるＶＴＲスキューなどの水平位相ずれが原因になって画面上に曲がりが発生した場合に、ずれ量は小さくなるが収束に時間が多くかかる特性となる。
【００１４】
従来のＩ／Ｐ変換部を内蔵したテレビ受信機では、画面目視上、ジッタ品位とＶＴＲスキューなどによる曲がり品位のバランスがとれるように前記書込みクロック発生ＰＬＬ部の追従速度と前記読出しクロック発生ＰＬＬ部の追従速度を決定していた。
【００１５】
そのため、通常のテレビジョン信号受信の場合と、ＶＴＲスキューなど水平位相ずれが予想される再生信号の場合とで、それぞれに最適なＰＬＬ追従速度を選ぶことができなかった。
【００１６】
一方、映像信号をデジタル信号処理する装置の公知例として、特開平８−１７２６０８号公報に記載されているものがある。該公報には、入力映像信号中の水平同期信号に同期したクロックを高速応答ＰＬＬ回路で作成し、このクロックにしたがってＡ／Ｄ変換器でディジタル信号に変換し、同クロックで画像メモリへの書き込みを行う。入力映像信号中の垂直同期信号に同期したクロックを低速応答ＰＬＬ回路で作成し、このクロックに従って画像メモリからのデータ読み出しを行う。これにより、入力映像信号に大きな変動があっても、画像メモリへのデータの書き込み、画像メモリからのデータの読み出しが安定してでき、以後の処理を確実に効率よく行い、また記録媒体への記録を正確に行うようにしている。
【００１７】
しかしながら、上記公報の映像信号処理装置では、現在映出している映像信号が標準信号（例えば通常のテレビジョン放送による映像信号）であるか、非標準信号（例えばＶＴＲ再生による映像信号）であるかに応じて、それぞれに最適な書き込み及び読み出しのＰＬＬ追従速度を選ぶことはできなかった。
【００１８】
【発明が解決しようとする課題】
上記の如く、従来のデジタル処理部を備えたテレビ受信機では、標準信号受信時と、非標準信号入力時とで、それぞれに最適なＰＬＬ追従速度を選ぶことができないという問題があった。
【００１９】
そこで、本発明は、上記の問題に鑑み、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なＰＬＬ追従速度を選ぶことができる映像表示装置を提供することを目的とするものである。
【００２２】
【課題を解決するための手段】
請求項１記載の発明による映像表示装置は、入力される映像信号が標準信号か非標準信号かを検出する第１の検出部と、
前記映像信号の垂直同期信号を検出する第２の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第１のＰＬＬ部と、前記メモリに対する読み出し用のクロックを発生する第２のＰＬＬ部と、
前記第１の検出部からの検出結果に基づいて、前記非標準信号の入力時に前記第２の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第１のＰＬＬ部の時定数を標準信号入力時よりも小さくするとともに、前記第２のＰＬＬ部の時定数を標準信号入力時よりも大きくなるように制御する制御部とを具備し、
前記第１，第２のＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする。
【００２３】
請求項１の発明においては、標準信号か非標準信号かを検出する第１の検出部を設ける一方、垂直同期信号を検出する第２の検出部を設け、且つ書き込み用クロックを発生する第１のＰＬＬ部と読み出し用のクロックを発生する第２のＰＬＬ部との２つのＰＬＬ部を有し、第１の検出部の検出結果に基づいて垂直同期信号に同期したある一定期間のみ第１のＰＬＬ部の時定数を標準信号入力時よりも小さくするとともに、第２のＰＬＬ部の時定数を標準信号入力時よりも大きくなるように制御することにより、通常のテレビジョン放送受信時などの標準信号の場合と、ＶＴＲスキューなど水平位相ずれが予想される非標準信号の場合とで、それぞれに最適なＰＬＬ追従速度を選ぶことができ、それぞれの場合の画面品位を向上させることができる。
【００２４】
請求項２記載の発明による映像表示装置は、入力される映像信号が標準信号か非標準信号かを検出する第１の検出部と、
前記映像信号の垂直同期信号を検出する第２の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第１のＰＬＬ部と、前記メモリに対する読み出し用のクロックを発生する第２のＰＬＬ部と、
前記第１の検出部からの検出結果に基づいて、前記非標準信号入力時に前記第２の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第１，第２のＰＬＬ部のＰＬＬ動作を停止させる制御部とを具備し、
前記第１，第２のＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする。
【００２５】
請求項２の発明においては、標準信号か非標準信号かを検出する第１の検出部を設ける一方、垂直同期信号を検出する第２の検出部を設け、且つ書き込み用クロックを発生する第１のＰＬＬ部と読み出し用のクロックを発生する第２のＰＬＬ部との２つのＰＬＬ部を有し、第１の検出部の検出結果に基づいて垂直同期信号に同期したある一定期間のみ第１，第２のＰＬＬ部のＰＬＬ動作を停止させることにより、通常のテレビジョン放送受信時などの標準信号の場合と、ＶＴＲスキューなど水平位相ずれが予想される非標準信号の場合とで、それぞれに最適なＰＬＬ追従速度を選ぶことができ、それぞれの場合の画面品位を向上させることができる。
【００２６】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明する。
図１は本発明の一実施の形態の映像表示装置のブロック図を示している。
【００２７】
図１において、アンテナ部から入力されたテレビジョン放送信号は、選局部２にて選局及び復調が行われた後、復調された複合映像信号からＹ／Ｃ分離部３にて輝度信号（Ｙ）と色信号（Ｃ）が分離される。一方、外部映像機器（例えばＶＴＲ）からの複合映像信号も入力端子３１より入力可能とされ、外部入力があって入力切り換えが行われた時はその外部入力のＹＣ分離が行われる。なお、Ｙ／Ｃ分離部３における、選局部２からの復調映像信号と入力端子３１からの外部映像信号との切り換えは、図示しないリモコン送信機などの操作手段による切換え指示に基づいて制御部８Ａが切り換え制御することによって行われる。
【００２８】
標準信号／非標準信号検出部１１は、現在入力している映像信号が通常のテレビジョン放送受信時の再生映像信号などの標準信号であるか、それともＶＴＲスキューなど水平位相ずれが予想されるＶＴＲ再生信号などの非標準信号であるかを検出し、その検出結果を例えばＩＩＣバスなどの信号路を通して制御部８Ａに伝達する。
【００２９】
Ｖ／Ｃ／Ｄ処理部４は、映像信号（Ｖ）と色信号（Ｃ）と同期信号（Ｄ）の各信号処理を行うもので、内部にＡＦＣ回路部４ａを備えており、ＡＦＣ処理を行なったＨＤ信号を発生して、信号線４ｂを介して書込みクロック発生ＰＬＬ部９に供給し、信号線４ｃを介して読出しクロック発生ＰＬＬ部１０に供給する。
【００３０】
Ｉ／Ｐ変換部５は、例えば、ラインメモリによる１Ｈ遅延回路と加算器と倍速変換メモリとを備えて構成され、１Ｈ遅延回路にて１Ｈ遅延した水平ラインと１Ｈ遅延回路を通さない現在の水平ラインとの垂直方向２ラインの平均値を補間信号としてインタレース信号の走査線間に埋め込み、プログレッシブ信号に変換する。
【００３１】
書込みクロック発生ＰＬＬ部９は前記供給されたＨＤ信号にロックした書込みクロック信号を発生してＩ／Ｐ変換部５に供給する。
【００３２】
読出しクロック発生ＰＬＬ部１０は前記供給されたＨＤ信号にロックした読出しクロック信号を発生してＩ／Ｐ変換部５に供給する。
【００３３】
書込みクロック発生ＰＬＬ部９及び読出しクロック発生ＰＬＬ部１０はそれぞれ、クロックを発生する電圧制御発振器，クロックを分周する分周器，基準信号としてのＨＤ信号と分周出力の位相比較を行う位相比較器，位相比較器の出力の低域成分を抽出して電圧制御発振器に制御電圧として供給するローパスフィルタを内蔵している。
【００３４】
書込みクロック発生ＰＬＬ部９ならびに読出しクロック発生ＰＬＬ部１０はそれぞれ外付けのフィルタ回路９１，１０１を備えており、その回路定数（図では抵抗値及びコンデンサ容量）の一部（抵抗値）がスイッチ１２，１３によって切り換えられるようになっている。即ち、フィルタ回路９１は、ＰＬＬ部９の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１１と、該コンデンサＣ１１に並列接続した抵抗Ｒ１１とコンデンサＣ１２の直列回路と、前記抵抗Ｒ１１に並列接続した抵抗Ｒ１２とスイッチ１２の直列回路とで構成されている。同様に、フィルタ回路１０１は、ＰＬＬ部１０の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１３と、該コンデンサＣ１３に並列接続した抵抗Ｒ１３とコンデンサＣ１４の直列回路と、前記抵抗Ｒ１３に並列接続した抵抗Ｒ１４とスイッチ１３の直列回路とで構成されている。これらのフィルタ回路９１，１０１のスイッチ１２，１３による時定数切り換えによって、ＰＬＬ部９，１０の各ＰＬＬ動作の追従速度が２段階に切り換え可能となっている。
【００３５】
スイッチ１２がオフ且つスイッチ１３がオンの状態で標準信号のジッタ性能が最良になるように、書込みクロック発生ＰＬＬ部９の外付けフィルタ回路９１と読出しクロック発生ＰＬＬ部１０の外付けフィルタ回路１０１の各時定数が設定されている。
【００３６】
ＲＧＢ変換部６は、赤（Ｒ）と緑（Ｇ）とＢ（青）の各原色信号を生成してカラー受像管（ＣＰＴ）部７に供給する。
【００３７】
制御部８Ａは、機器内データバスであるＩＩＣ（Ｉｎｔｅｒ−ＩＣ）バスにて受像機各部を制御する。制御部８Ａは、標準信号／非標準信号検出部１１からの検出結果に応じて、前記スイッチ１２をオン又はオフさせるための制御信号１４、前記スイッチ１３をオン又はオフさせるための制御信号１５をそれぞれ出力し、書込みクロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１０それぞれの時定数を別々に変化させる。
【００３８】
制御部８Ａは標準信号／非標準信号検出部１１の検出結果が標準信号の場合には、スイッチ１２をオフ、スイッチ１３をオンの状態に保持する。
【００３９】
制御部８Ａは標準信号／非標準信号検出部１１の検出結果が非標準信号の場合には、スイッチ１２をオン、スイッチ１３をオフの状態に切り換える。スイッチ１２がオンになったことにより書込みクロック発生ＰＬＬ部９のフィルタ時定数は小さくなりＰＬＬ追従速度が速くなり、スイッチ１３がオフになったことにより読出しクロック発生ＰＬＬ部１０のフィルタ時定数は大きくなりＰＬＬ追従速度が遅くなる。このように制御することにより、ＶＴＲスキューなどの位相ずれによる画面上の曲がりの影響を改善することができる。
【００４０】
図１の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なＰＬＬ追従速度を選ぶことができ、クロック発生用ＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善することができる。
【００４１】
図２は本発明の他の実施の形態の映像表示装置のブロック図を示している。
図２において、符号１〜１５までは図１の実施の形態と同様であり、１６はＶ／Ｃ／Ｄ処理部４の垂直同期信号検出部で検出した垂直同期信号であり、この信号１６は制御部８Ｂに伝達される。
【００４２】
図１の実施の形態の場合には、制御部８Ａは標準信号／非標準信号検出部１１の検出結果が非標準信号の場合に、スイッチ１２をオン、スイッチ１３をオフの状態に切り換えるものであった。
【００４３】
これに対して図２の実施の形態では、制御部８Ｂは標準信号／非標準信号検出部１１の検出結果が非標準信号の場合で且つ垂直同期信号１６に同期したある一定期間のみ、スイッチ１２をオン、スイッチ１３をオフの状態に切り換えるように制御するものである。これ以外の構成は、図１の場合と同様である。
【００４４】
このように制御することにより、入力される映像信号が非標準信号の場合は、位相ずれによる影響が回復されるまでの一定期間のみＰＬＬ時定数を標準信号の場合とは異なった時定数に変更することによってＰＬＬ追従速度を変更し、位相ずれの影響が回復した後は標準信号と同じＰＬＬ時定数に戻すことができる。
【００４５】
図２の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、それぞれに最適なＰＬＬ追従速度を選ぶことができ、特にＶＴＲスキューなどの位相ずれによる影響がある特定期間のみＰＬＬ追従速度を変化させて、画面上の曲がりの影響を効率的に改善することができる。
【００４６】
図３は本発明のもう１つの他の実施の形態の映像表示装置のブロック図を示している。
【００４７】
図３において、符号１〜７までは図２の実施の形態と同様である。図１，図２とは異なり、書込みクロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１０の各フィルタ回路にはスイッチ１２，１３は設けられていない。フィルタ回路９１Ａは、ＰＬＬ部９の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１１と、該コンデンサＣ１１に並列接続した抵抗Ｒ１１とコンデンサＣ１２の直列回路とで構成されている。フィルタ回路１０１Ａは、ＰＬＬ部１０の外付けフィルタ接続端子と基準電位点間に接続したコンデンサＣ１３と、該コンデンサＣ１３に並列接続した抵抗Ｒ１３とコンデンサＣ１４の直列回路と、前記抵抗Ｒ１３に並列接続した抵抗Ｒ１４とで構成されている。即ち、標準信号入力時にジッタ性能が最良となるように、フィルタ回路定数（抵抗値及びコンデンサ容量）が予め固定してある。
【００４８】
制御部８Ｃは、標準信号／非標準信号検出部１１からの検出結果，及びＶ／Ｃ／Ｄ処理部４の垂直同期信号検出部からの垂直同期信号１６を入力し、非標準信号を検出した場合に垂直同期信号１６に同期したある一定期間のみ制御部８Ｃから書込みクロック発生ＰＬＬ部９，読出しクロック発生ＰＬＬ部１０の例えばディスイネーブル端子９ａ，１０ａを制御してＰＬＬ動作を停止させることにより、非標準信号時のみＶＴＲスキューなどの位相ずれによる画面上の曲がりの影響を改善することができる。
【００４９】
図３の実施の形態によれば、現在入力している映像信号が標準信号であるか、非標準信号であるかに応じて、非標準信号時でかつ垂直同期信号に同期した特定期間のみＰＬＬ動作を停止させることにより、特にＶＴＲスキューなどの位相ずれによる画面上の曲がりの影響を効率的に改善することができる。
【００５０】
【発明の効果】
以上述べたように本発明によれば、入力される映像信号が標準信号か非標準信号かを検出する手段を設け、その検出結果に応じて、通常のテレビジョン放送受信時による標準信号の場合と、ＶＴＲスキューなど水平位相ずれが予想される非標準信号の場合で、それぞれに最適なＰＬＬ追従速度を選定したり、或いはＰＬＬ動作を停止させることにより、画面上の曲がりの影響を改善し、それぞれの場合の画面品位を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の映像表示装置を示すブロック図。
【図２】本発明の他の実施の形態の映像表示装置を示すブロック図。
【図３】本発明のもう１つの他の実施の形態の映像表示装置のブロック図。
【図４】従来のＩ／Ｐ変換部を備えたテレビ受像機の示すブロック図。
【符号の説明】
４…Ｖ／Ｃ／Ｄ処理部（垂直同期信号の検出部を含む）
５…Ｉ／Ｐ変換部
８Ａ，８Ｂ，８Ｃ…制御部
９…書込みクロック発生ＰＬＬ部
１０…読出しクロック発生ＰＬＬ部
１１…標準信号／非標準信号検出部
Claims (2)
- 入力される映像信号が標準信号か非標準信号かを検出する第１の検出部と、
前記映像信号の垂直同期信号を検出する第２の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第１のＰＬＬ部と、前記メモリに対する読み出し用のクロックを発生する第２のＰＬＬ部と、
前記第１の検出部からの検出結果に基づいて、前記非標準信号の入力時に前記第２の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第１のＰＬＬ部の時定数を標準信号入力時よりも小さくするとともに、前記第２のＰＬＬ部の時定数を標準信号入力時よりも大きくなるように制御する制御部とを具備し、
前記第１，第２のＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする映像表示装置。 - 入力される映像信号が標準信号か非標準信号かを検出する第１の検出部と、
前記映像信号の垂直同期信号を検出する第２の検出部と、
前記映像信号を記憶するメモリと、
前記メモリに対する書き込み用クロックを発生する第１のＰＬＬ部と、前記メモリに対する読み出し用のクロックを発生する第２のＰＬＬ部と、
前記第１の検出部からの検出結果に基づいて、前記非標準信号入力時に前記第２の検出部で検出した垂直同期信号に同期したある一定期間のみ前記第１，第２のＰＬＬ部のＰＬＬ動作を停止させる制御部とを具備し、
前記第１，第２のＰＬＬ部の応答性に起因する画面上の曲がりの影響を改善したことを特徴とする映像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367711A JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001367711A JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003169230A JP2003169230A (ja) | 2003-06-13 |
| JP3544198B2 true JP3544198B2 (ja) | 2004-07-21 |
Family
ID=19177415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001367711A Expired - Fee Related JP3544198B2 (ja) | 2001-11-30 | 2001-11-30 | 映像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544198B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI371970B (en) * | 2004-07-16 | 2012-09-01 | Thomson Licensing Sa | Preventing picture jitter in a digitized video signal |
-
2001
- 2001-11-30 JP JP2001367711A patent/JP3544198B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003169230A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6229573B1 (en) | Synchronization control circuit | |
| US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
| JP3800337B2 (ja) | デジタル伝送システムおよびクロック再生装置 | |
| US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
| JPH04293384A (ja) | 画像表示装置 | |
| US8233092B2 (en) | Video signal processing device | |
| US5896177A (en) | Device for controlling an aspect ratio in tv-monitor integrated wide screen receiver | |
| JP3544198B2 (ja) | 映像表示装置 | |
| US20040061530A1 (en) | Clock conversion apparatus, clock conversion method, video display apparatus, and memory address setting method | |
| WO2009081627A1 (en) | Interpolation processing apparatus, interpolation processing method, and picture display apparatus | |
| JP3320576B2 (ja) | 発振回路 | |
| JP3780150B2 (ja) | 映像表示装置 | |
| JP3351759B2 (ja) | 同期信号制御回路 | |
| JP4639433B2 (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JP4663134B2 (ja) | アナログ・ビデオ信号のａ／ｄ変換装置および方法 | |
| JP2760565B2 (ja) | 時間ずれ検出回路 | |
| JP2525431B2 (ja) | Ｒｇｂマルチ端子入力対応型順次走査変換テレビジョン受像機 | |
| JP2615749B2 (ja) | テレビジョン受像機 | |
| JP3138670B2 (ja) | 同期信号調整機能付き映像記憶再生装置 | |
| JP2000244943A (ja) | 画像情報信号記録再生装置 | |
| JP2517619B2 (ja) | テレビジョン受像機 | |
| JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
| JP2564744Y2 (ja) | Ｍｕｓｅ−ｎｔｓｃコンバータ | |
| JP2523738B2 (ja) | テレビジョン受像機 | |
| JP2003348374A (ja) | 位相同期ループ回路、時間軸補正回路および方法、ならびに画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040331 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |