JP2007082001A - クロック生成回路、およびそれを搭載した電子機器 - Google Patents
クロック生成回路、およびそれを搭載した電子機器 Download PDFInfo
- Publication number
- JP2007082001A JP2007082001A JP2005269075A JP2005269075A JP2007082001A JP 2007082001 A JP2007082001 A JP 2007082001A JP 2005269075 A JP2005269075 A JP 2005269075A JP 2005269075 A JP2005269075 A JP 2005269075A JP 2007082001 A JP2007082001 A JP 2007082001A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- generation circuit
- value
- clock generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Television Receiver Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 第1分周器110は、所定の伝送規格にしたがい受信したビデオクロックを同様に受信した比率情報を用いて分周し、基準クロックを生成する。位相比較器120は、基準クロックと本クロック生成回路100の出力を起点とする帰還クロックとを比較し、それらの誤差を打ち消すための制御信号を出力する。電圧制御発振器140は、制御信号に応じた発振周波数でクロックを出力する。第2分周器150は、電圧制御発振器140の出力クロックを比率情報を用いて分周し、分周したクロックを位相比較器120に入力する。位相比較器120の基準クロックは、音声帯域外の周波数に設定される。
【選択図】 図1
Description
fo=fv÷N1×N2 ・・・(式1)
したがって、第1分周器110の分周比および第2分周器150の分周比を同じ値で除算しても、出力クロックの周波数は変化しない。
Claims (11)
- 第1クロックおよびそのクロックとの比率情報を所定の伝送規格にしたがい受信して、送信側で利用されている第2クロックを受信側で再生するクロック生成回路であって、
前記第1クロックを前記比率情報を利用して分周し、基準クロックを生成する第1分周器と、
前記基準クロックと、本クロック生成回路の出力を起点とする帰還クロックとを比較し、それらの誤差を打ち消すための制御信号を出力する位相比較器と、
前記制御信号に応じた発振周波数でクロックを出力する電圧制御発振器と、
前記電圧制御発振器の出力クロックを前記比率情報を利用して分周し、分周したクロックを前記帰還クロックとして前記位相比較器に入力する第2分周器と、を備え、
前記基準クロックの周波数は、音声帯域外に設定されることを特徴とするクロック生成回路。 - 前記第1クロックは、ビデオクロックであり、
前記第2クロックは、オーディオクロックであることを特徴とする請求項1に記載のクロック生成回路。 - 前記位相比較器の出力する制御信号に含まれるノイズ成分を低減し、前記電圧制御発振器に出力するループフィルタをさらに備えることを特徴とする請求項1または2に記載のクロック生成回路。
- 前記所定の伝送規格は、音声帯域内の周波数に対応する周期で前記比率情報を受信側に伝送する規格であり、
前記第1分周器および前記第2分周器は、
前記基準クロックの周波数が音声帯域外に設定されるよう、前記比率情報を所定値で除算した値を分周比として用いて、入力されるクロックを分周することを特徴とする請求項1から3のいずれかに記載のクロック生成回路。 - 前記所定値は、2n(nは自然数)であり、
前記基準クロックの周波数が音声帯域外を満たす最小の2nで前記比率情報が除算されることを特徴とする請求項4に記載のクロック生成回路。 - 前記比率情報は、所定ビット数のデジタルデータで記述され、前記デジタルデータの最下位ビットからn(nは自然数)ビット分のデータが取り除かれることにより、2n(nは自然数)で除算されることを特徴とする請求項4または5に記載のクロック生成回路。
- 前記第1分周器および前記第2分周器は、
前記最下位ビットからnビット分のデータが取り除かれたビットデータが設定され、そのビットデータを、入力されるクロックに対応してカウントダウンするカウンタと、
前記最下位ビットからnビット分のデータを積算していく積算回路と、
参照値として1を保持する参照レジスタと、
前記カウンタの値と前記参照レジスタの値とを比較し、一致したときアクティブ信号を出力する比較回路と、を有し、
前記積算回路は、取り除かれるnビット分のビット数に対応した積算レジスタを含み、前記最下位ビットからnビット分のデータの積算値が前記積算レジスタをオーバーフローしたとき、前記参照レジスタの参照値を一時的に0に設定することを特徴とする請求項6に記載のクロック生成回路。 - 前記アクティブ信号は、前記位相比較器に入力されるとともに、前記nビット分のデータが取り除かれたビットデータを前記カウンタにロードするタイミング、および前記最下位ビットからnビット分のデータを前記積算回路に積算するタイミングを規定することを特徴とする請求項7に記載のクロック生成回路。
- 前記比率情報は、前記伝送規格により推奨される固定値、および送信側で利用されている前記第2クロックを前記固定値で分周した周期で、前記第1クロックをカウントした測定値を含み、
前記第1分周器は、前記測定値を用いて分周し、
前記第2分周器は、前記固定値を用いて分周することを特徴とする請求項1から8のいずれかに記載のクロック生成回路。 - 少なくとも前記第1分周器、前記位相比較器および前記第2分周器は、
ひとつの半導体基板上に一体集積化されたことを特徴とする請求項1から9のいずれかに記載のクロック生成回路。 - 請求項1から10のいずれかに記載のクロック生成回路と、
前記クロック生成回路により生成したクロックを利用して、オーディオデータを再生する再生回路と、
を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269075A JP4950464B2 (ja) | 2005-09-15 | 2005-09-15 | クロック生成回路、およびそれを搭載した電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005269075A JP4950464B2 (ja) | 2005-09-15 | 2005-09-15 | クロック生成回路、およびそれを搭載した電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007082001A true JP2007082001A (ja) | 2007-03-29 |
JP4950464B2 JP4950464B2 (ja) | 2012-06-13 |
Family
ID=37941801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005269075A Expired - Fee Related JP4950464B2 (ja) | 2005-09-15 | 2005-09-15 | クロック生成回路、およびそれを搭載した電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4950464B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100792043B1 (ko) | 2007-05-04 | 2008-01-04 | 인하대학교 산학협력단 | 10기가 헤르츠 이상의 초고주파용 4-분주 프리스케일러 |
WO2009013860A1 (ja) * | 2007-07-23 | 2009-01-29 | Panasonic Corporation | デジタルpll装置 |
JP2009038596A (ja) * | 2007-08-01 | 2009-02-19 | Sony Corp | データ送受信システム、データ送信装置、データ受信装置、クロック生成方法 |
US8194186B2 (en) | 2008-04-23 | 2012-06-05 | Silicon Library, Inc. | Receiver capable of generating audio reference clock |
CN112787664A (zh) * | 2021-02-18 | 2021-05-11 | 北京欣博电子科技有限公司 | 一种基于多时钟源的asic自动分频方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274964A (ja) * | 1998-03-20 | 1999-10-08 | Sharp Corp | 高周波モジュール |
JP2001160832A (ja) * | 1999-12-01 | 2001-06-12 | Toshiba Corp | シリアルデータ受信回路およびシリアルデータ処理装置 |
JP2004023187A (ja) * | 2002-06-12 | 2004-01-22 | Matsushita Electric Ind Co Ltd | データ送信装置、データ受信装置 |
JP2005065093A (ja) * | 2003-08-19 | 2005-03-10 | Sony Corp | デジタル伝送システムおよびクロック再生装置 |
JP4499009B2 (ja) * | 2005-09-15 | 2010-07-07 | ローム株式会社 | 分周回路、クロック生成回路、およびそれを搭載した電子機器 |
-
2005
- 2005-09-15 JP JP2005269075A patent/JP4950464B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11274964A (ja) * | 1998-03-20 | 1999-10-08 | Sharp Corp | 高周波モジュール |
JP2001160832A (ja) * | 1999-12-01 | 2001-06-12 | Toshiba Corp | シリアルデータ受信回路およびシリアルデータ処理装置 |
JP2004023187A (ja) * | 2002-06-12 | 2004-01-22 | Matsushita Electric Ind Co Ltd | データ送信装置、データ受信装置 |
JP2005065093A (ja) * | 2003-08-19 | 2005-03-10 | Sony Corp | デジタル伝送システムおよびクロック再生装置 |
JP4499009B2 (ja) * | 2005-09-15 | 2010-07-07 | ローム株式会社 | 分周回路、クロック生成回路、およびそれを搭載した電子機器 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100792043B1 (ko) | 2007-05-04 | 2008-01-04 | 인하대학교 산학협력단 | 10기가 헤르츠 이상의 초고주파용 4-분주 프리스케일러 |
WO2009013860A1 (ja) * | 2007-07-23 | 2009-01-29 | Panasonic Corporation | デジタルpll装置 |
JPWO2009013860A1 (ja) * | 2007-07-23 | 2010-09-30 | パナソニック株式会社 | デジタルpll装置 |
JP4625867B2 (ja) * | 2007-07-23 | 2011-02-02 | パナソニック株式会社 | デジタルpll装置 |
US7948290B2 (en) | 2007-07-23 | 2011-05-24 | Panasonic Corporation | Digital PLL device |
JP2009038596A (ja) * | 2007-08-01 | 2009-02-19 | Sony Corp | データ送受信システム、データ送信装置、データ受信装置、クロック生成方法 |
US8194186B2 (en) | 2008-04-23 | 2012-06-05 | Silicon Library, Inc. | Receiver capable of generating audio reference clock |
CN112787664A (zh) * | 2021-02-18 | 2021-05-11 | 北京欣博电子科技有限公司 | 一种基于多时钟源的asic自动分频方法及装置 |
CN112787664B (zh) * | 2021-02-18 | 2024-01-26 | 北京欣博电子科技有限公司 | 一种基于多时钟源的asic自动分频方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4950464B2 (ja) | 2012-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7145488B2 (en) | Method and system for converting digital samples to an analog signal | |
US7106224B2 (en) | Communication system and method for sample rate converting data onto or from a network using a high speed frequency comparison technique | |
US7158596B2 (en) | Communication system and method for sending and receiving data at a higher or lower sample rate than a network frame rate using a phase locked loop | |
US8964922B2 (en) | Adaptive frequency synthesis for a serial data interface | |
US7733151B1 (en) | Operating clock generation system and method for audio applications | |
JP2007020166A (ja) | Hdmi伝送システム | |
JP4950464B2 (ja) | クロック生成回路、およびそれを搭載した電子機器 | |
JP4469758B2 (ja) | 音声処理装置 | |
US7272202B2 (en) | Communication system and method for generating slave clocks and sample clocks at the source and destination ports of a synchronous network using the network frame rate | |
JPH05153557A (ja) | クロツク再生回路および時間軸誤差補正装置 | |
US20120056649A1 (en) | Method and apparatus for regenerating sampling frequency and then quickly locking signals accordingly | |
KR20100042456A (ko) | 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법 | |
TWI622290B (zh) | 一種無動態時戳之時脈產生機制,以提供於共享頻道中傳送媒體串流 | |
US8368812B2 (en) | PLL loop able to recover a synchronisation clock rhythm comprising a temporal discontinuity | |
JP4519746B2 (ja) | クロック生成回路、およびそれを搭載した電子機器 | |
US20110141354A1 (en) | Data transmitting device, data receiving device and data transmitting and receiving system | |
JP2004248123A (ja) | Pll回路 | |
US10334363B2 (en) | Audio signal processing circuit and electronic apparatus including the same | |
US7321627B2 (en) | Method and system for providing zero detect and auto-mute | |
US9001275B2 (en) | Method and system for improving audio fidelity in an HDMI system | |
JP2006101029A (ja) | データ受信装置 | |
JP5540953B2 (ja) | クロック再生成回路およびこれを用いたデジタルオーディオ再生装置 | |
JP2007082002A (ja) | 分周回路、クロック生成回路、およびそれを搭載した電子機器 | |
JP2003347933A (ja) | クロック生成回路 | |
JP2005354354A (ja) | サンプリング変換手段を備えたシステムおよびデジタルフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |