JPH08186490A - 位相同期回路及びデータ再生装置 - Google Patents

位相同期回路及びデータ再生装置

Info

Publication number
JPH08186490A
JPH08186490A JP7164174A JP16417495A JPH08186490A JP H08186490 A JPH08186490 A JP H08186490A JP 7164174 A JP7164174 A JP 7164174A JP 16417495 A JP16417495 A JP 16417495A JP H08186490 A JPH08186490 A JP H08186490A
Authority
JP
Japan
Prior art keywords
input
output signal
voltage
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7164174A
Other languages
English (en)
Inventor
Keisuke Sakae
啓介 栄
Kimio Yoshikawa
公夫 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP7164174A priority Critical patent/JPH08186490A/ja
Priority to US08/552,256 priority patent/US5657359A/en
Publication of JPH08186490A publication Critical patent/JPH08186490A/ja
Priority to US08/831,948 priority patent/US5982836A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0997—Controlling the number of delay elements connected in series in the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal
    • H03L7/148—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal said digital means comprising a counter or a divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】本発明は同期速度を向上させながら、出力信号
を安定化させ得る位相同期回路を提供することを目的と
する。 【構成】ループフィルタ２１ａから出力されるアナログ
電圧の変化に基づく出力信号の周波数の変化が大きい電
圧制御発振器２２ａを備えた帰還ループＲ１が設けられ
る。それぞれアナログ電圧が入力される入力端子Ｔi1と
入力端子Ｔi2とを備え、入力端子Ｔi1に入力されるアナ
ログ電圧の変化より、入力端子Ｔi2に入力されるアナロ
グ電圧の変化に対し出力信号の周波数の変化が大きい電
圧制御発振器２２ｂを備えた帰還ループＲ２が設けられ
る。電圧制御発振器２２ｂの入力端子Ｔi1には、帰還ル
ープＲ２のループフィルタ２１ｂの出力信号が入力さ
れ、電圧制御発振器２２ｂの入力端子Ｔi2には、第一の
帰還ループＲ１のループフィルタ２１ａの出力信号が入
力される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、入力信号に同期した
周波数の出力信号を生成して出力する位相同期回路に関
するものである。
【０００２】種々のデータの記録媒体の一種類として使
用される磁気ディスク記録装置では、データ書き込み装
置により磁気ディスクに所望のデータが書き込まれ、デ
ータ読み取り装置により磁気ディスクに書き込まれてい
るデータが読みだされる。このデータ読み取り装置で
は、磁気ディスクから読みだされた信号に含まれるデー
タを読みだすために、読みだされた信号と周波数及び位
相が同期する同期信号が必要となる。読み出し動作を高
速化するためには、安定した同期信号を速やかに生成す
る必要がある。
【０００３】
【従来の技術】磁気ディスク記録装置に搭載される従来
の位相同期回路を図１９に示す。磁気ディスクから読み
だされた入力信号ｆinは、位相比較器１と、周波数比較
器２と、同期検出器３に入力される。また、前記位相比
較器１、周波数比較器２及び同期検出器３には電圧制御
発振器（以下ＶＣＯとする）４の出力信号ｆout が入力
される。
【０００４】前記位相比較器１は、入力信号ｆinと出力
信号ｆout の位相差に基づくパルス信号を切り換え回路
５に出力する。前記周波数比較器２は、入力信号ｆinと
出力信号ｆout の周波数の差に基づくパルス信号を切り
換え回路５に出力する。
【０００５】前記同期検出器３は、入力信号ｆinと出力
信号ｆout の周波数が一致したとき、切り換え信号を前
記切り換え回路５に出力する。前記切り換え回路５は、
前記同期検出器３から切り換え信号が入力されないとき
は、周波数比較器２の出力信号をチャージポンプ６に出
力する。また、同期検出器３から切り換え信号が入力さ
れると、位相比較器１の出力信号をチャージポンプ６に
出力する。
【０００６】前記チャージポンプ６は、前記位相比較器
１あるいは周波数比較器２の出力信号のパルス幅に基づ
くアナログ電圧信号をループフィルタ７に出力する。前
記ループフィルタ７は、ローパスフィルタで構成され、
チャージポンプ６の出力信号から高周波成分を除去し
て、前記ＶＣＯ４に出力する。
【０００７】前記ＶＣＯ４は、前記ループフィルタ７か
ら出力されるアナログ電圧に基づく周波数の出力信号ｆ
out を出力する。このように構成された位相同期回路で
は、例えば磁気ディスク上において、データの読み取り
位置が切り換わると、入力信号ｆinの周波数が変動す
る。すると、入力信号ｆinとＶＣＯ４の出力信号ｆout
との周波数差が大きくなり、同期検出回路３は同期検出
信号を出力しない。
【０００８】すると、切り換え回路５は周波数比較器２
の出力信号をチャージポンプ６に出力し、同チャージポ
ンプ６は周波数比較器２の出力信号のパルス幅に基づい
てアナログ出力電圧を上昇あるいは下降させる。
【０００９】チャージポンプ６のアナログ出力電圧は、
ループフィルタ７で平滑されてＶＣＯ４に入力され、Ｖ
ＣＯ４はループフィルタ７のアナログ出力電圧に基づく
周波数で出力信号ｆout を出力する。
【００１０】そして、ＶＣＯ４の出力信号ｆout は周波
数比較器２に帰還され、このループにより、ＶＣＯ４の
出力信号ｆout の周波数が入力信号ｆinの周波数に収束
するように動作する。
【００１１】出力信号ｆout の周波数が入力信号ｆinの
周波数に一致すると、同期検出器３は切り換え回路５に
切り換え信号を出力する。すると、切り換え回路５は周
波数比較器２に換えて、位相比較器１を帰還ループに取
り込む。そして、新たな帰還ループは入力信号ｆinと出
力信号ｆout との位相差を縮小するように動作し、その
出力信号ｆout に基づいてデータの読み出し動作が行わ
れる。
【００１２】
【発明が解決しようとする課題】上記のような位相同期
回路では、周波数比較器２の出力信号が切り換え回路５
を介してチャージポンプ６に入力されているときには、
入力信号ｆinと出力信号ｆout とに周波数差が存在す
る。
【００１３】このとき、チャージポンプ６の出力信号に
基づいて出力信号ｆout の周波数を入力信号ｆinの周波
数に速やかに収束させて同期速度を向上させるために
は、ＶＣＯ４の利得は高いほうが望ましい。
【００１４】すなわち、ループフィルタ７の出力電圧の
変化に対し、ＶＣＯ４の出力信号周波数の変化が大きい
ほうが望ましい。一方、位相比較器１の出力信号が切り
換え回路５を介してチャージポンプ６に入力されている
ときには、入力信号ｆinと出力信号ｆout との周波数は
一致し、位相差だけが存在する。
【００１５】このときには、チャージポンプ６の出力信
号に基づいて出力信号ｆout の位相を入力信号ｆinに一
致させ、かつ安定させるためには、ＶＣＯ４の利得は低
い方が望ましい。
【００１６】すなわち、ループフィルタ７の出力電圧の
変化に対し、ＶＣＯ４の出力信号周波数の変化が小さい
ほうが望ましい。そこで、ＶＣＯ４の利得を高く設定す
ると、同期速度は向上するが、位相比較器１から出力さ
れる僅かな位相差信号にＶＣＯ４が敏感に反応して、出
力信号ｆout が安定しない。また、ＶＣＯ４の利得を低
く設定すると、出力信号ｆout は安定するが、同期速度
が低下する。
【００１７】従って、同期速度を向上させながら、出力
信号ｆout を安定化させることができないという問題点
がある。この発明の目的は、同期速度を向上させなが
ら、出力信号を安定化させ得る位相同期回路を提供する
ことにある。
【００１８】
【課題を解決するための手段】図１は請求項１の発明の
原理説明図である。すなわち、ループフィルタ２１ａか
ら出力されるアナログ電圧の変化に基づく出力信号の周
波数の変化が大きい第一の電圧制御発振器２２ａを備え
た第一の帰還ループＲ１が設けられる。それぞれアナロ
グ電圧が入力される第一の入力端子Ｔi1と第二の入力端
子Ｔi2とを備え、第一の入力端子Ｔi1に入力されるアナ
ログ電圧の変化より、第二の入力端子Ｔi2に入力される
アナログ電圧の変化に対し出力信号の周波数の変化が大
きい第二の電圧制御発振器２２ｂを備えた第二の帰還ル
ープＲ２が設けられる。前記第二の電圧制御発振器２２
ｂの第一の入力端子Ｔi1には、第二の帰還ループＲ２の
ループフィルタ２１ｂの出力信号が入力され、前記第二
の電圧制御発振器２２ｂの第二の入力端子Ｔi2には、前
記第一の帰還ループＲ１のループフィルタ２１ａの出力
信号が入力される。
【００１９】請求項２の発明では、図３に示すように、
前記第一の帰還ループＲ１の位相比較器１９ａには、ク
ロック信号ＣＬＫと、第一の電圧制御発振器２２ａの出
力信号ｆout1を分周器２３で分周した信号とが入力さ
れ、前記第二の帰還ループＲ２の位相比較器１９ｂに
は、外部から入力される入力信号ｆinと、第二の電圧制
御発振器２２ｂの出力信号ｆout2とが入力され、前記分
周器２３の出力信号の周波数が前記入力信号ｆinの周波
数に揃うように該分周器２３の分周比が設定される。
【００２０】請求項３の発明では、図９に示すように、
前記第二の電圧制御発振器は、奇数段のインバータ回路
２４ｅ〜２４ｇを環状に接続して構成するとともに、イ
ンバータ回路間に少なくとも二つの可変抵抗回路２７
ｅ，２７ｆを介在させ、前記第一の入力端子Ｔi1に入力
されるアナログ電圧で前記可変抵抗回路２７ｅ，２７ｆ
のいずれかの抵抗値を小さく変化させ、前記第二の入力
端子Ｔi2に入力されるアナログ電圧で前記可変抵抗回路
２７ｅ，２７ｆのいずれかの抵抗値を大きく変化させ
る。
【００２１】請求項４の発明では、図９に示すように、
前記可変抵抗回路は、ＭＯＳトランジスタによる転送ゲ
ート２７ｅ，２７ｆで構成し、前記転送ゲート２７ｅ，
２７ｆには第一及び第二のバイアス回路２８，２９のい
ずれかからバイアス電圧を供給し、前記第一のバイアス
回路２８は前記第一の入力端子Ｔi1に入力されるアナロ
グ電圧に基づいて変化の小さいバイアス電圧を前記転送
ゲート２７ｅに出力し、前記第二のバイアス回路２９
は、前記第二の入力端子Ｔi2に入力されるアナログ電圧
に基づいて変化の大きいバイアス電圧を前記転送ゲート
２７ｆに出力し、前記転送ゲート２７ｅ，２７ｆは入力
されるバイアス電圧に基づいて抵抗値を変化させる。
【００２２】請求項５の発明では、図１３、図１７に示
すように、電圧制御発振器２２ｂには、それぞれアナロ
グ電圧が入力される第一の入力端子Ｔi1と、第二の入力
端子Ｔi2が備えられ、第一の入力端子Ｔi1に入力される
アナログ電圧より、第二の入力端子Ｔi2に入力されるア
ナログ電圧に対し利得を大きくし、ループフィルタ２１
ｂの出力電圧ＬＦ２が前記第一の入力端子Ｔi1に入力さ
れる。前記ループフィルタ２１ｂの出力電圧ＬＦ２が一
定の範囲を超えたとき、該ループフィルタ２１ｂの出力
電圧ＬＦ２を前記一定の範囲内に収束させるアナログ電
圧を前記第二の入力端子Ｔi2に出力する同期促進回路が
備えられる。
【００２３】請求項６の発明では、図１３に示すよう
に、前記同期促進回路は、前記ループフィルタ２１ｂの
出力電圧ＬＦ２が基準電圧Ｖref1, Ｖref2の範囲内にあ
るか否かを比較する比較器３１ａ，３１ｂと、出力電圧
ＬＦ２が基準電圧Ｖref1, Ｖref2の範囲より高くなった
とき前記比較器３１ａ，３１ｂの出力信号に基づいてあ
らかじめ格納されているデジタル値をカウントアップ
し、出力電圧ＬＦ２が基準電圧Ｖref1, Ｖref2の範囲よ
り低くなったとき前記比較器３１ａ，３１ｂの出力信号
に基づいてあらかじめ格納されているデジタル値をカウ
ントダウンするレジスタ３４と、前記レジスタ３４に格
納されているデジタル値をアナログ電圧に変換して前記
電圧制御発振器２２ｂの第二の入力端子Ｔi2に出力する
Ｄ／Ａ変換器３６とから構成される。
【００２４】請求項７の発明では、図１７に示すよう
に、前記同期促進回路は、前記ループフィルタ２１ｂの
出力信号ＬＦ２をデジタル値に変換するＡ／Ｄ変換器３
９と、前記Ａ／Ｄ変換器３９の出力信号が、あらかじめ
設定されている基準デジタル値の範囲内であるか否かを
比較し、その比較結果に基づくデジタル信号を出力する
データ処理装置４０と、前記データ処理装置４０の出力
信号を格納するレジスタ４１と、前記レジスタ４１に格
納されているデジタル値をアナログ電圧に変換して前記
電圧制御発振器２２ｂの第二の入力端子Ｔi2に出力する
Ｄ／Ａ変換器３６とから構成される。
【００２５】請求項８の発明では、図２及び図３に示す
ように、データ再生装置は、記録媒体から読みだされた
記録信号ｆinに同期する周波数の信号を位相同期回路１
６で生成し、前記位相同期回路１６の出力信号ｆout2に
基づいてデータを再生するデータ読み取り装置１２と、
前記データ読み取り装置１２の動作を制御する制御装置
１３とから構成される。前記位相同期回路１６は、二つ
の入力信号の位相差を出力する位相比較器１９ａ，１９
ｂと、前記位相比較器１９ａ，１９ｂの出力信号をアナ
ログ電圧に変換して出力するチャージポンプ２０ａ，２
０ｂと、前記チャージポンプ２０ａ，２０ｂの出力信号
の高周波成分を除去して前記電圧制御発振器に出力する
ループフィルタ２１ａ，２１ｂと、前記ループフィルタ
２１ａ，２１ｂから出力されるアナログ電圧に基づく周
波数の出力信号を出力する電圧制御発振器２２ａ，２２
ｂとを備える。そして、前記位相同期回路は、前記記録
信号ｆinと、前記電圧制御発振器２２ａ，２２ｂの出力
信号ｆout1，ｆout2とを前記位相比較器１９ａ，１９ｂ
に入力して帰還ループを形成する。前記位相同期回路
は、前記ループフィルタ２１ａから出力されるアナログ
電圧の変化に基づく出力信号の周波数の変化が大きい第
一の電圧制御発振器２２ａを備えた第一の帰還ループＲ
１を備える。また、それぞれアナログ電圧が入力される
第一の入力端子Ｔi1と第二の入力端子Ｔi2とを備え、第
一の入力端子Ｔi1に入力されるアナログ電圧の変化よ
り、第二の入力端子Ｔi2に入力されるアナログ電圧の変
化に対し出力信号の周波数の変化が大きい第二の電圧制
御発振器２２ｂを備えた第二の帰還ループＲ２を備え
る。前記第二の電圧制御発振器２２ｂの第一の入力端子
Ｔi1には、第二の帰還ループＲ２のループフィルタ２１
ｂの出力信号が入力され、前記第二の電圧制御発振器２
２ｂの第二の入力端子Ｔi2には、前記第一の帰還ループ
Ｒ１のループフィルタ２１ａの出力信号が入力される。
【００２６】請求項９の発明では、図３に示すように、
前記第一の帰還ループＲ１の位相比較器１９ａには、ク
ロック信号ＣＬＫと、第一の電圧制御発振器２２ａの出
力信号ｆout1を分周器２３で分周した信号とが入力され
る。前記第二の帰還ループＲ２の位相比較器１９ｂに
は、前記記録信号ｆinと、第二の電圧制御発振器２２ｂ
の出力信号ｆout2とが入力される。前記分周器２３は多
数の分周比の中から一つの分周比を設定可能とし、前記
分周器２３の出力信号の周波数が前記記録信号ｆinの周
波数に揃うように、前記記録媒体上における記録信号ｆ
inの読み出し位置に基づいて、前記分周器２３の分周比
を設定する設定信号が前記制御回路１３から該分周器２
３に出力される。
【００２７】請求項１０の発明では、図２及び図１３若
しくは図１７に示すように、データ再生装置は、記録媒
体から読みだされた記録信号ｆinに同期する周波数の信
号を位相同期回路１６で生成し、前記位相同期回路１６
の出力信号ｆout2に基づいてデータを再生するデータ読
み取り装置１２と、前記データ読み取り装置１２の動作
を制御する制御装置１３とから構成される。前記位相同
期回路１６は、二つの入力信号の位相差を出力する位相
比較器１９ｂと、前記位相比較器１９ｂの出力信号をア
ナログ電圧に変換して出力するチャージポンプ２０ｂ
と、前記チャージポンプ２０ｂの出力信号の高周波成分
を除去して出力するループフィルタ２１ｂと、前記ルー
プフィルタ２１ｂから出力されるアナログ電圧に基づく
周波数の出力信号を出力する電圧制御発振器２２ｂとを
備える。そして、前記位相同期回路は、前記記録信号ｆ
inと、前記電圧制御発振器２２ｂの出力信号ｆout とを
前記位相比較器１９ｂに入力して帰還ループを形成す
る。前記電圧制御発振器２２ｂは、それぞれアナログ電
圧が入力される第一の入力端子Ｔi1と、第二の入力端子
Ｔi2を備え、第一の入力端子Ｔi1に入力されるアナログ
電圧より、第二の入力端子Ｔi2に入力されるアナログ電
圧に対し利得を大きくし、前記ループフィルタ２１ｂの
出力信号ＬＦ２を前記第一の入力端子Ｔi1に入力し、前
記ループフィルタ２１ｂの出力電圧ＬＦ２が一定の範囲
を超えたとき、該ループフィルタ２１ｂの出力電圧ＬＦ
２を前記一定の範囲内に収束させるアナログ電圧を前記
第二の入力端子Ｔi2に出力する同期促進回路が備えられ
る。
【００２８】
【作用】請求項１の発明では、外部から入力される入力
信号の周波数が変化すると、第一の帰還ループＲ１の第
一の電圧制御発振器２２ａの出力信号が入力信号の変化
に追随して早く変化し、第一の帰還ループＲ１のループ
フィルタ２１ａの出力信号に基づいて、第二の電圧制御
発振器２２ｂの出力信号が大きく変化する。第一の電圧
制御発振器２２ａの出力信号が安定すると、第二の電圧
制御発振器２２ｂの出力信号は第二の帰還ループＲ２の
ループフィルタ２１ｂの出力信号に基づいて緩やかに変
化する。
【００２９】請求項２の発明では、入力信号ｆinの周波
数が変化すると、分周器２３の分周比が変更され、分周
器２３の出力信号周波数の変化に追随して第一の制御発
振器２２ａの出力信号ｆout1が速やかに変化する。
【００３０】請求項３の発明では、可変抵抗回路２７
ｅ，２７ｆのいずれかの抵抗値を大きく変化させると、
第二の制御発振器２２ｂの出力信号ｆout2の周波数が大
きく変化し、可変抵抗回路２７ｅ，２７ｆのいずれかの
抵抗値を小さく変化させると、出力信号ｆout2の周波数
が小さく変化する。
【００３１】請求項４の発明では、第一の入力端子Ｔi1
に入力されるアナログ電圧に基づいて変化の小さいバイ
アス電圧が第一のバイアス回路２８で生成され、そのバ
イアス電圧が転送ゲート２７ｅに入力されて、同転送ゲ
ート２７ｅの抵抗値が小さく変化する。また、第二の入
力端子Ｔi2に入力されるアナログ電圧に基づいて変化の
大きいバイアス電圧が第二のバイアス回路２９で生成さ
れ、そのバイアス電圧が転送ゲート２７ｆに入力され
て、同転送ゲート２７ｆの抵抗値が大きく変化する。
【００３２】請求項５の発明では、外部から入力される
入力信号の周波数が変化して、ループフィルタ２１ａの
出力電圧ＬＦ２が一定の範囲を超えると、同期促進回路
から電圧制御発振器２２ｂの第二の入力端子Ｔi2に、ル
ープフィルタ２１ｂの出力電圧ＬＦ２を前記一定の範囲
内に収束させるアナログ電圧が入力されて、電圧制御発
振器２２ｂの出力信号が入力信号の周波数近傍に収束
し、その後は電圧制御発振器２２ｂの第一の入力端子Ｔ
i1に入力されるループフィルタ２１ｂの出力電圧ＬＦ２
で、電圧制御発振器２２ｂの出力信号が入力信号の周波
数に安定して収束する。
【００３３】請求項６の発明では、ループフィルタ２１
ｂの出力信号ＬＦ２が比較器３１ａ，３１ｂで基準電圧
Ｖref1, Ｖref2の範囲内にあるか否かが比較され、出力
信号ＬＦ２が基準電圧Ｖref1, Ｖref2の範囲より高くな
ったときは比較器３１ａ，３１ｂの出力信号に基づいて
レジスタ３４がカウントアップされる。出力信号ＬＦ２
が基準電圧Ｖref1, Ｖref2の範囲より低くなったときは
比較器３１ａ，３１ｂの出力信号に基づいてレジスタ３
４がカウントダウンされる。そして、レジスタ３４の格
納データがＤ／Ａ変換器３６でアナログ電圧に変換され
て、電圧制御発振器２２ｂの第二の入力端子Ｔi2に入力
される。
【００３４】請求項７の発明では、ループフィルタ２１
ｂの出力信号ＬＦ２がＡ／Ｄ変換器３９でデジタル値に
変換され、データ処理装置４０でＡ／Ｄ変換器３９の出
力信号が、あらかじめ設定されている基準デジタル値の
範囲内であるか否かが比較されて、その比較結果に基づ
くデジタル信号がレジスタ４１に格納される。そして、
レジスタ３９の格納データがＤ／Ａ変換器３６でアナロ
グ電圧に変換されて、電圧制御発振器２２ｂの第二の入
力端子Ｔi2に入力される。
【００３５】請求項８の発明では、記録媒体から読みだ
された記録信号ｆinの周波数が変化すると、第一の帰還
ループＲ１の第一の電圧制御発振器２２ａの出力信号が
記録信号ｆinの変化に追随して早く変化し、第一の帰還
ループＲ１のループフィルタ２１ａの出力信号に基づい
て、第二の電圧制御発振器２２ｂの出力信号周波数が速
やかに変化する。第一の電圧制御発振器２２ａの出力信
号が安定すると、第二の電圧制御発振器２２ｂの出力信
号は第二の帰還ループＲ２のループフィルタ２１ｂの出
力信号に基づいて緩やかに変化する。
【００３６】請求項９の発明では、記録信号ｆinの周波
数が変化するとき、制御回路１３により分周器２３の分
周比が記録信号ｆinの周波数の変化に対応して変更さ
れ、第一の帰還ループＲ１の第一の電圧制御発振器２２
ａの出力信号周波数ｆout1は分周器２３の出力信号の変
化に追随して、速やかに変化する。第一の電圧制御発振
器２２ａの出力信号周波数ｆout1が安定すると、第二の
電圧制御発振器２２ｂの出力信号周波数ｆout2は、記録
信号ｆinに追随して緩やかに変化する。
【００３７】請求項１０の発明では、記録媒体から読み
だされた記録信号ｆinの周波数が変化して、ループフィ
ルタ２１ｂの出力電圧ＬＦ２が一定の範囲を超えると、
該ループフィルタ２１ｂの出力電圧ＬＦ２を前記一定の
範囲内に収束させるアナログ電圧が同期促進回路から前
記第二の入力端子Ｔi2に出力される。
【００３８】
【実施例】
（第一の実施例）図２は本発明に関する磁気ディスク記
録再生装置のデータ再生装置の構成を示す。データ再生
装置は、磁気ディスク駆動装置１１と、データ読み取り
装置１２と、制御装置１３とから構成される。
【００３９】磁気ディスク駆動装置１１では、磁気ディ
スクに記録された信号を読み取りヘッド１４で読み取っ
て、データ読み取り装置１２に出力する。前記データ読
み取り装置１２では、読み取りヘッド１４から出力され
た記録信号をアンプ１５で増幅して、位相同期回路１６
に入力信号ｆinとして入力する。
【００４０】前記位相同期回路１６は、入力された信号
と周波数及び位相が同期した信号を出力信号ｆout2とし
て復号回路１６ａに出力し、復号回路１６ａは入力され
た同期信号から読み出しデータＲＤを復号し、前記制御
装置１３に出力する。
【００４１】前記制御装置１３は、前記磁気ディスク駆
動装置１１及びデータ読み取り装置１２の動作を制御す
る。そして、制御装置１３は磁気ディスク上におけるデ
ータ読み取り位置を指定する読み取り位置信号ＲＰをデ
ータ読み取り装置１２内の分周比設定回路１７に出力す
る。
【００４２】前記分周比設定回路１７は、磁気ディスク
上におけるデータ読み取り位置に基づいて分周比を設定
する分周比テーブルを備える。そして、、読み取り位置
信号ＲＰに対応する分周比を分周比テーブルから選択し
て、分周比設定信号Ｍとして位相同期回路１６に出力す
る。
【００４３】前記位相同期回路１６の構成を図３に示
す。外部から入力されるクロック信号ＣＬＫは、第一の
分周器１８に入力され、第一の分周器１８はクロック信
号ＣＬＫをあらかじめ設定された分周比で分周して、位
相比較器１９ａに出力する。
【００４４】前記位相比較器１９ａの出力信号はチャー
ジポンプ２０ａに入力され、チャージポンプ２０ａの出
力信号はループフィルタ２１ａを介してＶＣＯ２２ａの
第二の入力端子Ｔi2に入力される。また、前記ＶＣＯ２
２ａの第一の入力端子Ｔi1には、電源Ｖccの１／２の電
圧レベルが定電圧として入力される。
【００４５】前記ＶＣＯ２２ａの出力信号ｆout1は、第
二の分周器２３に入力される。前記第二の分周器２３
は、前記ＶＣＯ２２ａの出力信号ｆout1を分周して、前
記位相比較器１９ａに出力する。
【００４６】前記第一及び第二の分周器１８，２３には
分周比設定回路１７から分周比設定信号Ｍが入力され、
第二の分周器２３の分周比はその分周比設定信号Ｍに基
づいて段階的に切り換えられる。
【００４７】そして、前記位相比較器１９ａ，チャージ
ポンプ２０ａ，ループフィルタ２１ａ、ＶＣＯ２２ａ及
び第二の分周器２３とから、第一の帰還ループＲ１が構
成される。
【００４８】前記アンプ１５から入力される入力信号ｆ
inは、位相比較器１９ｂに入力され、同位相比較器１９
ｂの出力信号はチャージポンプ２０ｂに入力される。前
記チャージポンプ２０ｂの出力信号は、ループフィルタ
２１ｂを介してＶＣＯ２２ｂの第一の入力端子Ｔi1に入
力される。
【００４９】前記ＶＣＯ２２ｂの第二の入力端子Ｔi2に
は、前記第一のループ内のループフィルタ２１ａの出力
信号が入力される。そして、ＶＣＯ２２ｂはループフィ
ルタ２１ａ，２１ｂから出力されるアナログ電圧信号に
基づく周波数の出力信号ｆout2を出力する。そして、そ
の出力信号ｆout2は前記位相比較器１９ｂに入力され
る。
【００５０】前記位相比較器１９ｂ，チャージポンプ２
０ｂ，ループフィルタ２１ｂ及びＶＣＯ２２ｂとから、
第二の帰還ループＲ２が構成される。前記第一の帰還ル
ープＲ１を構成する位相比較器１９ａ，チャージポンプ
２０ａ，ループフィルタ２１ａは、公知の回路であり、
その構成を図４に示す。前記位相比較器１９ａは、第二
の分周器２３の出力信号と、第一の分周器１８の出力信
号とが入力信号として入力され、その入力信号の位相差
に基づく出力信号φ１，φ２を出力する。
【００５１】そして、位相比較器１９ａは第一の分周器
１８の出力信号の位相が第二の分周器２３の出力信号の
位相より進んでいる場合には、出力信号φ１，φ２をＨ
レベルとする。また、第一の分周器１８の出力信号の位
相が第二の分周器２３の出力信号の位相より遅れている
場合には、出力信号φ１，φ２をＬレベルとする。ま
た、第一及び第二の分周器１８，２３の出力信号の位相
が一致する場合には、出力信号φ１をＨレベル、出力信
号φ２をＬレベルとする。
【００５２】前記チャージポンプ２０ａは、電源Ｖccと
グランドＧＮＤとの間にＰチャネルＭＯＳトランジスタ
Ｔr1と、ＮチャネルＭＯＳトランジスタＴr2とが直列に
接続されて構成される。前記トランジスタＴr1のゲート
に前記位相比較器１９ａの出力信号φ１が入力され、前
記トランジスタＴr2のゲートに前記位相比較器１９ａの
出力信号φ２が入力される。そして、前記トランジスタ
Ｔr1，Ｔr2のドレインから出力される出力信号がループ
フィルタ２１ａに入力される。
【００５３】従って、出力信号φ１がＬレベルとなっ
て、トランジスタＴr1がオンされると、電源Ｖccからル
ープフィルタ２１ａに電流が流れて、同ループフィルタ
２１ａの入力電圧が上昇する。また、出力信号φ２がＨ
レベルとなって、トランジスタＴr2がオンされると、ル
ープフィルタ２１ａからグランドＧＮＤに電流が流れ
て、同ループフィルタ２１ａの入力電圧が下降する。
【００５４】前記ループフィルタ２１ａは抵抗Ｒ１，Ｒ
２及び容量Ｃによりローパスフィルタが構成され、前記
チャージポンプ２０ａの出力信号の高周波成分を除去し
て、前記ＶＣＯ２２ａ，２２ｂに出力する。
【００５５】前記第一の分周器１８は公知であり、その
一例を図５に示す。前記第一の分周器１８は直列に接続
された４段のフリップフロップ回路２３ａ〜２３ｄと、
インバータ回路２４ａ，２４ｂと、ＡＮＤ回路２５ａ
と、出力段のフリップフロップ回路２３ｅとから構成さ
れる。
【００５６】前記クロック信号ＣＬＫは、初段のフリッ
プフロップ回路２３ａにクロック信号Ｃとして入力さ
れ、フリップフロップ回路２３ａ〜２３ｃの出力信号Ｑ
１〜Ｑ３は、その次段のフリップフロップ回路２３ｂ〜
２３ｄにクロック信号Ｃとして入力される。
【００５７】前記フリップフロップ回路２３ａ，２３
ｃ，２３ｄの出力信号Ｑ１，Ｑ３，Ｑ４は、ＡＮＤ回路
２５ａに入力され、前記フリップフロップ回路２３ｂの
出力信号Ｑ２は、インバータ回路２４ａを介してＡＮＤ
回路２５ａに入力される。
【００５８】また、前記クロック信号ＣＬＫは、インバ
ータ回路２４ｂを介して出力段のフリップフロップ回路
２３ｅにクロック信号Ｃとして入力され、前記ＡＮＤ回
路２５ａの出力信号は、フリップフロップ回路２３ｅに
データＤとして入力される。
【００５９】前記フリップフロップ回路２３ａ〜２３ｄ
には、出力段のフリップフロップ回路２３ｅの出力信号
ＯＵＴが入力信号ＰＥとして入力され、前記分周比設定
回路１７から出力されるＨレベル若しくはＬレベルの分
周比設定信号Ｍ１〜Ｍ４が入力信号Ｊとしてそれぞれ入
力される。また、前記フリップフロップ回路２３ａ〜２
３ｄには前記分周比設定回路１７から出力されるリセッ
ト信号ＲＸがそれぞれ入力される。
【００６０】前記フリップフロップ回路２３ａ〜２３ｄ
は同一構成であり、その一例を図６に示す。この回路
は、ＮＡＮＤ回路２６ａ〜２６ｆと、インバータ回路２
４ｃ，２４ｄと、転送ゲート２７ａ〜２７ｄから構成さ
れる。そして、転送ゲート２７ａ〜２７ｄはクロック信
号Ｃにより交互に開閉される。
【００６１】上記のように構成されたフリップフロップ
回路２３ａ〜２３ｄの動作を図７に示す。同図に示すよ
うに、リセット信号ＲＸがＬレベルとなると、出力信号
ＱはＬレベルにリセットされる。
【００６２】また、入力信号ＰＥがＬレベルであれば、
クロック信号Ｃが２分周されて出力信号Ｑとして出力さ
れ、入力信号ＰＥがＨレベルとなると、入力信号Ｊが出
力信号Ｑとして出力される。
【００６３】出力段のフリップフロップ回路２３ｅは、
クロック信号Ｃの立ち下がりに基づいてデータＤを出力
信号Ｑとして出力する。このように構成された第一の分
周器１８の動作を図８に示す。同図に示すように、分周
比設定信号Ｍ１〜Ｍ４を適宜に切り換えることにより、
分周比を変更可能である。
【００６４】前記第二の分周器２３は、前記第一の分周
器１８のフリップフロップ回路２３ｄを省略した構成で
ある。そして、前記分周器設定回路１７から出力される
分周比設定信号Ｍ５〜Ｍ７に基づいて分周比が変更され
る。
【００６５】前記ＶＣＯ２２ａ，２２ｂは同一構成であ
るので、ＶＣＯ２２ａについてその構成を図９に従って
説明する。前記ＶＣＯ２２ａは奇数段のインバータ回路
２４ｅ〜２４ｇが環状に接続され、インバータ回路２４
ｇ，２４ｅ間に転送ゲート２７ｅが設けられ、インバー
タ回路２４ｅ，２４ｆ間に転送ゲート２７ｆが設けられ
る。
【００６６】前記転送ゲート２７ｅのゲートには、第一
のバイアス回路２８からバイアス信号が入力され、前記
転送ゲート２７ｆのゲートには、第二のバイアス回路２
９からバイアス信号が入力される。
【００６７】そして、転送ゲート２７ｅ，２７ｆがオン
されると、インバータ回路２４ｅ〜２４ｇが環状に接続
されて発振し、出力信号ｆout1が出力される。また、転
送ゲート２７ｅ，２７ｆの抵抗値が増大すると、出力信
号ｆout1の周波数は低くなり、転送ゲート２７ｅ，２７
ｆの抵抗値が減少すると、出力信号ｆout1の周波数は高
くなる。
【００６８】前記第一のバイアス回路２８は、入力端子
Ｔi1に入力される入力信号に基づいて転送ゲート２７ｅ
に出力するバイアス電圧を生成し、前記第二のバイアス
回路２９は、入力端子Ｔi2に入力される入力信号に基づ
いて転送ゲート２７ｆに出力するバイアス電圧を生成す
る。
【００６９】前記第一及び第二のバイアス電圧生成回路
２８，２９の具体的構成を図１０に示す。第一及び第二
のバイアス電圧生成回路２８，２９の回路構成は同一で
あり、そのトランジスタサイズを変更することにより、
入力信号ＩＮに対するバイアス出力電圧Ｐout ，Ｎout
の変動幅に差を設けている。その回路構成を説明する
と、入力信号ＩＮはＰチャネルＭＯＳトランジスタＴr3
のゲートに入力され、同トランジスタＴr3のソースは電
源Ｖccに接続される。前記トランジスタＴr3のドレイン
は、ＮチャネルＭＯＳトランジスタＴr4のドレインに接
続されるとともに、バイアス出力電圧Ｎout を出力す
る。
【００７０】前記トランジスタＴr4のドレインは、同ト
ランジスタＴr4及びＮチャネルＭＯＳトランジスタＴr5
のゲートに入力され、同トランジスタＴr4のソースはグ
ランドＧＮＤに接続される。
【００７１】前記トランジスタＴr5のソースはグランド
ＧＮＤに接続され、ドレインはＰチャネルＭＯＳトラン
ジスタＴr6のドレイン及びゲートに接続される。前記ト
ランジスタＴr6のソースは電源Ｖccに接続される。ま
た、前記トランジスタＴr5，Ｔr6のドレインからバイア
ス出力電圧Ｐout が出力される。
【００７２】そして、バイアス出力電圧Ｐout は前記転
送ゲート２７ｅ，２７ｆのＰチャネル側ゲートに入力さ
れ、バイアス出力電圧Ｎout は転送ゲート２７ｅ，２７
ｆのＮチャネル側ゲートに入力される。
【００７３】このように構成されたバイアス回路では、
入力信号ＩＮのレベルが高くなって電源Ｖccレベルに近
づくと、バイアス出力電圧Ｎout は低下し、バイアス出
力電圧Ｐout は上昇する。
【００７４】また、入力信号ＩＮのレベルが低くなって
電源Ｖccとの電位差が大きくなるほど、バイアス出力電
圧Ｎout は上昇し、バイアス出力電圧Ｐout は低下す
る。従って、第一及び第二のバイアス回路２８，２９の
入力信号ＩＮの電圧レベルが低くなると、転送ゲート２
７ｅ，２７ｆの抵抗値は減少し、第一及び第二のバイア
ス回路２８，２９の入力信号ＩＮの電圧レベルが高くな
ると、転送ゲート２７ｅ，２７ｆの抵抗値は増大する。
【００７５】また、第二のバイアス回路２９のトランジ
スタＴr3，Ｔr6のサイズは、第一のバイアス回路２８の
トランジスタＴr3，Ｔr6のサイズより大きく形成され
て、入力信号ＩＮに対し、第二のバイアス回路２９のバ
イアス出力電圧Ｎout ，Ｐoutの変動幅が、第二のバイ
アス回路２８のバイアス出力電圧Ｎout ，Ｐout の変動
幅より大きくなるように設定されている。
【００７６】次に、上記のように構成された位相同期回
路１６の動作を図１１に従って説明する。データの読み
出し動作時において、磁気ディスク上におけるデータの
読み取り位置が変わると、制御装置１３から磁気ディス
ク駆動装置１２に読み取り位置信号ＲＰが入力される。
すると、読み取りヘッド１４が読み取り位置に移動され
る。
【００７７】また、読み取り位置信号ＲＰが図１１に示
す時刻ｔ１で分周比設定回路１７に入力されると、分周
比設定回路１７から位相同期回路１６の第二の分周器２
３に入力される分周比設定信号Ｍ５〜Ｍ７が切り換えら
れ、第二の分周器２３の分周比が当該読み取り位置に対
応する分周比に設定される。
【００７８】すると、位相同期回路１６の第一の帰還ル
ープＲ１は、第二の分周器２３の分周比の変化に基づい
て、ＶＣＯ２２ａの出力信号ｆout1を当該読み取り位置
から読み取られる読み取り信号の周波数に同期させるよ
うに動作する。
【００７９】このとき、ループフィルタ２１ａの出力信
号ＬＦ１は、ＶＣＯ２２ａの第二の入力端子Ｔi2に入力
されるので、ＶＣＯ２２ａはループフィルタ２１ａの出
力信号ＬＦ１に対し高利得で動作し、出力信号ｆout1は
分周比の設定変更による所望の周波数に速やかに同期す
る。
【００８０】また、ループフィルタ２１ａの出力信号Ｌ
Ｆ１は第二のループのＶＣＯ２２ｂの第二の入力端子Ｔ
i2にも入力される。すると、ＶＣＯ２２ｂは第一の入力
端子Ｔi1に入力されるループフィルタ２１ｂの出力信号
ＬＦ２に関わらず、出力信号ＬＦ１に基づいて高利得で
動作して、出力信号ｆout2の周波数が出力信号ｆout1の
周波数と速やかに一致する。
【００８１】次いで、データ読み取り位置への読み取り
ヘッド１４の移動が完了し、読み取り動作が開始され
て、第二の帰還ループＲ２の位相比較器１９ｂに読み取
り信号ｆinがまず同期パターンから入力される。
【００８２】このとき、第一の帰還ループＲ１のＶＣＯ
２２ａの出力信号ｆout1は安定した状態であるので、第
二の帰還ループＲ２はＶＣＯ２２ｂの第一の入力端子Ｔ
i1に入力される信号に基づいて動作する。
【００８３】従って、ＶＣＯ２２ｂはループフィルタ２
１ｂの出力信号ＬＦ２に基づいて動作し、第二のループ
は出力信号ｆout2の位相を読み取り信号ｆinに同期させ
るように動作する。そして、ＶＣＯ２２ｂは低利得で動
作するので、安定した出力信号ｆout2が出力され、復号
回路１８はその出力信号ｆout2に基づいて、同期パター
ンに続いて読みだされるランダムデータから読み出しデ
ータを再生する。
【００８４】以上のようにこの実施例の位相同期回路１
６では、磁気ディスク上におけるデータの読み取り位置
を変更する場合には、当該読み取り位置からの読み取り
信号ｆinの入力に先立って、読み取り位置信号ＲＰに対
応するように第二の分周器２３の分周比を変更すること
により、出力信号ｆout2の周波数を高速に同期させ、次
いで入力される読み取り信号ｆinに基づいて、出力信号
ｆout2と読み取り信号ｆinとの位相を安定して同期させ
ることができる。
【００８５】読み取り信号ｆinに対する出力信号ｆout2
の同期速度を向上させることができるとともに、出力信
号ｆout2を安定させることができる。また、磁気ディス
クに記録されている同期パターンは、ほぼ位相を同期さ
せるために使用するので、その同期パターンのデータ長
を短縮してもよい。この結果、データの書き込み動作時
にあらかじめ同期パターンのデータ長を短くして、デー
タの記録密度を向上させることができる。 （第二の実施例）図１２は、前記ＶＣＯ２２ａ，２２ｂ
の別の実施例を示す。第一及び第二のバイアス回路２
８，２９は前記実施例と同一構成である。
【００８６】インバータ回路２４ｈの出力端子は転送ゲ
ート２７ｈを介してインバータ回路２４ｉの入力端子に
接続される。インバータ回路２４ｉの出力端子は転送ゲ
ート２７ｉを介してインバータ回路２４ｊの入力端子に
接続される。
【００８７】インバータ回路２４ｊの出力端子は転送ゲ
ート２７ｊを介してインバータ回路２４ｋの入力端子に
接続される。インバータ回路２４ｋの出力端子は転送ゲ
ート２７ｋを介してインバータ回路２４ｍの入力端子に
接続される。
【００８８】インバータ回路２４ｍの出力端子は転送ゲ
ート２７ｎ，２７ｇを介して前記インバータ回路２４ｈ
の入力端子に接続される。前記インバータ回路２４ｊの
出力端子は転送ゲート２７ｍ，２７ｇを介して前記イン
バータ回路２４ｈの入力端子に接続される。
【００８９】前記第一のバイアス回路２８は、前記転送
ゲート２７ｇ，２７ｈを駆動し、前記第二のバイアス回
路２９は、前記転送ゲート２７ｉ〜２７ｋを駆動する。
前記転送ゲート２７ｍのＮチャネル側ゲートには、前記
制御装置１３から出力される選択信号ＳＥＬがインバー
タ回路２４ｑを介して入力され、転送ゲート２７ｍのＰ
チャネル側ゲートには、選択信号ＳＥＬがインバータ回
路２４ｑ，２４ｐを介して入力される。
【００９０】前記転送ゲート２７ｎのＮチャネル側ゲー
トには、選択信号ＳＥＬが入力され、転送ゲート２７ｎ
のＰチャネル側ゲートには、選択信号ＳＥＬがインバー
タ回路２４ｎを介して入力される。
【００９１】従って、選択信号ＳＥＬがＨレベルとなる
と、転送ゲート２７ｍがオフされるとともに、転送ゲー
ト２７ｎがオンされる。また、選択信号ＳＥＬがＬレベ
ルとなると、転送ゲート２７ｍがオンされるとともに、
転送ゲート２７ｎがオフされる。
【００９２】このように構成されたＶＣＯは、選択信号
ＳＥＬをＬレベルとすれば、３段のインバータ回路２４
ｈ〜２４ｊが環状に接続される。そして、第一のバイア
ス回路２８で転送ゲート２７ｇ，２７ｈの抵抗値を調整
し、第二のバイアス回路２９で転送ゲート２７ｉの抵抗
値を調整することにより、３段のインバータ回路２４ｈ
〜２４ｊによる発振周波数に基づいて、出力信号ｆout
の周波数を制御することができる。
【００９３】また、選択信号ＳＥＬをＨレベルとすれ
ば、５段のインバータ回路２４ｈ〜２４ｍが環状に接続
される。そして、第一のバイアス回路２８で転送ゲート
２７ｇ，２７ｈの抵抗値を調整し、第二のバイアス回路
２９で転送ゲート２７ｉ〜２７ｋの抵抗値を調整するこ
とにより、５段のインバータ回路２４ｈ〜２４ｊによる
発振周波数に基づいて、出力信号ｆout の周波数を制御
することができる。
【００９４】このとき、複数の転送ゲートが並列に動作
するので、同転送ゲートによる抵抗値の調整範囲を拡大
することができる。従って、環状に接続されるインバー
タ回路の段数の変更と、転送ゲートによる抵抗値の調整
範囲の拡大により、ＶＣＯが出力可能となる出力信号ｆ
out の周波数の範囲を拡大することができる。 （第三の実施例）図１３は、位相同期回路１６の別の実
施例を示す。位相比較器１９ｂ、チャージポンプ２０
ｂ、ループフィルタ２１ｂ及びＶＣＯ２２ｂは、前記第
一の実施例の第二の帰還ループＲ２と同一構成である。
【００９５】前記ループフィルタ２１ｂの出力信号ＬＦ
２は、第一の比較器３１ａの非反転入力端子と、第二の
比較器３１ｂの反転入力端子に入力される。また、第一
の比較器３１ａの反転入力端子には、例えば２．６Ｖの
第一の基準電圧Ｖref1が入力され、第二の比較器３１ｂ
の非反転入力端子には、例えば０．６Ｖの第一の基準電
圧Ｖref2が入力される。
【００９６】このような構成により、第一の比較器３１
ａはループフィルタ２１ｂの出力信号ＬＦ２が２．６Ｖ
以上となるとＨレベルの信号を出力し、第二の比較器３
１ｂはループフィルタ２１ｂの出力信号ＬＦ２が０．６
Ｖ以下となるとＨレベルの信号を出力する。
【００９７】前記第一の比較器３１ａの出力信号はＮＯ
Ｒ回路３２ａに入力され、前記第二の比較器３１ｂの出
力信号は、前記ＮＯＲ回路３２ａ及びインバータ回路３
３ａに入力される。
【００９８】前記ＮＯＲ回路３２ａの出力信号は、中心
周波数設定用レジスタ３４に、ロウアクティブのイネー
ブル信号ＥＮとして入力され、前記インバータ回路３３
ａの出力信号は、中心周波数設定用レジスタ３４にカウ
ントデータＤＵとして出力される。
【００９９】前記中心周波数設定用レジスタ３４は、前
記ＶＣＯ２２ｂの出力信号ｆout の中心周波数を設定す
るために、ホストＣＰＵ３５から出力される複数ビット
のデジタル信号が格納されている。
【０１００】そして、イネーブル信号ＥＮがＬレベルの
状態で、データ設定信号ＤＵがＨレベルに立ち上がる
と、中心周波数設定用レジスタ３４の格納データが
「１」カウントアップされる。イネーブル信号ＥＮがＬ
レベルの状態で、データ設定信号ＤＵがＬレベルに立ち
下がると、中心周波数設定用レジスタ３４の格納データ
が「１」カウントダウンされる。
【０１０１】前記中心周波数設定用レジスタ３４の格納
データはＤ／Ａ変換器３６に出力され、Ｄ／Ａ変換器３
６はその格納データをアナログ値に変換して、前記ＶＣ
Ｏ２２ｂの入力端子Ｔi2に出力する。
【０１０２】前記中心周波数設定用レジスタ３４の具体
的構成を図１４に示す。このレジスタ３４は、公知のロ
ード機能付アップダウンカウンタであり、４個のフリッ
プフロップ回路３７ａ〜３７ｄと、多数の論理回路とか
ら構成される。
【０１０３】各フリップフロップ回路３７ａ〜３７ｄに
は、ホストＣＰＵ３５からそれぞれ設定データＤＡ〜Ｄ
Ｄが入力され、前記イネーブル信号ＥＮ及びカウントデ
ータＤＵに基づいてカウントアップ動作あるいはカウン
トダウン動作が行われる。
【０１０４】そして、フリップフロップ回路３７ａ〜３
７ｄから４ビットの出力信号ＱＡ〜ＱＤが出力される。
各フリップフロップ回路３７ａ〜３７ｄに入力されるロ
ード信号ＬＯ及びクロック信号ＣＫＯ，バーＣＫＯは、
ホストＣＰＵ３５から出力されるものであり、各フリッ
プフロップ回路３７ａ〜３７ｄはこれらの信号に基づい
て動作する。
【０１０５】なお、キャリーアウト信号ＣＯは、各フリ
ップフロップ回路３７ａ〜３７ｄの出力信号ＱＡ〜ＱＤ
がすべて「１」となった状態から「１」カウントアップ
された時にホストＣＰＵ３５に出力される信号であり、
キャリーアウト信号ＣＯが出力されたときは、ホストＣ
ＰＵ３５により設定データＤＡ〜ＤＤが再設定される。
【０１０６】前記Ｄ／Ａ変換器３６の具体的構成を図１
５に示す。前記中心周波数設定用レジスタ３４の出力信
号ＱＡ〜ＱＤは、ＮチャネルＭＯＳトランジスタＴr7〜
Ｔr10 のゲートに入力され、同トランジスタＴr7〜Ｔr1
0 のソースはＮチャネルＭＯＳトランジスタＴr11 〜Ｔ
r14 を介してグランドＧＮＤに接続される。
【０１０７】前記トランジスタＴr7〜Ｔr10 は、中心周
波数設定用レジスタ３４の出力信号ＱＡ〜ＱＤに基づい
てオン・オフされるスイッチとして動作する。前記トラ
ンジスタＴr11 〜Ｔr14 のゲートは、同トランジスタＴ
r11 〜Ｔr14とそれぞれカレントミラー回路を構成する
ＮチャネルＭＯＳトランジスタＴr15のゲート及びドレ
インに接続され、同トランジスタＴr15 のソースはグラ
ンドＧＮＤに接続される。
【０１０８】前記トランジスタＴr15 のドレインは電流
源３８を介して電源Ｖccに接続される。前記トランジス
タＴr11 ，Ｔr15 は同一サイズで形成され、トランジス
タＴr11 〜Ｔr14 のサイズは、１：２：４：８に形成さ
れる。前記トランジスタＴr15とカレントミラー回路を
構成する各トランジスタＴr11 〜Ｔr14 の電流駆動能力
は、１：２：４：８となる。
【０１０９】従って、４ビットのデジタル入力信号ＱＡ
〜ＱＤに基づいて、トランジスタＴr7〜Ｔr10 がオン・
オフ駆動されると、デジタル入力信号ＱＡ〜ＱＤをアナ
ログ電流に変換した出力信号がＶＣＯ２２ｂの入力端子
Ｔi2に出力される。
【０１１０】前記トランジスタＴr7〜Ｔr10 のドレイン
は、ＰチャネルＭＯＳトランジスタＴr16 のドレイン及
びゲートに接続され、同トランジスタＴr16 のソースは
電源Ｖccに接続される。前記トランジスタＴr16 のゲー
トは、前記ＶＣＯ２２ｂの入力端子Ｔi2に接続される。
【０１１１】上記のように構成された比較器３１ａ，３
１ｂ、ＮＯＲ回路３２ａ、インバータ回路３３ａ、中心
周波数設定用レジスタ３４、ホストＣＰＵ３５及びＤ／
Ａ変換器３６で、同期促進回路が構成される。
【０１１２】次に、上記のように構成された位相同期回
路を前記データ再生装置に使用した場合の動作を説明す
る。ホストＣＰＵ３５により、あらかじめ中心周波数設
定用レジスタ３４に設定データＤＡ〜ＤＤが設定され、
Ｄ／Ａ変換器３６からＶＣＯ２２ｂの入力端子Ｔi2にそ
の設定データＤＡ〜ＤＤに基づく入力信号が入力され
る。
【０１１３】すると、入力端子Ｔi2に入力される入力信
号に基づいて、ＶＣＯ２２ｂの動作の中心周波数は、図
１６の動作特性Ｂに示すように、例えば１００ＭＨZ に
設定される。
【０１１４】データ読み出し動作時において、磁気ディ
スク上におけるデータの読み取り位置が変わり、読み取
り信号ｆinの周波数が変化すると、位相比較器１９ｂ〜
ＶＣＯ２２ｂの閉ループにより、ＶＣＯ２２ｂの出力信
号ｆout が読み取り信号ｆinの周波数に一致するように
動作する。
【０１１５】このとき、ＶＣＯ２２ｂはループフィルタ
２１ｂの出力信号ＬＦ２が入力端子Ｔi1に入力されて、
低利得で動作するので、動作特性Ｂの傾きは緩やかであ
り、その出力信号ｆout が安定する。
【０１１６】一方、ＶＣＯ２２ｂの特性のばらつきによ
り、同一の設定データＤＡ〜ＤＤに基づいて、ＶＣＯ２
２ｂが図１６の動作特性Ｃで動作する状態となり、例え
ば１００ＭＨZ の読み取り信号ｆinが入力されると、ル
ープフィルタ２１ｂの出力信号ＬＦ２が２．６Ｖを超え
ても、ＶＣＯ２２ｂの出力信号ｆout は１００ＭＨZに
達しない。
【０１１７】そして、ループフィルタ２１ｂの出力信号
ＬＦ２が２．６Ｖを超えると、比較器３１ａの出力信号
はＨレベル、比較器３１ｂの出力信号はＬレベルとなる
ため、中心周波数設定用レジスタ３４の出力データＱＡ
〜ＱＤが「１」カウントアップされる。
【０１１８】すると、Ｄ／Ａ変換器３６からＶＣＯ２２
ｂの入力端子Ｔi2に入力される入力電圧が低下して、Ｖ
ＣＯ２２ｂは動作特性Ｂで動作する状態となる。そし
て、読み取り信号ｆinに基づいてＶＣＯ２２ｂの出力信
号ｆout は１００ＭＨZ に収束する。
【０１１９】また、ＶＣＯ２２ｂの特性のばらつきによ
り、同一の設定データＤＡ〜ＤＤに基づいて、ＶＣＯ２
２ｂが図１６の動作特性Ａで動作する状態となり、例え
ば１００ＭＨZ の読み取り信号ｆinが入力されると、ル
ープフィルタ２１ｂの出力信号ＬＦ２が０．６Ｖより低
くなっても、ＶＣＯ２２ｂの出力信号ｆout は１００Ｍ
ＨZ に達しない。
【０１２０】そして、ループフィルタ２１ｂの出力信号
ＬＦ２が０．６Ｖより低くなると、比較器３１ａの出力
信号はＬレベル、比較器３１ｂの出力信号はＨレベルと
なるため、中心周波数設定用レジスタ３４の出力データ
ＱＡ〜ＱＤが「１」カウントダウンされる。
【０１２１】すると、Ｄ／Ａ変換器３６からＶＣＯ２２
ｂの入力端子Ｔi2に入力される入力電圧が上昇して、Ｖ
ＣＯ２２ｂは動作特性Ｂで動作する状態となる。そし
て、読み取り信号ｆinに基づいてＶＣＯ２２ｂの出力信
号ｆout は１００ＭＨZ に収束する。
【０１２２】また、読み取り信号ｆinの周波数の変化が
大きくて、ループフィルタ２１ｂの出力信号ＬＦ２が
２．６Ｖを超えてもＶＣＯ２２ｂの出力信号ｆout が読
み取り信号ｆinの周波数に収束しないとき、あるいはル
ープフィルタ２１ｂの出力信号ＬＦ２が０．６Ｖより低
下してもＶＣＯ２２ｂの出力信号ｆout が読み取り信号
ｆinの周波数に収束しないときにも、上記と同様にし
て、中心周波数設定用レジスタ３４の設定値が変更され
て、ＶＣＯ２２ｂの出力信号ｆout が読み取り信号ｆin
の周波数に収束する。
【０１２３】以上のようにこの実施例の位相同期回路で
は、ループフィルタ２１ｂの出力信号ＬＦ２が基準電圧
Ｖref1，Ｖref2の範囲内で変化するときは、ＶＣＯ２２
ｂは低利得で動作するので、出力信号ｆout を安定化さ
せることができる。
【０１２４】また、ループフィルタ２１ｂの出力信号Ｌ
Ｆ２が基準電圧Ｖref1，Ｖref2の範囲を外れる場合に
は、ＶＣＯ２２ｂの入力端子Ｔi2に入力される入力電圧
を変更して、ＶＣＯ２２ｂの動作特性を高周波数側、あ
るいは低周波数側へシフトすることができる。
【０１２５】従って、広範囲な周波数レンジを確保しな
がら、出力信号ｆout を安定化させることができる。 （第四の実施例）図１７は、前記第三の実施例の位相同
期回路の別例を示す。この実施例の位相比較器１９ｂ、
チャージポンプ２０ｂ、ループフィルタ２１ｂ、ＶＣＯ
２２ｂ及びＤ／Ａ変換器３６は、前記第三の実施例と同
一構成であるので、説明を省略する。
【０１２６】前記ループフィルタ２１ｂの出力信号ＬＦ
２はＡ／Ｄ変換器３９に入力され、Ａ／Ｄ変換器３９
は、前記出力信号ＬＦ２をＡ／Ｄ変換して、ホストＣＰ
Ｕ４０に出力する。
【０１２７】ホストＣＰＵ４０は、Ａ／Ｄ変換器３９か
ら出力されるデジタル値に基づいて中心周波数設定用レ
ジスタ４１の設定値を更新する。前記中心周波数設定用
レジスタ４１は、カウントアップ機能あるいはカウント
ダウン機能を持たないものでよく、ホストＣＰＵ４０の
出力データを格納するものであればよい。
【０１２８】前記Ａ／Ｄ変換器３９は例えば図１８に示
す公知のフラッシュ型Ａ／Ｄ変換器で構成される。この
Ａ／Ｄ変換器３９は、基準電圧Ｖref がストリング抵抗
で分圧されて、それぞれ比較器ＣＭ１〜ＣＭ７に入力さ
れる。また、各比較器ＣＭ１〜ＣＭ７にはループフィル
タ２１ｂの出力信号ＬＦ２がアナログ入力信号Ｖinとし
て入力される。
【０１２９】各比較器ＣＭ１〜ＣＭ７の出力信号は、隣
り合う比較器のいずれか一組の間で「１」と「０」が切
り替わるサーモメータコードとなる。前記比較器ＣＭ１
〜ＣＭ７の出力信号は、ＡＮＤ回路４２ｂ〜４２ｈの一
方の入力端子に入力されるとともに、ＡＮＤ回路４２ａ
〜４２ｇの他方の入力端子に反転して入力される。
【０１３０】また、ＡＮＤ回路４２ａの一方の入力端子
には電源Ｖccレベルが入力され、ＡＮＤ回路４２ｈの他
方の入力端子にはグランドＧＮＤレベルが反転されて入
力される。
【０１３１】このような構成により、ＡＮＤ回路４２ａ
〜４２ｈの出力信号Ｑ０〜Ｑ７は、いずれか一つだけが
Ｈレベルとなる。前記ＡＮＤ回路４２ａ〜４２ｈの出力
信号Ｑ０〜Ｑ７は、エンコーダ４３に入力される。エン
コーダ４３は、入力信号Ｑ０〜Ｑ７に基づいて、３ビッ
トのデジタル信号Ｄ０〜Ｄ２を前記ホストＣＰＵ４０に
出力する。
【０１３２】この実施例では、前記Ｄ／Ａ変換器３６、
Ａ／Ｄ変換器３９、ホストＣＰＵ４０及び中心周波数設
定用レジスタ４１で同期促進回路が構成される。このよ
うに構成された位相同期回路では、ループフィルタ２１
ｂの出力信号ＬＦ２をＡ／Ｄ変換器３９を介してホスト
ＣＰＵ４０で監視する。そして、出力信号ＬＦ２がＡ／
Ｄ変換器３９の各比較器ＣＭ１〜ＣＭ７に入力される７
段階の各基準電圧より高くなったり、あるいは低くなる
と、Ａ／Ｄ変換器３９からホストＣＰＵ４０に出力され
るデジタル信号が変わる。
【０１３３】Ａ／Ｄ変換器３９から出力されるデジタル
信号の変化に基づいてホストＣＰＵ４０により中心周波
数設定用レジスタ４１の設定値が更新されて、Ｄ／Ａ変
換器３６を介してＶＣＯ２２ｂの入力端子Ｔi2の入力電
圧が変更される。
【０１３４】すると、ＶＣＯ２２ｂは高利得で動作し
て、出力信号ｆout が読み取り信号ｆinの周波数近傍に
速やかに収束する。そして、その後はＶＣＯ２２ｂの入
力端子Ｔi1に入力されるループフィルタ２１ｂの出力信
号ＬＦ２に基づいてＶＣＯ２２ｂが低利得で動作し、出
力信号ｆout が読み取り信号ｆinの周波数に安定して収
束する。
【０１３５】従って、この実施例も前記第三の実施例の
位相同期回路と同様な作用効果を得ることができる。ま
た、ＶＣＯ２２ｂの入力端子Ｔi2に入力される入力信号
に基づくＶＣＯ２２ｂの動作特性の変更を、Ａ／Ｄ変換
器３９の出力信号の切り替わりに基づいて細かく設定す
ることができるので、入力端子Ｔi1への入力信号に基づ
くＶＣＯ２２ｂの利得を低くして、出力信号ｆout を安
定化させることも容易である。
【０１３６】さらに、中心周波数設定用レジスタ４１の
設定値をホストＣＰＵ４０で直接更新するので、ループ
フィルタ２１ｂの出力信号ＬＦ２に基づく設定値に速や
かに更新することができる。
【０１３７】従って、読み取り信号ｆinの周波数が大き
く変動する場合には、前記第三の実施例のように中心周
波数設定用レジスタの設定値を「１」ずつカウントアッ
プ、あるいはカウントダウンする場合に比して、出力信
号ｆout が読み取り信号ｆinに同期するまでに要する時
間を短縮することができる。
【０１３８】
【発明の効果】以上詳述したように、この発明は同期速
度を向上させながら、出力信号を安定化させ得る位相同
期回路を提供することができる。また、記録媒体のデー
タ記録密度を向上させ得るデータ再生装置を提供するこ
とができる。
【図面の簡単な説明】
【図１】 本発明の原理説明図である。
【図２】 一実施例に関する磁気ディスク装置を示すブ
ロック図である。
【図３】 一実施例の位相同期回路を示すブロック図で
ある。
【図４】 第一の帰還ループを示す回路図である。
【図５】 分周器を示す回路図である。
【図６】 分周期を構成するフリップフロップ回路を示
す回路図である。
【図７】 フリップフロップ回路の動作を示すタイミン
グチャートである。
【図８】 分周器の動作を示すタイミングチャートであ
る。
【図９】 ＶＣＯを示す回路図である。
【図１０】 ＶＣＯのバイアス回路を示す回路図であ
る。
【図１１】 位相同期回路の動作を示す回路図である。
【図１２】 ＶＣＯの別例を示す回路図である。
【図１３】 位相同期回路の別例を示す回路図である。
【図１４】 図１３の中心周波数設定用レジスタを示す
回路図である。
【図１５】 図１３のＤ／Ａ変換器を示す回路図であ
る。
【図１６】 図１３のＶＣＯの入出力特性図である。
【図１７】 位相同期回路の別例を示す回路図である。
【図１８】 図１７のＡ／Ｄ変換器を示す回路図であ
る。
【図１９】 従来例を示すブロック図である。
【符号の説明】
２１ａ，２１ｂ ループフィルタ ２２ａ 第一の電圧制御発振器 ２２ｂ 第二の電圧制御発振器 Ｒ１ 第一の帰還ループ Ｒ２ 第二の帰還ループ Ｔi1 第一の入力端子 Ｔi2 第二の入力端子

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 二つの入力信号の位相差を出力する位相
    比較器と、 前記位相比較器の出力信号をアナログ電圧に変換して出
    力するチャージポンプと、 前記チャージポンプの出力信号の高周波成分を除去する
    ループフィルタと、 前記ループフィルタから出力されるアナログ電圧に基づ
    く周波数の出力信号を出力する電圧制御発振器と、 外部から入力される入力信号と、前記電圧制御発振器の
    出力信号を前記位相比較器に入力して帰還ループを構成
    する位相同期回路であって、 前記ループフィルタから出力されるアナログ電圧の変化
    に基づく出力信号の周波数の変化が大きい第一の電圧制
    御発振器を備えた第一の帰還ループと、 それぞれアナログ電圧が入力される第一の入力端子と第
    二の入力端子とを備え、第一の入力端子に入力されるア
    ナログ電圧の変化より、第二の入力端子に入力されるア
    ナログ電圧の変化に対し出力信号の周波数の変化が大き
    い第二の電圧制御発振器を備えた第二の帰還ループとを
    設け、 前記第二の電圧制御発振器の第一の入力端子には、第二
    の帰還ループのループフィルタの出力信号を入力し、前
    記第二の電圧制御発振器の第二の入力端子には、前記第
    一の帰還ループのループフィルタの出力信号を入力した
    ことを特徴とする位相同期回路。
  2. 【請求項２】 前記第一の帰還ループの位相比較回路に
    は、クロック信号と、第一の電圧制御発振器の出力信号
    を分周器で分周した信号とを入力し、前記第二の帰還ル
    ープの位相比較回路には、外部から入力される入力信号
    と、第二の電圧制御発振器の出力信号とを入力し、前記
    分周器の出力信号の周波数が前記第二の帰還ループの位
    相比較器に外部から入力される入力信号の周波数に揃う
    ように該分周器の分周比を設定したことを特徴とする請
    求項１記載の位相同期回路。
  3. 【請求項３】 前記第二の電圧制御発振器は、奇数段の
    インバータ回路を環状に接続して構成するとともに、イ
    ンバータ回路間に少なくとも二つの可変抵抗回路を介在
    させ、前記第一の入力端子に入力されるアナログ電圧で
    前記可変抵抗回路のいずれかの抵抗値を小さく変化さ
    せ、前記第二の入力端子に入力されるアナログ電圧で前
    記可変抵抗回路のいずれかの抵抗値を大きく変化させる
    ことを特徴とする請求項１記載の位相同期回路。
  4. 【請求項４】 前記可変抵抗回路は、ＭＯＳトランジス
    タによる転送ゲートで構成し、前記転送ゲートには第一
    及び第二のバイアス回路のいずれかからバイアス電圧を
    供給し、前記第一のバイアス回路は前記第一の入力端子
    に入力されるアナログ電圧に基づいて変化の小さいバイ
    アス電圧を前記転送ゲートに出力し、前記第二のバイア
    ス回路は、前記第二の入力端子に入力されるアナログ電
    圧に基づいて変化の大きいバイアス電圧を前記転送ゲー
    トに出力し、前記転送ゲートは入力されるバイアス電圧
    に基づいて抵抗値を変化させることを特徴とする請求項
    ３記載の位相同期回路。
  5. 【請求項５】 二つの入力信号の位相差を出力する位相
    比較器と、 前記位相比較器の出力信号をアナログ電圧に変換して出
    力するチャージポンプと、 前記チャージポンプの出力信号の高周波成分を除去する
    ループフィルタと、 前記ループフィルタから出力されるアナログ電圧に基づ
    く周波数の出力信号を出力する電圧制御発振器と、 外部から入力される入力信号と、前記電圧制御発振器の
    出力信号を前記位相比較器に入力して帰還ループを構成
    する位相同期回路であって、 前記電圧制御発振器は、それぞれアナログ電圧が入力さ
    れる第一の入力端子と、第二の入力端子を備え、第一の
    入力端子に入力されるアナログ電圧より、第二の入力端
    子に入力されるアナログ電圧に対し利得を大きくし、前
    記ループフィルタの出力信号を前記第一の入力端子に入
    力し、 前記ループフィルタの出力電圧が一定の範囲を超えたと
    き、該ループフィルタの出力電圧を前記一定の範囲内に
    収束させるアナログ電圧を前記第二の入力端子に出力す
    る同期促進回路を備えたことを特徴とする位相同期回
    路。
  6. 【請求項６】 前記同期促進回路は、 前記ループフィルタの出力信号が基準電圧の範囲内であ
    るか否かを比較する比較器と、 前記ループフィルタの出力信号が基準電圧の範囲より高
    いとき、前記比較器の出力信号に基づいてあらかじめ格
    納されているデジタル値をカウントアップし、前記ルー
    プフィルタの出力信号が基準電圧の範囲より低いとき、
    前記比較器の出力信号に基づいてあらかじめ格納されて
    いるデジタル値をカウントダウンするレジスタと、 前記レジスタに格納されているデジタル値をアナログ電
    圧に変換して前記電圧制御発振器の第二の入力端子に出
    力するＤ／Ａ変換器とから構成したことを特徴とする請
    求項５記載の位相同期回路。
  7. 【請求項７】 前記同期促進回路は、 前記ループフィルタの出力信号をデジタル値に変換する
    Ａ／Ｄ変換器と、 前記Ａ／Ｄ変換器の出力信号が、あらかじめ設定されて
    いる基準デジタル値の範囲内であるか否かを比較し、そ
    の比較結果に基づくデジタル信号を出力するデータ処理
    装置と、 前記データ処理装置の出力信号を格納するレジスタと、 前記レジスタに格納されているデジタル値をアナログ電
    圧に変換して前記電圧制御発振器の第二の入力端子に出
    力するＤ／Ａ変換器とから構成したことを特徴とする請
    求項５記載の位相同期回路。
  8. 【請求項８】 記録媒体から読みだされた記録信号に同
    期する周波数の信号を前記位相同期回路で生成し、前記
    位相同期回路の出力信号に基づいてデータを再生するデ
    ータ読み取り装置と、 前記データ読み取り装置の動作を制御する制御装置と、 前記位相同期回路は、 二つの入力信号の位相差を出力する位相比較器と、 前記位相比較器の出力信号をアナログ電圧に変換して出
    力するチャージポンプと、 前記チャージポンプの出力信号の高周波成分を除去する
    ループフィルタと、 前記ループフィルタから出力されるアナログ電圧に基づ
    く周波数の出力信号を出力する電圧制御発振器とを備
    え、 前記記録信号と、前記電圧制御発振器の出力信号を前記
    位相比較器に入力して帰還ループを形成するデータ再生
    装置であって、 前記位相同期回路は、 前記ループフィルタから出力されるアナログ電圧の変化
    に基づく出力信号の周波数の変化が大きい第一の電圧制
    御発振器を備えた第一の帰還ループと、 それぞれアナログ電圧が入力される第一の入力端子と第
    二の入力端子とを備え、第一の入力端子に入力されるア
    ナログ電圧の変化より、第二の入力端子に入力されるア
    ナログ電圧の変化に対し出力信号の周波数の変化が大き
    い第二の電圧制御発振器を備えた第二の帰還ループとを
    備え、 前記第二の電圧制御発振器の第一の入力端子には、第二
    の帰還ループのループフィルタの出力信号を入力し、前
    記第二の電圧制御発振器の第二の入力端子には、前記第
    一の帰還ループのループフィルタの出力信号を入力した
    ことを特徴とするデータ再生装置。
  9. 【請求項９】 前記第一の帰還ループの位相比較回路に
    は、クロック信号と、第一の電圧制御発振器の出力信号
    を分周器で分周した信号とを入力し、前記第二の帰還ル
    ープの位相比較回路には、前記記録信号と、第二の電圧
    制御発振器の出力信号とを入力し、前記分周器は多数の
    分周比の中から一つの分周比を設定可能とし、前記分周
    器の出力信号の周波数が前記記録信号の周波数に揃うよ
    うに、前記記録媒体上における記録信号の読み出し位置
    に基づいて、前記分周器の分周比を設定する設定信号を
    前記制御回路から該分周器に出力することを特徴とする
    請求項８記載のデータ再生装置。
  10. 【請求項１０】 記録媒体から読みだされた記録信号に
    同期する周波数の信号を前記位相同期回路で生成し、前
    記位相同期回路の出力信号に基づいてデータを再生する
    データ読み取り装置と、 前記データ読み取り装置の動作を制御する制御装置と、 前記位相同期回路は、 二つの入力信号の位相差を出力する位相比較器と、 前記位相比較器の出力信号をアナログ電圧に変換して出
    力するチャージポンプと、 前記チャージポンプの出力信号の高周波成分を除去して
    前記電圧制御発振器に出力するループフィルタと、 前記ループフィルタから出力されるアナログ電圧に基づ
    く周波数の出力信号を出力する電圧制御発振器とを備
    え、 前記記録信号と、前記電圧制御発振器の出力信号を前記
    位相比較器に入力して帰還ループを形成するデータ再生
    装置であって、 前記電圧制御発振器は、それぞれアナログ電圧が入力さ
    れる第一の入力端子と、第二の入力端子を備え、第一の
    入力端子に入力されるアナログ電圧より、第二の入力端
    子に入力されるアナログ電圧に対し利得を大きくし、前
    記ループフィルタの出力信号を前記第一の入力端子に入
    力し、 前記ループフィルタの出力電圧が一定の範囲を超えたと
    き、該ループフィルタの出力電圧を前記一定の範囲内に
    収束させるアナログ電圧を前記第二の入力端子に出力す
    る同期促進回路を備えたことを特徴とするデータ再生装
    置。
JP7164174A 1994-11-04 1995-06-29 位相同期回路及びデータ再生装置 Pending JPH08186490A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7164174A JPH08186490A (ja) 1994-11-04 1995-06-29 位相同期回路及びデータ再生装置
US08/552,256 US5657359A (en) 1994-11-04 1995-11-02 Phase synchronizer and data reproducing apparatus
US08/831,948 US5982836A (en) 1994-11-04 1997-04-02 Phase synchronizer and data reproducing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27148594 1994-11-04
JP6-271485 1994-11-04
JP7164174A JPH08186490A (ja) 1994-11-04 1995-06-29 位相同期回路及びデータ再生装置

Publications (1)

Publication Number Publication Date
JPH08186490A true JPH08186490A (ja) 1996-07-16

Family

ID=26489376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7164174A Pending JPH08186490A (ja) 1994-11-04 1995-06-29 位相同期回路及びデータ再生装置

Country Status (2)

Country Link
US (2) US5657359A (ja)
JP (1) JPH08186490A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998010519A1 (de) * 1996-09-04 1998-03-12 Siemens Aktiengesellschaft Jitterarmer phasenregelkreis
EP0889589A2 (en) * 1997-07-02 1999-01-07 Fujitsu Limited Voltage controlled oscillation circuit
US6134611A (en) * 1997-03-27 2000-10-17 Mitsubishi Denki Kabushiki Kaisha System for interface circuit to control multiplexer to transfer data to one of two internal devices and transferring data between internal devices without multiplexer
JP2006066971A (ja) * 2004-08-24 2006-03-09 Ricoh Co Ltd クロックデータリカバリ回路
US7126430B2 (en) 2004-02-20 2006-10-24 Matsushita Electric Industrial Co., Ltd PLL circuit
JP2013085077A (ja) * 2011-10-07 2013-05-09 Ricoh Co Ltd Ｐｌｌ回路
JP2016054474A (ja) * 2014-03-07 2016-04-14 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172370A (ja) * 1995-12-19 1997-06-30 Toshiba Corp Ｐｌｌ回路
JPH09289447A (ja) * 1996-04-22 1997-11-04 Sony Corp Ｐｌｌ回路
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
US6774685B2 (en) 1996-05-13 2004-08-10 Micron Technology, Inc. Radio frequency data communications device
US6836468B1 (en) 1996-05-13 2004-12-28 Micron Technology, Inc. Radio frequency data communications device
US6696879B1 (en) 1996-05-13 2004-02-24 Micron Technology, Inc. Radio frequency data communications device
KR100382328B1 (ko) * 1997-01-23 2003-12-18 산요 덴키 가부시키가이샤 Pll회로및위상록검출회로
KR100206476B1 (ko) * 1997-03-20 1999-07-01 윤종용 디지털 마이크로웨이브 시스템에서 송신용 국부발진주파수를 동기화시키기 위한 회로
KR100290670B1 (ko) * 1997-05-16 2001-07-12 윤종용 위상동기루프를사용한주파수합성기의락-업고속화회로
US6194929B1 (en) * 1997-06-25 2001-02-27 Sun Microsystems, Inc. Delay locking using multiple control signals
US6172571B1 (en) 1998-07-28 2001-01-09 Cypress Semiconductor Corp. Method for reducing static phase offset in a PLL
JP2000252819A (ja) * 1999-03-01 2000-09-14 Toshiba Corp Ｐｌｌ回路
US6509825B1 (en) * 1999-09-24 2003-01-21 Microchip Technology Incorporated Integrated circuit device having a self-biased, single pin radio frequency signal input
US7010077B1 (en) * 2000-11-20 2006-03-07 Agere Systems Inc. Gated clock recovery circuit
US6970529B2 (en) * 2001-01-16 2005-11-29 International Business Machines Corporation Unified digital architecture
JP2002230915A (ja) * 2001-02-05 2002-08-16 Sanyo Electric Co Ltd Ｐｌｌ回路
TW494636B (en) * 2001-02-26 2002-07-11 Realtek Semiconductor Co Ltd Spread spectrum phase-locked loop circuit with adjustable spread bandwidth
US20030053578A1 (en) * 2001-09-18 2003-03-20 Sun Microsystems, Inc. Synchronous receiver
US7136444B2 (en) * 2002-07-25 2006-11-14 Intel Corporation Techniques to regenerate a signal
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
US7151379B2 (en) * 2003-09-09 2006-12-19 Intel Corporation Techniques to test transmitted signal integrity
US7394995B2 (en) * 2004-04-01 2008-07-01 Avanex Corporation System and method for a compact optical receiver with wide dynamic range
US7002416B2 (en) * 2004-06-29 2006-02-21 Micrel, Inc. Circuit for driving a voltage controlled oscillator for frequency modulation
US7145373B2 (en) * 2004-07-29 2006-12-05 Intel Corporation Frequency-controlled DLL bias
JP4511288B2 (ja) * 2004-09-01 2010-07-28 三洋電機株式会社 チャージポンプ回路
US7239188B1 (en) * 2005-11-01 2007-07-03 Integrated Device Technology, Inc. Locked-loop integrated circuits having speed tracking circuits therein
US20070124897A1 (en) * 2005-12-01 2007-06-07 Wilson Eric J Clamp for circular objects
CN1991396B (zh) * 2005-12-30 2010-05-05 鸿富锦精密工业（深圳）有限公司 电压检测装置
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
US7940128B2 (en) * 2007-09-17 2011-05-10 Synopsys, Inc. High speed PLL clock multiplier
TWI470934B (zh) * 2009-10-06 2015-01-21 Mstar Semiconductor Inc 可攜式控制裝置及其方法
CN102655402B (zh) * 2011-03-01 2015-08-26 瑞昱半导体股份有限公司 收发装置、其压控振荡装置与其控制方法
WO2017199603A1 (ja) * 2016-05-17 2017-11-23 ソニー株式会社 通信システムおよび送信装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464771A (en) * 1982-04-02 1984-08-07 Motorola, Inc. Phase-locked loop circuit arrangement
US4656369A (en) * 1984-09-17 1987-04-07 Texas Instruments Incorporated Ring oscillator substrate bias generator with precharge voltage feedback control
JPH02244820A (ja) * 1989-03-16 1990-09-28 Oki Electric Ind Co Ltd Ｐｌｌ回路
WO1992007425A1 (en) * 1990-10-23 1992-04-30 Seiko Epson Corporation Voltage-controlled oscillating circuit and phase-locked loop
US5136260A (en) * 1991-03-08 1992-08-04 Western Digital Corporation PLL clock synthesizer using current controlled ring oscillator
US5285483A (en) * 1992-04-07 1994-02-08 Seiko Epson Corporation Phase synchronization circuit
US5422604A (en) * 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
US5375148A (en) * 1993-03-01 1994-12-20 Motorola, Inc. VCO bias generator in a phase lock loop
US5334952A (en) * 1993-03-29 1994-08-02 Spectralink Corporation Fast settling phase locked loop
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
US5497126A (en) * 1993-11-09 1996-03-05 Motorola, Inc. Phase synchronization circuit and method therefor for a phase locked loop

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998010519A1 (de) * 1996-09-04 1998-03-12 Siemens Aktiengesellschaft Jitterarmer phasenregelkreis
US6134611A (en) * 1997-03-27 2000-10-17 Mitsubishi Denki Kabushiki Kaisha System for interface circuit to control multiplexer to transfer data to one of two internal devices and transferring data between internal devices without multiplexer
US6502145B1 (en) 1997-03-27 2002-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory with application of predetermined power line potentials
EP0889589A2 (en) * 1997-07-02 1999-01-07 Fujitsu Limited Voltage controlled oscillation circuit
EP0889589A3 (en) * 1997-07-02 2001-01-31 Fujitsu Limited Voltage controlled oscillation circuit
US6504439B1 (en) 1997-07-02 2003-01-07 Fujitsu Limited Voltage controlled oscillation circuit having oscillation frequency variable control units inserted between inversion circuit elements
US7126430B2 (en) 2004-02-20 2006-10-24 Matsushita Electric Industrial Co., Ltd PLL circuit
JP2006066971A (ja) * 2004-08-24 2006-03-09 Ricoh Co Ltd クロックデータリカバリ回路
JP4484629B2 (ja) * 2004-08-24 2010-06-16 株式会社リコー クロックデータリカバリ回路及び電圧制御発振回路
JP2013085077A (ja) * 2011-10-07 2013-05-09 Ricoh Co Ltd Ｐｌｌ回路
JP2016054474A (ja) * 2014-03-07 2016-04-14 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法

Also Published As

Publication number Publication date
US5657359A (en) 1997-08-12
US5982836A (en) 1999-11-09

Similar Documents

Publication Publication Date Title
JPH08186490A (ja) 位相同期回路及びデータ再生装置
US5636254A (en) Signal processing delay circuit
US7737792B2 (en) Phase Locked loop circuit and semiconductor integrated circuit device using the same
US7348818B2 (en) Tunable high-speed frequency divider
US6333652B1 (en) Delay circuit
JP2001007698A (ja) データｐｌｌ回路
JP2010130412A (ja) 半導体集積回路
US6353368B1 (en) VCO circuit using negative feedback to reduce phase noise
US20080269928A1 (en) Digital PLL and applications thereof
JP2003347844A (ja) 電圧制御発振器、ｐｌｌ回路及び半導体装置
JP2001273725A (ja) 位相同期ループ及び静止位相誤差制御方法
US6493305B1 (en) Pulse width control circuit
JP2023147600A (ja) 回路装置及び発振器
JP2003133949A (ja) Ｐｌｌ回路
JP3788317B2 (ja) 位相同期発振回路
JP3547984B2 (ja) パルス幅制御回路及びディスク記録制御回路
KR100546344B1 (ko) 다중 레벨 전압 전류 변환부를 갖는 위상 고정루프(Ｐｈａｓｅ-Ｌｏｃｋ-Ｌｏｏｐ) 및 이를 이용한 클럭위상 동기 방법
EP1538451B1 (en) Phase -locked loop with a programmable frequency detector
JP2003209440A (ja) 電圧制御発振回路、及びこれを有する半導体集積回路
US6222401B1 (en) Phase locked loop using gear shifting algorithm
US4803445A (en) Variable frequency oscillator
JPH09326692A (ja) 位相同期ループ回路
US7834666B2 (en) Voltage divider having varied output levels depending on frequency and PLL including the same
JPH11273252A (ja) パルス幅制御回路及びディスク記録制御回路
JP4082507B2 (ja) 位相同期回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030603